TW397986B - Dynamic memory with two operation modes - Google Patents

Dynamic memory with two operation modes Download PDF

Info

Publication number
TW397986B
TW397986B TW087113793A TW87113793A TW397986B TW 397986 B TW397986 B TW 397986B TW 087113793 A TW087113793 A TW 087113793A TW 87113793 A TW87113793 A TW 87113793A TW 397986 B TW397986 B TW 397986B
Authority
TW
Taiwan
Prior art keywords
word line
block
operation mode
patent application
spare
Prior art date
Application number
TW087113793A
Other languages
English (en)
Inventor
Thoralf Gratz
Patrick Heyne
Dieter Harle
Helmut Schneider
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW397986B publication Critical patent/TW397986B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26Accessing multiple arrays
    • G11C29/28Dependent multiple arrays, e.g. multi-bit arrays
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30Accessing single arrays
    • G11C29/34Accessing multiple bits simultaneously

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Description

經濟部中央標準局負工消费合作社印奴 A7 Η 7 五、發明説明(,) 可自由存取之動態記億體(DRAMS)通常是以方塊方式 組成。因此每一記億體方塊都具有許多記億體單胞,可 經由字線及位元線來選取記億體單胞。在一般之單電晶 體-記憶體單胞中,記億體電容器經由選擇電晶體而與 位元線之一相連接。選擇電晶體之控制端是與字線之一 相連接。字線和位元線配置成矩陣形式,在其相交點配 置記億體單胞。每一記憶體方塊是與感測放大器(sense a m p 1 i f i e r )之二値相對之側面相鄰接。毎一記億體方塊 可同時最多由一條字線所選取,否則多個記億體單胞會 同時與同一條位元線相連接。 為了修復有缺陷之DRAMs,已知有各種不同之備用方 法,其中有缺陷之單胞的字線是由完好之單胞的備用字 線所取代。藉由執行適當之備用程式可逹成下述結果: 在施加字位址以便對有缺陷之字線定址且將其取代時, 可選取備用之字線且可禁止有缺陷之字線被選取。這些 備用之字線平行於正常之字線而同樣配置在每一記億體 方塊中且與備用之記億體單胞相連接,備用之記億體單 胞同樣是與記億體方塊之位元線相連接。 須區分方塊中(Intrablock)之備用以及方塊間(Interblock) 之備 用在方 塊中之 備用中 ,有缺 陷之字 線只是 由相同記億體方塊之備用字線所取代。在方塊間之備用 中,有缺陷之字線亦可藉由其它記億體方塊之備用字線 來取代。在方塊中之備用中藉由同一方塊之備用字線來 取代方塊中之有缺陷的字線可確保:在方塊中最高總是 -3 - 本紙張尺度適用中國國家標準(CNS ) A4ML格(210 X 297*# ) ----丨-^----裝------丨訂-------線 ("先間讀背而之注意事項再填寫本頁) 五、發明説明( > A7 B7 有是 只況 情 之 現 出 可 中 用 備 之 間 塊 方 在 動 區 義 被 會 線 字 條 同 外 以 線 字 的 好 完 條一 之 塊 方 了 除 之 塊 方 可 點 間方 時述 1 下 同以 在須 線 , 字此 用因 備 〇 一 線 此字 , 的 動陷 驅缺 被有 會之 亦塊 線方 ’字 一 用另 備代 條取 來 式 備 之線 間字 塊之 方身 得本 獲代 用 所 就 取(έ 來塊 線方 字體 用億 備記 之一 塊每 方非 它並 其 : 由點 藉優 ,之 g 有 ί具 1只 Βζΐ \ϊ/ 被用 點備 間之 時間 一 塊 同方 在用 是使 線中 字其 0 ( 塊一 每方 W億 樣記 一 組 用一 備毎 之是 塊而 方 , 像動 同是 在性 線特 字之 之體 一 億 唯記 條態 一ft 有 驅 被 點 間 時 距 間 間 時1 某 在 胞 箪 體 億 記 其 漏性 於則 由規 會胞 器單 容體 電憶 體記 億 一 記每 之對 用須 使新 所更 為種 因此 是 〇 這荷 1 新其 更失 被遣 須而 中電 塊記 方於 1 用 每適 時亦 億這 記 , -T S /4— wn 進驅 式被 方線 用字 備條 之一 間有 塊只 方多 以最 於組 由之 。成 行形 進所 地間 C 體 長億 較記 對態 相動 間種 期一 新述 更描 使中 7, 2 S413 更 2 . 4 之 1 胞-A 單DE 體在 億 億 記 有 具 其 (請先閲讀背面之注意事項再填寫本頁) 裝· 經淖部中央掠準局右-T消贽含作社印來 體 憶 erp)態, s U ί ο 0 取 Γ 選(g的 性 可Mlf /V 待 塊 線Η之 ^ ^ » 線 g 有 I兀Μ具 合 细一 ),可 塊塊 方方 成些 合 一 組中 可其 供 提 是 的 百 之 明 胞),發 單胞本 體單 體 第 圍 範 利 專 請 申 由 藉 是 的 巨 述 上 來 體 億 記 態 之 項 利 合 專 組 請 胞 申 單 在 些 述 這 、敘 , 則 胞 式 單 方 體 施 億 實 記 和 有 式 具 形 體 它 憶 其。記 之中態 明項動 發腸之 本附明 。各發 成圍本 達範 本纸ifL尺度適州中國國家標卒(C'NS ) Λ4規格(210X 297公漦) 線 Λ7 B7 經濟部中央標準局员工消费合作社印奴 五、發明説明 ( ) 1 成 各 方 塊 且 藉 由 字 線 和 位 元 線 來 選 取 〇 這 方 塊 組 合 成 1 1 至 少 一 個 方 塊 組 〇 記 億 體 具 有 第 一 操 作 模 式 其 中 每 一 1 方 塊 組 只 能 同 時 由 一 條 字 線 所 選 取 » 記 億 體 另 有 第 二 操 1 先 1 作 模 式 > 其 中 每 方 塊 組 可 由 超 過 —- 條 之 字 線 所 選 取 Ο 間 讀 1 在 第 二 操 作 模 式 中 因 此 可 在 同 一 時 間 中 有 利 地 選 取 較 If 而 I 之 1 第 一 操 作 模 式 中 數 圉 還 多 之 字 線 〇 在 第 二 操 作 模 式 中 例 注 意 I 如 在 每 一 方 塊 中 可 在 同 時 間 點 選 取 —- 條 字 線 〇 事 項 1 1 再 [ I 第 __· 操 作 模 式 例 如 可 以 是 記 億 體 之 正 常 操 作 模 式 9 其 填 % 本 1 裝 中 可 由 記 億 體 讀 出 所 選 取 之 DD 早 胞 的 内 容 或 將 新 的 資 料 寫 頁 N_«·' 1 I 入 所 選 取 之 BD 早 胞 中 〇 第 二 操 作 模 式 例 如 可 以 是 一 種 更 新 1 1 -操作模式, 其中記億體單胞之至少- -部份的内容須被 1 1 更 新 〇 記 億 體 0D 早 胞 之 更 新 妖 後 可 有 利 地 較 在 第 — 操 作 模 f 訂 式 中 還 短 之 時 間 中 進 行 9 這 是 因 為 在 每 - 方 塊 組 中 同 時 1 可 更 新 多 條 字 線 〇 1 I 本 發 明 之 實 施 形 式 之 設 計 方 式 是 ; 動 態 記 億 體 具 有 方 1 1 塊 間 之 備 用 方 式 〇 即 9 至 少 方 塊 中 之 一 具 有 備 用 E3CT 単 胞 中 1 1 至 少 一 條 備 用 之 字 線,此 一 備 用 之 字 線 在 進 行 備 用 程 式 化 線 I 之 後 是 用 來 選 擇 性 地 取 代 同 一 方 塊 組 之 任 方 塊 之 一 條 1 字 線 〇 此 外 9 在 此 種 實 施 形 式 中 於 第 二 操 作 模 式 中 須 使 1* 已 進 行 之 備 用 程 式 化 去 (d e - )1 裏動。 在第二操作模式中, 1 I 藉 由 去 驅 動 (30 単 元 使 已 進 行 之 備 用 程 式 化 去 (d e - )驅動, 以 1 1 便 使 方 塊 間 之 備 用 不 再 有 效 〇 然 後 每 一 方 塊 中 有 一 條 字 1 I 線 可 安 全 地 被 驅 動 f 這 曰 疋 因 為 不 有 備 用 之 字 線 由 於 備 1 用 狀 態 之 去 驅 動 而 同 時 變 成 驅 動 5 - 狀 態 〇 1 1 1 1 1 1 本紙張尺度適用中國國家標隼(CNS ) Λ4坭格(2!0X297公处) A7 B7 經濟部中央標導局貝工消贽合作社印?木 五、發明説明 ( Φ ) 1 1 依 據 本 發 明 之 此 種 實 施 形 式 之 有 利 方 式 9 記 億 歷 具 有 1 I 一 値 去 驅 動 DO 早 元 以 便 使 第 二 操 作 模 式 中 相 對 應 之 記 憶 體 1 1 元 件 之 已 進 行 的 備 用 程 式 化 去 驅 動 〇 請 1 先 1 為 了 能 在 第 二 操 作 模 式 中 選 取 備 用 之 字 線 S 則 本 發 明 閲 讀 1 中 其 它 形 式 之 設 計 方 式 是 . 在 進 行 備 用 程 式 化 之 前 已 背 1¾ 1 之 1 預 (ΡΓ e -) 编 碼 之 位 址 須 配 颶 於 備 用 之 字 線 且 在 第 二 操 作 注 意 事 1 模 式 (即, 已去驅動之備用程式化) 中 須 藉 由 預 编 碼 之 位 項 再 1 1 址 及 其 互 補 值 來 進 行 備 用 字 線 之 定 址 〇 因 此 » 在 第 二 操 填 寫 本 1 裝 I 作 模 式 中 備 用 記 億 體 αα 早 胞 之 更 新 亦 是 可 能 的 其 中 備 用 頁 1 I 程 式 化 已 被 去 驅 動 〇 1 1 本 發 明 其 它 形 式 之 設 計 方 式 是 : 動 態 記 億 體 具 有 一 種 1 1 測 試 操 作 模 式 以 用 於 記 億 體 DD 早 胞 之 穩 態 測 試 中 (B U Γ η - in 訂 -T e s t) 9 而 記 億 體 在 m 試 期 間 會 被 設 定 在 第 二 操 作 模 式 1 中 〇 在 測 試 操 作 模 式 中 因 此 有 較 第 一 操 作 模 式 更 多 之 字 1 1 線 可 被 選 取 9 使 能 以 較 短 之 時 間 有 利 地 進 行 記 億 體 3d 早 胞 1 I 之 潮 試 Ο 待 別 是 當 第 二 操 作 模 式 是 一 種 更 新 - 操 作 模 式 1 1 時 , 刖 可 在 較 短 之 時 間 中 進 行 Βυ Γ Ώ -i η - Te s t 9 這 是 因 為 線 I 在 更 新 時 不 會 有 資 料 往 記 億 體 外 部 供 應 9 而 是 總 是 在 記 1 憶 體 方 塊 中 進 行 更 新 〇 記 億 am 腊 90 早 胞 之 持 續 性 負 載 亦 能 以 此 方 式 不 必 由 記 億 中 讀 出 資 料 卽 可 逹 成 Ο I v 1 本 發 明 以 下 將 依 據 與 實 施 例 有 關 之 圖 式 作 詳 細 描 述 〇 1 1 圖 式 簡 σο 単 説 明 如 下 • 1 1 第 1 圖 本 發 明 動 態 記 億 體 之 實 施 例 0 1 I 第 2 a ,3 圖 第 1 圖 詳 細 之 實 施 例 6- 〇 1 1 1 1 1 1 本紙張尺度適州屮國围家標哗(CNS ) Λ4規格(210X 297公釐) Λ7 B7 經濟部中央標準局员工消費合作社印製 五、發明説曰/ ( ) 1 1 第 2 b 圖 在 第 2 a 圖 中 所 示 電 路 之 信 號對 時 間 之 關傜圖。 1 1 第 1 圖 顯 示 — 種 具 有 字 線 WL和 位 元線 B L ,之 動 態記億體 1 9 這 jit 字 線 和 位 元 線 配 置 成 矩 陣 形 式且組合 成 二 値方塊B 1 先 1 Ο 此 二 値 方 塊 B構成方塊組E G 實 際 上之 記 億 體 當然具有 間 讀 1 數 巨 大 很 多 之 字 線 位 元 線 > 方 塊 和方 塊 組 )〇 在這些 1Ϊ 而 1 1 字 線 WL和 位 元 線 B L 之 交 叉 點 中 配 置 動態 記 億 體 之單胞 ·<. S 1 (C e ] 1 ) (未顯示在圖中) » 這 αα 早 胞 中每 _^ 個 都 具有一個 事 項 1 1 再 | 電 容 器 9 電 容 器 經 由 —. 選 擇 電 晶 體 而與 位 元 線 B L相連接 填 寫 本 1 裝 而 電 晶 體 之 閘 極 則 與 相 對 應 之 字 線 WL相 連 接 〇 字線解碼 頁 1 I 器 WD EC 配 鼷 於 每 一 方 塊 B中〇 依據位址位元Αϋ至A8所構 1 1 成 之 字 位 址 WARD 藉 由 字 線 解 碼 器 WD E C可 選 取 字 線WL。 1 I 此 外 J 記 億 體 具 有 讀 取 放 大 器 S A ,其 是 與 位 元線B L相 1 訂 連 接 且 配 置 在 每 —~- 記 億 體 方 塊 Β之二側。 此種結構即為 折 叠 式 位 元 線 概 念 9 Ο 1 I 讀 取 放 大 器 SA使 由 記 億 體 DO 単 胞 之 所屬 位 元 線 BL上所發 1 1 1 出 之 資 訊 放 大 且 需 要 時 再 將 此 資 訊 發送 至 記 憶 體之外部 1 1 資 料 線 〇 但 在 這 裡 所 描 述 之 實 施 例 中只 涉 及 圖 中所示之 線 I 記 億 體 > 這 是 因 為 基 本 上 只 涉 及 記 億體 之 更 新 (Refresh) 1 1 · -操作模式。 須對記憶體單胞内容進行更新, 其中待更 1 1 新 之 記 億 體 αο 早 胞 經 由 相 對 應 之 字 線 WL而 被 選 取 ,單胞之 I 内 容 發 送 至 相 對 暉 丨u>' 之 位 元 線 BL且 於 單胞 之 選 擇 電晶體又 1 1 截 止 之 前 於 位 元 線 之 由 讀 取 放 大 器 放大 9 以 便 使已放大 1 | 之 資 訊 又 重 新 寫 入 記 憶 體 an 早 胞 中 〇 讀取 放 大 器 SA是與外 1 I 部 之 資 料 線 相 隔 離 » 因 此 不 由 7 - 記 億體 中 讀 出 記億體單 1 1 1 1 1 1 本紙張尺度適用中國國家標隼(CNS〉Μ%格(2丨OX2tn公幼) A7 B7 經濟部中次標準局兵Η消贽合作社印ΐ衣 五、發明説明 ( y ) 1 1 胞 之 内 容 〇 1 I 此 外 y 第 1 圖 之 記 憶 體 具 有 備 用解 碼器 RDEC, 方 塊B 1 中 之 備 \ 用 字 線 R W L藉由備用解碼器RDE C而被定址。 字位 if) 1 先 1 址 WADR 亦 傳 送 至 備 用 解 碼 器 RD E C 。若 字線 WL中之 --- 由備 閲 ih 1 用 字 線 RWL中之— -所取代, 則須在備用解碼器RDEC中對 背 面 1 I 之 1 記 億 體 元 件 進 行 程 式 化 9 使 得 在 施加 待取 代之字 線 WL之 意 事 1 字 位 址 WARD 時 可 經 由 備 用 解 碼 器 Ο E C來驅 動備用 之 宇線 項 再 ί RWL (而 不 是 驅 動 此 一 待 取 代 之 字 線)且備用解碼器RDEC 填 寫 本 1 裝 使 方 塊 組 BG之 所 有 字 線 解 碼 器 WD EC去 (d e - )驅動(在 第1 頁 、- 1 I 画 中 是 以 備 用 解 碼 器 RD EC和 字 線 解碼 器WDEC間之 每 一値 1 1 箭 頭 所 表 示 )〇 有關備用解碼器RDEC之構造或其記憶體元 ! 1 件 則 顯 示 在 第 2和第3 圖 中 〇 f 訂 在 本 實 施 例 之 動 態 記 億 體 中 設 有方 塊間 之備用 9 邸, 備 用 字 線 RWL中之毎- -條不只可取代自已方塊B之 一 條宇 1 1 線 WL 9 而 且 亦 可 取 代 同 一 方 塊 組 BG之 其它 方塊B之字線 1 I WL 〇 就 像 本 文 導 言 中 所 逑 一 樣 » 在方 塊間 之備用 中 對每 I 1 —- 時 間 點 而 -au. 每 一 方 塊 組 中 只 有 一條 宇線 被驅動 , 否則 線 I <£is 發 生 下 逑 危 險 現 象 » 即 9 字 線 WL中 之一 以及至 少 一條 備 用 之 字 線 RWL會同時在同- -方塊B中 被驅 動,這 樣 在同 1 __- 條 位 元 線 B L上 所 讀 出 之 資 訊 必 定不 可使 用在多 個 記億 1 I 體 単 胞 中 〇 在 本 發 明 之 記 億 體 中 因此 有下 述之限 制 :在 1 1 記 億 體 之 第 一 操 作 模 式 中 (其中方塊間之備用是有效的) 1 1 每 — 方 塊 組 BG在 同 — 時 間 m3 只 允 許一 條字 線WL被 驅 動。 1 I 須 構 成 字 線 解 碼 器 WDE C 9 使 得 在 8 - 第一 操作 模式中 施 加字 1 1 1 1 1 1 本紙张尺度適用中國國家標卒(CNS ) Λ4規格(210 X 297公釐) A7 \\Ί 經濟部中央標皐局負工消费合作社印奴 五、發明説明 ( 7 ) 1 1 位 址 W ADR 時 方 塊 組 B G 中 只 有 _· 條 字 線WL被驅 動 〇 1 此 外 9 此 種 記 憶 體 具 有 第 二 操 作 模式 ,其 中 記 億 體 之 1 1 備 用 部 份 *=!=* 兀 全 被 去 (d e - )驅動, 使得現在每- -方塊B在 同 ifi 1 先 __- 時 間 點 可 安 全 地 只 有 _* 條 字 線 WL被驅 動。 第 二 操 作 模 閱 讀 1 式 是 一 種 更 新 -操作模式, 其中( 已 如上 述)已讀出之資 It 而 1 | 之 1 料 只 由 相 對 應 之 讀 取 放 大 器 S A所 放 大且 再寫 入 所 選 取 之 注 意 I 記 億 體 DOT 早 胞 中 〇 為 了 能 在 記 憶 體 之 第二 操作 模 式 中 藉 由 項 1 1 再 字 位 址 WA DR只 對 字 線 WL 進 行 定 址 而 不對 備用 之 字 線 RWL 填 寫 本 1 裝 進 行 定 址 9 則 驅 動 信 號 E N 須 傳 送 至 第1 圖之 備 用 解 碼 器 頁 1 I RD E C 9 驅 動 信 號 E N 在 第 一 操 作 模 式 中可 驅動 上 述 之 備 用 1 1 解 碼 器 RD E C且 在 第 二 操 作 模 式 (至少有時候) 中 使 RD EC 去 1 | (d e - )驅動。 在已去驅動之備用解碼器RDEC中因此不會 訂 有 字 線 WL 被 定 址 〇 在 第 1 圖 中 字 位 址 W A DR 之 七 個 位 址位 元A0 至 A7 傳 送 至 1 I 二 値 字 解 碼 器 WD E C 9 而 第 八 個 位 址 位元 A8則 直 接 傳 送 至 1 I 左 邊 之 字 解 碼 器 WD ECU 及 經 由 互 斥 或閘 X0R而傳送至右 1 1 邊 之 字 U73 m 碼 器 WD EC 〇 X0R閘具有另- -輸入端, 操作模式 線 I 信 號 MODE 傳 送 至 此 一 輸 入 端 〇 操 作 模式 信號 M0 D E可 決 定 1 記 億 體 是 否 處 於 第 一 操 作 模 式 或 第 二操 作模 式 中 〇 在 第 1 1 一 操 作 模 式 中 操 作 模 式 信 號 MODE 是 高位 準, 在 第 二 操 作 I 模 式 中 M0 D E 是 低 位 準 〇 依 據 操 作 模 式信 號 MODE f 則 第 八 1 1 位 址 位 元 A 8以反相或非反相 方 式 傳 送 至 右邊 之字 解 碼 器 WD EC * \ I 〇 在 此 二 個 字 線 解 碼 器 WD E C 之 相 對 應的 構造 中 因 此 可 1 I 在 第 二 操 作 模 式 中 在 個 方 塊 B 9- 中 同時 各選 取 字 線 WL 中 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4彡見格(210Χ 297*#·) 經湞部中央標準局兵工消tAc作社印繁 A7 B7 五、發明説明(^ ) 之每一條》 關於第1圖中未顙示之連接於讀取放大器SA上之各組 | 件而言,例如以外部資料線使資料由記憶體往外讀出, 則本發明之記億體亦可和傳統動態記億體之構成方式相 同。 第2a_顯示第1圖中備用解碼器RDEC之詳細的第一實 施例(另一備用解碼器RDEC以相同方式構成)。就字位址 WADR之每一位址位元A0至A8而言,備用解碼器RDEC具有 一可程式化之記億體元件,就像第2a圖中所示一樣,其 是一種(例如可藉由雷射切割而)可斷開之電性連接件F, 即,所謂之熔絲。在另一實施例中,等效電路亦以其它 記億體元件(例如,抗(anti)熔絲)製成。在電源電壓 V 和記億體之參考電位(接地)之間配置一個由第一電 晶體Ti,第二電晶體T2和熔絲F所構成之串聯電路。第 一電晶體T1和第二電晶體T2之間的電路節點K經由一値 保持電路Η而與比較器COMP之第一輸入端相連接。比較 器COMP之第二輸入端是連接至字位址WADR之位址位元A0 。比較器COMP之輸出信號RA0作為位址中之一锢位元以 便對相對之備用字線RWL進行定址,只要此種以熔絲F來 程式化之位址是與字位址WADR相一致即可。就字位址 WADR之其餘位元AQ至A7而言,亦能以比較器分別産生一 個相對應之記億體元件。 ' 在導電性之第二電晶體T2中,熔絲F之狀態(完好的 或已毀損的)對何種電位施加於保持電路Η之輸入端或施 -1 0 - 本紙張尺度適州中國®家標埤(('NS ) Λ4規格(210X297公釐) ---------1¾衣-------.1T------^ (誚先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消费合作社印則衣 A7 Η 7 五、發明説明(9 ) 加於比較器C Ο Μ P之第一輸入端是有決定性的。第二電晶 體Τ2是否導通或截止在第一操作模式中是和其閘極上之 設定信號S Ε Τ有關。在記憶體起動時,第二電晶體Τ 2首先 被截止,使得節點Κ上之電位是和熔絲F之狀態無關。 在電源電壓vDI;振盪之後,藉由第一電晶體Τ 1之閘極上 之預充電信號P R E之正(ρ 〇 s i t i v e )設定脈衝來進行節點K之 預充電。在第一操作模式中,藉由一個預設信號S Ε T ’使 設定信號SET位於電源電壓VDD之位準處,’於是電晶體T1 導通。備用程式化於是在驅動狀態且熔絲F之狀態決定 了比較器COMP之第一輸入端上之電位。 為了使記億體由第一操作模式設定成第二操作模式, 此記憶體具有一個及(AND) -閛形式之去驅動單元G,除了 預設信號SET ’之外,驅動模式信號MODE亦傳送至此一及 -閘G。在第一操作模式中,驅動模信號M0DE(就像第1圖 所述一樣)具有高位準。反之,在第二操作模式中,其 具有低位準,使及-閘G之輸出端上之設定信號S Ε T具有 低位準而預設信號S Ε T ’之狀態無關,電晶體Τ 1此時截止 。於是熔絲F之備用程式化在第二操作模式中即被去(d e -) 驅動,即,熔絲F之狀態是和比較器C 0 Μ P之第一輸入端上 之位準無關。 由第2 a圖亦可得知:備用解碼器R D E C之去驅動是以何 種方式藉由驅動信號Ε N來達成。開關元件(例如,電晶體 )之狀態是和驅動信號Ε N之位準有關。若開關元件S閉 合,則備用解碼器R D E C被驅動,反之,則被去驅動。 -1 1 - 本紙張尺度適用中國國家彳:?:羋(CNS ) Λ4忧枯(210Χ297':Μί ) 抑衣 - ’1TJ (計先閱請背而之注意事項再填寫本頁) 五、發明説明( kl B7 信 之式 關模 有作 路操 電一 之第 圖關 2a有 第是 與份 些部 一 之 示邊 顯左 圖圖 b b 2 2 第第 號 操 圖.信 間式 時模 -作 者 位碼 低解 有用 準具備 E 位 D 一 高 Μ 示 有號顯 具信圖 Ε D 式 3 Μ0模第 號作 操 /V · 式 模 作 操 二 第 是 則 份 。 部者 邊丨 右 準器 第 是 其 路 電 細 詳 之 位 電 考 參 和 地此 接 0 <路 1yB 聯 串 之 j成 VD構 壓所 Γιτ . 1ga 源 電 在 〇 阻 例電 施由 實値 I-* 種 一 一 置 另 配 之間 圖之 絲 熔 和 作接 操連 。相 聯極 並閘 F 之 绦T3E 溶體剛 與晶號 是電信 其與式 ,而模 T3I 作 體器操 晶相 , 電反 個由 一 經 E 示 D 顯M0 圖號 3 信 第式在 ,模 0 中 式 模 作 操 二 第 準 位 低 有 具 若 連 . 比 的g]t 因 間 之IO F 絲無 熔態 和狀fco R 之«J 阻F驅 電絲去 則熔被 ,和中 路而式 短準模 而位作 T3低操 體有二 晶具第 電位在 由電化 經之式 F K 程 絲點用 熔接備 第 以 能 亦 中體 況晶 情電 之之 示聯 所並 圖 F 2a絲 第熔 在與 然一 當由 藉 及 用 使 是 不 而 式備 方使 之G) 示閘 所-圖 (請先閲讀背而之注意事項再填寫本頁) -裝.
、1T 去第 化 〇 式中 程国 ΓΓΠ 月 3 第 於 式 方 之 圖 a 2 第 用 應 可 亦 之 反 驅 持 保 之 同 相 中 圖 3 2 第 和 有 含 可 亦 路 i 質 之 圖 線 經濟部中央標隼局貝工消费合作社印製 果式 結程 之未 有 , 具即 所ί 33 0 去 之 化 式 程 用 備 中 圖RW 3 線 第字 或之 画用 〇za備 路第: 電 是 LL fa- 位 之 碼 编 預1 由 經 可 编在 預但 一 不 此中 由況 0 情 。之 址中 定圖 被 3 而第 I:)在 ft L W 位 R 的線 F 字 絲用 熔備 之則 動 , 驅址 去位 或之 化碼 時 , 動中 驅況 去情 化之 程圖 在2a 且第 而在 , ο 址址 定定 被來 ϊ E 可 D 前MO 之號 化信 式式 程模 行作 進操 F 0 絲可 熔亦 本紙張尺度適用中國國家標準·( CNS ) Λ4規枋(210Χ297公片) 經濟部中央標皁局負工消费合作杜印製 A7 li"? 五、發明説明(、') 備用之字線RWL在備用程式化去驅動期間可藉由和上述 之預编碼之位址反相(或互補)之位址來定址,這些預编 碼之位址在進行備用程式化之前卽已配颶於備用之字線 R WL 〇 記億體單胞之更新現在以下述方式進行:記億體藉由 操作模式信號Μ 0 D E而由第一操作模式設定成第二操作模 式。同時備用解碼器RDEC藉由驅動信號ΕΝ而被去(de-) 驅動。現在於施加字位址WADR時在每一方塊B中之每一 條字線WL都會被選取。在所有字線WL都被更新之後(其 中有缺陷之字線亦可被選取,這是因為備用程式化在第 二操作模式中已被去除),則進行各備用字線RWL之更新 。然後,備用解碼器RDEC經由驅動信號EN而再被驅動, 而熔絲F之程式化藉由操作模式信號MODE而仍保持不驅 動之狀態(第2a圖或第3圔)β然後在更新期間藉由備用 字線之預编碼之位址來對這些備用字線RWL進行定址。 在上述之實施例中,不只在記億體正常操作期間以上 述方式進行"正常"之更新,有利的是此種更新亦在第二 操作模中進行,此期間記億體會受到一種穩態測試(所 謂B u r η - i η T e s t)。經由較長之時間(例如,數小時)記 億體單胞以非常短之時間間距重複進行更新,則可檢査 記億體之可負載性。藉由本發明多條字線WL之選取或在 第二操作模式(其中可用來進行”測試"(t e s t)")中每一 方塊組B G中備用字線R W L之選取,則此種測試所需之時 間較傳統記億體以方塊間之備用方式來進行者還少。 -1 3 - 本紙張尺度適用中國國家標準(CNS ) Λ4现格(210X297公耠) H - n m - - n . I I I n» m I— n T n _ n -I I— I: I " it (锖先閱讀背而之注意事項再填寫本頁) A7 3979B6 B7 五、發明説明(a ) 參考符號説明 B..........方塊 BL.........位元線 BG.........方塊組 WDEC,XOR...解碼器單元 WL.........字線 RWL........備用之字線 G.T3.......去驅動單元 F..........熔絲 Η..........保持電路 EDEC.......備用解碼器 I 抑农 „ 訂—r 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局员工消f合作社印製 -14- 本紙張尺度適用中國國家標準(CNS ) Λ4规#, ( 210X297':.>ff )

Claims (1)

  1. 39798G ι(^]) μ 0 C8 D8 六、申請專利範圍 (87年12月修正) 1. 一種動態記億體,其待徴為包括: -組合成方塊(B)之記億體單胞以及可選取這些單 胞之位元線(BL)和字線(WL), -至少一値方塊組(GB),各方塊(B)組合成方塊組 (BG), -解碼器單元(WDEC,XOR), -其在第一操作模式中每一方塊組(BG)中同時只選 取其中一方塊(B)之一條字線(WL), -其在第二操作模式中每一方塊組(BG)中同時可在 多於一個之方塊(B)中選取每一條字線UL)。 2. 如申請專利範圍第1項之動態記億體,其中 -其在至少一方塊(B)中具有至少一條備用之字線 (RWL)以便選取備用之記億體單胞,備用之字線在進 行程式化之後用來選擇性地取代同一方塊組(BG)中任 意方塊(B)之一條字線(WL), -在第二操作模式中一個已進行之備用程式化被去 (de-)驅動。 經濟部中央標隼局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 3. 如申請專利範圍第2項之動態記憶體,其中具有去 (de-)驅動單元(G;T3)以便在第二操作模式中使相對 應之記憶體元件之已進行的備用程式化被去驅動。 4 .如申請專利範圍第3項之動態記億體,其中 -記憶體元件含有可斷開之連接件(F )以便儲存可 藉由備用字線(RWL)來取代之字線(WL)的位址,其中 在備用程式化期間使連接件(F )相對應地斷開。 -15- 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) 39798G ι(^]) μ 0 C8 D8 六、申請專利範圍 (87年12月修正) 1. 一種動態記億體,其待徴為包括: -組合成方塊(B)之記億體單胞以及可選取這些單 胞之位元線(BL)和字線(WL), -至少一値方塊組(GB),各方塊(B)組合成方塊組 (BG), -解碼器單元(WDEC,XOR), -其在第一操作模式中每一方塊組(BG)中同時只選 取其中一方塊(B)之一條字線(WL), -其在第二操作模式中每一方塊組(BG)中同時可在 多於一個之方塊(B)中選取每一條字線UL)。 2. 如申請專利範圍第1項之動態記億體,其中 -其在至少一方塊(B)中具有至少一條備用之字線 (RWL)以便選取備用之記億體單胞,備用之字線在進 行程式化之後用來選擇性地取代同一方塊組(BG)中任 意方塊(B)之一條字線(WL), -在第二操作模式中一個已進行之備用程式化被去 (de-)驅動。 經濟部中央標隼局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 3. 如申請專利範圍第2項之動態記憶體,其中具有去 (de-)驅動單元(G;T3)以便在第二操作模式中使相對 應之記憶體元件之已進行的備用程式化被去驅動。 4 .如申請專利範圍第3項之動態記億體,其中 -記憶體元件含有可斷開之連接件(F )以便儲存可 藉由備用字線(RWL)來取代之字線(WL)的位址,其中 在備用程式化期間使連接件(F )相對應地斷開。 -15- 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) 經濟部中央標率局員工消費合作社印製 397986 bI C8 D8 六、申請專利範圍 -記億體元件其有一個跨接元件(T3),其跨接於上 逑之連接件(F)以便在第二操作模式中使備用程式化 去(de-)驅動。 5. 如申請專利範圍第3項之動態記億體,其中記億體元 件具有一些保持電路(H),其在被設定信號(SET)驅動 時可接收記億體元件中所儲存之資訊;去(de-)驅動 單元(G)在第二操作楔式期間可抑制上述設定信號( SET)之驅動。 6. 如申請專利範圍第2至第5項中任一項之動態記億醱, 其中 -備用之字線(RWL)在進行備用程式化之前須配置 一些預编碼之位址, -在第二操作模式中藉由預編碼之位址或其互補值 來對備用之字線(RWL)進行定址。 7. 如申請專利範團第1至第5項中任一項之動態記億醱 ,其中藉由一種澜試操作模式來進行記億體單胞之穩 態潮試,此期間記憶醱是設定在第二操作模式中。 8. 如申請專利範圍第6項之動態記億體,其中藉由一種 澜試操作模式來進行記億鼸單胞之穩態測試,此期間 記億醱是設定在第二操作模式中》 9. 如申讅專利範圍第1至第5項中任一項之動態記慊體 ,其中第二操作模式是一種更新操作模式,其中記憶 體單胞中至少一部份内容會被更新。 10. 如申請專利範圍第6項之動態記憶醱,其中第二操 作模式是一種更新操作模式,其中記億體單胞中至少 一部份内容會被更新。 -1 6 - 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
TW087113793A 1997-09-17 1998-08-21 Dynamic memory with two operation modes TW397986B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19740933A DE19740933C2 (de) 1997-09-17 1997-09-17 Dynamischer Speicher mit zwei Betriebsarten

Publications (1)

Publication Number Publication Date
TW397986B true TW397986B (en) 2000-07-11

Family

ID=7842675

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087113793A TW397986B (en) 1997-09-17 1998-08-21 Dynamic memory with two operation modes

Country Status (4)

Country Link
US (1) US6191985B1 (zh)
DE (1) DE19740933C2 (zh)
TW (1) TW397986B (zh)
WO (1) WO1999014674A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW546664B (en) * 2001-01-17 2003-08-11 Toshiba Corp Semiconductor storage device formed to optimize test technique and redundancy technology
US6617180B1 (en) * 2001-04-16 2003-09-09 Taiwan Semiconductor Manufacturing Company Test structure for detecting bridging of DRAM capacitors
DE10136700B4 (de) * 2001-07-27 2008-03-27 Qimonda Ag Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung
DE102004044150B4 (de) * 2004-09-13 2011-08-18 Qimonda AG, 81739 Verbesserte künstliche Alterung von Chips mit Speicher
DE102006019075B4 (de) * 2006-04-25 2008-01-31 Infineon Technologies Ag Integrierte Schaltung zur Speicherung eines Datums
KR101132795B1 (ko) * 2010-02-25 2012-04-02 주식회사 하이닉스반도체 온도센서

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105159B2 (ja) * 1989-11-16 1995-11-13 株式会社東芝 半導体記憶装置の冗長回路
US5315130A (en) * 1990-03-30 1994-05-24 Tactical Fabs, Inc. Very high density wafer scale device architecture
EP0529330A3 (en) * 1991-07-31 1993-09-29 Texas Instruments Incorporated System with laser link decoder for dram redundancy scheme
JPH05166396A (ja) * 1991-12-12 1993-07-02 Mitsubishi Electric Corp 半導体メモリ装置
JPH0684394A (ja) * 1992-09-04 1994-03-25 Nec Corp 半導体メモリ回路
US5530674A (en) * 1994-04-29 1996-06-25 Sgs-Thomson Microelectronics, Inc. Structure capable of simultaneously testing redundant and non-redundant memory elements during stress testing of an integrated circuit memory device
EP0884735B1 (en) * 1997-05-30 2004-03-17 Fujitsu Limited Semiconductor memory device capable of multiple word-line selection and method of testing same
JPH1139861A (ja) * 1997-07-16 1999-02-12 Toshiba Corp ダイナミック型半導体記憶装置

Also Published As

Publication number Publication date
DE19740933C2 (de) 2000-05-18
DE19740933A1 (de) 1999-03-18
US6191985B1 (en) 2001-02-20
WO1999014674A1 (de) 1999-03-25

Similar Documents

Publication Publication Date Title
TWI264015B (en) Flexible and area efficient column redundancy for non-volatile memories
JP2994241B2 (ja) 半導体記憶装置及びその試験方法
TW512359B (en) Semiconductor memory device
US7243203B2 (en) Pipeline circuit for low latency memory
JP3623454B2 (ja) メモリ回路のワード線に対するシフト冗長スキーム回路
KR101415357B1 (ko) 반도체 기억 장치 및 반도체 장치
KR100456380B1 (ko) 반도체기억장치
TWI222641B (en) Semiconductor memory device with reduced current consumption during standby state
JP3605549B2 (ja) 部分的に不揮発性のダイナミック・ランダム・アクセス・メモリ
US7515469B1 (en) Column redundancy RAM for dynamic bit replacement in FLASH memory
US6307790B1 (en) Read compression in a memory
TW484055B (en) Redundant dual bank architecture for a simultaneous operation flash memory
US6889307B1 (en) Integrated circuit incorporating dual organization memory array
US10410733B2 (en) Memory device and controlling method thereof
US5963489A (en) Method and apparatus for redundancy word line replacement in a repairable semiconductor memory device
JPS5956284A (ja) 半導体記憶装置
US11211142B2 (en) Memory repair scheme
JPS58130495A (ja) 半導体記憶装置
KR970072440A (ko) 반도체 기억 장치
TW574708B (en) System and method for early write to memory by holding bitline at fixed potential
JP2006073052A (ja) 半導体集積回路装置
KR950034276A (ko) 용장메모리셀을 가지는 반도체기억장치
US6438024B1 (en) Combining RAM and ROM into a single memory array
TW200403676A (en) Semiconductor memory device storing ternary data signal
TW397986B (en) Dynamic memory with two operation modes

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees