TW392308B - Method of making metal oxide semiconductor (MOS) in IC - Google Patents

Description

3668twf.doc/008 3668twf.doc/008 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（f ) 本發明是有關於一種積體電路之製造方法，且特別是 有關於一種金氧半導體（Metai 〇xide Semiconduct〇r ’ M〇s) 之製造方法。 MOS是積體電路中，最基本的單元元件。MOS的基 本構造包括閘極（Gate)、源極（Source)、和汲極（Drain)，其 中閘極結構包括：導電層’和氧化層，而源極/汲極是位於 閘極結構兩旁的基底內。 傳統於製造MOS的閘極前需在矽基底上先進行全 面性的離子佈植以完成間極起始電壓調整（Threshold Voltage Adjustment)以及抗擊穿（Anti-punching Through)植 入，再進行閘極以及源極/汲極的製造。而閘極之導電層是 由摻雜的多晶矽層和矽化金屬（Silicide)層所組成，因爲多 晶矽層和氧化層的附著力較佳，但爲了增加傳輸的速度， 因此通常會在摻雜的多晶矽層上方再沈積一層導電性較 好的矽化金屬層，而此以多晶矽和矽化金屬等兩層材料所 組成的導電層，可稱爲多晶矽化金屬（Polycide)層。 然而，上述之全面性離子佈植會引發後續製造之源極 /汲極產生接合電容（junction Capacity) ’源極/汲極電阻提 高導致資料傳輸效率低問題。再者，當積體電路元件之積 集度不斷增加，元件尺寸縮小達深次微米（Deep Sub-micron) 時’傳統多晶矽化金屬閘極之阻値，將因爲元件尺寸的縮 小而升高，造成傳輸速度的下降。又由於在源極/汲極回火 製程中，雙閘極（Dual Gate)其摻雜多晶砂層中不同型態的 摻雜離子，會透過矽化金屬層而產生交互擴散（Inter-diffusion)作用，而造成臨限電壓的漂移。此外，矽化金屬 3 本紙張纽制巾賴家縣（CNS) A4^ (21{}><297公策） (請先閲讀背面之注意事項再填寫本頁) -擊. -、?1 3668tuf.doc/008 經濟部中央標準局身工消费合作社印製 A7 B7 五、發明説明（J ) 層會在回火的高溫狀態下亦會集結成塊，導致閘極電性不 穩等問題出現。爲解決上述問題，現今發展出一種選擇區 域佈植（Selective Local Implantation)金屬閘極 m〇S 之製造 方法。此方法係以選擇區域佈植取代全面性離子佈植，並 以金屬閘極取代多晶矽化金屬閘極。 爲淸楚說明，請參照窠1A圖至第1D圖，其所繪示爲 習知一種選擇區域佈植金屬閘極MOS的製造流程剖面 圖。首先提供一基底100，其包括已製造完成之隔離區 102，以及一層已圖案化之光阻層104。接著，以光阻層 104爲罩幕，進行起始電壓調整（Threshold Voltage Adjustment)以及抗擊穿（Anti-punching Through)之選擇區 域佈植（Selective Local Implantation)步驟，以形成起始電 壓調整離子佈植區116a以及抗擊穿離子佈植區116b。 接著請參照第圖，剝除光阻層1〇4，並於基底100 上依序形成氧化層、多晶矽層以及金屬層11〇。 續之請參照第1C圖’定義蝕刻金屬層11〇、多晶矽層 108以及氧化層1〇6 ’以形成具有氧化層106a、多晶矽層 l〇8a以及金屬層ll〇a之閘極。 請參照第1D圖’進行輕摻雜汲極（Lightly Doped Drain) 製程 '閘極間隙壁112之製造，以及源極/汲極重摻雜 (Heavy Doping)製程以形成源極/汲極114，完成習知選擇 區域佈植金屬閘極MOS之製造。 上述習知之選擇區域佈植金屬閛極MOS之製造方 法，雖然可解決傳統製程中，多晶矽化金屬閘極電阻高、 在源極/汲極回火時，雙閘極其摻雜多晶矽層之摻雜離子透 4 本紙張尺度ϋ中國國家標準（CNS ) A4規格（W〇X297公釐） (請先閲讀背面之注意事項再填寫本頁) f.{ 裝. -線 3668twt'.doc/008 3668twt'.doc/008 經濟部中央橾準局貝工消費合作杜印策 A7 B7 五、發明説明（》） 過矽化金屬層產生的交互擴散作用、矽化金屬層集結成塊 所造成之熱不穩定’以及因全面性離子佈植造成後續製程 之源極/汲極產生接合電容、資料傳出效率低等問題。但 是，由於金屬層不易經由蝕刻法剝除，且金屬微粒會造成 酸槽污染’產生影響後續製程等問題。再者，選擇區域佈 植必須比傳統全面性離子佈植製程，多進行一次光阻罩幕 以及剝除的步驟，不但提闻了製程成本，也使後續進行定 義閘極步驟時，具有較高的對準失誤風險，容易因對準失 誤使元件產生電性上的問題。 有鑑於此本發明之目的’就是在提供一種MOS之製 造方法，以解決習知因選擇區域佈植製程中，需要額外的 光阻罩幕以及剝除步驟，造成製程成本提高的問題。 本發明之另一目的，就是在提供一種MOS之製造方 法，以解決習知因選擇區域佈植製程中，需要額外的光阻 罩幕以及剝除步驟，導致提高後續定義閘極製程上對準失 誤的風險，容易產生對準失誤，而造成元件電性上的問 題。 本發明之另一目的，就是在提供一種MOS之製造方 法以解決習知因金屬層不易剝除，且會造成酸槽污染等問 題。 爲達成本發明之上述和其他目的，提供一種$ 製造方法，此方法簡述如下：在基底上形成圖案化之氧化 矽層、多晶矽層與頂蓋層’接著，於上述三層之側變形成 間隙壁，以及於基底中形成源極/汲極。續之，於基底上# 成絕緣層，並將其平坦化，直到裸露出頂蓋層。繼之，剝 5 &紙適用中國國家標率（CMS ) A4胁（21GX297公^ "、-^---^ ： ------訂------線. > * ·* (請先閲讀背面之注意事項再填寫本頁} 3668twf.doc/008 A7 B7 五、發明説明（$ ) 除頂蓋層，以形成一開口。然後，以絕緣層爲罩幕，進行 自行對準選擇區域佈植製程，此係爲本發明的特徵之一， 以絕緣層爲自行對準罩幕，可比習知技藝減少一光罩以及 蝕刻步驟，因此可降低製程成本，並免除因對準失誤造成 元件電性上的問題。 之後，於基底上形成一層導電層，並將上述開口塡 滿。續之，將上述導電層以化學機械硏磨法平坦化，直到 裸露出絕緣層。此係爲本發明的特徵之一，以化學機械硏 磨的方法剝除導電層，可解決習知技藝中，因金屬層不易 蝕刻，且金屬微粒造成酸槽污染，影響後續製程等缺點。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： 第1A圖至第1D圖係顯示習知一種選擇區域佈植金屬 閘極MOS的製造流程剖面圖。 第2A圖至第2G圖係顯示根據本發明較佳實施例之 MOS的製造流程剖面圖。 其中，各圖標號與構件名稱之關係如下： 經濟部中央標準局貝工消费合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 100，200 :基底 102，202 :隔離區 104 :光阻層 106，106a，206 :氧化層 108，108a，208 :多晶矽層 110，110a :金屬層 6 本紙張尺度用中國國家標準（CNS ) A4規格（210X297公釐） " ~ 3668twf.doc/008 A7 ________B7 __ 五、發明説明（ir ) / 112，2 12 :間隙壁 114，214 :源極/汲極 116a 216a ·以形成起始^^壓調整離子佈植區 116b，216b :抗擊穿離子佈植區 218 :輕摻雜礮 220 :頂蓋層 . 224 ’ 224a :絕緣層 222 :金屬矽化物 226 :阻障層 228 :導電層 228a :導電閘極層 230 :開口 232:輕摻雜汲極製程 234 :源極/汲極之重摻雜製程 236 :自行對準選擇區域佈植製程 24〇 :閘極 實施例 經濟部中央操準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 第2A圖至第2G圖所示，爲根據本發明較佳實施例之 一種MOS元件的製造流程剖面圖。請參照第2A圖，箩先， 提供一基底200 ’其包括已製造完成之隔離區2〇2 _主動 區’而於主動區上形成圖案化之氧化層206、多晶矽j# 208 以及頂蓋層220。接著，以頂蓋層220爲罩幕，對主動區 之基底200進行輕摻雜汲極製程232，以形成輕摻雜區 218。其中，隔離區202包括以區域氧化法（LOCOS)或以淺 溝渠隔離（Shallow Trench Isolation，STI)法形成之場氧化 7 本紙張尺度適用中國國家樣準（CNS )八4規格（2ΐ〇χ297公釐） 經濟部中央橾準局貝工消費合作社印製 3668twf.doc/008 A7 _ B7_ 五、發明説明（<) 層；頂蓋層220之材質包括氮化矽或氮氧化矽，其形成方 式包括化學氣相沉積法（Chemical Vapor Deposition， CVD)，較佳的例如是以低壓化學氣相沉積法（Low Pressure CVD，LPCVD)沉積形成；輕摻雜汲極製程232係植入低摻 雜劑量之雜質，較佳的植入劑量約爲l〇13atoms/cm2左右， 以解決源極/汲極之短通遣效應（Short Channel Effects)。 請參照第2B圖，於氧化層206、多晶矽層208與頂蓋 層220的側壁形成間隙壁212。接著，以頂蓋層220以及 間隙壁212爲罩幕，對基底200之主動區進行源極/汲極之 重摻雜製程234，以形成源極/汲極214。其中，間隙壁212 之材質包括氧化矽或氮化矽；而源極/汲極重摻雜製程是對 晶片進行高摻雜劑量且深度較深的植入，較佳的植入劑量 約爲1015 atoms/cm2左右，能量約100KeV以下。 續之，請參照第2C圖，於基底200上，進行自行對 準金屬砂化物（Self-Aligned Silicide，Salicide)製程，以在 源極/汲極214之基底200表面形成金屬矽化物222，典型 的方法係在基底200上，形成一層金屬層（未繪示出），然 後在高溫之下，使部分的金屬層將與源極/汲極214上的矽 反應形成金屬矽化物222。接著，再剝除未反應之金屬層 (未繪示出）。然後在基底200上，再形成一層絕緣層224。 其中，金屬矽化物222之作用爲降低源極/汲極的片電阻 (Sheet Resistance) ’以增加資料傳送的速度，而自行對準 金屬矽化物製程中所使用之金屬層包括金屬鈦或其他性 質相近之金屬；絕緣層224之材質係與頂蓋層22〇爲蝕刻 速率不同之材質，較佳的材質例如是氧化矽，而其形成方 8 11-----------k裝------訂------線 -· It (請先閲讀背面之注意事項再填寫本頁)

本紙張又度適用中國國家標準（CNS ) Α4規格（210X297公H 3 668tv\ f.doc/008 3 668tv\ f.doc/008 經濟部中央橾準局貝工消费合作社印裝 A7 _B7_ 五、發明説明（7 ) 式包括化學氣相沉積法，較佳的例如是低壓化學氣相沉積 法（LPCVD)或電漿加強行化學氣相沉積法（Plasma Enhanced CVD，PECVD)。 繼之，請參照第2D圖，進行絕緣層224之平坦化製 程，直到裸露出頂蓋層220,以形成絕緣層224a。緊接著， 利用絕緣層224與頂蓋層‘220具有不同蝕刻速率的特性， 剝除頂蓋層220，直到暴露出其下之多晶矽層208，以形 成開口 230。其中，絕緣層224之平坦化方式包括以頂蓋 層220爲硏磨終點，利用化學機械硏磨法（Chemical-Mechanical Polishing，CMP)將絕緣層 224 平坦化。 請參照第2E圖，以絕緣層224a爲自行對準罩幕 (Self-aligned Mask)，利用自行對準選擇區域佈植（Self-aligned Selective Local Implantation) 製程 236 ， 對基底 200 進行起始電壓調整與抗擊穿離子佈植步驟，以形成起始電 壓調整離子佈植區216a以及抗擊穿離子佈植區216b。其 中，起始電壓調整與抗擊穿離子佈植步驟的植入劑量約在 10l2atoms/cm2能量約在數十個KeV之間。此係爲本發明之 特徵之一，首先，定義閘極位置，接著進行源極/汲極214 之製造，之後，再以絕緣層22h爲自行對準罩幕，利用自 行對準選擇區域佈植方法，進行離子佈植步驟，免除後續 定義閘極因對準失誤產生元件電性問題之風險。 之後請參照第2F圖，於絕緣層224a與開口 230中形 成一層阻障層226。接著於阻障層226上，形成一層導電 層228，並塡滿開口 23〇。其中’阻障層226之作用在於 防止上述所佈植之離子擴散進入後續形成之導電層228, 9 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公H ~~ (請先閲讀背面之注意事項再填寫本頁) 、1Τ ♦ 3668twf.doc/008 3668twf.doc/008 經濟部中央梯準局員工消費合作社印製 A7 B7 五、發明説明（X ) 而阻障層226與導電層228之材質，例如是當導電層228 之材料爲金屬銅時，則阻障層226之材料包括鉬/氮化鉅 (Ta/TaN) ’或是當導電層228之材料爲金屬鎢時，則阻障 層226之材料包括鈦/氮化鈦（Ti/TiN)。 接著請參照第2G圖，進行導電層228之平坦化製程， 剝除部分導電層228與阻_層226,直到裸露出絕緣層224a 之表面，將導電層228轉化成導電閘極層228a，以完成具 有導電閘極層228a、阻障層226a.、多晶矽層208以及氧化 層206等結構之閘極240的製造。其中，導電層228之平 坦化方法包括以絕緣層224a爲硏磨終點，利用化學機械硏 磨法(CMP)漿導電層228平坦化。此係爲本發明之特徵之 一，利用化學機械硏磨法全面性平坦化的方式，將絕緣層 224a表面之部分導電層224剝除，可解決習知因定義蝕刻 金屬層不易，且金屬微粒造成酸槽污染，影響後續製程等 缺點。 在本發明的較佳實例中，在定義閘極位置，以及完成 源極/汲極214之製造後，再以絕緣層224a爲罩幕，進行 自行對準選擇區域佈植步驟，完成起始電壓調整以及抗擊 穿離子佈植，免除因後續製程對準失誤，造成元件電性上 的問題。 在本發明的較佳實例中，由於以平坦化的方法剝除絕 緣層224a上之部分導電層228以及阻障層226,故可解決 習知因金屬層蝕刻不易，加上金屬微粒殘留，造成酸槽污 染，影響後續製程等缺點。 綜上所述，本發明的特徵在於： 本紙張尺度適用中國國家揉準（CNS ) M規格（2丨οχ297公釐） J-------r---^------1T------^ -i - · (請先聞讀背面之注意事項再填寫本頁) 3668twl'.doc/008 A7 B7 五、發明説明（今） 1. 本發明之MOS之製造方法中，可解決習知因先進行 選擇區域佈植步驟，而造成後續定義閘極製程時具有較高 的對準失誤風險，容易因對準失誤使元件產生電性上的問 題。 2. 本發明之MOS之製造方法中，可解決習知因金屬層 蝕刻不易，且會產生金屬‘微粒造成酸槽污染，影響後續製 程等缺點。 3. 本發明的製程與現有的製程相容，極適合廠商的生 產安排。 4. 本發明的製程適用於高積集度元件之製造。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消费合作社印装 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

1. Α8 Β8 C8 Γ)8 , 1言j I爹正％ _88/Φΐ/< 補充丨 多晶矽層與 ί 6 6 X t νν Π . d ο c / Ο Ο 2 X 7 I I 4 7 6 2號啦利椏刚作ι!(本 申請專利範圍 1.一種金氧半導體之製造方法，其包括： 提供一基底； 於該基底上形成圖案化之一氧化矽層、-頂蓋層； 於該基底中形成一源極/汲極區； 於該基底上形成一絕緣層； 進行該絕緣層之平坦化製程，直到裸露出該頂蓋層之 表面； 剝除該頂蓋層，以形成一開口； 以該絕緣層爲罩幕，進行一自行對準選擇區域佈植製 程；以及 於該開口中形成一導電閘極層。 2. 如申請專利範圍第1項所述之金氧半導體之製造 方法，其中該自行對準選擇區域佈植製程包括一起始電壓 調整離子佈植步驟。 3. 如申請專利範圍第1項所述之金氧半導體之製造 方法，其中該自行對準選擇區域佈植製程包括一抗擊穿離 子佈植步驟。 4. 如申請專利範圍第1項所述之金氧半導體之製造 方法，其中形成該導電閘極層之方法更包括一平坦化製 程。 5. 如申請專利範圍第4項所述之金氧半導體之製造 方法，其中該平坦化方法包括化學機械硏磨法。 6. 如申請專利範圍第1項所述之金氧半導體之製造 1 2 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Α8 Β8 C8 Γ)8 , 1言j I爹正％ _88/Φΐ/< 補充丨 多晶矽層與 ί 6 6 X t νν Π . d ο c / Ο Ο 2 X 7 I I 4 7 6 2號啦利椏刚作ι!(本 申請專利範圍 1.一種金氧半導體之製造方法，其包括： 提供一基底； 於該基底上形成圖案化之一氧化矽層、-頂蓋層； 於該基底中形成一源極/汲極區； 於該基底上形成一絕緣層； 進行該絕緣層之平坦化製程，直到裸露出該頂蓋層之 表面； 剝除該頂蓋層，以形成一開口； 以該絕緣層爲罩幕，進行一自行對準選擇區域佈植製 程；以及 於該開口中形成一導電閘極層。 2. 如申請專利範圍第1項所述之金氧半導體之製造 方法，其中該自行對準選擇區域佈植製程包括一起始電壓 調整離子佈植步驟。 3. 如申請專利範圍第1項所述之金氧半導體之製造 方法，其中該自行對準選擇區域佈植製程包括一抗擊穿離 子佈植步驟。 4. 如申請專利範圍第1項所述之金氧半導體之製造 方法，其中形成該導電閘極層之方法更包括一平坦化製 程。 5. 如申請專利範圍第4項所述之金氧半導體之製造 方法，其中該平坦化方法包括化學機械硏磨法。 6. 如申請專利範圍第1項所述之金氧半導體之製造 1 2 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 3 6 6 X t v\ Γ I . cl o c / 0 0 2 Λ8 B8 C8 D8 六、申請專利範圍 方法，其中該頂蓋層之蝕刻速率與該絕緣層具有不同之蝕 刻速率。 7. 如申請專利範圍第1項所述之金氧半導體之製造 方法，其中形成該源極/汲極區步驟之後與形成該絕緣層步 驟之前更包括進行一自行對準金屬矽化物製程，以在該源 極/汲極區形成一砂化金屬物層。 8. 如申請專利範圍第1項所述之金氧半導體之製造 方法，其中該絕緣層之平坦化方法包括化學機械硏磨法。 9. 如申請專利範圍第2項所述之金氧半導體之製造 方法，其中該絕緣層之平坦化方法包括化學機械硏磨法。 10. 如申請專利範圍第3項所述之金氧半導體之製造 方法，其中該絕緣層之平坦化方法包括化學機械硏磨法。 11. 如申請專利範圍第1項所述之金氧半導體之製造 方法，其中該自行對準選擇區域佈植製程步驟之後與形成 ' 該導電閘極層步驟前更包括在該基底上形成共形之一阻 障層。 12. 如申請專利範圍第11項所述之金氧半導體之製 造方法，其中該導電閘極層之材質包括金屬銅，該阻障層 之材質包括鉅/氮化钽。 13. 如申請專利範圍第Π項所述之金氧半導體之製 造方法，其中該導電閘極層之材質包括金屬鎢，該阻障層 之材質包括鈦/氮化鈦。 14. 如申請專利範圍第1項所述之金氧半導體之製造 方法，其中形成該源極/汲極區之前更包括於該氧化層、該 ------------•裝·！1!1 訂--I--I---線 - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Η消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 3 6 6 81 \s Γ! d 〇 c / Ο Ο 2 Α8 R8 C8 D8 六、申請專利範圍 多晶矽層與該頂蓋層之側壁形成一間隙壁。 I5·如申請專利範圍第1項所述之金氧半導體之製造 方法’其中於該開口中形成一導電閘極層的步驟包括： 於該基底上形成一導體層，使其覆蓋該絕緣層，並塡 滿該開口；以及 以化學機械硏磨法去除覆蓋該絕緣層上之該導體 層’以在5亥開口中形成一導電閘極層。 I6·如申請專利範圍第2項所述之金氧半導體之製造 方法，其中於該開口中形成一導電閘極層的步驟包括·· 於該基底上形成一導體層，使其覆蓋該絕緣層，並塡 滿該開口；以及 以化學機械硏磨法去除覆蓋該絕緣層上之該導體 層，以在該開口中形成一導電閘極層。 17. 如申請專利範圍第3項所述之金氧半導體之製造 方法，其中於該開口中形成一導電閘極層的步驟包括： 於該基底上形成一導體層，使其覆蓋該絕緣層，並塡 滿該開口；以及 以化學機械硏磨法去除覆蓋該絕緣層上之該導體 層，以在該開口中形成一導電閘極層。 18. 如申請專利範圍第9項所述之金氧半導體之製造 方法，其中於該開口中形成一導電閘極層的步驟包括： 於該基底上形成一導體層，使其覆蓋該絕緣層，並塡 滿該開口；以及 以化學機械硏磨法去除覆蓋該絕緣層上之該導體 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 29?TtT -------------裝----I---訂---------線 I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 lu l l doc/002 Λ8 B8 C8 1)8 六、申請專利範圍 層，以在該開口中形成一導電閘極層。 I9.如申請專利範圍第1〇項所述之金氧半導體之製 造方法，其中於該開口中形成一導電閘極層的步驟包括： 於該基底上形成-_層’使其懸顏緣層，並遁 滿該開口；以及 以化學機械硏磨法去除覆甚> θ, Α丨牙、潰盍該絕緣層上之該導體 層，以在該開口中形成一導電閘極膳。 h-------— II !裝.！ (請先閱讀背面之注意事項再填寫本頁) 訂---------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）