TW391006B - Mask ROM having redundancy function - Google Patents

Mask ROM having redundancy function Download PDF

Info

Publication number
TW391006B
TW391006B TW086105420A TW86105420A TW391006B TW 391006 B TW391006 B TW 391006B TW 086105420 A TW086105420 A TW 086105420A TW 86105420 A TW86105420 A TW 86105420A TW 391006 B TW391006 B TW 391006B
Authority
TW
Taiwan
Prior art keywords
redundant
rom
output
bit
memory
Prior art date
Application number
TW086105420A
Other languages
English (en)
Inventor
Mitsuhiro Ishiguro
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW391006B publication Critical patent/TW391006B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/143Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using laser-fusible links
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

經濟部中央標準局貞工消资合作社印製 __S 了产,五、發明説明(/ ) 菥明領Μ 本發明有《 —種遮罩式ROM(唯諝記憶體),且特別地, 有鼷一種t有實際地再寫入資料於具一冗餘功能之遮軍 式ROM之諸冗餘記憶胞上之遮罩式’ ROM。 相Μ抟術銳明 ROM(唯讀記憶體)係常使用於讀取資料且在特性上係 一非揮發性記憶體,其保持著資料之内容即使是在電源 關閉之後,此外其具有一簡單之结構及高的積體性,且 適用於大量生產及成本收效。遮罩式ROM係一種ROM。 此遮罩式ROM被設計利用一其上寫入資料之遮覃提供 一電路於一半導體晶圓上,此半等體晶圓在製程期間根 據表示客戶要求之程式來形成,因此,寫入在遮罩式 ROM上之資料無法在製作之後被改變。 為寫人資料於一遮罩式ROM之上,提出有一種方法,篮 藉使用一擴散層或離子值入法使記憶胞之源極與汲極間 短路;以及一種藉使用一連接一記憶胞與一位元線或金 鼷配媒層所需之接觸孔之電氣地切斷連接之方法。 同時,當一記憶體之容量正圼規較大時,改春生產量 之需求亦上升,為符合此需求,提出有一種遮罩式ROM, 其中除了主記憶胞外之諸冗餘記憶胞被提供為救授位元 以取代不良位元來實現冗餘功能。 第1圖係一流程圖,描繪一種測試具有習知之此種冗 餘功能之遮罩式ROM之方法。如第1圔中所示,當測試 開始時(於步驟S11中),判斷是否一不良位元存在於主記 -3-
(請先閲讀背面之注^項再填寫本瓦) 裝----- -訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 經濟部中央揉率局工消费合作社印«. A7 __B7_^_ 五、發明説明(^ ) 德胞之中(於步《S12中 >,若存在時,則檢出此不良位 元(於步«S13),計自出不良位元所存在之主記德龌中之 記慊胞群(諸如,位元線)之最小取代單位(於步驟S14中), 之後,欲寫入於此不良位元上之資料被自動地寫入於一 相對應之冗餘胞之區域(於步驟S15中),再澜試被寫入 資料之冗餘胞匿域來確認其正常地作業(於步驟S16中)· 根據上述顯示於第1圔中之習用技術之測試流程,将 説明寫入資料於一冗餘胞以取代例如,一具有冗餘功能 之4M位元遮罩式ROM中之不良資料的方法。一記億胞你. 由字元數目X數字數目=2048位元X 2048位元,冗餘胞之 最小取代單位僳一數字線或2D48位元,此冗餘胞在寫入 處理之前係連接於一位元線(即,位元上之胞若邇取 此位元上之胞時,則其期望值為"〇”;若選取一未連接於 位元線之冗餘胞(即,位元外之胞)時,則其期望值為M 1" » 假設一不良位元僳存在於4 Μ位元遮罩式ROM之中且非 "1"之期望值而傜輪出"〇",命且,假設一連接於含有不 良位元之一最小取代單位,即,連接於一數宇線之記值 胞之期望值為"1",於此例中,"1"之期望值换取代被指 定之冗餘胞(即,數字線)之期望值,由於未處理之冗餘 胞之期望值為"〇 " , &_於果有冗餘功能之習知技術遮單 式ROM中之冗餘胞内確實需要寫入資料2048次· 若一雷射修整器(laser trianer)被使用於此寫入之 過程中之時,會耗費2 0 4 8位元X 0.1秒= 204.8秒的時間 來寫入資料於一最小之取代單位中而提供毎位元之資料 本紙張尺度適用中國國家標率(CNS ) Α4規格(210Χ297公釐) ---.----1---裝---Γ--:丨訂------------線 (請先Μ讀背面之注Ϊ項再填寫本頁) 五、發明説明(々) 為 間 時 入 寫 授 救 之 A7 B7 式良 軍不 遮一 餘在 冗存 之中 術其 技於 用加 晋施 據 根法 ,方 此之 因元 0 位 秒良 .1不 之數 應之 對元 相位 於或 入目 寫數 地之 動物 自標 被目 值理 望處 期入 之寫 位管 »t、 代而 取 , 小域 最區 之胞 元餘 位冗 巨 在 存 中 其 係 點 缺 之 Μ ο R 式 罩 遮 術 技 用 習 述 上 如 於記 入之 寫理 地處 入 自寫 被料 值資 望受 期接 定欲 預管 之不 位而 單 , 代域 取區 小胞 最餘 之冗 元之 位應 良對 不一相 目 長' 數愈| 胞間一 憶時+ 記之 之中 標域 目區 入胞 寫餘 料冗 資.於 ,料 點資 缺入 此寫 於在 由在 。 費 目耗 數.則 之 , 胞大 憶.愈 費 耗 將 理 處 之 料 資 入。 寫率 ,效 時產 大生 較了 圼低 量減 容而 體因 憶 , 記間 若時 來的 將-大 ο 較 減步 可與 其間 Η.時 R0理 式處 罩入 遮寫 種之 1 需 供所 提胞 於餘 在冗 的 一 目於 之料 明資 發入 本寫 ,再 此於 因用 少 驟 (請先閲讀背面之注t項再填寫本頁) 裝- 訂 經濟部中央標準局貝工消费合作社印製 :處感,設出 括入一置該輪 包寫;裝據之 Η,料胞定根身 R0資憶設 Μ 自 式受記元用其 罩接餘位,之 遮而冗餘置器 之器之冗裝知 能整數.,關感 功修複線開自 餘射各元及來 冗雷於位以 一 有用接餘.,出 具利連冗果輪 種,,該结地 一 胞線於之性 。 之憶元接定擇出 明記位連設選輸明 發餘餘 ,一 而之說 本冗冗器持果相里 據之一大保結反籣 根数.,放於之其式 複理知用定及匾 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 經濟部中央標牟局貝工消費合作杜印製 A7 B7 五、發明説明(4 ) 本發明之上述及其他目的,特性與優點將藉參考下文 本發明之詳细說明结合所附画式而呈較明顯,其中:
I 第1圈係一流程圖,顯示根據習用技術測試一遮罩式 R Ο Μ之方法; 第2圖係一方塊圖,顯示根據本發明之一實施例; 第3圖係一電路圃,較詳细地顯示第2圖之部分方塊 圖; 第4圖顯示第3圖中所示之輸出變化電路之平面圖式 ;Κ及 第5圖係一流程圖,顯示根據本發明之測試一遮罩式 ROM之方法。 玆明詳钿說明 根據本發明之實施例將參照第2圖予K描述。第2圖 顯示一 N位元輸出之遮罩式ROM之整體结構,於此實施 例中,該遮罩式之ROM被配置輸出方塊M0至MH,各含有記 憶胞陣列1用於涸別之輸出位元,因為諸輸出方塊具有 相同结構,故只說明输出方塊M0之结構。 输出方塊M0具有記憶胞陣列1及冗餘記憶胞2 ,供應 自位址鍰衝器3之位址被解碼於X解碼器4及Y解碼器 5處。正常地,在記憶胞陣列中之一位元資料係根據一 输入位址而謓取及經由慼知放大器SA而輸出。若X解碼 器4與Y解瑪器5檢出輪入位址表示一不良位元時,則 堪取冗餘記憶胎2及输入取代之資料,經由感知放大器 SA至输出變化電路10。 本紙張尺度4, *«_本樣隼(CNS > A4規格(210X297公釐) —.— — — — — 1— 裝— ..訂 (請先閾讀背面之注&項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(『) 選取電路6根據_入之位址龌取記憶胞陣列1之謓取 賁料或冗餘記憧胞2之黄料,及输出所S取之謓取資料 至輪出霣路7 。 '現將參照第3圖較詳细地說明冗餘記億胞2及输出變 化電路1 0之结構。 冗餘記憶胞具有一數字線DLA作為一冗餘位元線,記 憶胞C1經由開鼷SW1連接於數字線DLA,而字元線W1則連 接於記憶胞C1之閘極電極。同樣地,諸記憶胞C2至Cn分 別地經由諸開闞SW2至SWn連接於數字線DLA,而字元線 1/2至tfn分別地連接於諸記億胞C2至Cn之閘極電極。數字 線DL A透過由數字線選取信號YS所控制之電晶體N2而連 接於感却放大器SA,感知放大器SA之輪出係連接於輸出 變化電路10,此輸出變化電路10包含:一開關電路,作 舞冗餘位元設定裝置;Μ及一理輯電路,選擇性地輸出 感知放大器SA之輸出資料M W應於開關電路之輸出。Ρ 通道型M0S電晶暖,電阻R ,開闞SWA及η通道型M0S電晶 體Κ1係串絡插入於電源電位與接地電位之間,晶片致能 信號SE輸人於ρ通道型M0S電晶體Pi之閘極電極,罨源 電位係連接於η通道型M0S電晶體H1之閘極電極,電阻R 與η通道型M0S電晶體Ν1間之串聯接觸點則連接於開闊埋 輯部NAND(反及)電路L1之一輸人端及N0R(反或)電路L2 之一輸入端,感知放大器SA係連接於L1之另一輸入端及 L2之另一输人端,NAHD1I路L1之輪出端係直接地連接於 HAND電路L4之一輸人端而N0R電路L 2之輸出端則經由反 -7- 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) nn n In In n . 1^1 1.1 ·/^.i\ (請先閲讀背面之注項再填寫本頁) 經濟部中央標率局貝工消费合作社印簟 A7 __B7___ 五、發明说明(& ) 相器L3連接於HAND霣路L4之另一 _人蠼。 \記懂胞C1,C2,C3,C4,-----Cn-l,Cn係冗餘胞,其各由 一 η通道型MOS霣晶體所組成,當數字線堪取信號YS所 控制之η通道型MOS電晶«Ν2導道(ON)時及一胞選取準位 "1"輪入於諸字元線VI至Wn之一時,則諸記值胞C1至Cn 經由開闢SV1至SWn输出某一資料準位至數字線DLA,輸出 資料被放大於感知故大器SA,若連接於所選取之記憶胞 之開88SW1至SWn之一導通時,則感知放大器SA输出一低 準位之實料,若连接於該處之開闞闞閉(OFF)時,則放 大器輸出一高準位之資料。 經由開鼷Stfl至SWn之一連接於數字線DLA之位元係一 位元上之位元,而未連接於DLA之位元則為位元外之位 元0 '諸開關SV1至SWn之開W時常藉使用一雷射修整器予以 外部地處理。 當晶片致能信號係於一活化準位時,亦即(於此實施 例中),於一低準位時,P通道型M0S電晶體Pi透通電阻 R供應高準位至HAND電路L1及NOR霣路L2之埋輯霣路,η 通道H0S罨晶體Ν1透通開RBSWA供應底準位至HAND電路L1 及NOR電路L2。 .電阻R被設定具有一霣阻值使得當開醑SVA専通(0N) 時,接《黏G係於低準位•亦即,當開闞SV A導通時,接 «點G之準位係低準位·而當開WSWAWI閉時,係高準 位,若接觸贴G之準位為低準位時,與胞資料同相之資 本紙張尺度適用中國國家橾丰(CNS ) A4C耱(210X297公釐) -----------•裝---^--.丨訂----1— ^ /1 (請先聞讀背面之注ί項再填寫本頁) A7 B7 經濟部中央橾準局負工消费合作社印装 五、發明説明(夕) 料由NAHD電路LI, NORii路L2,反相器L3及NAND電路L4 _出,若為高準位時,則反相於胞資料之資料被输出, 此資料係經由輪出電路7向外地输出。 因而,輪出變化電路10係由含有P型通道型M0S電晶 體Pi, η通道型M0S電晶體N1,開闢SWA,電阻R,NAND電路 LI, N0R罨路L2,反相器L3及NAND電路L4之電路部所建 構。此一结構使随意地有關於寫入資料於一期望值成為 可行。 現參照第4圖所顯示之開關電路之遮罩圖型。特別地 ,第4圖描繪出p通道型M0S電晶體ρΙ,γι通道型M0S電晶 體Ν1及電阻R之遮罩圖型。參考附號a表示一擴敗層,b 表示一金靨配線曆,c表示一闸掻層以及d表示一接觸 層,區域Z由一表示開關區域之圓圈所圍繞。 區域Z係由金臑配線層b所形成且通常係於連接之狀 態,若金鼷配線層連接於區域Z時,開關SVA會等通,若 斷接時,則開RSSWA闞閉。金颺配線層b係一已在製程 之稍後之步嫌中形成之鋁配線層,因此,其係最上曆之 金鼷配線層。 現將參照第5圖說明根據本發明之测試方法,當測試 開始時(於步驟S1中),判斷是否存在一不良位元於主記 憶胞之中(於步驟S2中),若判斷其存在時,則檢出此不 良位元(於步驟S3中)。 一記憶胞群之最小取代單位係計算自所檢出不良位元 所存在之主記憶體中(於步驟S4中),比較在步驟S4中所 -9 - -----------裝---^--·—訂 <請先閱讀背面之注&項再填寫本頁) 本紙张A度適用中國國家標準(CNS )八4^格(210><297公釐) A7 B7 經濟部中央標準局只工消费合作社印«. 五、發明説明(《 ) 1 1 計 算 之 最 小 取 代 單 位 中 之 位 元 上 諸 胞 之 數 百 及 位 元 外 諸 1 1 1 胞 之 數 B (於步驟S5中) 〇 1 I 根 據 比 較 之 结 果 » 選 取 具 有 較 少 數 巨 之 位 元 上 諸 胞 或 請 先 I 位 元 外 諸 胞 且 所 選 取 之 資 料 被 寫 人 於 冗 餘 胞 之 上 (於 K «1 I 步驟S6中 ) =特別地, 接受資料寫入處理之該胞之開關 背 之 1 1 SW1至Stfn之 一 係藉控制開藺SW1至SWn 而 關 閉 (OFF) ) 注 $/ 1 接 著 » 判 斷 是 否 所 寫 入 資 料 之 相 位 相 同 於 期 望 值 之 相 ΨΙ 項 再 1 位 或 相 反 於 期 望 值 之 相 位 (於步驟S7中), 若 所 寫 入 之 資 S 寫 / 1 裝 料 與 該 期 望 值 同 相 » 亦 即 9 位 元 外 諸 胞 係 少 於 位 元 上 諸 頁 1 I 胞 時 * 則開關SVA之接觸點F與G藉連接金羼配媒層區域Z 1 1 f 1 連 接 • 若 所 寫 入 之 資 枓 係 反 相 亦 即 9 位 元 上 諸 胞 少 於 位 .元 外 諸 胞 時 • 則 藉 斷 接 金 鼷 配 線 層 區 域 Z 來 關閉 ( r 訂 OFF)開鼷SWAM斷接接觸點F與G(於步驟S8中 ), 於執行 1 另 一 测 試 而 確 認 所 寫 入 之 資 料 作 業 正 常 時 (於步驟S9中) 1 1 9 測 試 结 束 0 本 發 明 意 指 藉 執 行 上 述 之 測 試 流 程 來 縮 短 寫 入 處 理 時 i 間 〇 i*· . 1 位 元 上 諸 胞 與 位 元 外 諸 睢 二 者 之 期 望 值 可 藉 利 用 上 述 1 I 輸出變化電路10而皤意地選取 0 於 上 述 测 試 流 程 中 * 於 1 1 一 不 良 位 元 所 存 在 之 最 小 取 代 單 位 中 之 位 元 上 諸 胞 之 數 1 l 巨 與 位 元 外 諸 胞 之 數 巨 被 相 互 比 較 根 據 比 較 之 結 果 1 ί 1 較 少 數 百 之 位 元 上 或 位 元 外 諸 脃 之 期 望 值 被 確 定 為 寫 入 1 r 資 料 1 此 使 降 低 寫 人 處 理 之 S 標 物 數 及 藉 此 減 少 寫 入 1 I 處 理 時 間 與 步 驟 為 可 行 的 〇 1 I 於 大 多 數 之 情 況 中 • 在 最 小 取 代 軍 位 中 之 位 元 上 諸 胞 1 1 -10- 1 1 本紙張尺度逋用中國國家標準(CNS > A4規格(2丨0X297公着

Claims (1)

  1. A8 B8 C8 D8 經濟部中央標準局貝工消費合作社印製 六、申請專利範圍 I 1 I 1 .— 種 具 有 冗 餘 功 能 之 遮 罩 式 唯 讀 記 億 體 (ROM), 包 括 ·· 1 1 I 複 數 之 冗 餘 記 億 胞 9 利 用 一 雷 射 修 整 器 而 接 受 資 料 1 1 寫 入 處 理 9 /«—s 請 先 1 —* 位 元 線 9 連接於各該複數之冗餘記.億胞 9 閲 讀 ^ I 脅 1 一 感 知 放 大 器 9 連 接 於 該 冗 餘 之 位 元 線 面 之 1 冗 餘 位 元 設 定 裝 置 » 用 以 保 持 -* 設 定 之 結 果 以 及 注 意 事/ 1 開 關 裝 置 9 用 以 根 據 該 設 定 之 結 果 選 擇 性 地 白 該 再 1 % .1 ( 感 知 放 大 器 輸 出 其 本 身 及 其 反 相 输 出 之 輸 出 〇 寫 本 \ 束 2 .如 申 請 專 利 範 圍 第 1 項 之 遮 罩 式 唯 讀 記 億 體 (E0M),其 頁 'S_x 1 1 中 該 冗 餘 位 元 設 定 裝 置 含 有 • 1 一 電 晶 體 與 一 電 阻 9 串 聯 配 置 於 一 輪 出 端 與 一 第 —- 1 1 電 源 端 之 間 該 電 晶 體 具 有 —· 閘 極 電 極 被 供 應 以 一 控 1 訂 制 信 號 9 I | 一 金 屬 配 線 層 » 配 置 於 該 輪 出 端 舆 一 節 點 之 間 9 該 1 1 金 屬 配 線 層 偽 具 有 由 該 雷 射 修 整 器 處 理 之 能 力 以 及 1 連 接 裝 置 » 用 以 連 接 該 節 點 與 __* 第 二 電 源 端 〇 1 3,如 Φ 請 專 利 範 圍 第 1 項 之 遮 罩 式 唯 謓 記 億 體 (ROM),其 1 中 該 冗 餘 位 元 設 定 裝 置 含 有 : 1 I 一 P 通 道 電 晶 體 與 一 電 阻 串 聯 配 置 於 一 電 源 端 與 I 1 I _* 輪 出 端 之 間 9 1 1 -· 鋁 配 線 層 » 配置於該輸出端與 一 節 點 之 間 以 及 1 1 一 η 通 道 電 晶 體 9 配 置 於 該 節 點 與 一 接 地 端 之 間 9 1 1 其 中 1 該 Ρ 通 道 電 晶 體 之 一 閘 掻 電 極 被 供 應 以 一 控 制 信 號 1 I 9 及 1 1 該 η 通 道 電 晶 體 之 一 閘 極 電 棰 被 供 應 以 一 霣 源 電 壓》 1 1 本紙張尺度適用中國國家標準(CNS ) ( 210X297^·) A8 - B8 C8 D8 々、申請專利範圍 4. 如申請専利範圍第1項之遮罩式唯讀記億體(ROM),其 中由該雷射修整器所斷接處理之諸冗餘記億胞之數目 傜未大於該複數之冗餘記億胞之一半 5. —種具有冗餘功能之遮罩式唯讀記億體(ROM),包括: 複數之冗餘記億胞,由雷射修整器處理法設定於一 位元上狀態與一位元外狀態之一中; 一位元線,連接於各該複數之冗餘記億胞; 一感知放大器,連接於該冗餘之位元線; 冗餘位元設定裝置,用以保持一設定之結果以相對 應於該雷射修整器處理之一結果;以及 開關裝置,用以根據該設定之結果選擇性地自該感 知放大器输出其本身及其一反相輪出之輸出。 6. 如申請專利範圍第4項之遮罩式唯讀記億體(ROM),其 中該冗餘位元設定裝置含有: 一電晶體與一電阻,串聯配置於一輸出端與一第一 電源端之間,該電晶體具有一蘭極電極被供應以一控 制信號; 經濟部中央標準局貝工消费合作社印装 ^^^1 fuf —I' Bll^i \ 4 ,.*/1 (請先閲讀背面之注意i再填寫本頁) 一金臈配線層,配置於該輸出端與一節點之間,該 金屬配線層傜具有由該雷射修整器處理之能力;以及 連接裝置,用以連接該節黏與一第二電源端。 7. 如申請專利範圍第5項之遮罩式唯讀記億體(ROM),其 中由該雷射修整器所斷接處理之諸冗餘記億胞之數目 供未大於該複數之冗餘記億胞之一半》 -13- 本紙張尺度適用中國困家钂* i C-NS ) A4*t格(210X297公嫠)
TW086105420A 1996-04-25 1997-04-25 Mask ROM having redundancy function TW391006B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10521196A JPH09293391A (ja) 1996-04-25 1996-04-25 半導体記憶回路およびそのテスト方法

Publications (1)

Publication Number Publication Date
TW391006B true TW391006B (en) 2000-05-21

Family

ID=14401339

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086105420A TW391006B (en) 1996-04-25 1997-04-25 Mask ROM having redundancy function

Country Status (4)

Country Link
US (1) US5878048A (zh)
JP (1) JPH09293391A (zh)
KR (1) KR100269503B1 (zh)
TW (1) TW391006B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310538B1 (ko) * 1998-05-29 2001-12-17 박종섭 리던던시 회로
JP2003208359A (ja) * 2002-01-16 2003-07-25 Mitsubishi Electric Corp マイクロコンピュータ
US7280542B2 (en) * 2002-10-25 2007-10-09 Alcatel Lucent Multicasting system and method for use in an access node's ATM switch fabric
US7283532B2 (en) * 2002-10-25 2007-10-16 Alcatel Lucent Hierarchical scheduler architecture for use with an access node
US7236495B2 (en) * 2002-10-25 2007-06-26 Alcatel Lucent Calendar heap system and method for efficient sorting
US8839054B2 (en) 2012-04-12 2014-09-16 International Business Machines Corporation Read only memory (ROM) with redundancy
US11314588B2 (en) * 2019-11-11 2022-04-26 Winbond Electronics Corp. Memory device and multi physical cells error correction method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179536A (en) * 1989-01-31 1993-01-12 Fujitsu Limited Semiconductor memory device having means for replacing defective memory cells
JP2899175B2 (ja) * 1992-07-03 1999-06-02 シャープ株式会社 半導体記憶装置

Also Published As

Publication number Publication date
KR970071836A (ko) 1997-11-07
JPH09293391A (ja) 1997-11-11
US5878048A (en) 1999-03-02
KR100269503B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
US4446534A (en) Programmable fuse circuit
TWI229866B (en) Semiconductor memory device and control method thereof
US5140554A (en) Integrated circuit fuse-link tester and test method
JP2582439B2 (ja) 書き込み可能な半導体記憶装置
WO1997000518A1 (fr) Memoire a semiconducteurs, unite de memoire et carte de memoire
TW200837753A (en) Semiconductor memory device
CA2407888A1 (en) Electrically-eraseable programmable read-only memory having reduced-page-size program and erase
JPH03157897A (ja) 半導体記憶装置の冗長回路
KR20180041427A (ko) 복수의 퓨즈 비트들을 독출하는 오티피 메모리 장치
TW391006B (en) Mask ROM having redundancy function
KR950013342B1 (ko) 반도체 메모리장치의 결함구제회로
JP4606694B2 (ja) 同時動作フラッシュメモリ用デュアルポートcam
JP2919299B2 (ja) 列電圧保持回路を有する集積回路メモリ
EP0090002A1 (en) Memory with permanent array division capability
TW594776B (en) A nonvolatile semiconductor memory device and a method of retrieving a faulty thereof
JP2785936B2 (ja) 冗長回路のテスト方法
JPH07507176A (ja) 書込み雑乱に対する向上した耐性を持つフローティングゲートメモリアレイデバイス
US6567306B2 (en) Block architecture option circuit for nonvalatile semiconductor memory devices
US5818778A (en) Redundancy circuit for programmable integrated circuits
JPH02141999A (ja) 半導体記憶装置
TWI292151B (en) Half density rom embedded dram
US5339271A (en) Semiconductor memory circuit
JP4128965B2 (ja) 半導体装置
JP2547451B2 (ja) 半導体記憶装置
JPH07287996A (ja) 集積回路メモリのための、冗長ヒューズを備えたマトリクス装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees