TW387099B - A manufacturing method - Google Patents
A manufacturing method Download PDFInfo
- Publication number
- TW387099B TW387099B TW087106240A TW87106240A TW387099B TW 387099 B TW387099 B TW 387099B TW 087106240 A TW087106240 A TW 087106240A TW 87106240 A TW87106240 A TW 87106240A TW 387099 B TW387099 B TW 387099B
- Authority
- TW
- Taiwan
- Prior art keywords
- ion
- substrate
- scope
- item
- patent application
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 claims description 99
- 238000000034 method Methods 0.000 claims description 67
- 150000002500 ions Chemical class 0.000 claims description 43
- 238000005468 ion implantation Methods 0.000 claims description 34
- 230000003647 oxidation Effects 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 20
- 238000011049 filling Methods 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- 230000002079 cooperative effect Effects 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 7
- 235000015170 shellfish Nutrition 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000280 densification Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 235000018185 Betula X alpestris Nutrition 0.000 description 1
- 235000018212 Betula X uliginosa Nutrition 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
- Light Receiving Elements (AREA)
Description
A7 B7 2666twf.doc.7005 五、發明説明u ) 本發明是有關於一種元件基底的製造方法，且特別是 有關於一種高壓元件（High Voltage Devices)基底的製造 方法，其可防止金氧半（MOS)元件之源極/汲極區的接面 崩潰（Junction Breakdown)與遺漏電流（Leakage Current) 的發生。 一般的高壓金氧半元件主要是利用隔離層以加大源極/ 汲極區和閘極之間距，甩以降低通道內的橫向電場;或是 在隔離層下方的漂移區（Drift Region)與源極/汲極區下方 的接合區（Grade Region)進行淡離子摻雜，以作爲電壓降 之用，因而提高源極/汲極區的接面崩潰電壓，繼之使金氧 半元件在高電壓的狀況下，仍能正常運作。 況且，當積體電路中元件的積集度越來越增加時，對於高 壓元件的要求則越來越嚴苛，一方面除了要注重積集度之 外，另一方面尙須顧慮到元件之間的距離，即通常以增加 元件間的距離與/或多增加一層淺摻雜，而用以做爲電壓降 之用。所以，在形成高壓元件之前，通常需要對基底進行 一些特別處理，用以增加高壓元件的耐高壓性。而且，習 知的高，壓金氧半元件之基底中，摻雜區和基底表面間的高 度相差不大，故有可能在磊晶成長（Epitaxial Growth)之 後，造成後續製程光罩之不容易對準的現象。 爲了淸楚起見，請參照第1A圖至第1K圖，說明一種習 知的高壓元件基底的製造流程。 首先’請參照第1A圖，在一基底100上，例如是P型 矽基底，以熱氧化法形成一墊氧化（Pad Oxide)層102， 3 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） (請先閲讀背面之注意事項再填寫本頁) •ΙΊ. 訂 經濟部中央標準局貝工消费合作社印袋 2666twf.doc./005 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（>) 再以化學氣相沈積（Chemical Vapor Deposition ; CVD)法 形成一氮化矽（Silicon Nitride)層 104。 之後，請參照第1B圖，利用微影（Photolithography) 製程及蝕刻方法，定義（Pattern)氮化矽層104和墊氧化 層102，而在基底1〇〇的表面上，形成由氮化矽層i〇4a和 墊氧化層l〇2a構成的堆疊層106。 請參照第1C _圖_，進行__熱氧化（Thermal Oxidation )虜理_， 例如是濕式氧化（Wet Oxidation)法，在兩相鄰的氮化矽 層104a和墊氧化層l〇2a的堆疊層106之間，形成一場氧 化（Field.Oxide ; FOX)層 112。 接著，請參照第1D圖，去除氮化矽層104a，例如是使 用濕蝕刻（Wet Etching)。之後，進行離子佈植（I0n Implantation)，在墊氧化層102a下方的基底形成P+濃離子 摻雜區108。此步驟例如是以硼（B11)做爲摻灘離子，離 子植入的能量約爲70KeV，離子植入的劑量約爲 2.0xl015/cm2 〇 請參照第1E圖，移除墊氧化層102a和場氧化層112， 甩以暴露出整個基底100的表面。然後，以常壓化學氣相 沈積法（APCVD)，在基底100的整個表面上沈積一層 APCVD氧化層122〇此步驟較佳是以矽酸四乙酯（Tetra-ethyl-ortho-silicate，TEOS)爲氣體源，使用常壓化學氣相 沈積法（APCVD)進行沈積，而形成一層APCVD氧化層 122。因TE0S氧化層需經密實化步驟，故接著對此APCVD 氧化層122進行密實化，經密實化之後，氧化層會產生收 (請先閱讀背面之注意事一項再填寫本頁) -、?τ r A7 B7 2666twf.doc./005 五、發明説明（）） 縮’使APCVD氧化層122能變成較緻密的氧化層。例如在 濫度約爲1 〇〇〇°C下，進行時間約10〜30分鐘，而經密實化 後，TEOS會產生收縮。 請參照第1F圖，在APCVD氧化層122上形成一已定義 光阻層110，接著以此光阻層110做爲罩幕，對APCVD氧 化層122進行非等向性的鈾刻，而形成APCVD氧化層 122a，並且暴露出欲進行與摻雜區10S極性相反之基底100 的區域。 請參照第1G圖，進行與前述P+濃離子摻雜區108電性 相反的離子佈植，即在基底1〇〇所暴露出的區域形成N+濃 離子摻雜區118。此步驟例如是以砷（As75)做爲摻雜離子， 離子植入的能量約爲lOOKeV，離子植入的劑量約爲 4.0xl014/cm2 ° 請參照第1H圖，移除光阻層110。然後，以常壓化學 氣相沈積法（APCVD)，在基底100上沈積一層APCVD 氧化層132，用以覆蓋N+濃離子摻雜區118的表面，與 APCVD氧化層122a的表面。此步驟較佳是以矽酸四乙酯 (TEOS)爲氣體源，使用常壓化學氣相沈積法（APCVD) 進行沈積，而形成一層厚度約爲3000埃的APCVD氧化層 132 〇 請參照第II圖，進行離子摻雜區的驅入（Drive In)程 序與氧化程序。在含有水氣的環境中，進行矽基底100的 加熱氧化，並且同時將前述植入於離子摻雑區內的離子’ 藉由高溫擴散，而往矽基底100的底部驅入。由於N+濃離 5 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 -il 經濟部中央標準局員工消费合作社印黎 經濟部中央標率局貝工消费合作社印掣 2666twf.doc./005 A 7 ________B7_ 五、發明説明（if ) .子摻雜區118a的表面，其上僅爲一層較其他地方薄的 APCVD氧化層132所覆蓋，所以在此高溫且含濕氣的條件 下，N+濃離子摻雜區118a中的矽會氧化爲二氧化矽，因而 在整個矽基底1〇〇的表面上和APCVD氧化層132之間，形 成一層氧化層142，此氧化層142包括原先之APCVD氧化 層 122a 〇 請參照第1J圖’去除砍基底1〇〇表面上全部的氧化層，. 包括APCVD氧化層132和氧化層142，用以暴露出整個矽 基底100的表面。 最後，請參照第1K圖，在矽基底100的整個表面上， 形成一層磊晶層15〇,以完成適合於製造高壓元件之整個矽 基底的製程。此步驟例如是以化學氣相沈積法（CVD)， 且同時施予N型的離子摻雜，而於矽基底100的整個表面 上，形成一層厚度約爲19μιη之N型的磊晶層15〇。 上述習知之高壓元件基底的製造方法中，由於所形成 之基底在聶晶層形成之前，其Ρ型砂基底1〇〇的表面與最 低處（Ν+濃離子摻雜區118a)之間的落差不夠大，以致於 在晶晶'層形成之後，晶晶層上之最高處與最低處之間的落 差亦不夠大，因此在做爲後續高壓元件之製程光罩的對準 標記（Align Mark)時，則其對準的精確度不夠理想，故往 往造成製程上的偏差，產品的不良率因而增加。 有鑑於此’本發明的主要目的就是在提供一種高壓元件 基底的製造方法，加大N+濃離子摻雜區與基底表面之高低 落差，藉以增加高壓元件製程光罩之對準的精確度，以提 6 本紙張尺度適用中國國家標準（.CNS ) A.4規格（210.Χ297公釐_) . (請先閲讀背面之注意事項再填寫本頁)
A7 B7 2666twf.doc./005 五、發明説明（f) 高產品的良率。並且，同時減少製程的步驟，藉以減少整 個製程所需的時間，進而提高製程的效率。 根據本發明的主要目的，提出一種高壓元件基底的製造 方法，包括：在基底上依序形成墊氧化層和罩幕層。定義 欲形成第一離子摻雜的區域，其餘區域則經氧化而形成場 氧化層。之後，去除罩幕層，再進行第一離子佈植，且移 除全部的場氧化層。然後，以光阻覆蓋住第一離子摻雜的 區域，進行第二離子佈植，再於基底的表面上形成一共形 的氧化層。接著，進行高溫驅入與氧化步驟，使第一離子 佈植區域和第二離子佈植區域的離子，往基底的內部擴 散，同時使第一離子佈植區域和第二離子佈植區域的基底 進行氧化。移除基底表面上的氧化層，並且於基底表面上 形成磊晶層。 爲讓本發明之上述和其他目的、特徵、和優點能更明顯 易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細 說明如下： 圖式之簡單說明： -第、1A圖至第1K圖係繪示高壓元件基底的製造流程剖 面圖；以及 第2A圖至第21圖係繪示根據本發明之一較佳實施 例，一種高壓元件基底的製造流程剖面圖。 圖式之標記說明： 100, 200 :基底 102, 102a, 202, 202a :墊氧化層 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f) (請先閱讀背面之注意事項再填寫本頁) 訂 -P. 經濟部中央標率局員工消費合作社印繁 A7 B7 經滴部中央標率局貝工消费合作社印聚 2666twf.doc./005 五、發明説明（‘） 104, 104a，204, 204a :氮化矽層 106, 206 :堆疊層 108, 108a, 208, 208a : P+濃離子摻雜區 110, 210 :光阻層 112, 212:場氧化層 118, 118a, 218, 218a : N+濃離子摻雜區 122, 122a，132, 222 : APCVD 氧化層 142, 242:氧化層 150, 250 :磊晶層 實施例 第2A圖至第21圖係繪示根據本發明之一較佳實施 例，一種高壓元件基底的製造流程剖面圖。 請參照第2A圖，在一基底200上，例如是P型矽基底’ 以熱氧化法形成一厚度約爲400埃的墊氧化層2〇2,再以化 學氣相沈積（CVD)法形成一罩幕層，此罩幕層例如是厚 度約1500埃的氮化矽層204。 之後’請參照第2B圖’利用微影製程及蝕刻方法，定 義氮化.矽層204和墊氧化層202,而在基底200的表面上， 形成由氮化矽層204a和墊氧化層202a構成的堆疊層206。 請參照第2C圖，進行一熱氧化處理，例如是濕式氧化 法，在兩相鄰的氮化矽層204a和墊氧化層2〇23的堆疊層 206之間，形成一厚度約爲11000埃的場氧化層212。 接著，請參照第2D圖，去除氮化矽層204a ’例如是使 用濕蝕刻。之後，進行離子佈植，在墊氧化層202a下方的 8 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 (請先閲讀背面之注意事項再填寫本頁)
2666twf.doc./005 A7 B7__ 五、發明説明（)） 基底形成P+濃離子摻雜區208。此步驟例如是以硼（B11) 做爲摻雜離子，離子植入的能量約爲7〇KeV，離子植入的 劑量約爲 2.0xl015/cm2。 請參照第2E圖，去除場氧化層212，並且在基底200 上形成一已定義光阻層210，接著以此光阻層210做爲罩 幕，對所暴露出基底200的區域進行與前述P+濃離子摻雜 區2Ό8電性相反的離子佈植，而形成N+濃離子摻雜區2Γ8。 此步驟例如是以砷（As75)做爲摻雜離子，離子植入的能量 約爲lOOKeV，離子植入的劑量約爲4.0xl014/cm2。 . 請參照第2F圖，移除光阻層210。然後，以常壓化學 氣相沈積法（APCVD)，在基底200上沈積一層共形的 (Conformal) APCVD氧化層222，用以覆蓋整個基底200 的表面。此步驟較佳是以矽酸四乙酯（TEOS)爲氣體源， 使用常壓化學氣相沈積法（APCVD)進行沈積，而形成一 層厚度約爲3000埃的APCVD氧化層222。 請參照第2G圖，進行離子摻雜區的驅入程序與氧化程 序。較佳的是在含有水氣的環境中，進行部份矽基底200 的氧化.，並且同時將前述植入於離子摻雜區內的N+型離子 與P+型離子，藉由高溫擴散，而往矽基底200的底部驅入。 此步驟爲本發明的特徵，由於整個基底200的表面，均 爲一厚度不是很厚的APCVD氧化層222所覆蓋，所以在此 高溫且含濕氣的條件下，整個矽基底200的表面處均會發 生氧化，此時所生成之氧化層與原先之APCVD氧化層222 合倂而成爲氧化層242。 9 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注項再填寫本頁) 訂 經濟部中央標準局貝工消費合作社印繁 A7 B7 2666twf.doc./005 五、發明説明（f) (請先閲讀背面之注意事項再填寫本頁) 如上所述，因爲在此步驟中，除了 N+濃離子摻雜區218a 接近矽基底200的表面處，會因氧化而形成氧化層之外， 同時在P+濃離子摻雜區208a接近矽基底200的表面處’亦 會因氧化而形成氧化層。所以，矽基底200的表面上最高 處（P+濃離子摻雜區208a)與矽基底200的表面之間的落 差較習知大，以致於在後續磊晶層形成之後’磊晶層上之 最高處輿最低處之間的落差亦較習知大，因此在做爲後續 高壓元件製程之光罩的對準標記時，則其對準的精確度較 習知理想。而且，本發明可以p+濃離子摻雜區做爲對準標 記，較習知以N+濃離子摻雜區做爲對準標記來的容易。 請參照第2H圖，去除矽基底200表面上之氧化層242， 用以暴露出整個矽基底200的表面。 請參照第21圖，在矽基底200的整個表面上，形成一 層磊晶層250,以完成適合於製造高壓元件之整個矽基底的 製程。此步驟例如是以化學氣相沈積法（CVD)，且同時 施予N型的離子摻雜，而於矽基底200的整個表面上，形 成一層厚度約爲19μιη之N型的磊晶層25〇。 -綜上所述，本發明的特徵在於： 經濟部中央標準局貝工消費合作社印製 1.習知較本發明多了一層APCVD氧化層，且此氧化 層尙須經密實化步驟，與後續之蝕刻步驟，所以習知之方 法教本發明爲繁複。製程週斯時間較本發明多了—天以 上。且又因爲APCVD氧化層的密實化步驟不易控制，易造 成報廢，故異常率較高。總而言之’習知的製程花費較高 且時間較長。 本紙張尺度適用中國國家標準（CNS) A4規格（21〇Χ：297公楚） 經濟部中央標準局貝工消費合作社印黎 2666twf.doc./005 _B7___ 五、發明説明（f ) 2. 本發明在後續磊晶層形成之後，磊晶層上之最高處 與最低處之間的落差亦較習知大’因此在做爲後續高壓元 件製樺之光罩的對準標記時，則其對準的精確度較習知理 想。而且，本發明可以P+濃離子摻雜區做爲對準標記，較 習知以N+濃離子摻雜區做爲對準標記來的容易。 3. 本發明的製程多與現有的製程相容，極適合廠商的 生產安排。 雖然本發明已以一較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍內，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注*事項再填寫本頁)
本紙張尺度適用中國國家榡準（CNS ) A4規格（210χ297公釐）
Claims (1)
- A8 B8 C8 D8 2666twf.doc./005 六、申請專利範園 1. 一種高壓元件基底的製造方法，包括下列步驟： 提供一基底； ' 於該基底上依序形成一墊氧化層和一罩幕層..; .- 藝 ΙΓ I ΙΓ I I — - I I I (請先聞讀背面之注意.事項再填寫本頁) 定義該罩幕層和該墊氧化層，用以暴露出該基底澈進行 氧化的一第一區域； 進行一熱氧化步驟，使該第—區域之該基底形成一第〜 氧化層; 移除該罩幕層’且進fr一弟一'離子佈植程序’.在該塾氧 化層下方之該基底中，形成一第一離子摻雜區； 去除該第一氧化層，且形成一已定義的光阻層’用以暴 露出該基底欲進行離子佈植的一第二區域；. 進行一第二離子佈植程序’在該第二區域之該基底中， 形成一第二離子摻雜區;- 移除該已定義的光阻層，且在該基底上形成一共形的第 二氧化層； 進行一高溫驅入與氧化步驟; -i;v 去除該基底表面上全部的氧化層；以及 -在該基底的表面上形成一幕晶層。 • .- 經濟部中央標率局員工消費合作社印製 2. 如‘請專利範圍第1項所述之高壓元件基底的製造 方法，其中該墊氧化層形成的方法包括熱氧化法。 3. 如申請專利範圍第1項所述之高壓元件基底的製造 方法，其中該墊氧化層的厚度約爲400埃。 4. 如申請專利範圍第1項所述之高壓元件基底的製造 方法，其中該罩幕層形成的方法包括化學氣相沈積法。 本紙張尺度適用中國國家檁隼（CNS ) A4規格（210 X 297公釐） 經濟部中央標準局員工消費合作社印裝 A8 B8 2666twf.doc./005 C8 D8 六、申請專利範圍 5. 却申請專利範圍第1項所述之高壓元件基底的製造 方辞，其中該罩幕層的厚度約爲1500埃。 6. 如申請專利範圍第1項所述之高壓元件.基底的製造 方备，其中該熱氧化步驟包括濕式氧化法>。 7. 如申請專利範圍第1項所述之高壓元件基底的製造 方法，其中該第一氧化層的厚度約爲11000埃。 8. 如申請專利範爵第1項所述之高壓元件基底的製造 方法，其中移除該罩幕層的方法包括濕蝕刻法。 9. 如申請專利範圍第1項所述之高壓元件基底的製造 方法，其中該第一離子佈植程序包括以硼（Β11)做爲摻雜 離子，離子植入的能量約爲7〇Ke_V，且離子植入的劑量約 爲 2.0xl015/cm2。 10. 如申請專利範圍第1項所述之高壓元件基底的製造 方法，其中該第二離子佈植程序包括以砷C As75 )做爲摻雜 離參，離子植入的能量約爲lOOKeV，且離子植入的劑量約 爲 4.0xl014/cm2。 11. 如申請專利範圍第1項所述之高壓元件基底的製造 方法，、其中該第一離子佈植程序與該第二離子佈植程序所 , ' . . 植入的離子電性相反。 12. $卩申請專利範圍第1項所述之高壓元住基底的製造 方法，其中該第二氧化層形成的方法包括常壓化學氣相沈 積法。 13. 如申請專利範圍第1項所述之高壓元件基底的製造 〜 ......... ........................ 方法，其中該第二氧化層的厚度約爲3000埃。 本纸張尺度逋用中國國家標準（CNS ) Μ規格（21〇><297公釐〉 (請先閲讀背面之注意事項再填寫本頁)A8 2666twf.doc./005 C8 D8 ^、申請專利範圍 14. 如申請專利範圍第1項所述之高壓元件基底的製造 方法，其中該高溫驅入與氧化步驟，係用以使該第一離子. 摻雜區和該第二離子摻雜區上方形成一第三氧化層，且同 時使該第一離子摻雜區和該第二離子摻雜區往該基底的內 部擴散。 15. 如申請專利範圍第14項所述之高壓元件基底的製 造方法，其中該第三氧化層係該第一離子摻雜區的該基 底，與該第二離子摻雜區的該基底，經該高溫驅入與氧化 步驟後而形成。 16. 如申請專利範圍第1項所述之高壓元件基底的製造 方法，其中形成該磊晶層更包括在該磊晶層中，摻雜與該 第二離子摻雜區相同電性的離子。 Π.如申請專利範圍第1項所述之高壓元if基底的製造 方法，其中該磊晶層的厚度約爲19μιη。 ,18.—種高壓元住碁底的結構，包括·· —.基底； 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填爲本頁) 一第一離子摻雜區，該第一離子摻雜區位於該基底表面 的凸起處，且該第一離子摻雜區可做爲高壓元件製程之光 罩的對準標記； ， 一第二離子摻雜區，該第二離子摻雜區位於該碁底表面 的凹入處；以及 一磊晶層，位於該基底的表面。 19.如申請專利範圍第18項所述之高壓元件基底的結 構，其中該第一離子摻雜區的離子佈植程序包括以硼 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） A8 B8 2666twf.doc./005 C8 D8 六、申請專利範圍 (B11)做爲摻雜離子，離子植入的能量約爲70KeV，且離 子植入的劑量約爲2.0xl015/cm2。.. 20.如申請專利範圍第18項所述之高壓元件基底的結 構，其中該第二離子摻雜區的離子飾植程序包括以砷 (As75)做爲摻雜離子，離子植入的能量約爲lOOKeV，且 離子植人的劑量約爲4.0xl014/cm2。 21 ·如申請專利範圍第18項所述之高壓元件基底的結 構，其中該第一離子摻雜區的離子與該第二離子摻雜區的 離子的電性相反。 22. 如申請專利範圍第18項所述之高壓元件基底的結 構，其中形成該磊晶層更包括在該磊晶層中，摻雜與該第 二離子摻雜區相同電性的離子。 23. 如申請專利範圍第18項所述之高壓元件基底的結 構，其中該磊晶層的厚度約爲19μπι。 (請先閲讀背面之注意事項再填爲本頁) 經濟部中央標準局負工消費合作社印裝 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087106240A TW387099B (en) | 1998-04-23 | 1998-04-23 | A manufacturing method |
| US09/104,087 US6103589A (en) | 1998-04-23 | 1998-06-24 | High-voltage device substrate structure and method of fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087106240A TW387099B (en) | 1998-04-23 | 1998-04-23 | A manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW387099B true TW387099B (en) | 2000-04-11 |
Family
ID=21629956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087106240A TW387099B (en) | 1998-04-23 | 1998-04-23 | A manufacturing method |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6103589A (zh) |
| TW (1) | TW387099B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| PL224046B1 (pl) * | 2000-12-07 | 2016-11-30 | Eastman Chem Co | Sposób wytwarzania polimeru poliestrowego |
| US6940705B2 (en) * | 2003-07-25 | 2005-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor with enhanced performance and method of manufacture |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07254706A (ja) * | 1993-11-29 | 1995-10-03 | Texas Instr Inc <Ti> | 高電圧デバイス構造およびその製造方法 |
| US5734180A (en) * | 1995-06-02 | 1998-03-31 | Texas Instruments Incorporated | High-performance high-voltage device structures |
| TW396543B (en) * | 1998-04-03 | 2000-07-01 | United Microelectronics Corp | A manufacturing method of the high-voltage elements |
-
1998
- 1998-04-23 TW TW087106240A patent/TW387099B/zh not_active IP Right Cessation
- 1998-06-24 US US09/104,087 patent/US6103589A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6103589A (en) | 2000-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| TW465077B (en) | Semiconductor device and its manufacturing method | |
| TW548835B (en) | Semiconductor device and production method thereof | |
| JP3772916B2 (ja) | 半導体装置及びその製造方法 | |
| TW201232760A (en) | Semiconductor device and fabrication method thereof | |
| TW398056B (en) | Process for the production of an integrated CMOS circuit | |
| US6509243B2 (en) | Method for integrating high-voltage device and low-voltage device | |
| US5731240A (en) | Manufacturing method for semiconductor depositing device | |
| TW387099B (en) | A manufacturing method | |
| TW543155B (en) | Method of fabricating a poly-poly capacitor with a SiGe BiCMOS integration scheme | |
| US6124159A (en) | Method for integrating high-voltage device and low-voltage device | |
| US20020009847A1 (en) | Semiconductor device, and manufacturing method of the same | |
| TW313674B (en) | High pressure metal oxide semiconductor device and manufacturing method thereof | |
| TW451422B (en) | A metal-oxide semiconductor field effect transistor and a method for fabricating thereof | |
| JPH0831928A (ja) | 半導体装置の製造方法 | |
| TW437049B (en) | High voltage electrostatic protection device in integrated circuits and forming method thereof | |
| TW451268B (en) | Integrated manufacturing method of high-voltage device and low-voltage device | |
| TW449866B (en) | Semiconductor transistor and process of manufacturing the same | |
| KR20140108998A (ko) | 반도체 소자의 웰 형성 방법 | |
| TW502445B (en) | Method for manufacturing semiconductor device | |
| TW451324B (en) | Lateral double diffused MOS high voltage device structure and manufacturing method thereof | |
| JPH02133929A (ja) | 半導体装置およびその製造方法 | |
| KR100589493B1 (ko) | 게이트 산화막 형성방법 | |
| TW448573B (en) | High voltage device structure and the manufacturing method thereof | |
| TW460948B (en) | A method for forming transistor gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |