TW385536B - Design method for integrated circuit device in accordance with maximum load capacity - Google Patents

Design method for integrated circuit device in accordance with maximum load capacity Download PDF

Info

Publication number
TW385536B
TW385536B TW087104653A TW87104653A TW385536B TW 385536 B TW385536 B TW 385536B TW 087104653 A TW087104653 A TW 087104653A TW 87104653 A TW87104653 A TW 87104653A TW 385536 B TW385536 B TW 385536B
Authority
TW
Taiwan
Prior art keywords
circuit
load capacity
scope
circuit element
item
Prior art date
Application number
TW087104653A
Other languages
English (en)
Inventor
Morihisa Hirata
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW385536B publication Critical patent/TW385536B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/327Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

A7 --~________B7 五、發明説明(1 ) ^ 本發明是關於積體電路設計方法。 在近年,發展出將各種微電路元件如電晶體和反相 益積體化成大規模積體電路(LSI)設備,而這種積體電路 叹備已經大量地商品化了,然而,既然各種微電路元件 組合在一起,就不能忽略此積體電路設備的效能因為熱 載體(hot carrier)的關係而降級的情況。 例如,反相器通常在—積體電路設備中扮演一主要 的角色',在反相器中,熱載體是產生於從一輸入信號的 上升邊緣到一相對應的輸出信號的下降邊緣的轉換時間 ,因此將相關的電晶體的效能降級,特別是在信號輸出 響應特性上,如果此電路元件的效能隨著時間的降級, 超過一可允許的範圍,而且是在積體電路設備的保証期 中,則此積體電路設備將被貼上缺陷的標籤,這將在稍 後做詳細的說明。 經滴部中央標準局員工消費合作社印製 在第一個習知技術的方法中,為了避免此種情況, 積體電路設備設計成其效能至少在設備的保証期間不會 降級超過可允許的範圍,更特別地,在設計一積體電路 設備的過程中,藉由排列各種電路元件,藉由使用模擬 方法,如"SPICE”,和各種設計資料來模擬各電路元件隨 著時間的降級,因此,在保証期結束時,積體電路設備 的各電路元件的效能可以藉由模擬方法來預測,則積體 電路没備的設計和佈線將需要改變。. " 另一方面,當熱載體在一電路元件中產生,如在一 反相器的信號轉換時間中,如果轉換時間短些,則較少 本紙張尺度適用中關家標準(CNS ) A4規格(2丨〇χ297^ 經濟部中央標準局負工消费合作社印製 A7 --------B7_ 五、發明説明(2) 受到因為熱載體和其它因素而導致的降級影響 路讀的信號轉換時間取決於其負荷容量,_ = < :荷容量的一雷路元件顯示报小的因熱載體而導致:: 此降級’負荷容量是電路元件的輸出線的容量,而此輸 出線連接到下游的電路元件。 剧 在第二個習知技術方法(參寺:jp_A_3_i42 在設計-積體電路設備後,計算—積體電路的各電路元 件的負荷容量’然後除以上升時間和電路元件的轉換因 子,接著,比較所計算出來的值和一參考值,如果前者 超過後者,則電路元件的設計需要做修改。 在上述的習知技術方法中’可以設計—積體電路設 備,使得其效能在設備的保証期間不會降級超過—允許 的耗圍’藉由將導因於熱載體的各電路元件隨著時間的 降級考慮進去。 在第-個習知技術方法中’通常在完成積體電路的 整個設計之後,使用模擬方法如"spiCE,,用來模擬一積體 電路設備來確認電路元件的可靠度,換句話說,如果任 何電路元件在模擬之後,結果發現有缺陷,則所完成的 積體電路必須要修改,同樣地,第二個習知技術方法也 在兀成设備整個设計之後,來檢驗各電路元件的可靠度 ,如果須要的話,並修正或修改設計和設備的佈線。 然而,要修改已完成的積體電路設備並不容易,因 為,假如修改一個電路元件,整個電路元件的性能可能 因此修改而被影響,因此,所修改的積體電路設備的性 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公餐) I — ^ {J------訂----r — ~:線 ©. (請先閲讀背勤之注t事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 五、發明説明(3) 要再模擬―次’特別是’―積體電路設備通常由 修Γ =路%件所组成,如果每—個電路元件的模擬和 ^重,多次的話,積體電路的設計將會花費龐大的時 間直到元成。 、、本發日㈣-目的是提供設計一積體電路的方法,可 i I速地„又。·(·包含電路元件的一積體電路設備,每一個 電路元件藉由熱載體在-㈣期間,不會隨著時間降級 超過一預定允許的範圍。 根據本發明,在設計—積體電路設備的方法中,用 於積體電路設備的每一些電路元件的最大負荷容量是由 模擬來計算的,接著,設計一積體電路設備,使得一電 路元件的負荷容量小於相對應的最大負荷容量,在這種 情況下,最大負荷容量是存在於一資料庫中,或從最大 負荷容量來計算近似的公式。 為讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂’下文特舉較佳實施例,並配合所附圖式,作 詳細說明如下: 圖示之簡單說明: 第1圖係顯示一電路圖,說明一互補金屬氧化物半 導體(CMOS)反相器以解釋熱載體效應; 第2 A和2B圖係顯示第1圖的輸入信號和輸出^號 的時間圖; 第3圖係顯示第1圖的設備降級和使用期的關係固 請 閱 ft 背 面- 之 注 意 事 項 再 麥 訂 k 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局負工消費合作社印製 A7 B7 五、發明説明(4) ' ^ 第4 __示_方塊電路圖’說明—電路設計系統 ,用以實現本方法的第—個實施例來根據本發明設計-積體電路設備; 第5、6、7圖係顯示第4圖的系統的操作的流程圖 > 第8圖係、顯不說明—用以實現本方法的第二個實施 例,用以设计一根據本發明的積體電路設備電路設計系 統的方塊電路圖; 第9 1〇 11圖係顯示第8圖的系統的操作的流程 圖。 實施例: 在說明較佳實施例之前,先解釋熱載體效應,請參 考第1、2和3圖。 在第1圖中,§兒明一互補金屬氧化物半導體(CM〇s) 反相器,一 P-channel MOS 電晶體 1〇1 和一 N_channel M〇s 電晶體102 ’連接在一能源供應電壓端子Vcc和一接地 端子GND之間,一輸入電壓Vin及於電晶體ι〇1和ι〇2 的閘極,一從反相器的輸出電壓v〇ut及於一負荷電容器 103 ° 如第2A圖所示’當輸入電壓vin上升時,如第2B 圖所示’輸出電壓Vout下降,在這個情況下,在N-charmel 電晶體102的没極區域附近,產生一高電場,以致於熱 載體在其中產生,而降級反相器的性能,這叫做熱載體 效應’為了減輕熱載體效應,電晶體102採用一少量摻 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) —丨k----------------訂----;——、線-¥ (請先閱讀背®-之注意事項再填寫本頁)
8ge 經濟部中央樣準局J工消費合作社印"
發明説明(5) 雜没極(LDD)結構,或是電晶體1〇2的間極絕緣層採用一 好的絕緣層來抑制熱載體在閘極絕緣層的累積。 田第1圖的反相器的性能因熱载體效應而降級時, 在第2A和2B ®巾,從輸入電壓Vin上升邊緣到輸出電邀 v_的下降邊緣的反應延遲時間從丁州到Tpd〇+ △〜,其 中,△ Tpd是反應延遲時間差。 設備降級的程度可以由△ Tpd/Tpd〇來代表,如第3 圖=示,設備操作時間0T愈長,設備降級△ Tpd/ &利 的程度愈大,假如△ Tpd/ τ_的程度的可接受範圍是5% ,堍備的保証期是由χ來表示,如第3圖所示。 —在另方面,△ TPd/ TPd〇程度是取決於第1圖中的負 荷電容器103的容量,即負荷電容器1〇3的容量愈大, △ Jpd/ 1^0程度愈大,換句話說,假如給予反相器的條 件:料’負何電容器' 103的最大容量可以在一定的設備 保言正期間來決定。 在第4圖中,說明一電路設計系統,實現本方法的 、第-個實施例,用來根據本發明設計—積體電路設備, =個電路設計系統是__域架構线,包括—主機」和 複數工作站2-!、2_2、...、2_n,藉由—通訊網路3來 互相連接。 主電腦i是由-中央處理單元(cpu)至一唯讀記憶體 (ROM) ' -隨機存取記憶體(RAM)、一硬碟機⑽d)單元 用以裝置-硬碟’-軟碟機(FDD)以裝置—軟碟㈣,— 光碟(CD)機以裳置一光碟’一鍵盤、一滑鼠、一顯示單 !____ 8 T紙狀度適用Ti~國家標準(
Μ
A7 A7 經濟部中央標準局員工消費合作社印^ 不 — 五、發明説明(7 ^ t £ (switching probability) ^ ^ ΐ£ ^ 各電路元件的清單。 肩以及 在第4圖中,主電腦1實現如第5圖所示的最大备朴 容$算程序,以事先準備資料庫la,然後,工^負二 2 η之一貫現如第6圖或第7圖 一 體電路設計程序,藉由使用資料庫la。 積 主電腦1實現如第5圖的最大負荷容量計算程序 .說明如下。 ^百先,在步驟501,從隨機存取記憶體(RAM)讀取— 讯息’並顯示在顯示單元,以指引使 料來符合—電路元件。 需要的貝 接著在步驟502使用者藉由鍵盤輸入資料來回應 所』不的訊息’而資料是儲存於隨機存取記憶體(RAM) 之中’如此的訊息顯示和輸入資料的接收是根據輸入資 料的數目來持續進行’所以由電路元件符合所需的資料 電路元件@閑極寬度、輸人信號的上升時間和下降時 間、最大操作頻率、最大操作電壓、脑操作溫度、開 關機率、保証期和電路元件的清單,儲存於隨機存取記 憶體(RAM)之中,假如詩沒有輸人,則控制回到步驟 5 01 〇 接著,在步驟503,使用者經由鍵盤開始模擬 然的話,控制會回到步驟5 01。 ^接著Υ在步驟,電路元件的最大負荷容量是由 模擬來計算’使用一種軟體,如"SPICE”。 本紙張尺度適财_家標準(格(210X297公 :^-------------訂----.--ΜΦ (請先閲讀背缸之注意事項再填寫本頁} 經濟部中央摞準局舅工消费合作社 五、發明説明(8 隨機在步驟505,電路元件的最大負荷容… 中取§己憶體(RAM)中的條件資料是儲存於資 步驟506重覆步驟5〇1到 的電路元件。 #用於其它 第5圖的程序是由步驟507來完成。 符八=不同電路元件的最大負荷容量是和電路元件 付合所需的資料一起儲存於資料庫^中。電路几件 W在^的資料儲存於主電腦…資料庫後,工作站 ,更特別的是.,,在可錢計所f _體電路設備 、 '疋使用者經由鍵盤,輸入必須的資料 :顯示在顯示器的資料,而-般藉由-熟知的 或程式來料龍電路設備,例如,❹者具體指 路兀件的型式’及在積體電財,它們之間的連接情況 ’並自動執行程式來產生根據這個程式的積體電路的電 路元件的佈線。 电 藉由工作站…2-2、…、2-n之一實現第6圖中 的積體電路設計程序,說明如下: 曹先,在步驟601中’指引使用者輸入必需的資料 以具體指冑電路元件的型式的訊息顯示在顯示器單元上 〇 接著,在步驟002 t,使用者輸入電路元件符合所 需的資料以回應所顯示的訊息,所輸入的資料暫時儲存 於隨機存取記憶體(RAM)之中,假如資料沒有輸入,控 11 本紙張尺度適用中國國家樣準(CNS ) A4規格(2IOX297公釐)
A7 B7 用於其它訊 五、發明説明(、 制回到步驟601。 步驟603,會#半Λ1 ^ 垔覆步驟601和602的操作 〇 在步驟604 ,使用者藉由鍵盤輸入— 索操作’不然的話’控制回到步驟6〇1。曰不’開始檢 驟6。5 ’檢索一指定的電路元件的最大 :,猎由所輸入的電路元件符合的 為檢索的關鍵。 什 個電:者二驟6〇6中,設計一積體電路設備使得每- 負冇二之 量保持在相對應的所檢索到的最大 例如’電路元件的輸出線的全長是小於 接著,第6圖的程序是由步驟6〇7來完成。 根據第一個實施例,件的最大負荷容 I由使用電路元姐合州 .先決定 從其中檢索必需的一個,在實際設計積體電路設備 時使用,因此,在實際設計設備時,不須要花f時間的 ’所設計的積體電路設備的每個電路元件的負荷容量永 不會超過其最大負荷容量,所以設備因為熱載體而導致 的隨著時間的降級永遠保持在—可允許的範圍内,大大 地加強了設備的可靠度。 在第6圖中,當使用者操作工作站如2—丨來設計—所 需的積體電路設備,使用者讓系統去檢索設備的任何的 12 本紙張尺度適用中國國家標準(CNS ) Α4規格(^10X297^^7 (請先閱讀背备之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 線φ~_
it·».51-' -^tECEfE- -L
---J A7 B7 經濟部中央標準局t"工消費合作社印裂 五、發明説明(ίο) ^----- 電路元件的最夫备„ + θ 、 用者可 、何谷s,並顯示在顯示單元,所以使 可j以將所顯示的最大倉荇 自己的電路㈣ 考慮進報,來設計他 系统不”„、D冓。如果是這種情況’第4圖的電路設計 個電路疋:作料—自料路設計系統,用以藉由將每 電路設Γ 負荷容量考慮進去,來自動設計積體 X 而疋作為一支持系統來支持使用者在 積體電路設備。 讀便用者在,又5卜 需要在上述第—個實施例中,根據電路元件符合 3 =入的資:,從資料庫1a檢索的最大負荷容量 最大負p旦積體’路设備,然而,亦可以將所檢索的 有μ °ΤΓ里用於修改和/或確認積體電路設備設計的 ^生’苐―個實施例的這種用法,在正_地檢辛積體 的電路:件的最大負荷容量時,特別有利,、因 :、疋’路70件符合需要的任何資料可以正確地檢索, 以修改或確認積體電路設備設計的有效性,y 2體電路的設計資料包括那些複數電路元件用以順序又 :线會檢索資料並計算上游電路S件的輸 ’料間作為反應時間,並提供第4圖的電路 =计糸統和-需要探測裝i(未顯示),採納所計算的 為下游電路元件的輸入信號的上升時間或反應 具體指定它作為-需要,用來設計設備,這將參、7 圖來說明。 首先,在步驟701 t,探測用以順序傳送一信號 至少兩個電路元件,且計算在前的電路元件的輸出^ 13 本紙張尺度適用中國國家標準(CNS〉A4規格(21〇χ 297公釐
量 及 的 輕濟部中央標準局員工消費合作社印裂 五、發明説明(11 ) 的上升時間,δ曼疋為後級電路元件的輪入信號的上升時 間,即,輸入上升時間作為後級電路元件的條件資料。 下一步,在步驟702中,後級電路元件的最大負荷 各S Cmax是從資料庫la中藉由使用所輸入的條件資料來 檢索。 下一步,在步驟703中,所檢索的最大負荷容量Cmax 疋和要檢驗的電路元件的負荷容量c比較,結果,假如 電路元件的負荷容量c不超過最大負荷容量cmax,控制 直接進行到步驟705來完成電路元件設計的修改的動作 三在另一方面,假如電路元件的負荷容量C超過最大負 荷容量Cmax,控制直接進行步驟7〇4,即修改設計資料 來使得電路元件的負荷容量c小於最大負荷容量^ 步驟704中,在積體電路設備的設計資料的修改一 般反映在每個電路元件的閘極寬度的增加,設計資料的 修改以便減少每個電路元件的輸出線的全長,負荷容 超過最大負荷容量Cmax的電路元件的配置的修改,以 相對於每個電路元件位於下游的電路元件的電路配置 修改。 一電路元件的輸入信號的上升時間是電路元件的最 大負荷容量的決定因素之-,且由位於相對於它的上游 的電路7G件的輸出信號的上升時間來決定,因此,單由 分析電路it件來決定它為電路元件符合所須要的資料是 困難的’然而,藉由上述的第—個實施例,從積體電路 设備的m料來探測下游電路元件的輪人資料的上升 14 本紙張尺賴财賴綠 請 閲 讀 背 面' 項 再 填 寫 本 頁
IT 經濟部中央標準局員工消費合作社印製 A7 --_____________B7 五、發明説明(12^ —~ 一~— — 時間’並藉由使用它作為電路元件符合所需的資料之— 來計算電路元件的最大負荷容量,所以,電路元件的最 大負荷容量可以正確地決定且設計資料可以可#地修改 和驗証。 —在實際製造積體電路設備的過程中,是由根據第一 個貫施例的電路設計方法來設計,而藉由考慮極限值, 可以修正設計資料,接著,所修改的設計資料將由相同 的電路設計方法來驗証,而藉由使用所驗証的設計資料 來製造積體電路設備的原型,接著’測試所製造的積體 電路原型設備有否任何問題,如果發現—個或多個問題 ,在這種型式的積體電路設備大量製造之前,再一次由 相同的設計方法修正設計資料,如果沒有發現問題,則 可以直接大量製造此積體電路設備。 當電路元件的最大負荷容量是經由模擬來決定的, 使用電路元件符合須要的各種資料,並儲存在資料庫h 中,以便可以藉由相對應的資料來檢索,在第一個實施 例中,並用來設計一積體電路設備,而資料庫u必須要 儲存大量的資料,以理想地完成上述資料的儲存和檢索 動作。因此,假如用來儲存如此大量的資料所採用的資 料庫不是可行的,典型的最大負荷容量可以藉由模擬來 決定,使用電路元件符合須要的合適資料,並儲存在資 料庫la30中,當所檢索的電路元件的最大負荷容量用於 設計積體電路設備時,較佳地,可以實際檢索出相對應 於所須資料的相似資料的兩最大負荷容量,而電路元二 本紙張尺度適用中國國家標準(CNS ) X^~^[〇x297公缝-) (請先閲讀背命之注t事項再填寫本頁)
經满部中央標準局員工消費合作社印製 A7 B7 五、發明説明(η) ^~^ 的最大負荷容量可以由插入法來近似決定,使用電路元 件符合須要的資料。 在第8圖中’說明一電路設計系統,用以實現本方 法的第二個實施例’來設計根據本發明的積體電路設備 ,在第4圖的資料庫la並未提供,在這種情況下,最大 負荷容量是順序地由儲存於主電腦1的隨機存取記憶體 (RAM)中的近似公式來得到。 在第8圖中,主電腦丨實現一近似公式,事先計算 顯示在第9圖中的程序,接著,工作站2_1、2-2、...、 2-n之一個實現如顯示在第1〇圖或u圖的積體電路,藉 由使用資料庫1a。 藉由主電腦1來實現第9圖的近似公式容量計算程 序,說明如下。 首先,在步驟901中,從隨機存取記憶體(RAM)中讀 取—訊息,並顯示在顯示器單元來指引使用者輸入電路 元件符合須要的資料。 接著,步驟902 ,使用者經由鍵盤輸入資料來回應 斤顯示的Λ息,且資料是儲存在隨機存取記憶體 中,如此的訊息顯示和輸入資料的接收是根據輸入資料 數目來重覆進行’所以電路符合須要的資料如電路元件 的鬧極寬度、輸入信號的上升時間和下降時間、最大操 :乍頻率、最大操作電壓、保証操作溫度、開關機率、保 证期及電路元件的清單都儲存在隨機存取記憶體(ram) 中,如果資料沒有輸入,控制回到步驟901。 ―本紙張尺^——---. __-'____I__-_______T___:___象、 . i W ,各 (請先閲讀背W之注意事項再填寫本頁) A7 五 發明説明(l·4 ) 在步驟期中,使用者經由鍵 ’不疋:話’控制回到步驟9〇1。 杈擬 爽槿;^ V驟9G4中’藉由使用所給的軟體如"spICEn 來模擬二:算電路元件的最大負荷容量。 管喷1步’在步驟9G5 ’計算用以使用條件資料來钟 算電路元件的最〜曰 貝针求at ^ 联大負何谷5的近似公式。 接著’在步驟9G6中,^的最A容 ,隨機存取記憶體(RAM)之 存= (RAM)的條件資料。 予取。己隐體 步驟9〇7會霜斗ΛΛ1 元件。 重覆步驟901〜9〇6的動作,用於其它電路 步驟908完成第9圖的程序。 口此不同電路元件的最大負荷容量和電路元符 合須要的資料是蝕左—+ $ 千付 (ram)中。一 一一 r 1 —·-. 由工作站2-1、2 J、... 2-11之一實現第1〇圖的積 經濟部中央標準局員工消費合作社印掣 體電路設計程序,說明如下。 、, 在步驟1互補金屬氧化物半導體(CMOS)中, 用來指引使用者輪人呈駚 + 翰入/、體私疋的電路元件的型式所需資 料的汛息,是顯示在顯示單元。 接著,在步驟1唯讀記憶體(R〇M)中,使用者輸入電 路兀件符合須要資料來回應所顯示的訊息,所輸入的資 料暫時儲存在隨機存取記憶體(RAM)中,如果資料沒有 矜控制回到步驟!互補金屬氧化物半導體(CMOS)。 17 本紙張尺度顧悄目緖 ............. . I :Γ.」-- . ,_____LiLJ·..... . - 卜 ί-η-Γ-ιίι Mi Λ-ί-: · - >Ki: 1---^1=---1-11. ii J -·1! f 二 --_______' _______丁______泉 υϋ_____I I ^ i .务〆'" - (請先閲讀背赶之注意事項再填寫本頁) A7 B7 五、發明説明(15 ) ---— 介私t驟1隨機存取記憶體(RAM)重覆纟驟1互補金屬氡 其它it體(CM〇S)和1唯讀記憶體(R〇M)的動作’用於 一,著’在步驟1硬碟機中’使用相對應近似公式來 ^㈣料元件的最大負荷容量。 ^ >接著在步驟1軟碟機中,設計一積體電路設備使 ^ ^ ^電路①件的負荷容量保持在相對應計算的最大負 =各1之下,例如,電路元件的輸出線的全長小於一預 疋值。 接著步驟1唯讀光碟(CD-ROM)完成第1〇圖的程 序0
程序 在第二個實施例中,第7圖的程序修改成第n圖的 經濟部中央標準局員工消費合作社印f 首先,在步驟1101中,探測用以順序傳送一信號的 至少兩個電路元件’且計算在前的電路元件的輸出信號 的上升時間’設定為後級電路元件的輸人錢的上升時' 間,即,輪入上升時間作為後級電路元件的條件資料。 —曰下一步,在步驟1102中,後級電路元件的最大負荷 :里匸„^疋從主電腦!的隨機存取記憶體令的計 鼻公式使用所輸入的條件資料來計算。 下一步,在步驟1103中,所檢索的最大負荷容量 是和要檢驗的電路元件的負荷容量c比較,結果,假: 電路元件的負荷容量c不超過最大負荷容量c_,^制 直接進行到步驟11()5來完成電路元件設計的修改㈣作 18 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐
B7 五、發明説明(16) 方=如電路元件的負荷容量c超過最大負 广里c而,控制直接進行步驟⑽,即修改設計資料 來使得電路元件的負荷容量0小於最大負荷容量C 。 〜在第二個實施例中’藉由近似公式來決定最大:荷 谷董的動作比起任何❹模擬的相似動作㈣間消耗要 少的多,所以設計一積體電路設備所需的全部時間可以 顯著地減少。 在第4和8圖中,雖然一所謂的主從架構系統,是 用於-電路設計裝置來執行㈣本發明的—電路設計方 法,而電路設計裝置也可以由獨立的電腦來完成。 此外,在第4圖中,工作站如2-1,在連線的情況下 ’用主電腦i準備的資料庫la,而主電腦以斤準備的 育料庫’在離線的情況下,可以藉由使用軟碟或一類似 的儲存設備來提供給工作站2_1。 經濟部中央標率局員工消費合作社印裝 #再進一步,第4圖和第8圖的電路設計系統的各種 裝置,可以藉由在主電腦1和工作站如2-1的中央處理單 疋如之後根據儲存在隨機存取記憶體(RAM)的控制程式 來#作的軟體,然而,各種裝置可以以特定的硬體型式 來實現,或者各種裝置的一些可以由中央處理單元ι〇ι 來貝現如之後根據儲存在隨機存取記憶體(ram)的控制 程式來操作的軟體。 當儲存在硬碟機的軟體複製仙隨機存取記憶體 (RAM)中,在主電腦1和工作站2-1開始操作時,中央處 理單7G從隨機存取記憶體(RAM)讀取軟體,或者,中央 :_— 19 本紙張尺錢21QX 297公瘦)- A7 B7 五、發明説明(17) 單元可以直接從硬碟機中讀取軟體或軟體可以事先 儲存於唯讀記憶體(ROM)中。 ^此外,在軟體安裝在隨機存取記憶體(ram)中之前 二它可以暫時儲存在—獨立的資料記錄媒體如軟碟或唯 =碟(CD-ROM)中,亦可以使中央處理單元直接從軟碟 貝取軟體並根據軟體執行處理動作,而不需安裝至隨 機存取記憶體(RAM)中。 總之,藉由使用軟體和根據本發明的電路設計方法 實現上^電路設計系統的各種裝置所需要的只是提供中 二处理單元可以續取軟體並據以執行處理動#的條件, 藉由組合各種軟體亦可能產生—控制程式來實現各種裝 置’然後’需要獨立資料記錄媒體來儲存藉由根據本發 明的電路設計方法來實現電路設計系統所需的最小數目 的軟體。 經濟部中央樣準局員工消費合作社印製 更特別地是’較熱門的作法是使用儲存在-資料記 錄媒體如唯碩光碟(CD_R〇M)的一應用程式(軟體)和配備 戒知的作業系統的主電腦1 ,接著,經由組合使用應用 程式和作業系統來產生用以實現本發明的各目的的一電 路設計系統的各《置,則依靠作業线的軟體的部分 可以從儲存在資料記錄媒體的應用程式中忽略。 如上面.所述,根據本發明’既然在實際設計一積體 電路設備時,經由計算最大負荷容量來決定不需要模擬 ’設計設備所需的時間可以顯著地減少,使得設備的設 4非吊地❹’而且’所設計的積體電路設備的各電路 20 μ氏張尺度剌巾_家標公釐 A7 B7 五、發明説明(18) 元件可以可#地顯示小於最大負荷容量的負荷容量。 雖然本發明已以較佳實施例揭露如上,然其並 以限定本發明,任何熟習此技藝者,在不脫離本發明之 精神和範圍内’當可作更動與_ ,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 (諸先閱讀背面之注意事項再填寫本頁) -丁 '1' 經濟部中央標準局員工消費合作社印繁 21 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)

Claims (1)

  1. 甲謂'寻利範圍 藉由的方法,包括下列步驟: 以及 计异一些電路元件的最大負荷容量; 量小體電路設備,使得每個電路元件的負荷容 於相對應的該所計算的最大負荷容量。 以下2步:申請專利範圍第1項所述之方法,進-步包括 兮電路、:所d十算的取大負荷容量在-資料庫(u)和在 該電路兀件的條件資料;以及 路設ίΓ㈣庫檢索符合所輸人的條件f料的該積體電 又 的一電路元件的最大負荷容量, 於電路設計步驟使得該f路元件的負荷容量小 、°亥所檢索的最大負荷容量。 —3.如申請專利範圍第2項所述之方法,進—步包括 二t Ϊ該電路元件的負荷容量不小^該所檢索的最 '荷容量時’修改該積體電路設備。 4·如申請專利範圍第3項所述之方法,進一 以下步驟: ' 探測至少兩個電路元件之一上游的一輪出信號的一 反應時間; 將該所探測到的反應時間成該至少兩個電路元件之 —下游的該輸入條件資料。 5.如申請專利範圍第3項所述之方法,其中,該修 改的步驟加大該電路元件的閘極寬度。
    其中,該修 6. 如申請專利範圍第3項所述之方法 改步驟減小該電路元件的—輸出線。’ 其中,該修 7. 如申請專利範圍第3項所述之方法 改步驟修改該電路元件。 其中,該修 8. 如申請專利範圍第3項所述之方法 改步驟修改該電路元件的一下游電路元件。 幹入請專利範圍第2項所述之方法,其中,該所 輪=條❹料包括該電路元件的―資料寬度、該電路 凡:輸人信號的反應時間、該設傷的最大操作頻率 ^備的保崎作溫度、該電路元件的_ 該設備的保証期。 讥如申請專利範圍第!項所述之方法,進一步包 以下步驟: 、制定絲近似地決定該最大負荷容量的近似公式; 以及 ^根據所輸入的條件資料,近似地計算在該積體電路 設備中所使用的一電路元件的該最大負荷容量, 。亥積體電路設計步驟使得該電路元件的負荷容量小 於該近似計算的最大負荷容量。 U·如申請專利範圍第10項所述之方法,進—步包 括一步驟,當該電路元件的負荷容量不小於該近似計算 的最大負荷容量時,修改該積體電路設備。 I2.如申請專利範圍第U項所述之方法,進一步包 括以下步驟: 經 濟部中央榇準局員工消費合作社申矹
    申請專利範圍 _ 探測至少兩個電路元件之 應時間; 、輪出信號的反 將該所探測到的反應時間設成該至 之一下游的該輸入條件資料。 個電路元件 13·如申請專利範圍第u項所述之方法 改的步驟加大該電路元件的閘極寬度。 M·如申請專利範圍第u項所述之方法 改步驟減小該電路元件的-輸出線。 &如申請專利範圍第u項所述之方法 修改步驟修改該電路元件。 16·如申請專利範圍第u項所述之方法 修改步驟修改該電路元件的-下游電路元件。 17.如中請專利範圍第1G項所述之方法,並中 :缔:的條件資料包括該電路元件的—資料寬度、該; ^件的一輸入信號的反應時間' 該設備的最大操作頻 率,該設備的㈣操作溫度、該電路元件的開 及該設備的保証勒。 及該設備的保証期 一準 f檩 家 I國 |國 一中 用 適 尺 張 -紙 本 24 |釐 公 7 9 2 其中,該 其中,該 其中,該 其中,該 ^ --- (請先閱讀免面之注I事項再填寫本頁) • ; I <·1τIn I I I: i ·1 ------- • ....... i
TW087104653A 1997-03-28 1998-03-27 Design method for integrated circuit device in accordance with maximum load capacity TW385536B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9077424A JP3019020B2 (ja) 1997-03-28 1997-03-28 回路設計方法およびシステム

Publications (1)

Publication Number Publication Date
TW385536B true TW385536B (en) 2000-03-21

Family

ID=13633602

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087104653A TW385536B (en) 1997-03-28 1998-03-27 Design method for integrated circuit device in accordance with maximum load capacity

Country Status (5)

Country Link
US (1) US6321364B1 (zh)
EP (1) EP0867819A3 (zh)
JP (1) JP3019020B2 (zh)
KR (1) KR100343358B1 (zh)
TW (1) TW385536B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202011002273U1 (de) 2011-02-02 2011-04-14 Chang, Tsung Chih, Taichung Teleskopischer Wasserkrug

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3052951B1 (ja) * 1999-02-16 2000-06-19 日本電気株式会社 クロックツリ―シンセシス配置配線装置および方法
US6543041B1 (en) * 1999-06-15 2003-04-01 Cadence Design Systems, Inc. Method and apparatus for reducing signal integrity and reliability problems in ICS through netlist changes during placement
US6530065B1 (en) * 2000-03-14 2003-03-04 Transim Technology Corporation Client-server simulator, such as an electrical circuit simulator provided by a web server over the internet
KR100396237B1 (ko) * 2001-10-23 2003-09-02 홍유표 반복적 과도 근사 도달 상태 계산 방법 및 장치
US6983429B2 (en) * 2003-09-30 2006-01-03 Bull Hn Information Systems Inc. Formal proof methods for analyzing circuit loading problems under operating conditions
US6933731B2 (en) * 2003-10-17 2005-08-23 Texas Instruments Incorporated Method and system for determining transistor degradation mechanisms
US8560990B2 (en) * 2010-01-13 2013-10-15 International Business Machines Corporation Method of managing electro migration in logic designs and design structure thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940022B2 (ja) 1989-10-30 1999-08-25 松下電器産業株式会社 高信頼性半導体集積回路装置及びその設計方法
US5459673A (en) * 1990-10-29 1995-10-17 Ross Technology, Inc. Method and apparatus for optimizing electronic circuits
US5197015A (en) * 1990-12-20 1993-03-23 Vlsi Technology, Inc. System and method for setting capacitive constraints on synthesized logic circuits
US5410490A (en) * 1991-09-03 1995-04-25 Hewlett-Packard Company Electromigration verification method and apparatus
US5467291A (en) * 1991-09-09 1995-11-14 Hewlett-Packard Company Measurement-based system for modeling and simulation of active semiconductor devices over an extended operating frequency range
JPH08500198A (ja) * 1992-08-13 1996-01-09 シーメンス アクチエンゲゼルシヤフト 計算機上のシミュレータを用いて値対の集合による特徴的フィーチャの表現記述により少なくとも1つの素子をシミュレーションする方法
JPH06151735A (ja) 1992-11-04 1994-05-31 Sharp Corp 半導体装置
JPH06196672A (ja) * 1992-12-22 1994-07-15 Mitsubishi Electric Corp マスタスライス半導体集積回路の負荷容量判定装置
EP0610626A3 (en) * 1993-01-28 1995-02-08 Advanced Micro Devices Inc Method for simulating an integrated circuit.
JPH07129647A (ja) * 1993-11-01 1995-05-19 Nec Corp Cadシステム
US5544071A (en) * 1993-12-29 1996-08-06 Intel Corporation Critical path prediction for design of circuits
US5790436A (en) * 1995-04-28 1998-08-04 Bta Technology, Inc. Realistic worst-case circuit simulation system and method
JPH0927741A (ja) * 1995-07-11 1997-01-28 Mitsubishi Electric Corp 論理回路チェック装置および方法
US5923569A (en) * 1995-10-17 1999-07-13 Matsushita Electric Industrial Co., Ltd. Method for designing layout of semiconductor integrated circuit semiconductor integrated circuit obtained by the same method and method for verifying timing thereof
JPH09330344A (ja) * 1996-06-10 1997-12-22 Mitsubishi Electric Corp 半導体装置の設計支援装置および設計支援方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202011002273U1 (de) 2011-02-02 2011-04-14 Chang, Tsung Chih, Taichung Teleskopischer Wasserkrug

Also Published As

Publication number Publication date
KR100343358B1 (ko) 2002-10-09
US6321364B1 (en) 2001-11-20
KR19980080818A (ko) 1998-11-25
JPH10269272A (ja) 1998-10-09
JP3019020B2 (ja) 2000-03-13
EP0867819A3 (en) 2003-01-02
EP0867819A2 (en) 1998-09-30

Similar Documents

Publication Publication Date Title
US5608645A (en) Method of finding a critical path in a circuit by considering the clock skew
Kang et al. Parameter change test for Poisson autoregressive models
CN101796520B (zh) 用于序向单元的贴近布局的方法和设备
TW498274B (en) Device and method for selecting test pattern and computer readable recording medium with test pattern selection program stored thereon
TW385536B (en) Design method for integrated circuit device in accordance with maximum load capacity
Wu Sample size calculation for the one‐sample log‐rank test
Tahayori et al. Advanced natural language processing technique to predict patient disposition based on emergency triage notes
JP2005514595A5 (zh)
CN104657537A (zh) 设计基于鳍式场效应晶体管(finfet)的电路的方法及其实施系统
US20020112195A1 (en) Method and system for fault-tolerant static timing analysis
CN113392608B (zh) 电路生成方法、装置、电子设备及存储介质
Zhao et al. Provably confidential language modelling
Williams Counting the degrees of freedom when using AIC and MDL to detect signals
CN109753675B (zh) 逻辑门假信号建模的方法
Adlakha et al. Evaluating Correctness and Faithfulness of Instruction-Following Models for Question Answering
US7668682B2 (en) Method and circuit for detecting and compensating for a degradation of a semiconductor device
Pereira et al. Taxonomy extraction for customer service knowledge base construction
Washtell et al. A comparison of windowless and window-based computational association measures as predictors of syntagmatic human associations
TW421804B (en) A data processing system and method for implementing a multi-port memory cell
Molins et al. An iterative method to protect the type I error rate in bioequivalence studies under two‐stage adaptive 2× 2 crossover designs
Harada et al. A minimum hamming distance search associative memory using neuron CMOS inverters
Dao et al. Comparison of deep-neural-network-based models for estimating distributed representations of compound words
TWI326452B (en) Method for detecting word line leakage in memory devices
Yao et al. WordTies: Measuring word associations in language models via constrained sampling
US20080150570A1 (en) Over clocking detector

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees