KR100396237B1 - 반복적 과도 근사 도달 상태 계산 방법 및 장치 - Google Patents

반복적 과도 근사 도달 상태 계산 방법 및 장치 Download PDF

Info

Publication number
KR100396237B1
KR100396237B1 KR10-2001-0065540A KR20010065540A KR100396237B1 KR 100396237 B1 KR100396237 B1 KR 100396237B1 KR 20010065540 A KR20010065540 A KR 20010065540A KR 100396237 B1 KR100396237 B1 KR 100396237B1
Authority
KR
South Korea
Prior art keywords
bdd
state transition
approximation
state
relationship
Prior art date
Application number
KR10-2001-0065540A
Other languages
English (en)
Other versions
KR20030033529A (ko
Inventor
홍유표
Original Assignee
홍유표
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍유표 filed Critical 홍유표
Priority to KR10-2001-0065540A priority Critical patent/KR100396237B1/ko
Publication of KR20030033529A publication Critical patent/KR20030033529A/ko
Application granted granted Critical
Publication of KR100396237B1 publication Critical patent/KR100396237B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 디지털 집적회로의 정상적 동작 중에는 절대 도달 불가능한 상태 또는 그러한 도달 불가능한 상태의 일부를 계산해내는 과도근사도달상태 계산 알고리즘(Over-approximate reachable state computation algorithm)의 근사 성능 개선을 위한 방법이다. 그 내용은 기존의 과도근사도달상태 계산을 더 이상의 성능 개선이 없을 때까지 여러 번 반복 적용하되, 단순히 같은 초기 조건으로부터 여러 번 계산을 반복하는 것이 아니라, 매번 구하여진 중간 계산 결과를 이후의 반복 계산마다 활용하여 최종 계산 결과의 정확도를 향상시키도록 하는 것이다.
본 발명은 과도근사도달상태 계산시 회로 표현용 자료구조로 BDD(Binary Decision Diagram)가 사용되는 경우를 대상으로 하고 있으며, 매번 구하여진 이전의 근사 계산 결과를 이용하여, 계산에 많이 사용되는 상태천이관계 BDD의 크기를 대폭 축소함으로써, 분석대상회로를 분할할 필요가 없게 하거나 또는 분할이 불가피 할 경우 최소의 분할만을 통하여 전체분석이 가능하게 하여 근사 성능을 대폭 향상시킨다.

Description

반복적 과도 근사 도달 상태 계산 방법 및 장치{THE METHOD AND APPARATUS FOR ITERATIVE OVER-APPROXIMATE REACHABLE STATE COMPUTATION}
본 발명은 대규모 집적회로 컴퓨터 원용설계(Very Large Scale Integrated Circuits Computer-Aided Design, VLSI CAD)에 관한 것으로서, 보다 구체적으로는 디지털 회로의 과도근사도달상태 알고리즘(Over-approximate reachable state computation algorithm)에 관한 것이다.
디지털 회로의 도달상태란 그 회로의 정상 동작 중 도달할 수 있는 상태를 말하며, 디지털 집적회로 설계시 논리 합성에 활용되어 동작 속도의 향상이나 소요게이트 수의 감소 등의 효과를 기대할 수 있으며, 하드웨어의 오류를 탐지하는 정형 검증에 적용될 경우는 대용량의 회로를 보다 빠르게 검증할 수 있다. 그런데, 도달상태 계산 알고리즘이 막대한 계산량과 저장장치를 필요로 하기 때문에, 그 대신 도달가능 상태에 일부의 도달 불가능한 상태가 포함되어 계산된 결과인 과도근사도달상태를 이용한다. 예컨대, 어떤 회로의 실제 도달상태가 a, b 이라면 a, b, c는 과도 근사된 도달 상태의 한 예이다. 과도근사도달상태는 비록 근사치를 구한 것이기는 하나 실제 도달가능상태를 빠짐없이 포함하기 때문에 논리합성 및 정형검증에 매우 유용하다.
과도근사도달상태 계산의 첫 단계는 분석 대상 회로의 상태 이동을 부울 대수(Boolean algebra)를 이용한 논리식으로 표현하는 것이며, 이 논리식의 구성 요소는 각 레지스터의 값 변화를 표현하기 위한 상태천이함수이고, 조작의 편이성 등 여러 가지 장점 때문에 BDD(Binary Decision Diagram)를 이용하여 이러한 상태천이함수를 표현한다. 이러한 상태천이함수 BDD를 AND연산을 이용하며 결합하면 전체회로의 상태 이동을 정확하게 표현할 수 있는 상태천이관계 BDD가 얻어진다. 이 상태천이관계 BDD를 이용하면 특정 외부 입력에 대해 임의의 현재 상태로부터의 다음상태를 용이하게 구할 수 있다.
그러나 생성될 상태천이관계 BDD의 크기가 너무 크기 때문에 상태천이관계 BDD의 생성 자체가 불가능하거나, 생성이 가능하여도 도달상태를 계산하는데 활용할 수 없다거나 막대한 계산시간이 소요되는 경우가 많다. 이러한 문제점을 해결하기 위하여, 상태천이함수 BDD를 몇 개의 군으로 분리하여 그들만을 AND연산으로 결합하여, 여러 개의 상태천이관계 BDD를 만든다. 이렇게 분리된 상태천이관계 BDD를 이용하여 도달상태를 구하게 되면, 전체 회로를 여러개의 소규모 회로로 분리하여 분석하는 것과 동일한 효과를 얻게 된다. 그러나, 이 때 각 소규모 회로간의 상호작용을 파악할 수 없기 때문에 과장된 계산 결과가 나온다. 예를 들면 4비트로 상태가 표시되는 어떤 회로의 실제 도달가능상태가 0000, 0110이었다고 가정하고, 이 회로를 A, B 두 개의 회로로 분리하여 분석하였을 경우, 소규모 회로 A는 00, 01상태가, B에서는 00, 10 상태가 도달 가능하였다면, 전체적으로는 0000, 0010, 0100, 0101의 모든 조합이 도달 가능한 것으로 판단할 수 밖에 없는 과도근사분석의 결과가 나오게 되는 것이다.
도 2는 종래 방식의 처리 흐름을 나타내고 있다. 종래의 방식은 디지털회로를 분석이 용이한 소규모 디지털 회로로 분리한 뒤, 이 분리된 디지털 회로를 개별분석하고 그 결과를 취합하여 최종 결과를 제공하고 끝마치는 흐름으로 수행된다. 이러한 방식은 주어진 상태천이 함수를 그대로 사용하여 그 결합시 크기가 매우 크므로 많은 분할이 필요하여, 일반적으로 그 근사 결과의 정확도가 크게 떨어진다는 단점이 있다.
따라서, 집적회로 설계나 정형 검증 등에 신뢰성 있게 적용되기 위해서는 보다 정확한 과도근사도달상태의 분석 결과를 얻을 수 있는 방법 또는 장치가 요구된다. 과도도달상태 분석의 근사의 질은 가급적 전체 회로를 그대로 분석하거나, 분할이 불가피한 경우는 가급적 분할의 수를 줄일수록 향상되는데, 이때 상태천이관계 BDD의 크기가 크다면 더 많은 수의 분할이 필요하므로, 가급적 상태천이관계 BDD를 구성하는 상태천이함수 BDD의 크기를 줄이는 것이 바람직하다.
본 발명은 전술한 종래 방식의 문제점을 해결하기 위하여, 전체 회로를 분리하고 분석하는 과정을 더 이상의 성능 개선이 없을 때까지 반복하되, 매 분석마다 이전 분석결과를 토대로 하여 돈케어 조건에 해당하는 상태 천이를 활용함으로써 상태천이함수BDD를 압축하여 근사 성능 향상에 유리한 방향으로 회로를 재분할하는 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명의 또 다른 목적은 돈케어를 이용한 BDD 압축시 리스트릭트 알고리즘(restrict algorithm)을 채용하여 BDD를 구성하는 변수의 수를 최소화시킴으로써, 분리된 소규모 회로간의 상관관계를 최소화시키는 방법 및 장치를 제공하는 것이다.
도 1은 본 발명에 따르는, 반복적 과도 근사 도달 상태 계산 알고리즘의 플로우차트.
도 2는 종래의 과도 근사 성능 분석 알고리즘 플로우차트.
본 발명에서는 전체 회로를 분할 분석하는 방식은 그대로 채용하되, 종래의 분석 방식이 1회 분석에 그치고, 경우에 따라 매우 낮은 정확도의 결과를 내고 분석이 종료되는 경우를 보완하여 근사 성능을 향상시킨다.
도 1에 나타낸 바와 같이 우선 제일 첫 번째 근사 분석 단계는 기존 방식에 따라 수행한다. 그러나, 종래 방식에서는 1회 처리 결과가 최종 결과가 되지만, 본 발명에서는 그러한 단계를 수차 반복하게 된다. 중요한 점은, 동일한 초기 상태로부터의 계산 반복은 동일한 결과만을 반복 생성하므로 반복 과정 동안 매번 초기 상태를 바꾸며 반복하는데, 이때 어떻게 효과적으로 초기 상태를 바꾸어 주는가가 성능에 중요한 영향을 미치게 된다는 것이다.
일단 제1차 근사 도달 상태 분석 결과가 얻어지면 이를 활용하여 이후의 반복 과정에서 유용하게 사용될 수 있다. 근사상태 계산에 있어서는 가급적 많은 상태천이함수 BDD를 한 군으로 묶는 게 바람직하지만, 결합으로 인한 크기 증가로 인하여 결합된 상태천이함수 BDD를 다시 분할하는 것이 불가피한 경우가 많으며, 이러한 경우 가급적 상태천이함수 BDD의 크기를 최소화하는 것이 곧 근사 수준의 향상과 직결된다. 따라서 상태천이함수 BDD의 크기가 지나치게 커지는 것을 방지하기 위하여 이전의 근사 분석의 결과를 이용하여 모든 상태천이함수 BDD를 압축하고, 압축된 상태천이함수 BDD를 시작으로 회로를 다시 분할하면 더욱 많은 상태천이함수 BDD를 하나의 군에 포함시킬 수 있고, 결과적으로 회로를 덜 잘게 분할하여도 된다.
전술한 바와 같이, 상태천이함수 BDD들을 구한 다음 이들을 몇 개의 군으로 분할하면, 이들 각각의 군, 즉 상태천이관계 BDD는 전체 회로의 일부인 소규모 회로 각각을 의미한다. 이러한 소규모 회로를 이용하여 과도 근사 도달 상태를 계산하면, 그 계산 결과로부터 과도 도달 가능 상태 및 절대 도달 불가능 상태를 파악할 수 있다. 어떠한 상태가 절대 도달 불가능하다면 상태천이함수나 상태천이관계에 있어서, 그러한 도달 불가능 상태로부터의 상태천이는 무시할 수 있으므로 상태천이에 있어 돈케어(don't care)에 해당한다. 예를 들면 a라는 상태는 b상태로 천이가 가능한데 a상태로는 도달 할 수가 없다는 것을 미리 안다면, a에서 b로의 이동 가능성은 편의상 불가능한 것으로 취급하여도 무방한 돈케어에 해당한다. 이와 같은 돈케어 천이를 BDD로 표현하면 돈케어 BDD가 되며, 이하에서는 간단히 돈케어로 통칭한다. 최초의 근사 도달 상태 계산이 끝나고 돈케어까지 얻어지면 가급적 많은 상태천이함수 BDD를 한 군으로 묶을 수 있도록 돈케어를 이용하여 상태천이함수 BDD를 압축한 다음 다시 상기 과정을 반복하되, 회로 분할 후, 즉 상태천이관계 BDD를 생성한 후에도 앞서 구한 돈케어를 이용하여 상태천이관계BDD 또한 최대한 압축한다. 이때 돈케어를 이용하여 BDD를 압축하는 많은 알고리즘 중에서 BDD의 크기 뿐만 아니라 BDD에 포함되는 변수의 숫자까지 감소시키는 기능이 우수한 리스트 릭트 알고리즘을 사용함으로서, 차후 과도 근사 도달상태 계산 시 불필요한 변수로 인한 영향을 최소화한다. 이러한 회로 분할을 이용하여 다시 과도 근사 상태 계산을 수행하고, 근사 질의 향상이 없을 때까지 이러한 계산을 반복한다. 근사의 질 향상은, 이전 단계의 근사 결과와 현 단계의 근사 결과를 비교하여 근사 상태의 집합의 크기즉, 근사 상태의 수가 감소하였으면 그 질이 향상된 것으로 판단한다.
이하 도 1을 참조하여 본 발명의 바람직한 실시예를 설명한다. 모든 상태변수마다 해당 상태천이함수를 구하고, 그들을 각각 BDD로 표현한다(단계 1). 그 다음, 상태천이함수 BDD를 복수 개의 그룹으로 군집화하기 위하여 모든 상태천이함수 BDD를 임의의 순서대로 배열하고, 선두 BDD로부터 차례대로 AND연산을 이용하여 결합하며, 결합 결과 만들어지는 BDD의 크기를 관찰한다. 만약 결과 BDD의 크기가 지정된 허용치를 넘으면 최근 결합에 포함되었던 BDD를 시작으로 새로운 그룹을 위한 BDD를 만들기 시작한다. 이러한 과정을 모든 상태천이함수 BDD가 처리될 때까지 반복하며, 이 단계를 마치면 각각 소규모 회로의 독자적 상태천이를 나타내는 여러개의 상태천이관계 BDD가 얻어진다 (단계 2). 단계 2가 완료되면, 이러한 상태천이 관계 BDD를 이용하여 각 상태영역마다의 도달가능상태를 계산한 뒤, 그 결과들을 AND 연산을 이용하여 결합하여 과도 근사된 도달가능상태를 계산한다(단계 3).
이러한 1차 과도 근사 분석이 완료된 뒤 다시 과도 분석을 반복하되, 그 전에 돈케어 처리할 수 있는 천이를 추출하는 작업을 수행한다. 즉, 1차 과도 분석이 완료되면 도달 불가능한 상태의 일부가 계산되고, 본래의 상태천이관계에서 이렇게 도달 불가능한 것으로 판명된 상태로부터의 천이를 돈케어로 처리한다(단계 4). 단계 4에서 돈케어로 처리된 천이는 상태천이함수를 표현하는 BDD에서 돈케어로 활용되어 상태천이함수 BDD 압축이 가능하여 진다(단계 5).
근사 도달 상태 계산이 끝나고 돈케어까지 얻어지면 다시 상기 과정을 반복하되, 분할된 회로를 나타내는 상태천이관계 BDD의 생성 후 앞서 구한 돈케어를 이용하여 근사 분석시 사용되는 상태천이관계 BDD를 최대한 압축하여(단계 6) 근사분석의 시간을 단축하고 분석 도중 생성되는 BDD의 크기도 감소시킨다.
이때 돈케어를 이용하여 BDD를 압축하는 많은 알고리즘 중에서, BDD의 크기뿐 아니라 BDD에 포함되는 변수의 숫자까지 감소시키는 기능이 우수한 리스트릭트알고리즘을 사용함으로써, 후속의 과도근사도달상태 계산 시 불필요한 변수로 인한 계산 시간의 감소를 품는다. 이러한 회로 분할을 이용하여 다시 과도근사상태계산을 수행하고, 근사 질의 향상이 없을 때까지 이러한 계산을 반복한다.
본 발명의 신규하고 창의적인 과도근사상태 계산 방법은 디지털 데이터 처리가 가능한 프로세서를 이용하여 과도근사상태를 신속하고 정확하게 계산할 수 있는 장치로 구현될 수 있으며, 컴퓨터 판독 가능한 매체에 저장된 컴퓨터 프로그램의 형태로도 구현이 가능하다.
본 발명에 따르면, 종래의 근사도달상태는 그 근사의 질이 현저히 떨어져 유용한 정보를 도출할 수 있는 가능성이 현저히 떨어지는 문제점을 해결하고, 근사도달상태의 근사 질 향상을 통하여 통하여 대규모 디지털 집적회로 설계시 논리합성단계에서 활용되어 설계 결과물의 동작속도 향상이나 소요 게이트 수의 현저한 감소를 이룰 수 있다.
또한, 본 발명은 과도근사된 도달 상태 계산 결과를 하드웨어의 오류를 찾아내는 정형검증에 적용할 수 있으며, 이 경우도 종래의 근사도달상태를 사용하는 경우는 실제 도달 가능상태보다 너무나 많은 상태를 도달 가능한 것으로 판명하여 그에 기반 한 검증 결과는 지나치게 보수적일 수 있다는 기존의 문제점을 극복할 수 있음으로써, 본 발명 결과를 활용할 경우 보다 정밀하게 회로의 오류를 찾아낼 수 있다.

Claims (4)

  1. 임의의 디지털 회로의 상태천이함수를 구하여 상기 회로에 대한 상태천이함수 BDD(Binary Decision Diagram) 및 상태천이관계 BDD를 생성하고, 이로부터 과도 근사된 도달가능상태를 계산하는 방법에 있어서,
    a) 현재의 상태천이관계 BDD로부터 도달 불가능한 상태를 추출하여 돈케어 BDD를 생성하는 단계와,
    b) 상기 돈케어 BDD를 이용하여 현재의 상태천이함수 BDD를 압축하는 단계와,
    c) 상기 압축된 상태천이함수 BDD를 이용하여 새로운 상태천이관계 BDD를 생성하고, 상기 돈케어 BDD를 이용하여 상기 새로운 상태천이관계 BDD를 다시 압축하는 단계와,
    d) 상기 새로운 상태천이관계 BDD의 압축에 따른 과도 근사의 질의 향상이 있는지의 여부를 판단하여, 근사의 질의 향상이 있으면 위 a) 내지 c) 단계를 반복하고, 근사의 질의 향상이 없으면 상기 근사를 최종 결과로 하는 단계
    를 포함하는 과도근사상태 계산 방법.
  2. 제1항에 있어서,
    상기 BDD를 압축하는 단계는 리스트릭트 알고리즘(restrict algorithm)을 이용하는 것인 방법.
  3. 임의의 디지털 회로의 상태천이함수를 구하여 상기 회로에 대한 상태천이함수 BDD 및 상태천이관계 BDD를 생성하고, 이로부터 과도 근사된 도달가능상태를 계산하는 장치에 있어서,
    a) 현재의 상태천이관계 BDD로부터 도달 불가능한 상태를 추출하여 돈케어 BDD를 생성하는 수단과,
    b) 상기 돈케어 BDD를 이용하여 현재의 상태천이함수 BDD를 압축하는 수단과,
    c) 상기 압축된 상태천이함수 BDD를 이용하여 새로운 상태천이관계 BDD를 생성하고, 상기 돈케어 BDD를 이용하여 상기 새로운 상태천이관계 BDD를 다시 압축하는 수단과,
    d) 상기 새로운 상태천이관계 BDD의 압축에 따른 과도 근사의 질의 향상이 있는지의 여부를 판단하여, 근사의 질의 향상이 있으면 위 a) 내지 c) 수단을 반복하여 실행시키고, 근사의 질의 향상이 없으면 상기 근사를 최종 결과로 하는 수단을 포함하는 과도근사상태 계산 장치.
  4. 임의의 디지털 회로의 상태천이함수를 구하여 상기 회로에 대한 상태천이함수 BDD 및 상태천이관계 BDD를 생성하고, 이로부터 과도 근사된 도달가능상태를 계산하는 프로그램을 수록한 컴퓨터 판독 가능한 기록 매체에 있어서, 상기 프로그램은,
    a) 현재의 상태천이관계 BDD로부터 도달 불가능한 상태를 추출하여 돈케어 BDD를 생성하는 코드와,
    b) 상기 돈케어 BDD를 이용하여 현재의 상태천이함수 BDD를 압축하는 코드와,
    c) 상기 압축된 상태천이함수 BDD를 이용하여 새로운 상태천이관계 BDD를 생성하고, 상기 돈케어 BDD를 이용하여 상기 새로운 상태천이관계 BDD를 다시 압축하는 코드와,
    d) 상기 새로운 상태천이관계 BDD의 압축에 따른 과도 근사의 질의 향상이 있는지의 여부를 판단하여, 근사의 질의 향상이 있으면 위 a) 내지 c) 코드를 반복하여 실행시키고, 근사의 질의 향상이 없으면 상기 근사를 최종 결과로 하는 코드를 포함하는 것
    인 과도근사상태 계산 프로그램을 수록한 컴퓨터 판독 가능 기록 매체.
KR10-2001-0065540A 2001-10-23 2001-10-23 반복적 과도 근사 도달 상태 계산 방법 및 장치 KR100396237B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0065540A KR100396237B1 (ko) 2001-10-23 2001-10-23 반복적 과도 근사 도달 상태 계산 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0065540A KR100396237B1 (ko) 2001-10-23 2001-10-23 반복적 과도 근사 도달 상태 계산 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20030033529A KR20030033529A (ko) 2003-05-01
KR100396237B1 true KR100396237B1 (ko) 2003-09-02

Family

ID=29566069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0065540A KR100396237B1 (ko) 2001-10-23 2001-10-23 반복적 과도 근사 도달 상태 계산 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100396237B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012390B1 (ko) * 2009-06-03 2011-02-09 엘지전자 주식회사 세탁장치의 제어방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680332A (en) * 1995-10-30 1997-10-21 Motorola, Inc. Measurement of digital circuit simulation test coverage utilizing BDDs and state bins
KR19980080818A (ko) * 1997-03-28 1998-11-25 가네코히사시 최대부하용량에 기초한 집적회로장치의 설계 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680332A (en) * 1995-10-30 1997-10-21 Motorola, Inc. Measurement of digital circuit simulation test coverage utilizing BDDs and state bins
KR19980080818A (ko) * 1997-03-28 1998-11-25 가네코히사시 최대부하용량에 기초한 집적회로장치의 설계 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
출처 - 한국전산공학회 2000년도 가을 학술발표회 논문집 *
출처 - 한국전산공학회 논문집 제 14권 제 3호 *

Also Published As

Publication number Publication date
KR20030033529A (ko) 2003-05-01

Similar Documents

Publication Publication Date Title
US10089426B2 (en) Logic circuit generation device and method
US20060155521A1 (en) Method and apparatus for supporting verification, and computer product
CN105138769B (zh) 一种用于可编程电路的时序模型生成方法及装置
US11755797B2 (en) System and method for predicting performance, power and area behavior of soft IP components in integrated circuit design
CN113705135A (zh) 基于fpga进位链的电路结构优化方法及系统
US20090049417A1 (en) Method of designing a circuit for optimizing output bit length and integrated circuit therefor
US6964027B2 (en) System and method for optimizing exceptions
Maarouff et al. A deep-learning framework for predicting congestion during FPGA placement
JP7131356B2 (ja) 最適化装置、最適化プログラムおよび最適化方法
KR100966010B1 (ko) 하나 이상의 중복 테스트 제거 및 하나 이상의 비효율적테스트 재배열 방법
US11651126B2 (en) Recovery of a hierarchical functional representation of an integrated circuit
US6532577B1 (en) Timing driven interconnect analysis
KR100396237B1 (ko) 반복적 과도 근사 도달 상태 계산 방법 및 장치
CN116595918A (zh) 快速逻辑等价性验证方法、装置、设备及存储介质
CN114638845B (zh) 一种基于双阈值的量子图像分割方法、装置及存储介质
US20090281781A1 (en) Method and apparatus for generating adaptive noise and timing models for vlsi signal integrity analysis
CN112651198A (zh) 非因果电路划分的方法及门级电路并行仿真的方法
US6868535B1 (en) Method and apparatus for optimizing the timing of integrated circuits
US8042084B1 (en) Generating factorization permutations of natural numbers and performing circuit design exploration
CN110490226A (zh) 一种识别方法及设备
US20040111249A1 (en) Simulation method and emulation method
Miroshnyk et al. Testable design of control digital automatic machines
CN113255257B (zh) 基于工艺库的s盒电路的优化方法及系统
CN112115609B (zh) 功耗仿真评估方法及装置
JP2008117398A (ja) 選言的遷移関係分解に基づく検証

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110602

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee