TW385525B - Manufacturing method for self-alignment contact window - Google Patents
Manufacturing method for self-alignment contact window Download PDFInfo
- Publication number
- TW385525B TW385525B TW087100404A TW87100404A TW385525B TW 385525 B TW385525 B TW 385525B TW 087100404 A TW087100404 A TW 087100404A TW 87100404 A TW87100404 A TW 87100404A TW 385525 B TW385525 B TW 385525B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- dielectric layer
- item
- patent application
- scope
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 100
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910052710 silicon Inorganic materials 0.000 claims abstract 2
- 239000010703 silicon Substances 0.000 claims abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 49
- 238000005468 ion implantation Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 34
- 235000012239 silicon dioxide Nutrition 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 230000002079 cooperative effect Effects 0.000 claims description 10
- 239000004576 sand Substances 0.000 claims description 9
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 9
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 9
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 8
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 7
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims 2
- 229910052750 molybdenum Inorganic materials 0.000 claims 2
- 239000011733 molybdenum Substances 0.000 claims 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 238000009434 installation Methods 0.000 claims 1
- RCYJPSGNXVLIBO-UHFFFAOYSA-N sulfanylidenetitanium Chemical compound [S].[Ti] RCYJPSGNXVLIBO-UHFFFAOYSA-N 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 229910052785 arsenic Inorganic materials 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- -1 phosphorus ions Chemical class 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910001922 gold oxide Inorganic materials 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
1584twf.doc/00' 1584twf.doc/00' 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（/ ) 本發明是有關於一種金氧半導體（MOS)元件的製造方 法’且特別是有關於一種自動對準接觸窗（Self-Align Contact，SAC)的製造方法。 習知一種自動對準接觸窗的製造方法，係在多晶矽閘極 結構上形成一層二氧化矽，以形成厚頂蓋層（Thick Cap Layer)。此頂蓋層可使形成自動對準接觸窗的蝕刻製程 中，避免閘極結構的損壞。 第1A圖至第1F圖，繪示一種傳統自動對準接觸窗的 金氧半導體的製造流程剖面圖。請參照第1A圖，首先，提 供一基底100,例如，具有輕摻雜的P型井區或P型半導體， 並於基底100上形成閘極結構102。此閘極結構102可以是 在基底100上形成閘極氧化層104，並於閘極氧化層104 上形成摻雜多晶矽層106,續於摻雜多晶矽層106上形成矽 化金屬層107，再於矽化金屬層107上形成一層厚頂蓋層 108，例如，二氧化矽，以構成之。其中，閘極氧化層1〇4 可以在溫度約爲800°C〜1000°C的氧氣環境下，於基底100 上生成厚度約爲30A〜200A的氧化層以形成之；摻雜多晶矽 層106可以經由低壓化學氣相沉積（LPCVD)法，於元件 的表面上沉積一厚度約爲1000A〜3000A，甚至1500A〜2500A 的摻雜多晶矽層，以製備之。一般多晶矽層的摻雜係以砷 或磷進行，其可於多晶矽沈積時便同時摻雜，亦可在多晶 矽沉積結束後，再以離子植入的方式進行摻雜。而矽化金 屬層107，可以是厚度約爲1000A〜3000A的矽化鎢、矽化 鈦或矽化鉬；二氧化矽厚頂蓋層108，則可以化學氣相沈積 3 (請先閲讀背面之注意事項再填寫本頁) .裝.
、1T 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1584twf.doc/006 A7 1584twf.doc/006 A7 經濟部中央樣準局員工消費合作社印製 B7 五、發明説明（2·) 法以形成之。其後，以厚頂蓋層108爲罩幕，進行離子植 入製程109，以形成輕摻雜的源極/汲極區域110。例如，N 型的砷離子或磷離子。 接著，請參照第1B圖’於基底1〇〇上，形成第一介電 層112，例如，以化學氣相沈積法沈積一詹二氧化矽層。然 後，請參照第1 c圖，進行非等向性蝕刻，回蝕第一介電層 112，.暴露出部份的源極/汲極區域11 〇，以形成間隙壁112a 於閘極結構102之周圍。例如，以反應性離子蝕刻（Reactive Ion Etching )法蝕刻二氧化矽層。間隙壁的形成一方面可作 爲鬧極之保護裝置’另一方面則可輔助重摻雜之源極/汲極 區的形成。然後，以間隙壁112a爲罩幕，進行高劑量的離 子植入製程Π3，例如，以N型的砷離子，形成重摻雜源 極/汲極區114。 之後，請參照第1D圖，於基底1〇〇上，形成第二介電 層116。例如，以矽烷與氧氣的混合氣體爲反應氣體，進行 化學氣相沈積，以形成二氧化矽層。再於第二介電層Π6 上，覆蓋一層光阻層，經由曝光與顯影，形成自動對準接 觸窗光阻罩幕117。 .接著，請參照第圖，進行一蝕刻製程，以蝕刻第二 介電層116，使其穿透第二介電層ϊ 16暴露出源極/汲極區 114，以形成自動對準接觸窗開口 Π8。例如，以非等向性 電漿蝕刻第二介電層Π6。之後，再剝除光阻罩幕U7。然 而，在蝕刻第二介電層116形成自動對準接觸窗開口時， 常有去除不完全的現象，使部份的第二介電層116殘留在 4 i紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 ~" (請先鬩讀背面之注意事項再填寫本頁) •裝· 訂 -参 1584twf.doc/006 A7 B7 五、發明説明（j ) 間隙壁112a上，而再形成另一個間隙壁116a，而縮小自動 對準接觸窗開口 118的面積。 然後，請參照第1F圖，再將摻雜多晶矽119沈積於整 個元件表面，並以傳統的微影、蝕刻技術定義其圖形，以 形成自動對準接觸窗122。 上述之習知方法，必須以第一介電層形成一間隙壁後， 再另外沈積第二介電層，以作爲形成自動對準接觸窗開口 的遮罩，且在形成自動對準接觸窗開口之後，又必須將此 遮罩予以去除，不但增加製程的手續，造成材料的浪費， 亦有可能因爲此第二介電層在形成自動對準接觸窗開口 時，去除不完全，而在間隙壁上再形成另一個間隙壁，使 自動對準接觸窗的開口的面積縮小，而造成接觸阻値的增 加。此外，由於整個金氧半導體元件係於自動對準接觸窗 形成之前即已形成，使元件在後續的熱製程裏造成其摻雜 區邊緣的擴散，而對元件特性產生不良的影響。 因此本發明的目的就是在提供一種自動對準接觸窗的 製造方法，使介電層可在形成自動對準接觸窗開口的同時 形成閘極間隙壁。並且，在自動對準接觸窗形成之後，再 完成金氧半導體元件的製作。一方面可避免介電層去除不 完全，而使自動對準接觸窗的開口的面積縮小，造成接觸 阻値增加的現象，並且可減少材料的浪費、簡化製程的手 續。另一方面，則可減少熱製程造成元件摻雜區邊緣的擴 散問題。 根據本發明之目的及其他目的，提出一種自動對準接觸 5 M'—d —----一，:、裝------訂------^ (請先閲讀背面之注意事項再填寫本買) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印製 1584twf.doc/006 A7 B7 五、發明説明（弘） 窗的製造方法，此方法之簡述如下：提供一基底，於基底 上形成閘極結構與閘極氧化層。此閘極結構可以在基底上 形成閘極氧化層，並閘極氧化層上形成第一多晶矽層，續 於第一摻雜多晶矽層上形成第一矽化金屬層，再於第一矽 化金屬層上再形成第一介電層，然後，經由微影、蝕刻， 以定義形成之。其後，進行第一離子植入，以形成輕摻雜 的源極/汲極區，再於基底上形成第二介電層。然後，以光 阻罩幕覆蓋於第二介電層上，蝕刻第二介電層，以在第一 源極/汲極區的上方形成自動對準接觸窗開口，並同時使所 留下的第二介電層於閘極結構的側壁形成第一間隙壁。接 著，剝除光阻罩幕，並進行第二離子植入，以形成與自動 對準窗開口接觸的第一重摻雜源極/汲極區。再於自動對準 接觸窗開口上形成一第二摻雜多晶矽層，並於第二摻雜多 晶矽層上形成第二矽化金屬層，以形成自動對準接觸窗。 其後，蝕刻留下的第二介電層，暴露出輕摻雜源極/汲極區， 形成第二間隙壁於閘極結構的另一側壁，再進行第三離子 植入，以形成第二重摻雜的源極/汲極區。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂， 下文特舉一較佳實施例，並配合所附圖式，作詳細說明如 下： 圖式之簡單說明： 第1A圖至第1F圖繪示習知之自動對準接觸窗的金氧 半導體的製造流程剖面圖；以及 第2A圖至第2F圖繪示依照本發明之較佳實施例，一 6 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先間讀背面之注意事項再填寫本頁) .裝· 、-=" 經濟部中央標準局員工消費合作社印製 1584twf.doc/006 A7 ____ B7 五、發明説明（今） 種自動對準接觸窗的金氧半導體的製造流程剖面圖。 圖式標記說明： 100.200 基底 102.202 閘極結構 104.204 閘極氧化層 106.119.206.219 摻雜多晶矽層 107.207.220 金屬矽化物層 108 二氧化矽層 112.116.208.212.212.212c 介電層 109.1 13.209.213.223 離子植入 110.210 輕摻雜源極/汲極區 112a.116a.212a.212b 間隙壁 114.214.214a 重摻雜源極/汲極區 117.217.221 光阻罩幕 118.218 自動對準接觸窗開口 122.222 自動對準接觸窗 實施例 第2A圖至第2F圖繪示依照本發明之較佳實施例，一 種自動對準接觸窗的金氧半導體的製造流程剖面圖。 請參照第2A圖，首先，提供一基底200，例如，具有 輕摻雜的P型井區或P型半導體，並於基底200上形成閘 極結構202。此閘極結構202可以是在基底200上形成閘極 氧化層204，並於閘極氧化層204上形成摻雜多晶矽層 2〇6，續於摻雜多晶砂層206上形成砂化金屬層207，再於 7 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (讀先閱讀背面之注意事項再填寫本頁) -裝- 經濟部中央標準局員工消費合作衽印聚 1584twf . doc/ 006 A7 ______B7^_____ 五、發明説明（6) 矽化金屬層2〇7上形成第一介電層作爲一厚頂蓋層208,例 如，二氧化矽層或氮化矽層，以構成之。其中，閘極氧化 層204可以在溫度約爲800°C〜1000°C的氧氣環境下，於基 底200上生成厚度約爲30A〜200A的氧化層，以形成之；摻 雜多晶矽層206可以經由低壓化學氣相沉積法，於元件的 表面上沉積一厚度約爲.1000A〜3000A，甚至15〇〇Α〜25〇〇A 的摻雜多晶矽層，以形成之。一般摻雜多晶矽層的摻雜係 以砷或磷進行離子植入後，再經由回火步驟使摻雜活化’ 而使多晶矽層具有導電性。摻雜的步驟可於多晶矽沈積時 便同時摻雜，亦可在多晶矽沉積結束後，再以離子植入的 方式進行摻雜。而矽化金屬層207，可以是厚度約爲 1000A〜3000A的矽化鎢、矽化鈦或矽化鉬；厚頂蓋層208， 則可以化學氣相沈積法沈積厚度約爲1500A〜2000A的二氧 化矽層以形成之。其後，以厚頂蓋層208爲罩幕，進行的 第一離子植入製程209,以形成輕摻雜源極/汲極區域210。 例如，能量約爲40KeV〜80KeV，劑量約爲5 X 1012ion/ cm2~5 Xl013ion/cm2的砷離子或碟離子。 接著，請參照第2B圖，於整個元件結構上，形成一厚 度約爲2500A的第二介電層212，例如，以化學氣相沈積 法，於溫度爲40CTC〜800°C之間，沈積一層二氧化矽層。並 以光阻層覆蓋於第二介電層212上，經曝光與顯影後，形 成用以定義自動對準接觸窗開口圖形的光阻罩幕2Π。 然後，請參照第2C圖，進行微影與非等向性鈾刻製程’ 蝕刻部份的第二介電層212，例如，以反應性離子蝕刻製程 8 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) ;裝· ,ιτ 經濟部中央標準局員工消費合作社印繁 1584twf.doc/006 A7 ___^_B7_^_ 五、發明説明（7) 蝕刻二氧化矽層212，於第2C圖右半部圖形的輕摻雜源極 /汲極區域210上方形成自動對準接觸窗開口 218，同時在 閘極結構202側壁形成第一間隙壁212a。其後，再剝除光 阻罩幕217，並以第一間隙壁212a與所留下的第二介電層 212爲罩幕，進行第二離子植入製程213，植入高劑量之摻 雜，例如，以能量約爲50KeV〜80KeV，劑量約爲1 X l〇15i〇n/ em2〜8X 1015ion/ cm2的砷離子或磷離子進行摻雜，以形成重 摻雜之源極/汲極區214。 之後，請參照第2D圖，於元件表面沈積第二摻雜的多 晶矽層219,續於摻雜的多晶矽層219上沈積第二矽化金屬 層220，例如，矽化鎢、矽化鉬或矽化鈦。摻雜多晶矽層 219可以經由低壓化學氟相沉積法以形成之。一般摻雜多晶 矽層的摻雜係以砷或磷進行離子植入後，再經由回火步驟 使摻雜活化，而使多晶矽層具有導電性。摻雜的步驟可於 多晶矽沈積時便同時摻雜，亦可在多晶矽沉積結束後，再 以離子植入的方式進行摻雜。然後，再以光阻罩幕221覆 蓋於第二矽化金屬層22〇上，以定義自動對準接觸窗的圖 形。 其後，請參照第2E圖’蝕刻第二矽化金屬層220與第 二摻雜的多晶矽層219，以形成自動對準接觸窗222。在上 述第2C圖中所示之第二離子植入製程213，或可不進行， 而選擇在第二摻雜多晶矽219與第二矽化金屬層220定義 形成自動對準接觸窗222之後’再透過高溫擴散的方法， 使摻雜趨入（Drive-in)於基底200之內，以形成重摻雜源 9 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） (#先«讀背面之注意事頰再填寫本頁)
經濟部中央標準局員工消費合作社印製 1584twf.doc/〇〇6 gy —--— ' ' —- 五、發明説明（X ) 極/汲極區214。 然後，請參照第2F圖’對所留T的第二介電層212進 行非等向性蝕刻製移，例如，屄應性離子蝕刻，暴露出第 2F圖左半部圖形的_摻雜源極/汲極區2丨〇’於閘極結構202 的另—側壁形成第彡間隙壁2〗2b，並且在閘極結構202的 第一介電層208上，留下第二介電層212C以保護兩結構。 其後，以間隙壁2l2b爲罩幕，進行高摻雜劑量之離子植入 製程223，以形成蔞摻雜之源極/汲極區214a。例如，以能 量約爲50KeV〜8〇PV，劑量約爲1 X 1〇i5l〇n/ Cm2〜8 X l〇151〇n/ cm2的砷離孑或磷離子進行摻雜。 因此’本發明具有下列特徵； 1. 形成一自動對淮接觸窗’可以使接觸窗的開口增大’ 以增加接觸面積，降低接觸阻値。 2. 金氧半導體之閘極結構的間隙壁形成時機不同’其中 閘極結構的一間隙蘗係於餽刻第二介電層，以形成自動對 準接觸窗開口的同時形成。而閘極結構的另-〜間隙壁則是 在自動對準接觸窗形成之後’再蝕刻所留〗、的第二介電層 以形成之。因此，对以節省製程步驟。 ’ 3. 在形成自動對準接觸窗開口的蝕刻製程中’第二介電 層可以作爲其他元件區的遮罩，而不似傳統的方法，需再 額外形成一層介電餍，以作爲其他元件區的遮罩，不但可 增加材料的邊際效益，亦可以節省製程的成本。 4. 與自動對準接觸窗耦接的源極/汲極區的重摻雜區與 非耦接之源極/汲極區的重摻雜區的形成時機並不相同。其 10 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） T-------〇裝------訂------ I ; t : 一 //」 (請先閱讀背面之注意事項存填寫本頁) 1584twf.doc/006 A7 B7 五、發明説明（9 ) 中，與自動對準接觸窗耦接的源極/汲極區，其重摻雜區的 形成係在自動對準接觸窗開口形成之後，進行離子植入以 形成之。或是選擇在摻雜多晶矽層與矽化金屬層所形成的 自動對準接觸窗形成之後，透過高溫擴散的方法，使自動 對準接觸窗其摻雜多晶矽的摻雜趨入於基底之內形成重摻 雜區，以簡化製程。而與自動對準接觸窗非耦接的源極/汲 極，其重摻雜區的形成則是在自動對準接觸窗形成之後， 再透過高劑量的離子植入，以形成之。 5.由於與自動對準接觸窗非耦接的重摻雜源極/汲極區 係在自動對準接觸窗形成之後再形成，因此，可以避免摻 雜區域的破壞。 雖然本發明已以一較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍內，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注意事項再填寫本頁) -裝·
1T 經濟部中央標準局員工消費合作社印製 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
Claims (1)
- 經濟部中央標準局員工消費合作社印製 1584twf.doc/006 B8 C8 D8 六、申請專利範圍 1. 一種自動對準接觸窗的製造方法，其中所提供的一基 底上已形成至少一閘極結構，包括： 進行一第一離子植入，以在該基底中形成至少一第一輕 摻雜源極/汲極區與至少一第二輕摻雜源極/汲極區； 於該基底上形成一第一介電層； 以罩幕定義，去除部份該第一介電層，以使該第一輕摻 雜源極/汲極區的上方形成一自動對準接觸窗開口，並同時 使所留下該第一介電層的部份，於該閘極結構的側壁形成 一第一間隙壁； 以該第一間隙壁爲罩幕，進行一第二離子植入，於該第 一輕摻雜源極/汲極區中形成一第一重摻雜源極/汲極區； 於該基底上形成一第一摻雜多晶矽層，並於該第一摻雜 多晶矽層上形成一矽化金屬層；以及 定義該第一摻雜多晶矽層與該矽化金屬層，以形成一自 動對準接觸窗。 2. 如申請專利範圍第1項所述之方法，其中該第一介電 層包括一二氧化矽層。 3. 如申請專利範圍第1項所述之方法，其中該第一介電 層包括一氮化砂層。 ' 4.如申請專利範圍第1項所述之方法，其中該第一介電 層係一二氧化矽層，且形成的方法爲化學氣相沈積法。 5. 如申請專利範圍第1項所述之方法，其中，去除該第 一介電層的方法包括一非等向性蝕刻。 6. 如申請專利範圍第1項所述之方法，其中，去除該第 12 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閎讀背面之注意事項再填寫本頁) .裝· •LP A8 B8 C8 D8 1584twf.doc/006 六、申請專利範圍 一介電層的方法包括/反應性離子蝕刻。 7. 如申請專利範_第1項所述之方法’其中該第二離子 植入的劑量高於該第/離子植入的劑量。 8. 如申請專利範圜第1項所述之方法，其中該矽化金屬 層之材質係由一族群所組成’該族群包括矽化鎢、矽化鈦 •與砂化鉬。 9. 如申請專利範圈第1項所述之方法，其中更包括下列 步驟： 去除部份所留下的該第一介電層’暴露出該第二輕雜源 極/汲極區，以使該_極結構的側壁形成一第二間隙壁；以 及 以該第二間隙壁爲罩幕，進行一第三離子植入，於部份 該第二輕摻雜源極/汲極區中，形成一第二重摻雜源極/汲極 區。 10. —種自動對準接觸窗的製造方法’其中所提供的一 基底上已形成至少一閛極結構’包括： 進行一第一離子植入，以形成至少一第一輕摻雜源極/ 汲極區與至少一第二輕摻雜源極/汲極區； 於該基底上形成一第一介電層； 以罩幕定義，去除部份該第一介電層，使該第一輕摻雜 源極/汲極區的上方形成一自動對準接觸窗開口’並同時使 所留下該第一介電層的部份’於該閘極結構的側壁形成一 第一間隙壁； 於該基底上形成一第一摻雜多晶矽層’並於該第一摻雜 13 ..---- - " " ' » I .................. ...... 1 '" 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閎讀背面之注意事項再填寫本頁} 經濟部中央標準局貝工消費合作社印製 ---l·,__Ί—-----ci------il-------£-----^----- 經濟部中央標準局員工消費合作社印製 1584twf. do c/ Ο Ο 6 B8 C8 .______D8 六、申請專利範圍 多晶矽層上形成一矽化金屬層；以及 定義該第一摻雜多晶砂層與該矽化金屬層，以形成一自 動對準接觸窗。 進^"^製程，以使該第一摻雜多晶矽層之摻雜趨入基 底’於一輕摻雜源極/汲極區上形成一第一重摻雜 源極/汲 11·如申翻興圍第1〇項所述之方法，其中該第一介 電層包括一二矽層。 12. 如申請專利範圍第10項所述之方法，其中該第一介 電層包括一氮化矽層。 13. 如申請專利範圍第1〇項所述之方法，其中該第一介 電層係一二氧化矽層’且形成的方法爲化學氣相沈積法。 14. 如申請專利範圍第1〇項所述之方法，其中，去除該 第一介電層的方法包括一非等向性蝕刻。 15. 如申請專利範圍第10項所述之方法，其中，去除該 第一介電層的方法包括一反應性離子蝕刻。 16_如申請專利範圍第1〇項所述之方法，其中該第二離 子植入的劑量高於該第一離子植入的劑量。 Π·如申請專利範圍第10項所^之方法，其中該矽化金 屬層之材質係由一族群所組成，該族群包括矽化鎢、矽化 鈦與矽化鉬。 18.如申請專利範圍第10項所述之方法，其中更包括下 列步驟： 去除所留下的該第一介電層，暴露出該第二輕雜源極/ 14 本紙張尺度逋用中國國家標準（CNS ) A4^ ( 210X297公釐） " (請先閣讀背面之注意事項再填寫本頁) 裝------訂---- 經濟部中央標隼局員工消費合作社印製 A8 1584twf.doc/006 BS D8 六、申請專利範圍 汲極區，以使該閘極結構的側壁形成一第二間隙壁；以及 以該第二間隙壁爲罩幕，進行一第三離子植入，於部份 該第二輕摻雜源極/汲極區中，形成一第二重摻雜源極/汲極 區。 19.一種自動對準接觸窗的製造方法，包括： 提供一基底，並於該基底上形成一閛極氧化層； 於該閘極氧化層上形成一第一摻雜多晶矽層； 於該第一摻雜多晶矽層上形成一第一矽化金屬層； 於該第一矽化金屬層上形成一第一介電層； 定義該第一介電層、該第一矽化金屬層、該第一摻雜多 晶矽層與該閘極氧化層，以形成一閘極結構； 進行一第一離子植入，以形成至少一第一輕摻雜源極/ 汲極區與至少一第二輕摻雜源極/汲極區； 於該基底上形成一第二介電層； 以罩幕定義，去除該第二介電層，以使第一輕摻雜源極 /汲極區的上方形成一自動對準接觸窗開口，並同時使所留 下該第二介電層的部份，於該閘極結構的側壁形成一第一 間隙壁； -:以該第一間隙壁爲罩幕，進行一第二離子植入，於部份 該第一輕摻雜源極/汲極區中形成一第一重摻雜源極/汲極 區， 於該基底上形成一第二摻雜多晶矽層，.並於該第二摻雜 多晶矽層上形成一第二矽化金屬層；以及 定義該第二摻雜多晶矽層與該第二矽化金屬層，以形成 15 本紙張尺度適用中國國家標準丁CNS ) A4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) I裝. 、τ A8 B8 C8 D8 1584twf.doc/oo 六、申請專利範圍 一自動對準接觸窗。 2〇·如申請專利範圍第19項所述之方法，其中該 八 電層包括一二氧化矽層。 〜介 21. 如申請專利範圍第19項所述之方法，其中該第一八 電層包括一氮化矽層。 ；， 22. 如申請專利範圍第19項所述之方法，其中該第一介 電層係一二氧化矽層，且形成的方法爲化學氣相沈積法^ 23. 如申請專利範圍第19項所述之方法，其中該第二介 電層包括一二氧化矽層。 —力 24. 如申請專利範圍第19項所述之方法，其中該第二介 電層包括一氮化矽層。 ；1 , 25·如申請專利範圍第19項所述之方法，其中該第二介 電層係一二氧化矽層，且形成的方法爲化學氣相沈積法。 26_如申請專利範圍第19項所述之方法，其中該第二介 電層之材質與該第一介電層之材質不相同。 27•如申請專利範圍第19項所述之方法，其中，去除該 第二介電層的方法包括一非等向性蝕刻。 28.如申請專利範圍第19項所述之方法，其中，去除該 第二介電層的方法包括一反應性離子蝕刻。 29_如申請專利範圍第19項所述之方法，其中該第二離 子植入的劑量高於該第二離子植入的劑量。 30.如申請專利範圍第19項所述之方法，其中該第·一_砍 化金屬之材質係由一族群所組成，該族群包括矽化鎢、石夕 化鈦與砂化鉬。 16 (請先閎讀背面之注$項再填寫本頁) -裝· 訂_ ί 經濟部中央標準局員工消費合作社印裝 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） 1584twf.doc/006 A8 驾 D8 六、申請專利範圍 31. 如申請專利範圍第19項所述之方法，其中該第二矽 化金屬之材質係由一族群所組成，該族群包括矽化鎢、矽 化鈦與矽化鉬。 32. —種自動對準接觸窗的製造方法，包括： 提供一基底，並於該基底上形成一閘極氧化層； 於該閘極氧化層上形成一第一摻雜多晶矽層； 於該第一摻雜多晶砂層上形成一第一矽化金屬層； 於該第一砍化金屬層上形成一第一介電層； 定義該第一介電層、該第一矽化金屬層、該第一摻雜多 晶矽層與該閘極氧化層，以形成一閘極結構； 進行一第一離子植入，以形成至少一第一輕摻雜源極/ 汲極區與至少一第二輕摻雜源極/汲極區； 於該基底上形成一第二介電層； 以罩幕定義，去除該第二介電層，以使該第一輕摻雜源 極/汲極區的上方形成一自動對準接觸窗開口，並同時使所 留下該第二介電層的部份，於該閘極結構的側壁形成一第 一間隙壁； 於基底上形成一第二摻雜多晶矽層，並於該第二摻雜多 晶矽層上形成一第二矽化金屬層； 定義該第二摻雜多晶矽層與該第二矽化金屬層，以形成 一自動對準接觸窗； 進行一熱製程，以使該第二摻雜多晶矽層之摻雜趨入基 底，於部份該第一輕摻雜源極/汲極區中形成一第一重摻雜 源極/汲極區； 17 本紙張尺度逋用中國國家標準（CNS > A4規格（210X297公釐） (請先閎讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 15 8 4 twf. doc/Ο Ο 6 A8 B8 C8 D8 六、申請專利範圍 ~—一· · 33·如申請專利範圍第μ項所述之方法，其中該第—介 電層包括一二氧化矽層。 34.如帽專利範_ 32項所述之方法，其中該第—介 電層包括一氮化矽層。 银35_如申請專利範圍第Μ項所述之方法，其中該第—介 租層係一一氧化砂層’旦形成的方法爲化學氣相沈積法。 36.如申請專利範圍第32項所述之方法，其中該第二介 電層包括一二氧化矽層。 37·如申請專利範圍第Μ項所述之方法，其中該第二介 電層包括一氮化砂層。 〜38.如申請專利範圍第π項所述之方法，其中該第二介 電層係一二氧化砂層’且形成的方法爲化學氣相沈積法。 39. 如申請專利範圍第π項所述之方法，其中該第二介 電層之材質與該第一介電層之材質不相同。 40. 如申請專利範圍第μ項所述之方法，其中，去除該 第二介電層的方法包括〜非等向性蝕刻。 41. 如申請專利範圍第32項所述之方法，其中，去除該 第二介電層的方法包括一反應性離子触刻。 42. 如申請專利範圍第μ項所述之方法，其中該第二離 子植入該第三離子植入的劑量相同，且高於該第一離子植 入的劑量。 U 43. 如申請專利範圍第32項所述之方法，其中該第一砂 化金屬之材質係由一族群所組成，該族群包括矽化鎢、矽 化鈦與矽化鉬。 18 本紙張尺度逋用中國國家標準（CNS ) A4规格（210X297公釐） (請先閎讀背面之注意事項再填寫本頁) 裝— I I I I —訂 — 經濟部中央標隼局員工消費合作社印製 A8 B8 C8 D8 385525 1584twf . doc/006 六、申請專利範圍 44.如申請專利範圍第32項所述之方法，其中該第二砍 化金屬之材質係由一族群所組成，該族群包括矽化鎢、砂 化鈦與矽化鉬。 (請先閎讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 19 本紙張尺度逋用中國國家標準（CNS > Μ規格（210X297公嫠）
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087100404A TW385525B (en) | 1998-01-14 | 1998-01-14 | Manufacturing method for self-alignment contact window |
| US09/027,844 US6107175A (en) | 1998-01-14 | 1998-02-23 | Method of fabricating self-aligned contact |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087100404A TW385525B (en) | 1998-01-14 | 1998-01-14 | Manufacturing method for self-alignment contact window |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW385525B true TW385525B (en) | 2000-03-21 |
Family
ID=21629335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087100404A TW385525B (en) | 1998-01-14 | 1998-01-14 | Manufacturing method for self-alignment contact window |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6107175A (zh) |
| TW (1) | TW385525B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839817B (zh) * | 2012-11-23 | 2016-12-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN112735949B (zh) * | 2019-10-29 | 2023-06-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| TWI725767B (zh) * | 2020-03-12 | 2021-04-21 | 力晶積成電子製造股份有限公司 | 記憶體結構及其製造方法 |
| CN112735950A (zh) * | 2020-12-28 | 2021-04-30 | 华虹半导体(无锡)有限公司 | NOR Flash的工艺方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5480837A (en) * | 1994-06-27 | 1996-01-02 | Industrial Technology Research Institute | Process of making an integrated circuit having a planar conductive layer |
| US5843815A (en) * | 1997-01-15 | 1998-12-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a MOSFET device, for an SRAM cell, using a self-aligned ion implanted halo region |
-
1998
- 1998-01-14 TW TW087100404A patent/TW385525B/zh not_active IP Right Cessation
- 1998-02-23 US US09/027,844 patent/US6107175A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6107175A (en) | 2000-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153485A (en) | Salicide formation on narrow poly lines by pulling back of spacer | |
| US5672527A (en) | Method for fabricating an electrostatic discharge protection circuit | |
| US20020182822A1 (en) | Structure and method for MOSFET with metallic gate electrode | |
| EP1524688A1 (en) | Method for fabricating semiconductor devices having silicided electrodes | |
| US5940699A (en) | Process of fabricating semiconductor device | |
| TW392308B (en) | Method of making metal oxide semiconductor (MOS) in IC | |
| US6271133B1 (en) | Optimized Co/Ti-salicide scheme for shallow junction deep sub-micron device fabrication | |
| TW419717B (en) | Semiconductor device and method for manufacturing the same | |
| US6258675B1 (en) | High K gate electrode | |
| TW475210B (en) | Structure and formation method of metal oxide semiconductor transistor | |
| TW322601B (en) | Manufacturing method of self-aligned salicide device | |
| TW385525B (en) | Manufacturing method for self-alignment contact window | |
| US6849532B2 (en) | Method of manufacturing a transistor in a semiconductor device | |
| US6117712A (en) | Method of forming ultra-short channel and elevated S/D MOSFETS with a metal gate on SOI substrate | |
| US6258682B1 (en) | Method of making ultra shallow junction MOSFET | |
| TW392311B (en) | Manufacturing method for high pressure metal oxide semiconductor device | |
| TW399270B (en) | Method for fabricating a field effect transistor with T-type gate electrode | |
| TW400625B (en) | The manufacture method of improving the etch uniformity of the complementary metal-oxide semiconductor polycrystal silicon | |
| KR20040008631A (ko) | 반도체소자의 제조 방법 | |
| TW410385B (en) | Method of manufacturing a semiconductor device | |
| JP2000208612A (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
| US6365471B1 (en) | Method for producing PMOS devices | |
| JPH0594998A (ja) | 半導体装置の製造方法 | |
| TW425609B (en) | Process to fabricate ultra-short channel MOSFETS with self-aligned silicide contact | |
| TW409298B (en) | Gate structure of semiconductor device and manufacture method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |