TW384474B - IDDQ testable programmable logic arrays - Google Patents

Description

經

央 標 準 局 | 合 作 社

本紙張級適用tmFmTcNsjM^j 21 OX 297公釐） ―卞：明係關於一種積體電路，包括具有—「及」平面與 2平面之動態咖s可程式化邏輯陣列，「及」平 個矜入> ^ _ 丁、、泉疋罘—矩陣，第—行線包栝取自η 乘二“ .n V、位^線’第—排線則包括m條乘積線’每條 g雕:t伴有對應又鄰接第-評估線，控制第-交叉點電 =《位^線將乘積線連接至對應之第_評估線，「或」 ^ Γ ^括第—排與第二行線之第二㈣，，第二排線包括 ’·、積員、，泉而第—行線則包括饋送k個輸出之匕條和數 、、泉^每條和數線均伴有-對應之鄰接第二評估線，控制第 ^又點％ H日體之乘積項線將和數線連接至對應之評估線 :條乘積頁線分別對應於各乘積線，而乘積線與和數線 形成一组預先充電線。 本發明亦與測試包括具有一「及」平面與—「或」平面 《動態CMOS可程式化邏輯陣列積體電路之方法有關。 該可私式化邏輯陣列（1>1^八)爲超大積體電路（乂^81)之一 重要構成部分，通常用於微處理器指令解碼器及有限狀態 2組合性電路之設計中，pLA之被廣泛使用是因其構造 簡f且有使合成加工自動化之程式。動態pLA較之靜態者 更又人喜愛，此係因爲其面積小，耗電少且能使增加流通 量之處理管道化。 雖有此等優點，但PLA却是以不易測試出名。曾設計出 $裝式自我測試方案用於PLA之功能測試，但此等方案通 t須有大量之額外閘與測試向量。第二個缺點是實施此等 測試方案常須依賴PLA本身之功能而須在設計過程中增加 經濟部中央標準局員工消費合作社印製 A7 X 〜"""" -----—- B7 *、發明説明（2 ) 額外之步驟。第三個缺點爲已知之測試方案對波節間橋接 故障無法明確測試。梅接故障係由不願有之低電阻傳導橋 接所形成。 、畎本又首段，所述乏電路而言，因爲有大量之接點及密集 〈線路，橋接故障尤爲相w。曾纟現在測試之特殊狀況下 ，相當多的此種瑕疵未被功能測試發覺。 本發明之一個目的即在提供一種本文首段所述之積體電 路能分別測試波節間之橋接故障。 爲達此目的，本發明提供一本文首段所述之電子電路， 其特徵爲該電路在測試模式時同時驅動第一排線與/或第 :行線中鄰接之备對線使其到達互補邏輯位準並保持與該 等 '.泉對連接之各夂叉點電晶體在關掉狀態。如此在該等線 對間之橋接瑕疵即會引起升高之電源供應電流。監測此一 電源供應電流（由IDDQ測試所顯示者）即會顯示有橋接故 障。此一可測試IDDQ之電路，其優點爲亦可測出交又點 電晶體之漏電。同時因要實施本文首段所述述之本發明電 路’不必作功能性之測量。後者係指PLA之設計不必有額 外之步驟。再者，就積體電路有限之面積而言，本發明可 作甚爲有效之實現。 本發明一種測試方法，包括之步，驟爲： (1) 辞「及」平面中各排鄰接之線對及「或」平面中各 行鄰接之線對驅動至互補邏輯位準，同時保持饋送該等綠 之又又點電晶體於關掉狀.¾'並測量靜態電源供應電流； (2) 將「及」平面中各行線之鄰接線對及「或」平面中 -5- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 !.--r----I-oi —— (諳先聞讀背面之注意事碩再缜寫本頁}

、1T —^9 A7

，適β積體電路之面積。固此，本發明中所述之瞭解可加 應用俾能有一可測試1DDQ之動態PLA。 按照本發明之另一實例，該積體電路之特徵爲預先充電 、係連接至可.將常模 < 中之預先充電線轉換至第—位準 =各預先充電電晶體，而評估線則連接至將正常模式之評 線轉換至與第-位準互補之第三位準之各評估電晶體， &對相對應《預先充電及評估電晶體則安排爲在第二測試 ^ ::疋锃制下使孩等位準反向，此等電晶體被選爲在測 ，羅，、中時使相鄰之第_排與相鄰之第二行線轉換至互補 邏輯位準。雖然此-電路可測試mDQ，但在正常模 較^邏輯位準科—特定之線。例如，N波道 人又,，、“ w體在正常模式中因爲臨界祕下降而將 先无電線轉換至邏輯高位料能是無法接受h在該種情 形下，此等交叉點電晶體在正f模式中將對應之預先充電

線轉換至邏輯低位準而在測試模式中始至邏輯高位準 點亦適用於評估線。 Q 經濟部中央標準局員工消費合作社印製 =:明積體電路之特徵爲該電路之安排爲在測試模 f中知㈣充電及評估電晶體同時保持在 此可使全部相鄭第-排與第4之線對二: 橋接缺點。所以此種電路之測試時間甚短。宁破“武有典 按照本發明之另—觀點’積體電路之 中時保持預先充電電晶體在關掉狀態㈣ 狀態。因此將相鄰之位元線或乘積嚷線驅動 = 準，相鄰位元線及乘積項線間之橋接 ^ 吹黏即可用IDDQ加 本紙張尺度適用中國國家標準（CNS) A相 7- 五、發明説明（5 以測試。當然此項測試亦可用另外一種方式之電路來 ，亦即預先充電電晶體與評估電晶體同時可分別 開與關掉狀態。别保持在打 、本發明下面之舉例並參考附圖加以説明，圖中 之編唬代表相同或對應之零件。 7

線X爲-標準已知具有若干代表性擒接缺點之動態pLA 圖2爲本發明第一實例可測議mDQ之動態pL a線路圖， 圖3爲本發明第二實例可測試之動態PLA線路圖。 圖1在-標準已知具有若干代表性橋接缺點之動熊杜A 線路圖，包括-輸入解碼器20、一「及」平面22、一「 或」平面24與輸出緩衝26。該裝置有三個輸入χι_χ3、 四値乘積線Ρ1_Ρ4與三個輸出Ζ1_Ζ3。 、 經濟部中央標準局員工消費合作社印製 (請先鬩讀背面之注意事項再填寫本頁) -訂 、動態PLA之明顯特點存在「及」平面與「或」平面中有 預先充電及評估線。「及」平面22之預先充電線爲乘積線 Μ-Ρ4。「及」平面22更有由輸入解碼器2〇得自輸入χι_χ3 之六條位元線30、分別與乘積線Ρ1_ρ4成對之第一評估緣 Ε1-Ε4及第一交又點電晶體4〇。第—交又點電晶體糾之各 問係連接至位元線，而其源極與吸極則連接至各對乘積線 Ρ1_Ρ4及第—對應之評估線Ε1_Ε4。pLA中程式化之乘積 項函數則是看第一交叉點電晶體40是否插入於「及」平面 22中之特定位置而定。圖中「及」平面22中之六個第一交 叉電晶體僅有一個有編號，此係爲了保持電路之簡明。 「或」平面24之預先充電線爲和數線P5_p7。「或」平 -8- 五 、發明説明（6 A7 B7 經濟部中央標準局員工消費合作社印製 更包括經由動態問鎖28耦合至四條乘積線ρι_ρ4之四 :乘積項'線T1-T4(每一閃鎖均有兩個反向缓衝器及一電 时體），分別與和數線Ρ5-Ρ7成對之第二評估線Ε5_Ε7及第 :交又電晶體.42。交叉電晶體42之各閘係連接至乘積項 '、泉一而其源極與吸極則連接至各對和數線ρ5_ρ7及對應之第 #估線Ε5-Ε7。PLA中程式化之和數項⑨數則視第二交 叉電晶體42是否插入於「或」平面24中之特定位置而定 。圖中四㈣鎖28中僅有—個有編號，此係爲了保持電路 之簡明。 通常是使用一個雙相位不重疊時鐘計劃。在相位^時， 「=」平面22被評估，「或」平面24則被預先充電。第 一交叉電晶體40能使乘積線Ρ1_ρ4視輸入χι_χ3之狀態而 有條件地放電。在相位心時，「或」平面24被評估/ ^:及 」平面22則被預先充電。第二交叉電晶體42能使和數味 Ρ5-Ρ7視乘積項線Τ1_Τ4之狀態而有條件地放電。動態閃鎖 28置於「及」平面22與「或」平面以之間成爲「及」平 面22輸出緩衝器。 動態PLA中之預先充電及評估線在線在線路佈置時通常 被重新安排俾對面積作充份之利用。所以在圖i中之「及 j平面22中，有時兩條乘積線相鄰，有時則兩條第—評估 線相郝。同樣在「或」平面24中，有時是和數線相鄰，有 時則是兩條第二評估線相鄰。 在一 PLA中有三級裝置：交叉點電晶體4〇與42、提升 電晶體44與拉下電晶體46。此等電晶體有保持接通與保 -9 * n· n I n ! n 1^, n I / ,/i、 (請先聞讀背面之注意事項再填寫本頁) -訂- 本紙張尺度朗 t _ ( 210X297^7 ' —^1 —^1 五、發明説明（7 經濟部中央標準局員工消費合作社印製 持斷開之行爲特點。同眭ρτ a * 士 Λ j時PLA中有大量接點，極易招致橋 接故障。一般言之，在「芯 、 在及」與「或」平面中可能有圖1 二： 本型橋接故障：⑴兩條預先充電線間之導 妾（）兩條相鄰位元線或乘積項線間之導電橋接，(3) 兩條相鄰評估線間之導雷拉 、 ’电檎接’（4)—條預先充電線與一 條相鄰評估線間之導電橋接。 圖2爲本發明第—實例可測試IDDQ動態PLA之線路圖 圖2中之屯路除特別那分外與圖工電路大致相同。與圖1 才^ 肩月之處在圖2電路包括一修改之輸人解碼器21A 、每個均含有—緩衝器、一電晶體與一「反或」閘經修改 動@問鎖29A、經修改之輸出緩衝27及經修改之預先充電 裝置202、206與經修改之評估裝置2〇4、2〇8。 在PLA中，對應之預先充電線與評估線應互補。例如， 右乘積線預先充電至Vdd，評估線應至Vss (圖丨）或是反過 來<情形。按照本發明，只要符合預先充電與評估互補邏 輯位準之约束，即可自由選擇各乘積線或和數線預先先電（ 評估）至Vdd或Vss。此一瞭解在圖2中已被加以利用。「 及」平面22中之奇數乘積線^與”及「或」平面24中之 奇數和數線P5與P7如先前一樣被預先充電至vdd。但「 及」平面22中之偶數乘積線p2與p4及「或」平面24中之 偶數和數線P6則被預先充電至Vss (分別以預先充電裝置 202及206)。同樣地，偶數評估線E2-E4與E6亦均被修改 。此等線被評估至Vdd (評估裝置204與208)。在動態問鎖 29A與輸出緩衝27中，偶數乘積線p2與p4及偶數和數線 讀 先 閩 面 之 注 意 事 項 再 k 頁 訂 10- 本紙張尺度準7¾ A4規格㈤x297公褒） A7

袭 訂 五 發明説明（ A7 B7 使得在「及」平面22中之全部第二類故障被激勵而由升言 之靜態電流可以測知。此一測試亦與PLA中之函數無關 同樣地，「或j平面24中之第二類故障亦可藉將相鄰乘積 項線T1-T4保持在互補邏輯位準而加以測試。但測戟則^ 依賴實施之函數。換言之，測試之效果有賴於「 π / 」寸' 面— 22中實施之函數。表一所示爲此三種i]〇dq測量方法之第 —實例並列出測試時之狀況及每一測量方法所測 障。 、，夂故 表一：第一實例中之故障及測試狀況 測試

II 12 13 測試狀況 Φι = 1，φ2= 1 CP — 測試=1 φι = 0，φ2=1 CP」則試=〇 測得故障 「及」與「或」平面：1，3，4 類故障，均爲吸附故障 「及J平面··第二類故障 不依賴函數 ·—---- 不依賴函數 φ 1 = 1，φ 2 = 〇 , CP_測試=〇 「或」平面：第二類故障 依賴函數 在本實例中，偶數預弁奋雷綠P 9 η Λ 数頂无无电線Ρ2、Ρ4、！>6經由n 〇S χ叉點電晶體4〇、42評估至合、游絲 . 以汁估主同邏軻。此一方案可d =數預先充電線P2、P4、P6上造成評估至vdd_vtp^ 。田其中1馬類示N波道刪電晶體特性之臨界電壓ρ 因此須留意隨後閃鎖29A血妒· 4·» .b ΠΜ29Α與輸出緩衝27之設計而應計〉 此等線之臨界電壓降。德鉍雜Α、 塋降偶數預先无電線Ρ2、Ρ4、Ρ6上4 i"II!---ckI------訂---1.~~_!—il·. {請先閱讀背面之注意事項再填寫本頁) -H κ ·

、發明説明（ A7 B7 I :壓降可3b爲自動裝置設計上之一項問題，亦可能造 π - 4門鎖29A及輸*缓衝27中直流電源之消耗，因而使 ^立电增加。取後，在低電壓應用中可能造成無法接受之 干W邊際減小。對偶數預先充電線P2、P4、P6上之臨界 :愿降問題有幾種可能之解決方法，最簡單者爲將用於偶 預先无電線P2、P4、Ρ6<Ν波道麵4〇、42更換爲 波道MOS。如此即不會引起臨界電壓降，但却有其他不 :有之後果。例如，測試第四類橋接故障時需要複雜之裝 l ’因爲促成邏輯零並不會關掉p^M〇s交叉點電晶體 备再者，在「及」平面22與「或」平面24中之邏輯實施 ，々束使用閂鎖或感測放大器代替反相器（緩衝器）來恢 復邏輯位準爲另—方法。但却會勒PLA之複雜性，降低 其性能却不會增加顯著之益處。 圖3爲本發明可測試IDDQ動態PLA之第二實例。圖3 之電路除特料分外與圖丨之電路大致相同。與w i相較 ，圖3電路包括經修改之輸入解碼器2iB、每個均含有一 反相緩衝器及一電晶體與一「反或」閘之經修改動態問鎖 29B及經修改之預先充電裝置2〇3、2〇7與經修改之估 置 205、209。 '干裝 圖中所示爲經修改之第一實例，仍舊是先前方案中之各 類故障，但已減輕臨界電壓降問題而不會造成超额面積及 性能之減低。不過此方案需要兩個額外之測試控制信號。 提供第二測試控制線Br_測試來控制在測試模式中之&數預 先充電線Ρ2、Ρ4、Ρ6及偶數評估線E1、幻、£6。同 -13- 本紙張尺度適用中國國家^Ti：NS ) Α4· ( 21^^297公釐） (讀先聞讀背面之注意事項再填寫本貢) 經濟部中央標準局員工消費合作社印製 k — -.——-I.訂----11_----,1:--Γ 樣地楗供第二測試控制線0R一測試來控制測試模式中「或 」平面24内之評估線E5_E7。在正常模式中，Br—測試與 OR—測減均保持在低邏輯而pLA功能如常，亦即乘積線 P1-P4及和數，P5_P7.被預先充電至高邏輯却評估至低邏輯 。但在測試狀況下，此等線被驅動至高邏輯俾激活不同類 型之故障。此等狀況將於下文中説明。 '’ 偵測此一 PLA中之橋接故障與前面所述者相同。欲偵測 兩個平面中之第一、三、四類故障，須符合下述條件。將 CP 一測試保持於高邏輯使得PLA中之全部交叉點電晶體 42均在不導電狀悲。時鐘相位…保持在高，俾驅動奇數 第一評估線E1與E3及奇數預先充電線p5、p7上之低邏 輯。時鐘相位φ2亦保持在高，俾使奇數乘積線ρι ' p3至 高邏輯。同時將Br_測試保持在高邏輯，〇R測試保持低 邏輯而使奇數評估線E5、…被驅動至高邏輯，偶數預先 充電線P2、P4、P6被驅動至低邏輯，偶數評估線E2、 E4、、，E6被驅動至高邏輯。在此等狀況下，兩個平面中任 何上述類別之橋接故障及所有交又點電晶體、42中之 漏電均能以此種測量方法測出。此種測法與pLA中之函 關。 、 偵測「及」平面22中第二類橋接故障需要另作iddq_ 量。在此測量中，時鐘相位φι保持在高邏輯，時鐘相位^ 保持在低邏輯。同時將全部測試控制線（cp—測試、測 試及OR—測試）亦保持在低邏輯。現在相鄰之輸入χι_χ3_被 驅動至互補邏輯位準而使位元線％間之一切第二窄橋 經濟部中央標準局員工消費合作社印製 發明説明（12) :障：激勵而能由靜態電流之外高測知。如同第一種 法，本測量法亦與PLA中之函數無關。、 '爲了.偵測「或j平面24 Φ ΐϊ?魯·α ，# IT、f、、安中人實施函數無關之第二類故障 係用下奴:万案。時鐘相位Φ,保持於高，可使奇數奸 項線T1、T3成爲高邏辑。Br 认丄 Λ 乘穑項轉丁9 ~ j忒亦保持於兩，確使偶數 ^責W T4被料至低邏辑。現在時鐘相位91保持 於南而CP-測試則保持於低。如此可確使「或」平面24中 相鄰《乘積項線T1-T4被驅動至互補邏輯位準。不幸的是 ，把兩種時鐘相位均保持於高會激崩和數線p5_p7及評估 線E5-E7至互補邏輯位^如此會使依賴乘積線仏^邏 輯狀態之第二交叉點電晶體42漏電。所以，爲避免測試失 效，乃提供第二測試控制信號OR—測試來控制在高阻抗狀 態中之評估線E5-E7。通常保持在低邏輯之〇R一測試信號 爲此測試則保持在高邏辑。在此狀況下，相鄰乘積項線 τ 1 _1：4間之第二類橋接故障會使IDDQ位準升高，表二即示 有第二實例之三種IDDQ測量並説明測試狀況及每種測量 測得之故障〇 ' 就前述本發明第一與第二實例而言，値得注意的是可能 在有些情形下不可能有很多額外輸入用於測試。在此情形 下，可在電路板上設計一狀態機件，僅有一個或兩個輸入 而其輸出可加以解碼來驅動此等信號。另一種方式是，可 後兩種時鐘相位對試加以解碼。後表一與表二可明 顯看出，僅在兩種相位均爲高時始需要CP_測試。所以此 一信號可取自時鐘相位中。 -15 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（13) 表二：第二實例中之故障及測試狀況 測試 測試狀況 測得故障 備考 11 φι=1，φ2=1， CP_J則試=1 ，式=1 ， 0尺_測試=0 「及」與「或」平面： 1，3，4類故障，均 爲交叉點吸附故障 不依賴函數 12 φι=1 ,92==0, CP一測試=0，, 0R_測試=0，輸入有互補資 料 「及」平面：第二類故 障 不依賴函數 13 φι=1 , cp2=l ， .〔?_測試=0，Br_Ji^=l， OR一測試=1 「或」平面：第二類故 障 不依賴函數 J ^ τ '裝 訂 (請先閱讀背面之注意事項再填寫本頁) -16- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）

Claims (1)

1. Α8 Β8 第86110345號專利申請案 jj7文申請專利範圍修正本(⑽年2月）發申請專利範圍 ~ψί 經濟部中央標準局員工消費合作社印製 L電路’包括具有-「及」平面與一「或」平面 之動態C Μ 〇 S可栽彳/μ咖結成， J %式化憨輯陣列，「及 列線與第一行線之第一矩陣，今笛 」十面匕括# U弟矩陣，該弟—行線包括取自η個 =2 η條位元線，該第—列線則包括m條乘積線，每 條乘積”伴有對應之相鄰第一評估線，該等位元線控 制第X叉點私阳體（位兀線將乘積線連接至對應之第 -評估線，「或」平面包括第二列線與第二行線之一第 -姐陣列線包括乘積項線而第：行線則包 括饋送k個輸出之^和數線，每條和數線均伴有一對 應之相鄰評㈣，控制第二交叉點電晶體之乘積項線將 和數線連接至對應之評估線，每縣積項線分別對應於 各乘積線，而乘積線與和數線形成—組預先充電線， 其特徵.為該電路備有監測電源供應電流（iddq)測試 設2，用於在測試模式期間同時將相鄰的第一列線及/ j第二行線的各線對驅動至互補邏辑位準並使連接至該 等、’泉對之各父叉點電晶體保持在關掉狀態。 2.如申請專利範圍第〗項之積體電路，其;該等位元線與 乘％!項線係連接至各邏輯閘之輸出，每一邏輯閘.之一個 輪出則連接至第一測試控制線，其安排是在第一測試控 制線之控制下，各邏辑閘能驅動位元線及乘積項線至使 與之連接的交叉點電晶體關掉之位準。 3 ·如申請專利範圍第2項之積體電路，其中各預先充電線 知連接至各預先充電電晶體，各評估線則連接至各評估 %晶體，其安排是使得相鄰之第一列線及、相鄰之第二 “張尺度適標準(CNS)八4祕「2ι〇χ297公釐) (請先閎讀背面之注意事項再填寫本頁) Γ -訂 n n .—.. Α8 Β8 第86110345號專利申請案 jj7文申請專利範圍修正本(⑽年2月）發申請專利範圍 ~ψί 經濟部中央標準局員工消費合作社印製 L電路’包括具有-「及」平面與一「或」平面 之動態C Μ 〇 S可栽彳/μ咖結成， J %式化憨輯陣列，「及 列線與第一行線之第一矩陣，今笛 」十面匕括# U弟矩陣，該弟—行線包括取自η個 =2 η條位元線，該第—列線則包括m條乘積線，每 條乘積”伴有對應之相鄰第一評估線，該等位元線控 制第X叉點私阳體（位兀線將乘積線連接至對應之第 -評估線，「或」平面包括第二列線與第二行線之一第 -姐陣列線包括乘積項線而第：行線則包 括饋送k個輸出之^和數線，每條和數線均伴有一對 應之相鄰評㈣，控制第二交叉點電晶體之乘積項線將 和數線連接至對應之評估線，每縣積項線分別對應於 各乘積線，而乘積線與和數線形成—組預先充電線， 其特徵.為該電路備有監測電源供應電流（iddq)測試 設2，用於在測試模式期間同時將相鄰的第一列線及/ j第二行線的各線對驅動至互補邏辑位準並使連接至該 等、’泉對之各父叉點電晶體保持在關掉狀態。 2.如申請專利範圍第〗項之積體電路，其;該等位元線與 乘％!項線係連接至各邏輯閘之輸出，每一邏輯閘.之一個 輪出則連接至第一測試控制線，其安排是在第一測試控 制線之控制下，各邏辑閘能驅動位元線及乘積項線至使 與之連接的交叉點電晶體關掉之位準。 3 ·如申請專利範圍第2項之積體電路，其中各預先充電線 知連接至各預先充電電晶體，各評估線則連接至各評估 %晶體，其安排是使得相鄰之第一列線及、相鄰之第二 “張尺度適標準(CNS)八4祕「2ι〇χ297公釐) (請先閎讀背面之注意事項再填寫本頁) Γ -訂 n n .—.. u^4：n六、申請專利範圍 A8 68 C8 D8 線轉換至互補邏輯位準。 4，如申請專利範圍第2項之積體電路，其中各預先充電線 係連接至將正常模式中之預先充電線轉換至第一位準之 各預先充電電晶體，而各評估線則連接至將正常模式中 之評估線轉換至與第一位準互補之第二位準之各評估電 曰θ體，各對相對應之預先充電電晶體及評估電晶體則被 安排成在第二測試控制線之控制下使該等位準反相，各 對之選择則是在測試模式中時使相鄰第一列與相鄰第二 行線轉換至互補過輯位準。 5 ·如申请專利範圍第2或3項之積體電路，其中該電路之 安排是在測試模式中時使預先充電電晶體及評估^晶體 同時保持於打開之狀態。 6·如申請專利範圍第3或4項之積體電路，其中該電路之 安排是在測試模式中時使預先充電電晶體保持=二掉= 狀態同時使評估電晶體保持於打開狀態 請 先 閎 背 Φ 之 注 意 事 項 再 寫 本 頁 訂 種方法用於測試包括一含有一「及」平面與 經濟部中央標準局員工消費合作社印製 - '叫丹一’或 平面之動態互補金氧半導體(CM〇S)可程式化 之積體電路，其特徵為該方法包括下述步驟： (1) 將「及」平面中相鄰各列線之線對及「或 中相鄰各行線之線對驅動至互補邏輯品 1」、’面 m工L 斗讧旱而同時將饋送 孩寺权父又點電晶體保持於關掉之狀態 源供應電流； (2) 將「及」平面中相鄰各行線之線對及「 中相鄰各列線之緣對驅動至互補邏輯位準& w 源供應電流。 …而測量靜態電 -2 本纸張尺度適财酬家標準（CNS ) Α^~( 21〇χ2“釐 ------