TW382800B - Semiconductor memory device having a plurality of power voltages - Google Patents

Semiconductor memory device having a plurality of power voltages Download PDF

Info

Publication number
TW382800B
TW382800B TW086109702A TW86109702A TW382800B TW 382800 B TW382800 B TW 382800B TW 086109702 A TW086109702 A TW 086109702A TW 86109702 A TW86109702 A TW 86109702A TW 382800 B TW382800 B TW 382800B
Authority
TW
Taiwan
Prior art keywords
power supply
memory device
semiconductor memory
conductivity type
voltage
Prior art date
Application number
TW086109702A
Other languages
English (en)
Inventor
Jun-Young Jeon
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW382800B publication Critical patent/TW382800B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

五、發明説明（3 A7 B7 入電壓¥丨11(111〇。第一及第二反相器8，13被固定的間隙分 離以排除電源電壓差所產生的相互干擾，即分別施加至第 一及第二N型井2及10的第一及第二電源電壓。因此，無法 減少佈局區域的尺寸。 :討委K'· ;/:;;lir質内容 經濟部中央標準局員工消費合作社印製 發明綜合說明 本發明之一目的在提供一種半導體記憶裝置，可以藉 同電源電壓之電晶體而降 由於單一井內連續形成被施加不 低晶片所佔據的區域。 本發明之另一目的在提供一 形成使用至少二個不同電源電壓 佈局區域，以便增加積體化程度_ 依據本案之實施例，本案提 有當作操作電壓5；不同的第一及 記憶裝置包括：一第一反相器電 型態之第一井區或第一導電型態 通道之第一電晶體以及具有位於 上之第一導電型態通道之第一電 接收該第一電源電壓並回應施加 第一輸入電壓而產生一第一反相 相器電路，具有一位於第一導電 電型態之基體上之第二導電型態 種半導體記憶裝置，藉由 之複數反相器電路而縮小 } 供一種半導體記憶裝置具 第二電源電壓。該半導體 路，具有一位於第一導電 第二導電型態 之基體上之 第二導電型態之第一井區 晶體，該第一反相 至該個別電晶體之 輸出電壓；以及一第二反 型態之第二 通道之第二 器電路 閘極的 井區或第一導 電晶體以及具 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CMS ) A4規格（210X：297公簸） 五、發明説明（ A7 B7 經濟部中央標準局員工消费合作社印製 發明背景 1 .發明領域 本發明是關於半導體記憶裝置，尤指一種以多電源電 壓作爲操作電壓之半導體記憶裝置。 2 .相關習知技術說明 通常，隨著半導體記憶裝置被高度積體化，電晶體的 閘極氧化層的厚度變得比較薄，約爲200A,160A,120A 等，以便改進構成半導體記憶裝置之基本元件之電晶體的 性能。然而，若在元件中以外部電源電壓直接施加至半導 體記憶裝置而無任何轉換的話，閘極氧化層將因電源電壓 對電晶體的薄閘極氧化層有影響而遭受損害。爲確保閘極 氧化層的穩定可靠度特性，在記憶裝置中額外使用一內部 電源電壓產生電路，該內部電源電壓產生電路是用以接收 外部電源電壓並產生比外部電源電壓低之固定的內部電源 電壓。因此，構成半導體記憶裝置之一部份電晶體使用內 部電源電壓產生電路所產生的輸出電壓。爲形成被施加外 電源電壓及內電源電壓的P通道電晶體，需要被施加外電源 電壓及內電源電壓的個別的N型井。相反導電型態區域， 如P型井，被形成於個別的N型井之間以維持足夠的間隙， 本紙張尺度適用中國國家標準（CNS ) Λ4現格（210X297公梵） (請先閱讀背面之注意事項再填寫本頁) 、-a 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（2 ) 以便不會遭受到相互的千擾。然而，這對降低佔據晶片內 區域而言是一種阻礙。 圖一係半導體記憶裝置之分離的反相器電路之垂直截 面圖。第一反相器8包括一第一P通道電晶體3形成於一第 —N型井2之內以及一第一N通道電晶體7形成於一 P型井5 或一P型基體6之內。一第一電源電壓的外部電源電壓 EVCC被施加至第一 P通道電晶體3的源極，而一基體電壓 Vsub被施加至P型井5。一第二反相器13包括一第二P通道 電晶體11形成於一第二N型井10之內以及一第二N通道電 晶體12形成於一 P型井5或一基體6之內。低於第一電源電 壓的外部電源電壓EVCC之第二電源電壓的內部電源電壓 IVCC被施加至第二p通道電晶體11的源極。基體電壓 Vsub是被施加至P型井5或基體6之接地電壓VSS或負電 壓。一輸入電壓Vin(EXT)被輸入至第一N通道電晶體7與 第一 P通道電晶體3之閘極5 1與5 3。經由輸入至其閘極的輸 入電壓Vin(Ext)而被激勵之第一P通道電晶體3及第一 N通 道電晶體7經由其共汲極而產生一輸出電壓Vout(Ext)。 同樣地’輸入電壓Vin(Int)被輸入第二P通道電晶體"及 第二N通道電晶體1 2之閘極5 5 , 5 7。經由輸入至其閘極的 輸入電壓Vin(Int)而被激勵的第二p通道電晶體11及第二 N通道電晶體12經由其共汲極而產生一輸出電壓 Vtnit(Int)。於此情況中，第—電源電壓EVCC等於或^ 於輸入電壓Vin(Ext)而第二電源電壓IVCC等於或大於輸 -------；---1 ——--------訂------今 ί (請讀背面之注意事項再填寫本頁) 五、發明説明（3 A7 B7 入電壓¥丨11(111〇。第一及第二反相器8，13被固定的間隙分 離以排除電源電壓差所產生的相互干擾，即分別施加至第 一及第二N型井2及10的第一及第二電源電壓。因此，無法 減少佈局區域的尺寸。 :討委K'· ;/:;;lir質内容 經濟部中央標準局員工消費合作社印製 發明綜合說明 本發明之一目的在提供一種半導體記憶裝置，可以藉 同電源電壓之電晶體而降 由於單一井內連續形成被施加不 低晶片所佔據的區域。 本發明之另一目的在提供一 形成使用至少二個不同電源電壓 佈局區域，以便增加積體化程度_ 依據本案之實施例，本案提 有當作操作電壓5；不同的第一及 記憶裝置包括：一第一反相器電 型態之第一井區或第一導電型態 通道之第一電晶體以及具有位於 上之第一導電型態通道之第一電 接收該第一電源電壓並回應施加 第一輸入電壓而產生一第一反相 相器電路，具有一位於第一導電 電型態之基體上之第二導電型態 種半導體記憶裝置，藉由 之複數反相器電路而縮小 } 供一種半導體記憶裝置具 第二電源電壓。該半導體 路，具有一位於第一導電 第二導電型態 之基體上之 第二導電型態之第一井區 晶體，該第一反相 至該個別電晶體之 輸出電壓；以及一第二反 型態之第二 通道之第二 器電路 閘極的 井區或第一導 電晶體以及具 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CMS ) A4規格（210X：297公簸） 經濟部中央標準局貝工消費合作社印製 A7 ____B7_ 五、發明説明（4 ) 有位於第二導電型態之該第一井區上之第一導電型態通道 之第二電晶體，該第二反相器電路接收該第二電源電壓並 回應施加至該個別電晶體之閘極的第二輸入電壓而產生一 第二反相輸出電壓。 本發明之不同優點及特徵將由下列說明參照所附圖式 而有較佳了解。圖式中相同的符號表示相同的元件。 圖式簡要說明 圖一係習知半導體記憶裝置之分離反相器電路之垂直 截b圖； 圖二係本發明半導體記憶裝置之串連的反相器電路。 較佳實施例詳細說明
參照圖二，第一反相器28包括一第一 P通道電晶體23 形成於被施加第一電源電壓之外部電源電壓EVCC之N型井 22或共同井內，以及一第一N通道電晶體27形成於被施加 基體電壓Vsub之P型井25或P型基體26之內。第二反相器 33包括一第二P通道電晶體31形成於N型井22內’以及第 二N通道電晶體32形成於被施加基體電壓Vsub之P型井25 或P型基體26內。低於第一電源電壓之外電源電壓EVCC 5 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X2V公漦） ----------A------ΐτ----- (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（5 ) 的第二電源電壓的內電源電壓IVCC被施加至第二P通道電 晶體3 1之源極。基體電壓V sub是施加至P型井25或基體 26的接地電壓VSS或負電壓。一輸入電壓Vin(Ext)被施 加至第一 N通道電晶體27與第一 P通道電晶體23之閘極61 與63。經由輸入至其閘極的輸入電壓V in (Ext)而被激勵 之第一 P通道電晶體23及第一 N通道電晶體27經由其共汲 極產生輸出電壓Vout(Ext)。同樣地，輸入電壓Vin(Int) 被施加至第二P通道電晶體3 1與第二N通道電晶體3 2之閘 極65與67。經由輸入至其閘極的輸入電壓Vin(Int)而被 激勵之第二P通道電晶體31與第二N通道電晶體32經由其 共汲極產生輸出電壓Vout(Int)。在此情況中，第一電源 電壓EVCC等於或大於輸入電壓Vin(Ext)，而第二電源電 壓IVCC等於或大於輸入電壓Vin(Int) »在半導體記憶裝 置所使用之電源電壓中屬於相當高的電壓的第一電源電壓 的外電源電壓EVCC被施加至第一 P通道電晶體23之源 極。在半導體記憶裝置所使用之電源電壓中屬於相當低的 電壓的第二電源電壓的內電源電壓IVCC被施加至第二P通 道電晶體31之源極。因此，在輸入接近高外部電源電壓之 內電源電壓IVCC至第二P通道電晶體時，第二P通道電晶 體之PN接面順向偏壓中不會產生問題》 如上所述，使用不同電源電壓之至少二個反相器藉由 於相同井內形成具有相同導電性通道而被連接。因此，爲 6 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ---------t------訂------線 i 一 Μ (請先閱讀背面之注意事項再填寫本頁) δ ^ U A7 B7 五、發明説明（6 ) 防止不同電源電壓差所致之相互干擾而被形成的井間的空 間可以消除，因此佈局的積體化可以增加。 本案得由熟悉本技藝之人士任施匠思而爲諸般修飾， 然皆不脫如附申請專利範圍所欲保護者。 (請先閱讀背面之注意事項再填寫本頁)
，1T 經濟部中央標準局員工消費合作社印製 7 本纸張尺度適用中國國家榇準（CNS ) M規格（21〇><29：7公楚.）

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 A8 仏 ObG g8 六、申請專利範圍 1 . 一種半導體記憶裝置，具有當作操作電壓之不同的第一 電源電壓及一第二電源電壓，包括： 一第一反相器電路，具有一位於第一導電型態之第一 井區或第一導電型態之基體上之第二導電型態通道之第一 電晶體以及具有位於第二導電型態之第一井區上之第一導 電型態通道之第一電晶體’該第一反相器電路接收該第一 電源電壓並回應施加至該個別第一電晶體之閘極的第一輸 入電壓而產生一第一反相輸出電壓；以及 一第二反相器電路，具有一位於第一導電型態之第二 井區或第一導電型態之基體上之第二導電型態通道之第二 電晶體以及具有位於第二導電型態之該第一井區上之第一 導電型態通道之第二電晶體，該第二反相器電路接收該第 二電源電壓並回應施加至該個別第二電晶體之閘極的第二 輸入電壓而產生一第二反相輸出電壓。 2.如申請專利範圍第丨項之半導體記憶裝置，其中該第一及 第二反相器電路分別具有位於單一井之第二導電型態之該 第一井之上之該第一導電通道之該電晶體^ 3 .如申請專利範圍第1項之半導體記憶裝置，其中該第一及 第二電源電壓分別被施加至該第一導電通道之第一及第二 電晶體之源極。 4 .如申請專利範圍第1項之半導體記憶裝置，其中該第一電 源電壓大於該第二電源電壓。 8 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------：--------IT------1 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印袋 _ D8 六、申請專利範圍 5 ·如申請專利範圍第1項之半導體記憶裝置，其中一接地電 壓或負電壓的基體電壓被施加至該第一導電型態之基體及 第一導電型態之第一井及第二井。 6 .如申請專利範圍第1項之半導體記憶裝置，其中該第一導 電型態之第一及第二井係被摻雜Ρ型雜質之Ρ型導電井。 7·如申請專利範圍第1項之半導體記憶裝置，其中該第二導 電型態之第一及第二井係被摻雜Ν型雜質之Ν型導電井。 8 .如申請專利範圍第1項之半導體記憶裝置，其中第一導電 通道之該第一及第二電晶體係具有Ρ通道之電晶體。 9 .如申請專利範圍第1項之半導體記憶裝置，其中第二導電 通道之該第一及第二電晶體係具有Ν通道之電晶體。 1 0.如申請專利範圍第1項之半導體記憶裝置，其中該第一 電源電壓是直接從外部輸入之外部電源電壓。 1 1 .如申請專利範圍第1項之半導體記憶裝置，其中該第二 電源電壓係由降低該第一電源電壓至一固定電壓之內部電 源電壓產生電路所產生之內部電源電壓。 1 2 .如申請專利範圍第1項之半導體記憶裝置，其中複數個 該第一及第二反相器電路係串連。 1 3 .如申請專利範圍第1項之半導體記憶裝置，其中該第一 輸入電壓高於該第二輸入電壓。 9 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------Till----.--訂------I (請先閲讀背面之注意事項再填寫本頁)
TW086109702A 1996-12-06 1997-07-09 Semiconductor memory device having a plurality of power voltages TW382800B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960062414A KR100223671B1 (ko) 1996-12-06 1996-12-06 다중 전원전압을 가지는 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
TW382800B true TW382800B (en) 2000-02-21

Family

ID=19486182

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086109702A TW382800B (en) 1996-12-06 1997-07-09 Semiconductor memory device having a plurality of power voltages

Country Status (4)

Country Link
US (1) US5930191A (zh)
JP (1) JPH10173064A (zh)
KR (1) KR100223671B1 (zh)
TW (1) TW382800B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1294271B1 (it) * 1997-07-23 1999-03-24 Sgs Thomson Microelectronics Interruttore elettronico integrato esente da dispersioni
US6207998B1 (en) * 1998-07-23 2001-03-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with well of different conductivity types
KR100352767B1 (ko) * 2000-07-19 2002-09-16 삼성전자 주식회사 고속 반도체 디바이스에 적합한 인터페이스 회로 및인터페이싱 방법
US20040221211A1 (en) * 2003-04-30 2004-11-04 Chen Thomas W. Individually adjustable back-bias technique
TWI474305B (zh) * 2008-07-31 2015-02-21 Sitronix Technology Corp The polarity switching structure of point conversion system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754160A (en) * 1984-08-23 1988-06-28 Intersil, Inc. Power supply switching circuit
US5285093A (en) * 1992-10-05 1994-02-08 Motorola, Inc. Semiconductor memory cell having a trench structure

Also Published As

Publication number Publication date
JPH10173064A (ja) 1998-06-26
KR19980044335A (ko) 1998-09-05
KR100223671B1 (ko) 1999-10-15
US5930191A (en) 1999-07-27

Similar Documents

Publication Publication Date Title
JP3307453B2 (ja) 昇圧回路
TW210402B (en) A semiconductor device with a memory cell array region
US4798974A (en) Integrated circuit comprising a latch-up protection circuit in complementary MOS-circuitry technology
JP2005167039A (ja) 半導体装置
TW529128B (en) Semiconductor integrated circuit device
JP2528794B2 (ja) ラツチアツプ保護回路付き集積回路
TWI302025B (en) Mixed-voltage input/output buffer having low-voltage design
TW307043B (en) A semiconductor memory device with on-chip boosted power supply voltage generator
EP0614222A1 (en) Integrated circuit device fabricated on semiconductor substrate isolated from noise propagated from power supply lines
TW382800B (en) Semiconductor memory device having a plurality of power voltages
TW201015862A (en) A voltage regulation module, a printed circuit board and a method of biasing substrates of semiconductor devices of a processing module
EP0556832B1 (en) Semiconductor for integrated device including a power supply voltage conversion circuit and protection means
TW432669B (en) Semiconductor integrated circuit device capable of achieving reductions in chip area and consumption power
TW396604B (en) Internal power supply voltage generating circuit and the method for controlling thereof
TW486808B (en) Integrated CMOS semiconductor circuit
TW512590B (en) Buffer circuit
TW305956B (zh)
US7965482B2 (en) ESD protection circuit and semiconductor device
TW415079B (en) Circuit for standby current reduction
EP0771033A2 (en) Semiconductor integrated circuit with differential circuit
TW296505B (zh)
TW519752B (en) Semiconductor device and method of manufacturing semiconductor device
JPS5852869A (ja) 半導体装置
JPS63246018A (ja) 遅延回路
JP2008244071A (ja) Ｅｓｄ保護回路を備えた半導体集積回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees