TW379297B - Bus communication system - Google Patents
Bus communication system Download PDFInfo
- Publication number
- TW379297B TW379297B TW086113168A TW86113168A TW379297B TW 379297 B TW379297 B TW 379297B TW 086113168 A TW086113168 A TW 086113168A TW 86113168 A TW86113168 A TW 86113168A TW 379297 B TW379297 B TW 379297B
- Authority
- TW
- Taiwan
- Prior art keywords
- priority
- request
- coupled
- streamer
- patent application
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 置130,周邊控制器140及其他可能之湎流排裝置( 未示出)由一共用揠流排190耦合在一起,該榧流排可 包括一位址擓流排,一資科擓流排及一控制灌流排。在某 些共用丨匯流排糸統上,位址值及資料值在一單一組合之位 址/資料擓流排上予Μ多工化。 資料裝置控制器1 20耦合至一資料裝置1 25,其 可為一記憶體糸統*如同步動態記憶髁晶片* 一磁碟櫬或 ——個磁帶機;一資料搜集糸統如一照相機,一聲頻輸入装 置或一測量站;或一通訊裝置,如電腦網路。周邊控制器 140耦合至一周遵裝置150,及第二周邊裝置160 。周逢裝置1 5 0及周邊裝置1 6 0可為圓表顯示控制器 ,聲頻編碼解碼器,視頻牖碼解碼器,磁碟機,磁帶機或 電腦網路。 共用擓流排系統1 0 0具有一掴流排仲裁系統Κ控制 至共用揠流排190之存取。此特殊灌流排仲裁計Μ並非 本發明之一部分。榧流排仲裁之方法,電路及技術已說明 於共同申請之美專利申請序號第08/731,39 3號標題為” Shared Bus Systea With Transaction and Destination ID”申請人 Amjad Z. Qureshi及 Le Trong Nguyen,律師文 件NO. M-4 398 ,該申請巳全部併入本文M供參考。 一個被賦予m流排使用權之榧流排裝置通常稱為灌潦 排主控器。摑流排主控器與另一擂涑排装置通訊·另一欐 流排装置通常稱為摑流排受控器* —潘流排裝置可僅作為 -8- 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) ----------------- (皆先閱讀背面之注意事項再填寫本頁) ·11111 線籲 經濟部中央標準局員工消费合作社印製 Λ7 B7 五、發明説明(丨) 發明背景 發明之領域 本發明乃關於擓流排結構’特別關於一優先旁路丨匯流 排,其提供優先資料頻道之最小等待時間。 相關先前技術之說明 _流排乃是電子系統之不同裝置間之一通訊路徑。例 如在一電腦系統中,中央處理單元(CPU)經由一記憶 體清流排與主記憶體通訊。周邊裝置亦可連接至記憶體?握 流排或經由一軍獨I 0擓流排連接至CPU。 m流排可分成二個類別:點至點權流排及共同_流排 。一個點至點?b流排僅將二個循流排裝置連接一起。共用 榧流排則可由二個Μ上之?涯流排裝置所使用。因此,通訊 所需之_流排數目依照所用之點至點榧流排,或係用共用 流排而定。例如,四個_流排裝置需要六個點至點循流 排才能彼此通訊,但四個_流排裝置可經由一個單一共用 ?匯流排通信。有了共用_流排结構,所有四個?围流排裝置 流 握 W1 之 少 較 間 時 待 等 之 低 較 為 。 點 排優 流之 11排 一 流 單 W 個點 - 至 用點 共 可 榧之 點板 至或 點片 在晶 , 之 但 量 ο 大 力要 能需 之目 移數 轉排 料流 資摑 時量 同大 個之 多用 援使 支中 及構 突結 衝排 排流 積 面 裝流 排檷 流點 II至 個點 多較 援積 支面 可板 即基 排之 流構 _ 结 之排 同流 共 1 用 單共 個一 1 施 僅實 於需 由所 置 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) A7 B7 五、發明説明(^) 排裝置所需之面積為少。由於電子糸統之日增複雜性,資 料滙流排之寬度因而增加。很寬之資料?匯流排在晶片面積 或板面積甚為昂貴時,無法使用許多點至點摑流排。因此 ,共用?握流排在複雜電子糸統中被普遍使用。 共用丨握流排之主要缺點為高《流排等待時間*即一?握 流排裝置要求使用擓流排及_流排裝置能利用?8流間之時 間。共用之植流排等待時間之主要來源為發生在許多?握流 排裝置均同時需要使用循流排。 ?圍流排之等待時間在許多?圏流排裝置要求與同一目標 ?匯流排裝置通信時即會增加。在此情況下,目標_流排裝 置可詢問數個要求而依次序回應每一要求。 因此,稍晚要求目標丨握流排裝置之需求必須忍受一較 長之等待時間。因此,理想之?屋流排糸統為能提供低等待 時間,但不似點至點m流排结構所耗之大面積。 發明概要 經濟部中央標準局員工消費合作社印製 (t先閱讀1.r面之注意事項再填寫本頁) 根據本發明、方法及糸統,可減少一滙流排通信糸統 之優先需求之等待時間。此?圈流排通信糸統包括一共用'灌 流排及耦合至共用?匯流排之許多?围流排裝置。一個第一?匯 流排裝置亦由一優先申請摑流排耦合至一第二_流排裝置 。第二涠流排装置包括一要求媛衝器κ自共用w流排接收 非優先要求及一優先媛衝器μ自儍先要求擓流排接收優先 要求。第二灌流排裝置在要求鑀銜器中處理非儍先要求之 在優先媛衝器中處理優先要求。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29"/公釐) A7 ____ B7 __ 五、發明説明(3 ) 在本發明之一實施例中,一多工器具有一耦合至要求 緩衝器之第一輸入口,及一選擇終端耦合至優先緩衝器。 特別是在實施例中一優先緩衝器為單一暫.存器時,儍先媛 衝器中包含一優先要求有效位元耦合至選擇終端。在具體 實施例中之優先媛衝器為一 F I F0時,F I F0空旗則 耦合至選擇終端。 典型地,一周邊裝置耦合至第一_流排裝置。周邊裝 置實際上接收或供應資料給優先要求。為了消除由於共用 擓流排引起之等待時間,一優先旁路樞流排耦合至周邊裝
• I 置及第二擓流排裝置之間。優先要求之資料經由優先旁路 ?匯流排轉移,而非經由共用?匯流排。 圖式之簡單說明 圖1為一共用擓流排之方塊圖。 圖2為一資料裝置控制器之方塊圖。 圖3為根據本發明具有一儍先旁路櫃流排之共用擓流 排糸統之方塊圖。 經濟部中央標準局員工消费合作社印製 (請先閱讀霄面之注意事項再填离本頁) 圖4為本發明之一實施例之利用一優先旁路?涯流排之 資料裝置控制器。 圖5為根據本發明有一優先旁路灌流排之共用湎流排 糸統之方塊圖。 圖6為根據本發明一實施例在一優先旁路檷流排上一 優先讃入要求之時序圖。 不同圖中之相同之參考符號表示相同或相似元件。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 五、發明説明(4) A7 B7 元 件 符 號 說明 1 2 5 資 料 裝 置 1 9 0 共 用 ?厪 流 排 2 5 0 寫 入 鎖 存 器 2 7 0 讀 出 鎖 存 器 3 0 0 共 用 m 流 排 3 2 0 資 料 裝 置 控 制 器 3 4 0 周 逢 控 制 器 3 5 0 周 邊 裝 置 3 6 0 儍 先 旁 路 m 流 排 3 7 0 優 先 要 求 m 流 排 4 1 0 先 進 先 出 4 2 0 多 工 器 4 3 0 料 裝 置 管 理 器 4 4 0 優 先 媛 衝 器 詳 细 說 明 經濟部中央標準局員工消費合作社印製 優系之置 圖裝 高排求裝 塊排 少流要排 方流 減擓待流 之擂 可用等· ο , 排共中一 ο ο 流一置在 12 擓加裝可。統 1 路增排求理糸器 旁量流要處排制 先大 _ 之 K 流控 優致一排予灌置 j 不在流前用装7-, 而 ,_ 之共料 _ 性間外路求之資 特時此旁請統如 一 待。先先傳置 之等間'優優般裝 明之時自非一排 發求待使他示流 本要等促其顯滙 據排面路之 1 之 根流全電待圖同 榧之特等 不 先統獨內 。 (齋先閲讀r面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 置130,周邊控制器140及其他可能之湎流排裝置( 未示出)由一共用揠流排190耦合在一起,該榧流排可 包括一位址擓流排,一資科擓流排及一控制灌流排。在某 些共用丨匯流排糸統上,位址值及資料值在一單一組合之位 址/資料擓流排上予Μ多工化。 資料裝置控制器1 20耦合至一資料裝置1 25,其 可為一記憶體糸統*如同步動態記憶髁晶片* 一磁碟櫬或 ——個磁帶機;一資料搜集糸統如一照相機,一聲頻輸入装 置或一測量站;或一通訊裝置,如電腦網路。周邊控制器 140耦合至一周遵裝置150,及第二周邊裝置160 。周逢裝置1 5 0及周邊裝置1 6 0可為圓表顯示控制器 ,聲頻編碼解碼器,視頻牖碼解碼器,磁碟機,磁帶機或 電腦網路。 共用擓流排系統1 0 0具有一掴流排仲裁系統Κ控制 至共用揠流排190之存取。此特殊灌流排仲裁計Μ並非 本發明之一部分。榧流排仲裁之方法,電路及技術已說明 於共同申請之美專利申請序號第08/731,39 3號標題為” Shared Bus Systea With Transaction and Destination ID”申請人 Amjad Z. Qureshi及 Le Trong Nguyen,律師文 件NO. M-4 398 ,該申請巳全部併入本文M供參考。 一個被賦予m流排使用權之榧流排裝置通常稱為灌潦 排主控器。摑流排主控器與另一擂涑排装置通訊·另一欐 流排装置通常稱為摑流排受控器* —潘流排裝置可僅作為 -8- 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) ----------------- (皆先閱讀背面之注意事項再填寫本頁) ·11111 線籲 器 制 控 器 示 顯 一 如 置 裝 先 優 1 為 ο 6 1 置 裝 逢 周 如 經濟部中央標隼局員工消费合作社印製 Α7 Β7 五、發明説明((j ) —主控器,一受控器或者同時可為一主控器及一受控器。 視共用濯流排1 90之實際實施而定,不同之控制信 號均為有益。例如,若每一榧流排使用資料F I F 0作為 緩衝器,狀態旗如F I F Ο滿及F I F 0空可用Μ指示禰 流排受控器是否已備妥可Μ接收或傳送資料。在另一?涯流 排糸統中,可使用一裝置備妥信號。 共用_流排1 9 0可Κ體驗出上述之流排等待時間 之問題。例如,如資料裝置1 2 5為》流排糸統1 0 0之 主記憶體,?握流排裝置1 30及周邊控制器1 40可經常 存取資料裝置1 2 5。此外,其他極流排裝置需要利用共 用?匯流排1 90Μ與其他擓流排裝置通訊。有時,共用榧 流排1 9 0之等待時間可能很長。此外,資料裝置控制器 1 2 0現在作為記憶體控制器之用,必須按順序等待資料 裝置1 2 5之要求及順序加Μ處理。因此,資料裝置控制 .器1 20之等待時間在資料裝置1 25之要求上使共用|匿 流排190之等待時間更長。 其需要螢幕資料Μ更新螢幕,自周邊装置1 6 0之要求必 須有一低等待時間回應。因此,資料裝置控制器1 2 0必 須能自周逢装置1 60獲得優先申請。此外,供共用_流 排1 9 0之滙流排仲裁計刺必須將優先權賦予周邊裝置1 6 0 〇 圖2顯示可降低在資料装置控制器1 2 0内之優先要 本紙張尺度適用中國國家標隼(CNS ) A4規格(21〇'乂297公釐) («先閱讀f面之注意事項再填寫本頁)
經濟部中央標绛局負工消費合作社印製 Α7 Β7 五、發明説明(1) 求之等待時間之方法。資料裝置控制器120包括一要求 緩衝器210用Μ儲存資料裝置125之要求。此要求中 包含優先資訊,此資訊由解碼器2 2 0使用Μ決定在要求 媛衝器210中之保留要求中何者有最高優先。優先解碼 器220控制要求緩衝器21ΟΚ提供保留之申請Μ最高 之儍先給資料裝置管理器240。資料裝置管理器240 控制資料裝置1 2 5Μ接受或根據要求提供資料。 在資料寫入要求時,自共用擓流排1 9 0之資料被暫 時儲存在寫入媛衝器2 6 0中及寫入鎖存器2 5 0中之後 再經過三態媛衝器255轉移至資料装置1 25。三態媛 衝器2 5 5代表在每一資料線上耦合寫入鎖存器2 5 0至 資料裝置1 2 5之獨立三態緩衝器。三態媛衝器在讀出期 間被禁止,俾寫入鎖存器2 5 0之輸出不致干擾責料装置 1 2 5之輸出。寫入緩衝器2 6 0利用一快速記憶體裝置 如S R A Μ或一 F I F 0,故由共用?握流排1 9 0之轉移 時間得Κ最小。在資料讀出要求時。自資料裝置1 2 5之 資料通過讀出鎖存器270,讀出媛衝器28 0及三態媛 衝器285 Μ到達共用滙流排1 90。三態媛衝器285 僅Μ由誚出媛衝器2 8 0之資料送到共用檷流排1 9 0,時 有效Μ防止在共用滙流排1 9 0上之?ϋ流排装置間之線干 擾。如資料裝置1 2 5為一慢速裝置,利用已標示之讀出 可降低資料裝置1 2 5在共用?握流排1 9 0速度上之等待 時間之衝擊,因為轉移至共用?圈流排1 9 0可自謓出媛衝 -10 — 本紙张尺度適用中國國家標準(CNS ) Α4蚬格(210Χ297公釐) (齋先閱讀~背面之注意事項再填寫本頁)
^n. 1^1 -1-ii HI n - - . I- ^1^1 n^— -- I 訂— 經濟部中央標準局員工消费合作社印製 A7 _:_______B7___ 五、發明説明(S ) 器2 8 0.發生。有些資料裝置1 2 5之具體實施例利用分 別之輸入及輸出口。使用此種資料裝置1 2 5之具體實施 例時,三態媛衝器2 5 5則不必要,因為寫入鎖存器2 5 〇係耦合至資料裝置1 2 5之輸入口。同理,讀出鎖存器 2 7 0則耦合至資料裝罝1 2 5之輸出口。 對於優先解碼而言,要求鑀衝器2 1 0係一隨機存取 記憶體而非設計相當簡單之F I FO。此外,優先解碼時 ,所有要求及所有擓流排裝置必須包括能支援裝置控制器 1 20之儍先計劃之電路。 此外,在資料裝置控制器120中之優先解碼器22 〇由於許多同時要求之故,.不能消除共用?圈流排1 90之 固有等待時間。共用榧流排1 9 0之仲裁之優先計劃可使 一高優先裝置在低優先裝置之前存取《流排Μ降低高儍先 裝置之等待時間。但是低儍先裝置可能遭受一長的等待時 間,因為高優先裝置可能與低優先裝置同時重複地要求共 用?匯流排1 9 0。 圖3為根據本發明之一實施例合併一優先旁路滙流排. 360之共用擓排糸統300之方塊圖。共用丨圍流排30 0之不同組件可在單一積體電路上製造,在一單印刷電路 板成為一組件,或利用多.重印刷電路板製成。在共用滙流 排糸統3 0 0中,不同之滙流排装置如資料裝置控制器3 20及周邊控制器340共用一個共用滙流排1 9 0。共 用之?ϋ流排1 9 0可包含一位址丨围流排,一資料循流排及 -11- 本紙張尺度適用中國國家標準(CNS ) Λ4現格(210Χ297公釐〉 (贫先閱敢背面之注意事項再填寫本頁) « HJ m mi m 訂-- ί II —i m 攣丨 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明() 一控制擓流排。共用涠流排300亦可含有資料裝置1 2 5,該資料裝置12 5係耦合至並由資料裝置控制器3 2 0所控制。此外,周邊裝置3 5 0耦合至周邊控制器3 4 0。在某些實施例中,周邊裝置350併入周邊控制器3 40中而成為單一單元。同理,在某些實施例中*賁料裝 置1 25及資料裝置控制器320合併為一個單元。 周邊裝置350對於資料裝置1 25產生高優先之要 求。因此,自周邊裝置350之資料裝置125之要求應 給予很小之等待時間。為避免共用涠流排1 90之等待時 間,周逢裝置350由優先旁路播流排360直接耩合至 實料裝置控制器320。優先旁路潘流排36 0之不同實 施例包括資料擓流排,控制摑滾排•或位址揠流排。 周邊控制器340亦直接耦合至資料裝置控制器32 0。特別是周邊控制器340能將優先要求信虢經由優先 要求榧流排370送至資料装置控制器320。傻先要求 榧流排3 7 0之不同實施例可含資料擓流排,控制?圈流或 位址擓流排。但大多數要求榧流排3 7 0之實施例並未併 入資料湄流排。 當周邊裝置3 5 0箱要自寅料裝置1 2 5而來之貴料 時,周邊控制器340藉由驅動一優先要求於優先要求灌 流排3 7 0之上,Μ啟動一優先匯流排。典型地,周邊控 制器34 0首先監視在儍先要求攉流排3 7 0上之優先要 求致動狀態媒,以決定資料裝置控制器3 2 0是否能夠處 -12- (請先閱讀背面之注音心事項再填寫本頁) · -線 籟 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 A7 B7_五、發明說明() 理一個新的優先要求。如資料裝置控制器3 2 0能處理新 的優先要求,周逢控制器340則驅動一優先要求至資料 裝置控制器3 20。周邊控制器340則驅動一優先要求 至資料装置控制器3 2 0。周邊控制器34 0在優先要求 擓流排3 7 0上驅動優先要求資訊•及控制信號以證賁儍 先要求資訊。其他控制信號指出要求之大小,要求是否為 一寫人或為一謓出、或要求者之身分等的可為優先要求貢 訊之一部分。 資料裝置控制器320在懸置來自共用擓流排190 之非儍先要求之前,先服務儍先之要求。當資科装置控制 器3 2 0胞務優先要求時,資料在優先旁路攜流排3^0 上轉移而不在共用揠流排190上轉移。因此•當一優先 要求已予Μ處理*其他裝置可使用共用摑流排1 90。但 是某些實施例亦利用共用湄流排190供優先資料之用。 圖4為資料裝置控制器320之一實施例之方塊圖, 其可使優先要求在其他非優先要求之前處理。來自共用榧 流排1 90之非儍先要求被儲存在要求F I F041 0内 。在其他實施例中使用記憶骽结構而非FIF0K代替要 求F I F04 1 0。來自儍先榧流排370之優先要求被 儲存在優先嫒衝器440中。來自要求F I F04 1 0之 要求及優先媛衝器44 0之要求分別饋入多工器4 2 0之 第一輪入口及第二輪入口。如優先娌衡器440中含有有 效之儍先要求*多工器420則自儍先娌街器440將優 -13- (請先閱讀背面之注意事項再填寫本頁)
Q 線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 五、發明說明() 先要求送至黄料裝置管理器430。否則,多工器420 將非優先要求自要求FIF0410送至資料装置管理器 4 3 0 〇 在資料裝置控制器320之一實施例中,優先缓衡器 44 0為一單一暫存器以儲存自優先要求擓流排3 7 0之 優先要求。儍先要求包括資料装置1 2 5之一位址值及控 制信號,如轉移大小、要求者之身份及謓入/寫出等。此 外,在優先鍰衝器440中之一儍先要求有效位元醏存來 自儍先榧流排3 7 0之優先要求有效埭之優先要求有效信 號。優先要求有效位元被耦合至多工器42 0之選擇線。 如多工器4 2 0之選擇線被優先要求有效位元驅動為優先 要求有效狀態•多工器420將優先媛街器440中之優 先要求驅動至資料裝置管理器4 3 0 ◊此外,優先要求有 效位元被耦合至儍先要求啟動狀態線,因為在此實施例中 ,優先嫒衝器44 0 —次僅能容納一個有效儍先要求◊此 後,優先要求由資料裝置管理器430接收,資料装置管 理器43 0再重置儍先嫒衡器440並清除儍先要求有效 位元。周瑾控制器340僅在優先鑀街器440中無有效 儍先要求時才將優先要求送至資料裝置控制器3 2 0。 在資料裝置控制器3 2 0之另一竄胞例中*優先緩衡 器440為一 F I F0,其可髂存多個等待之儍先要求。 在此實施例中•在優先丨8流排370上之一優先要求有效 信號被耦合至F I F0之寫入致動终靖。F I F0滿旗供 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (tr先閱讀背面之注意事項再填寫本頁) 訂--------^-線 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 __;___B7____ 五、發明說明() 優先要求啟動信號之用K指出是否可由周邊控制器340 發送另一優先要求。此外,自儍先嫒衝器440之F I F 0空旗被耦合至多工器4 2 0之薄擇终端。祗要優先鑀街 器440不空,多工器420即發送優先要求至資料裝置 管理器4 3 0。 資料裝置管理器4 3 0之設計受限於由資料裝置管理 器4 3 0所管理之特殊資料裝置。在必要時,與本發明有 闞之資料裝置管理器4 3 0之部份在軍一暫存器實施例中 重置優先媛衝器440,並驅動優先旁路?B流排360上 之控制信號。例如,在本發明之一實施例中,在優先旁路 擓流排3 6 0上利用一儍先資料有效線Μ指示資料装置控 制器34 0在優先旁路涠流排3 6 0上驅動有效資料。 在共用灌流排190至資料裝置125至資料裝置控 制器3 4 0之間之非優先寫入及讀出與資料装置控制器1 2 0之讀出及寫入十分相似如圈2有關所述者。因此,該 說明不再重複。 對自資料裝置1 2 5之優先績出而言,黄科装置管理 器430之故動三態媛衝器455使自謓出鎖存器270 之資料被驅動至優先旁路榧流排3 6 0。在另一實施例中 ,三慇媛街器455鶉合至謓出嫒街器280之输出》故 儍先摑流排3 6 0之資料首先通過謓出娌衡器2 8 0。對 優先寫入至資料装置1 25而言,寅科装置管理器430 啟動三態媛衢器4 5 8 »俾自優先旁路榧浪排3 6 0之賁 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
(請先閱緣背面之注音?事項再填寫本頁)
A7 B7 五、發明說明() 料被驅動進入寫入鎖存2 5 0中。 有些共用_流排糸統僅併入儍先要求擓流排3 7 0而 無儍先旁路擓流排360。在此等實施例中,資料裝置控 制器320必須用共用擓流排190M轉移儍先要求之貴 料。此等實施例僅能消除由於在資料裝置1 2 5之多個要 求引起之等待時間*而不能消除共用擓流排1 90之等待 時間。 画5為一同步共用摑流排系統500 *其為多媒顦信 號處理系统之一部份。檷流排糸统5 0 0之结構與m流排 系統300 (圖3)相似。與榧流排糸统300對照•周 邊裝置3 5 0與編碼解碼器界面55 0相對應*周瑾控制器 340對應DMA控制器540,資料装置控制器320 對應記憶體控制器520,及資料装置125對應記憶體 裝置525,該裝置係由一般記憶體晶片所形成。在此實 施例中,同步共用灌液排500之組件由一時脈信號CL K (未示出)所同步,而記憶牖装置525為統一之記憧 髅结構之一部份,其利用同步DRAM。在一實施例中· 記植髖裝置5 2 5係與二個記憶體存髄交錯以增加速度。 視頻螢幕資料及其他資料均儲存於記憶髓裝置5 2 5中。 圔4中所示之資科装置控制器3 2 0之實施例可用K 供記憶體控制器520之用。但•黄料装置管理器430 必須能控制記憶髏装置5 2 5。 不同之DMA控制器可用來作為DMA控制器54 0 -1 6 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (背先閱I背面之注意事項再填寫本頁) 訂--------:-線) 鐵 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 __B7_ 五、發明說明() 。大多數DMA控制器產生位址供不同DMA要求之用。 有些DMA控制器之方法,電路及技術曾揭示於共同申請 之美國申請專利序號第08/7 3 3 , 4 1 1號標題為” DMA Controller Which Receives Size Data for Each DMA Channel” 由 Anjad Z Qureshi等申請人,律師文件 NO.M-4413;及共同申請人之美國專利申請序號第 08/7 3 3 ,90 3號,標題為 ”S i·ιι 11 aneous Data Transf er
Through Read and Write Buffers of a DMA Controller* 由Kab Ju Moon 等人申謫,律師文件第 08/730,611號 M-44 0 0 ;及共同申請之美國專利申請序號NO.播號為” DAM Controller with Channel Tagging”由 Kab Ju Moon等人 申請,律師文件NO. M-4403 。上列之三申請之主題均併入 此間作為參考。 牖碼解碼器界面550之细節視耦合至孀碼解碼器界面 550之煽碼解碣器之特殊形式而定。但一些逋當之CODEC界 面之方法,電路及技術均曾揭示於共同申請之美國專利申 請序號第 0 8 / 7 3 3 , 9 0 5 號標題為” V i d e 〇 a n d 0 v e r 1 a y S y s t e and Method”由 Hoyoung Kia所申誚,律師文件 NO . M-44 50 ,該文已併入此間供參考。 視頻 CODEC 580 可為型 KKS0119 CODEC 由 Saisung 電子 公司出品•該CODEC在監視器590之上執行螢幕更新。為保 證無閃爍及監視器590上尖銳影像,視頻CODEC 580必須在 監視器59 0上經常更新影像。每一更新通期間之延埋必須很 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂-----丨線鑭. 經濟部智慧財產局員工消費合作社印製 A7 B7__ 五、發明說明() 小,故在監視器5 9 0上無閃嫌發生。因此,在記憧體装置 5 2 5上之更新要求之等待時間必須很小。结果,CODEC界面 550之更新資料之要求為優先要求。 CODEC界面5 5 0控制視頻CODEC 580 K鼷動在DHA要求 線552上之DM A要求信號DMA-REQ (圖6)之方式要求自DMA 控制器540更新黄料。當DMA控制器54G能在優先要求擓流排 360上產生儍先要求時,DMA控制器540自CODEC 界面550K驅動一DMA肯定信號DMA—ACK (園 6)於DMA肯定線554上方式表示收到DMA要求。 在同步共用禰流排系統5 0 0中,優先要求禰流排 370包括一儍先要求資訊摑流排562·—儍先要求有 效線564及一優先要求啟動狀態線566»優先要求資 訊榧流排5 6 2轉移有闞優先要求之位址·大小及優先要 求形式等資訊。儍先要求有效線5 64由DMA控制器所 驅動以指出一有效優先要求已被鼷動。優先要求啟動狀軀 線5 6 6被記憶體控制器5 2 Ο驅動Μ指出記植體控制器 520可Κ接受儍先要求。 在同步共同揠流排系統500中*優先旁路檷流排3 6 0包括一優先資料灌流排5 7 2及一儍先賁料有效媒5 74。記植骽控制器520在優先賁料丨囊流排572上鼷 動更新資科至視頻CODEC 550。記值體控制器5 20。記憶髖控制器520亦在優先賁科有效鑲574上 驅動一賁料有效信號DATA-VALI DM指示儍先資料擓流排5 -1 8 - ^紙張尺度&用‘中國國家標準(CNS)A4規格(210 X 297公釐) (清先閱說背面之注意事項再填寫本頁)
A7 經濟部智慧財產局員工消費合作社印製 —-----SI_五、發明說明() 7 2上之更新資料何時有效。 圃6為一同步共用攔流排5 0 0之實施例之更新理期 之定時圖。在此圃6之定時圈中•理輯高用為所有信號之 活動狀態。但在不同之實施例中•有些信號為低活動信號 *故使用缠輯低為活動狀態°在時脈信號C L K之升起緣 6 1 0,CODEC界定550M驅動DMA要求嬝55 2上之DMA要求信號DMA — R E Q而開始一更新要求 至邏輯高。在記憶體控制器5 2 0可Μ接受一優先要求之 後,DMA控制器驅動在DMA肯定線5 54上之DMA 肯定信號DMA_ACK至時脈信號CLK升起邊緣6 1 2為高活 動狀態。 在時脈信號CLK之升起邊緣6 14 * DMA控制器 54 0驅動在優先要求有效線5 64上之一儍先要求有效 信號PR_VALID至一«輯高狀態。在升起邊緣614· DMA控制器540鼷動優先要求之優先寅訊PR—IN F0至優先資訊摑流排562上。 數個時脈遇期之後,確實之數目視記憶髑控制器5 2 0及記憶髖裝置5 2 5之等待時間而定·記憶鱺控制器5 20驅動更新資料至CODEC界面550。特別是在升 起邊緣6 1 6時,記億逋控制器52 0宣佈證實在儍先寅 料有效線5 7 4上之寅料有效信號DAT A-VAUD ·至驅動更 新賁料DATA至優先簧料涠流排572上。CODEC 界面550提供更新資料至視頻CODEC 580及該 -19- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚) (请先閱讀背面之注意事項再填寫本頁) •G.裝 訂--------^線) ,i&# 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明() CODEC 580產生一視頻信號Μ更新在監視器59 0上之螢幕。 Μ上所述之本發明结構之不同實施例僅供說明本發明 之原則,並不檐成本發明特殊實施例之限制,對於此一掲 示,热悉本技蓊之人士可在本發明之範圍内而制定?鹿流排 *控制摑流排,鎖存器* F I F0 ·暫存器*媛街器·《 流排裝置,周邊裝置,記憶體控制器•資料装置,賁科裝 置界面*控制線之其他實施•及使用備選特性Κ創造一低 等待時間之?薩流排系统。 -20- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱說背面之注意事項再填寫本頁)
Claims (1)
- Λ. ··»·捕充 Α8 Β8 C8 D8 .申請專利範圍 1 · 一種檷流排通訊系統,其包括: 一共用潘流排; 一優先要求榧流排; 一個第一擓流排裝置,其耦合至共用及優先要求摑流 排;及 一個第二擓流排裝置*其耦合至共用播流排及傻先要 求m流排,第二?匯流排裝置具有: 一要求鑀衡器,其耦合成接收來自共用榧流排之非儍 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 先要求 優先要 2 括一第 摑流排 3 之優先 之前予 4 之要求 求0 .5 優先媛衡器,其耦合成接收來自儍先 求0 ♦如申請專利範圍第1項之掴流排通 三擓流排裝置,其耦合至共用撊流排 裝置並未耦合至優先要求擓流排。 *如申請專利範圃第1項之ill流排通 媛衝器中之儍先要求係在要求媛衡器 Μ處理。 •如申請專利範圃第1項之摑流排通 媛衝器為一FIF0其能雔存許多非 要求擓流排之 訊系統,尚包 *其中該第三 訊系統*其中 之非優先要求 訊系統•其中 優先播流排要 如申請專利範圍第4項之m流排通訊系統•其中 之優先要求榧流排包括一儍先黄訊ΪΒ流,一儍先要求有效 媒及一優先要求啟動狀態線。 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) * I H I I I、1τI -- Λ. ··»·捕充 Α8 Β8 C8 D8 .申請專利範圍 1 · 一種檷流排通訊系統,其包括: 一共用潘流排; 一優先要求榧流排; 一個第一擓流排裝置,其耦合至共用及優先要求摑流 排;及 一個第二擓流排裝置*其耦合至共用播流排及傻先要 求m流排,第二?匯流排裝置具有: 一要求鑀衡器,其耦合成接收來自共用榧流排之非儍 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 先要求 優先要 2 括一第 摑流排 3 之優先 之前予 4 之要求 求0 .5 優先媛衡器,其耦合成接收來自儍先 求0 ♦如申請專利範圍第1項之掴流排通 三擓流排裝置,其耦合至共用撊流排 裝置並未耦合至優先要求擓流排。 *如申請專利範圃第1項之ill流排通 媛衝器中之儍先要求係在要求媛衡器 Μ處理。 •如申請專利範圃第1項之摑流排通 媛衝器為一FIF0其能雔存許多非 要求擓流排之 訊系統,尚包 *其中該第三 訊系統*其中 之非優先要求 訊系統•其中 優先播流排要 如申請專利範圍第4項之m流排通訊系統•其中 之優先要求榧流排包括一儍先黄訊ΪΒ流,一儍先要求有效 媒及一優先要求啟動狀態線。 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) * I H I I I、1τI -- 經濟部智慧財產局員工消費合作社印製. A8 B8 C8 D8 六、申請專利範圍 6 *如申請專利範圃第s項之m流排通訊糸統•其中 之優先媛衡器係一暫存器其具有優先要求有效位元•其中 之儍先要求有效位元儲存許多自優先求有效位元之儍先要 求值。 7 ·如申讅專利範圍第6項之丨握流排通訊系統,其中 之優先要求有效位元驅動儍先要求啟動狀態線。 8 ♦如申請專利範圍第7項之擓流排通訊系統,其中 之第二_流排裝置尚包括一多工器,具有第一輸入口耦合 至要求鑀衝器,第二輸入口耦合至優先鑀衝器及一選擇终 端耦合至優先要求有效位元。 9 ·如申請專利範圍第5項之擓流排通訊糸統,其中 之優先鑀街器為一FIF0其具有寫入啟動终端耦合至儍 先要求有效線。 1 0 *如申請專利範圍第9項之擓流排通訊糸統,其 中F I F0有一 F I F0滿旗耦合至儍先要求啟動狀態線 0 1 1 ♦如申請專利範圃第7項之擓流排通訊糸統,其 中之第二m流排裝置尚包括一多工器,其具有第一输入口 耦合至要求媛衝器,第二输入口耦合至優先鈒衡器*及一 選擇终端;及 其中之F I F0有一 F I F0空旗耦合至多工器之遘 \ 擇終端。 1 2 ·如申謫專利範圍第1項之潘流排通訊系統,尚 -2- 本紙張尺度適用中國國家標準(CNS ) 格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)六、申請專利範圍 括 包 間 之 A8 B8 C8 D8 置 裝 邊 周 及 置 及裝 ; 排 置流 裝摑 排二 流第 滙至 一 合 第耦 至排 合流 锅II 置路 裝旁 邊先 周儍 移 轉 被 上 0 流 涯 91 路 旁 先 優 在 料 資 之 求 要 先 儍 應 回 中 其 , 效 統有 糸料 訊資 通一 排及 流排 擓流 之匯 項料 2 資 1 先 第優 圍 一 範括 利包 專排 請流 申榧 如路 . 旁 3 先 1 優 中 。 其線 (請先閣讀背面之注意事項再填寫本頁) —訂------翁— ---- 經濟部智慧財產局員工消費合作社印製 本紙浪尺度適用中國國家操準(CNS ) A4規格(210X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/730,915 US5983299A (en) | 1996-10-18 | 1996-10-18 | Priority request and bypass bus |
Publications (1)
Publication Number | Publication Date |
---|---|
TW379297B true TW379297B (en) | 2000-01-11 |
Family
ID=24937319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086113168A TW379297B (en) | 1996-10-18 | 1997-09-11 | Bus communication system |
Country Status (4)
Country | Link |
---|---|
US (1) | US5983299A (zh) |
JP (1) | JP3952226B2 (zh) |
KR (1) | KR100218265B1 (zh) |
TW (1) | TW379297B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6092142A (en) * | 1998-02-26 | 2000-07-18 | Intel Corporation | Method and apparatus to introduce programmable delays when replaying isochronous data packets |
US6185520B1 (en) * | 1998-05-22 | 2001-02-06 | 3Com Corporation | Method and system for bus switching data transfers |
US6256716B1 (en) * | 1998-12-10 | 2001-07-03 | Sun Microsystems, Inc. | Apparatus, system and method for reducing bus contention during consecutive read-write operations |
TW425769B (en) * | 1999-07-08 | 2001-03-11 | Via Tech Inc | Mapping register structure of codec controller and powering down and suspending method using the same |
US7233970B2 (en) * | 2001-05-02 | 2007-06-19 | Cipher Corporation Limited | Computational method, system, and apparatus |
US6738874B2 (en) | 2001-05-02 | 2004-05-18 | Layer N Networks, Inc. | Controller architecture and strategy for small discontiguous accesses to high-density memory devices |
US7218734B2 (en) * | 2001-05-02 | 2007-05-15 | Nciper Corporation Limited | Ring arithmetic method, system, and apparatus |
US7913261B2 (en) * | 2001-05-02 | 2011-03-22 | nCipher Corporation, Ltd. | Application-specific information-processing method, system, and apparatus |
US6910095B2 (en) * | 2001-10-01 | 2005-06-21 | Britestream Networks, Inc. | Memory request handling method for small discontiguous accesses to high-density memory devices |
US8024392B2 (en) * | 2002-02-16 | 2011-09-20 | Ncipher Corporation Limited | Computational method, system, and apparatus |
KR100475735B1 (ko) * | 2002-07-12 | 2005-03-10 | 삼성전자주식회사 | 긴급채널을 이용한 공유버스 중재방법 및 그 장치 |
EP1591907B1 (en) * | 2004-04-30 | 2009-07-01 | STMicroelectronics (Research & Development) Limited | Resource management |
JP4624715B2 (ja) * | 2004-05-13 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | システムlsi |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4246637A (en) * | 1978-06-26 | 1981-01-20 | International Business Machines Corporation | Data processor input/output controller |
US4980816A (en) * | 1987-12-18 | 1990-12-25 | Nec Corporation | Translation look-aside buffer control system with multiple prioritized buffers |
DE68924992T2 (de) * | 1988-02-23 | 1996-07-25 | Digital Equipment Corp | Symmetrische Steuerungsanordnung für Multiverarbeitung. |
US5130985A (en) * | 1988-11-25 | 1992-07-14 | Hitachi, Ltd. | Speech packet communication system and method |
JPH03182140A (ja) * | 1989-12-11 | 1991-08-08 | Mitsubishi Electric Corp | 共通バッファ形交換装置 |
US5128932A (en) * | 1990-08-27 | 1992-07-07 | Bell Communications Research, Inc. | Traffic flow control and call set-up in multi-hop broadband networks |
JP3308563B2 (ja) * | 1991-07-15 | 2002-07-29 | 株式会社日立製作所 | 多地点テレビ会議システム |
US5438592A (en) * | 1994-03-31 | 1995-08-01 | At&T Corp. | PI/4-DQPSK phase state encoder/decoder |
US5598579A (en) * | 1994-04-25 | 1997-01-28 | Compaq Computer Corporation | System fpr transferring data between two buses using control registers writable by host processor connected to system bus and local processor coupled to local bus |
KR0155269B1 (ko) * | 1995-01-16 | 1998-11-16 | 김광호 | 버스 중재방법 및 그 장치 |
US5822553A (en) * | 1996-03-13 | 1998-10-13 | Diamond Multimedia Systems, Inc. | Multiple parallel digital data stream channel controller architecture |
-
1996
- 1996-10-18 US US08/730,915 patent/US5983299A/en not_active Expired - Lifetime
-
1997
- 1997-05-07 KR KR1019970017470A patent/KR100218265B1/ko not_active IP Right Cessation
- 1997-09-11 TW TW086113168A patent/TW379297B/zh not_active IP Right Cessation
- 1997-10-17 JP JP28582197A patent/JP3952226B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5983299A (en) | 1999-11-09 |
KR100218265B1 (ko) | 1999-09-01 |
JP3952226B2 (ja) | 2007-08-01 |
KR19980032115A (ko) | 1998-07-25 |
JPH10143466A (ja) | 1998-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW394878B (en) | Shared bus system with transaction and destination ID | |
TW379297B (en) | Bus communication system | |
TW379294B (en) | Interfacing direct memory access devices to a non-isa bus | |
TW305031B (zh) | ||
US7478189B2 (en) | Deadlock avoidance in a bus fabric | |
US5430847A (en) | Method and system for extending system buses to external devices | |
TW479174B (en) | Interrupt controller | |
JPH071495B2 (ja) | データ処理システム | |
US6766386B2 (en) | Method and interface for improved efficiency in performing bus-to-bus read data transfers | |
JP4350808B2 (ja) | バースト・ダイレクトメモリアクセスを備えた表示制御装置を有するデータ処理システム、および同システムにおいて命令を周期的に供給する方法 | |
EP1433071A1 (en) | Bus system and bus interface for connection to a bus | |
TW200945033A (en) | Memory allocation and access method and device using the same | |
US6662258B1 (en) | Fly-by support module for a peripheral bus | |
US6584536B1 (en) | Bus transaction accelerator for multi-clock systems | |
TW449698B (en) | Control chipsets and data exchange method among them | |
TW493125B (en) | Access method for memory | |
TW322546B (zh) | ||
TW448361B (en) | Data switching system and method using bandwidth management unit to reduce data traffic | |
TW397960B (en) | A memory with optimized memory space and wide data input/output and systems and methods using the same | |
US6611882B1 (en) | Inbound and outbound message passing between a host processor and I/O processor local memory | |
TW320699B (en) | Multi-channel direct memory access control circuit with distributed prefetch buffer | |
TWI226552B (en) | Bus integrating system | |
JP2013228918A (ja) | バス中継装置およびデータ処理装置 | |
JPH08287001A (ja) | 表示回路 | |
JPS63288379A (ja) | メモリ−カ−ド用リ−ダ・ライタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |