TW322596B - - Google Patents

Download PDF

Info

Publication number
TW322596B
TW322596B TW085113779A TW85113779A TW322596B TW 322596 B TW322596 B TW 322596B TW 085113779 A TW085113779 A TW 085113779A TW 85113779 A TW85113779 A TW 85113779A TW 322596 B TW322596 B TW 322596B
Authority
TW
Taiwan
Prior art keywords
layer
silicon
item
patent application
photosensitive layer
Prior art date
Application number
TW085113779A
Other languages
English (en)
Original Assignee
Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics Nv filed Critical Philips Electronics Nv
Application granted granted Critical
Publication of TW322596B publication Critical patent/TW322596B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/144—Hydrogen peroxide treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

經濟部中央標準局員工消費合作社印製 322596 A7 B7 五、發明説明（ 本發明係關於一種製造半導體裝置之方法，其中有— 礞 光學石印所成結構之矽表面，該方法包括下述步驟： a.提供一含有主要由多醯亞氨及多醯氨酸混合物所組 成抗反射層之妙表面， b_提供一含有感光層之抗反射層，該層經囷案輻射後 顯影而形成感光層與抗反射層之蝕刻蔽軍， c. 蚀刻砍表面露出之部分， d. 除去蝕刻蔽罩。 美國第4，910,122號專利説明之例7中即説明如何藉旋 轉塗層法爲矽晶圓提供一抗反射層，隨後再爲抗反射層提 供一感光層。然後將如此製作之晶圓作圖案輻射曝光而顯 影。除去感光層及其下抗反射層之露出部分後，即獲得所 用蔽罩清晰之鏡像。如此獲得之晶圓再以普通方式加以蝕 刻。 上述之抗反射層可排除在感光層中有外來物質。此種外 來物質可能因在對感光層作囷案曝光時所用輻射之反射而 造成。已知之抗反射層含有多醯氨酸及多醯亞氨混合物。 此種混合物爲雙氫化物與聯氨間反應之產品，可反應形成 藉著除水與環化而随後變換成之多醯氨酸。視反應之狀 況，可獲得多醯亞氨與多醯氨酸之平衡混合物，將多醯氨 酸加熱而形成多酿亞氨。 使用已知方法作大量生產時，即會遭遇到問題。對以此 方式所製半導體裝置之目視檢查已發現在相當薄之矽結構 之製造中有誤差發生。例如，發現薄矽結構會在遮蔽區内 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁}
A7
被蚀刻掉。因小型之妙結構禮積越來越小，使此一問題也 越加嚴重。在最小體積爲0.8微米或更小之矽結構中，此 一缺點根本無法接受。 本發明之一個目的即在減輕上述缺點。本發明特別旨在 提供一種方法可避免將小體積之矽結構蝕刻掉且可適用於 大量生產。 本發明之此等及其他目的是藉本文首段所述之方法來實 現’其特徵爲在提供抗反射層之前，對矽層先作氧化處 理。 本發明係基於一項認知，即上述問題係因抗反射層與矽 層間之附著力不夠所造成。爲本發明所作之實驗已確定該 項附著主要是基於在抗反射層之氫原子與出現在珍表面上 氫氧群之間所形成之氫橋接。同時更發現，因大量生產之 故，矽表面上之氫氧群數目變爲最少。此點可能歸因於在 施加抗反射層前，矽表面被加以氟化氫處理之故’例如將 碎表面漏入含有1 %氟化氫之水溶劑中。此爲對須經石印 之大量生產晶圓所作之已知標準處理。因此，各種雜質均 經濟部中央標準局員工消費合作社印製 從妙表面除去。感光層一般所用之材料通常無法藉氫橋接 而附著於妙β 由於抗反光層與矽表面間之附著不夠，在蝕刻處理時抗 反光層可能脱離。如此造成不願有之將小型結構從矽表面 蚀刻掉’尤其會發生在最小體積小於〇 8微米之罩式矽結 構中。用本發明之方法可減輕此一缺點。正、負性之漆均 可用爲感光層。 -5 - 本紙張尺度適用中國國家標準（ 經濟部中央標準局員工消費合作社印製 五、發明説明（3 ) 本發明4方法可極爲有利地用於提㈣層巾之所卜 入氧化物，，。本發明方法之& ^里 明。 ⑨月万法《此-應用將於第-實例中説 本發明方絲佳實狀特徵切層之製造是將導電之 晶碎置於其上覆蓋一薄層氧切之單晶碎基體表面上 蚀刻處理時將多晶矽層刻透。 本發明方法之此-實例能製成導電多晶㈣構明確之軌 跡（所謂之“多線，，）。本發明方法之此—應用將於第 中説明。 矽表面之氧化處理可以不同方式進行。例如可對表面作 電暈處理。電暈是在接近一小半徑曲率電極強力而不均勻 電場影響下所形成之放電。但電暈處理之缺點爲會有強力 之電場伴隨而在最終之半導體裝置中會產生充電現象。 本發明方法一較佳實例之特徵爲是將矽置於含有氧化劑 之士液中作氧化處理。原則上全部適合之氧化劑均可用。 在此實例中不會有上述電暈之不良影響。 本發明另一有趣之實例爲氧化處理在酸性媒質中進行， 使用硫酸、氧化氫與水之混合液證明非常有效。 另—方法亦有良好效果，其特徵爲氧化處理在鹼性媒質 中進行，使用含有氨、過氧化氫與水之混合液亦證明頗爲 有效。 本發明之此等及其他方面在後文對實例之説明中會更爲 明顯。 附圖： 6- 本紙張尺度適用巾關家標準（CNS ) A4· ( 210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
圖！所示爲諸如用以製造所謂“埋入氧化物，，結構之本 明方法之若干步驟。 圖2所示爲諸如用以製造所謂“多線，，之本發明方法之若 干步驟。 爲清晰計，附圖並非按比例缯製。 實例1 圖1所示爲製造所謂“埋入氧化物，，結構之本發明方法之 若干步驟。圖1-A爲一 8吋單晶矽晶圓i之—段，該晶圓業 經以1%氧化氫溶液處理以除去晶圓表面2之雜質。該晶圓 隨後浸入含有氧化劑之溶液.在本例中，該溶液爲含有容 量14%之過氧化氫（30%)及容量14%之氨（25%)之水溶 液。隨後將晶圓以清水清洗並使之乾燥。 經濟部中央標準局員工消費合作社印製 {請先閲讀背面之注意事項再填寫本頁} -訂. 上述經過清洗及氧化之晶圓表面2被加上一抗反射層 3(圖1-B)。此層主要由混合之多醯亞氨及多醯氨酸組 成，爲達此目的，以標準之旋轉塗層處理方法在表面2置 上含重量5 %此一混合物之N=甲基吡咯啶輞及環乙烷混合 溶液。此種溶液市面有售，其廠牌爲XLT-BARC。然後 將如此處理之層以183 X：加溫55秒以使其乾，如此處理之 層，其厚度爲135 nm(±5nm)。 以標準旋轉塗層處理方法爲形成之抗反射層3加上感光 層4(Novolak Shipley ;層厚1.7微米）》該層連續以圖 案輻射曝光，以2.38 %四甲氨氫氧化物水溶液顯影並以 1 1 0 °C加熱3 0秒鐘以使其乾（圖1 - C )。然後將所得之結構 以電漿蝕刻技術作各向異性蝕刻。在此項處理中於梦晶 -7- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 五、發明説明（5 ) 經濟部中央標準局員工消費合作社印裝 圓内形成凹槽5。 除去蝕刻蔽罩後(亦即感光層未曝光部分及其下之抗反 射層），以凝膠處理法在製成之晶圓表面置上一夠厚之多 晶氧化碎（TE0S)層6。以旋轉塗層法在其上置_新的感 光層7(Hunt HPR 2()4)，而形成相當平整之表^(圖卜 D)。以已知之電漿蝕刻技術最後將層7及層6之一部分蝕 刻掉即可有圖1 - F中所示欲有之“埋入氧化物中，，結構。 在条干比較實驗中，第一組晶圓先以氧化劑處理而第二 組晶圓則不作如此處理。所用以之氧化劑亦爲含有容量 I4%之過氧化氫（30%)及容量M%之氨（25%)之水溶液。 依本發明先經處理之晶圓並無瑕疵，而未先作處理之晶圓 則發現有一個或數個欲有之中間結構9已被蝕刻掉。 實例2 圖2所示爲本發明用於製造所謂導電多晶軌跡（多線）方 法之若干步驟。圖2 -A爲一 8吋單晶矽晶圓11之一段。該 晶圓之局部以對矽之局部氧化（L〇COS)技術加上若干較 厚之氧化矽層12,亦即在該等氧化矽層之間置入一較薄 之氧化矽層13(氧化閘）。藉LPCVD在層12與13上置一多 晶矽層14。以已知方法在該層中掺入磷光質而使聚矽可 以導電。此一步驟可在含有PH3/〇2_之環境中進行，亦可 在較後階段中進行。如此所獲之晶圓結構如囷2-A所示。 多線係自層1 4製造而成。 圖2 - A所示之晶圓結構預先以含1 %氟化氫水溶液加以 處理以除去在表面15上形成之？2〇5及Si〇2玻璃層，該層 請 先 聞 面 之 注 意 3 訂 8 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 ________B7 五、發明説明（6 ) 是在摻雜作業中由PH3及〇2所形成者。然後將晶圓浸入 含有氧化劑之溶液中。在本例中，該溶液爲在96%硫酸中 有容量0.83 %過氧化氫（30%)之水溶液（水虎魚溶液）^再 將晶圓以純水清洗。 上述經過清洗及氧化之晶圓表面15被加上抗反射層 16。此層主要是由混合之多醯亞氨及多醯氨酸組成，爲 達此目的，以標準之旋轉塗層處理方法將含有重量5%此 一混合物之N-甲基吡咯啶酮及環乙烷溶液置於表面15 上。此一溶液市面有售，其廠牌爲XLT-B ARC。然後將 如此形成之層置於186°C溫度中加熱40秒鐘，使之變乾。 如此所獲層之厚度爲125 nm(±5 nm)。 以標準之旋轉塗層法在如此形成之抗反射層16上置一 感光層17(Novolak Shipley ;層厚1.185微米）。再將 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 此層以圖案輻射加以曝光，以硫酸及過氧化氫水溶液顯影， 置於11(TC溫度中加熱30秒鐘使之變乾。囷2-8所示如此 獲得之結構以已知之電漿蚀刻技術刻透而達氧化矽層之表 面。感光層之未曝光部分及在其下面之抗反射層（蝕刻蔽 罩）隨後以水虎魚溶液除去。圖2 - C所示即爲含有多晶碎 導電軌跡1 8 (多線）之晶圓結構。在本例中，多線之線寬 爲0·8微米。上述處理完成之結構再以已知方式予以加工 即可成電晶體。 在第一組比較性實驗中’曾將第一組晶圓先以氧化劑處 理，而第二組晶圓則未作此處理。所用之氧化劑爲含有容 量14%過氧化氫（30%)及容量14%氨（25%)之水溶液，亦 -9 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 322596
五、發明説明（7 ) 稱爲水虎魚溶液。依本發明事先處理過之晶圓未發現瑕戚 而在未事先處理之晶圓中則有一條或多條欲有之多線已完 全或部分被蝕刻掉。 將事先處理過之晶圓加以比較，發現使用含有硫酸之氧 化劑在較之使用含氨溶液者有較好之效果。在前者中，不 同多線之間並無橋接結構，而在使用含氨溶液者中，有些 則發現有此種不欲有之結構。吾人假定此係歸因於在顯影 步骤中無法充分除去之抗反射層殘留下之未曝光部分。 本發明提供一種適用於大量生產半導體裝置之方法。將 晶圓結構之表面加以氧化處理即可免除不欲見到的將微小 心矽結構蝕刻掉之情形。本發明之方法可極爲有利地用於 製造所謂之“埋入氧化物，，結構，尤其是製造“多線”。 (請先閲讀背面之注意事項再填寫本頁) 訂- 經濟部中央標準局員工消費合作社印製 10- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

  1. 322596 第 8 5 1 1 3 77 9號專利申請案 a i外;. X t文申請專利範面修正本(86年8月)___08 I _“K 六、申請專利範圍 1-一種製造半導體之方法’其中之矽層表面是以光學石印 方式構成，該方法包括下述步驟： a. 提供一含有抗反射層之矽層表面，抗反射層主要 是由多醯亞氨與多醯氨酸之混合體組成， b. 提供一含有感光層之抗反射層，將感光層作圖案 輻射曝光，然後顯影， c .蝕刻矽層表面外露部分， d·從表面除去感光層之殘餘部份及抗反射層， . 其特徵爲矽層表面在加上抗反射層前先將矽表面置於含 有氧化劑之溶液中進行氧化處理，其中該氧化處理係在 一酸性或鹼性媒質中進行。 2_如申請專利範圍第1項之方法’其特徵爲矽之形成爲在 覆蓋一薄層氧化矽之單晶矽基體表面置上導電之多晶 矽’而多晶矽層則在蚀刻處理中被蝕透。 3_如申請專利範圍第1或2項之方法，其特徵爲溶液含有混 合之硫酸、過氧化氫與水。 4.如申請專利範圍第1或2項之方法，其特徵爲溶液含有混 合之氨、過氧化氫與水。 經濟部中央標準局員工消費合作社印製 本纸張尺度適用中國國家揉準（CNS ) A4規格（21〇X297公釐）
TW085113779A 1995-10-26 1996-11-11 TW322596B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP95202907 1995-10-26

Publications (1)

Publication Number Publication Date
TW322596B true TW322596B (zh) 1997-12-11

Family

ID=8220773

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085113779A TW322596B (zh) 1995-10-26 1996-11-11

Country Status (7)

Country Link
US (1) US5759747A (zh)
EP (1) EP0800704B1 (zh)
JP (1) JPH10513013A (zh)
KR (1) KR980701134A (zh)
DE (1) DE69625679T2 (zh)
TW (1) TW322596B (zh)
WO (1) WO1997015946A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6428894B1 (en) * 1997-06-04 2002-08-06 International Business Machines Corporation Tunable and removable plasma deposited antireflective coatings
US6383723B1 (en) 1998-08-28 2002-05-07 Micron Technology, Inc. Method to clean substrate and improve photoresist profile

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4176003A (en) * 1978-02-22 1979-11-27 Ncr Corporation Method for enhancing the adhesion of photoresist to polysilicon
US4910122A (en) * 1982-09-30 1990-03-20 Brewer Science, Inc. Anti-reflective coating
DE69023644T2 (de) * 1989-05-07 1996-04-18 Tadahiro Ohmi Verfahren zur herstellung eines siliziumoxydfilmes.
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
US5286608A (en) * 1992-05-18 1994-02-15 Industrial Technology Research Institute TiOx as an anti-reflection coating for metal lithography
WO1993024860A1 (en) * 1992-06-02 1993-12-09 Mitsubishi Kasei Corporation Composition for forming anti-reflection film on resist and pattern formation method

Also Published As

Publication number Publication date
KR980701134A (ko) 1998-04-30
WO1997015946A1 (en) 1997-05-01
EP0800704B1 (en) 2003-01-08
DE69625679T2 (de) 2003-11-06
EP0800704A1 (en) 1997-10-15
US5759747A (en) 1998-06-02
JPH10513013A (ja) 1998-12-08
DE69625679D1 (de) 2003-02-13

Similar Documents

Publication Publication Date Title
KR930000293B1 (ko) 미세패턴형성방법
US7718345B2 (en) Composite photoresist structure
JPH0777809A (ja) シリレーションを利用したパターン形成方法
TW462996B (en) Etchants
TW442709B (en) Metal ion reduction in photoresist compositions by chelating ion exchange resin
TW322596B (zh)
JPS62218585A (ja) フオトマスクの製造方法
TW511188B (en) Method of manufacturing a semiconductor device
TW200421440A (en) Method for increasing adhesion of rework photoresist on oxynitride film
JPH10123693A (ja) 感光性有機膜のパターン形成方法およびフオトマスクパターンの形成方法
JPH0963928A (ja) 光リソグラフィ用反射防止膜およびその製造方法並びにその使用方法
TW389951B (en) Improved silica stain test structures and methods therefor
KR0175001B1 (ko) 화학증폭형 레지스트를 이용한 리소그라피 공정에서 산중화반응 억제방법
TW200303583A (en) Method for forming a pattern in a semiconductor substrate
JP3449508B2 (ja) 位相シフトフォトマスクの作製方法
TW210382B (en) Treatment of masking chromium film
JPH0324550A (ja) パターン形成方法
JPS6053028A (ja) 微細パタ−ン形成方法
TW449832B (en) Removing method of polysilicon defect
JPS61267762A (ja) フォトマスクブランクとフォトマスクの製造方法
TW301021B (en) Process of Spin-On-Glass(SOG) planarization
KR100261992B1 (ko) 반도체 소자의 미세 선폭 형성방법
KR960002245B1 (ko) 실리콘 산화막 웨이퍼를 이용한 반도체 현상 장비의 불순물 검출 방법
JPS6132423A (ja) 周辺部に段差を有する半導体基板およびその製法
KR100468824B1 (ko) 단일전자소자제작을위한감광막제거방법