TW315541B - - Google Patents

Description

經濟部中央橾率局員工消費合作社印裝 A7 B7五、發明説明（1 ) 搿明頜诚 本發明係有關一種用於記憶體電路之感測放大器，且 較持別地，係有闞一種用於增益記憶體單元（gain euory cells)之低功率CMOS(互補型金屬氧化物半導體） 感测放大器。 發明背畺 來自一標準記憶體單元之輸出信號提供一種明確定義 之預設電壓差K用於可由標準之感测放大器感測之兩種 邏輯狀態。一種增益記憶體單元不同於標準記憶體單元 僳因不具有一種明確定義之電壓差Μ用於兩種邏輯狀態 。該增益記憶體單元只有當邏輯”1”存在時才傳_電荷 。而來自增益記憶體單元之輸出信號無法由標準之感测 放大器來感測，因此該用於增益記憶體單元之感测放大 器必須自只有當邏輯”1”存在時所傳遞之帶電信號來提 供明確定義之輸出狀態Μ用於邏輯準位"1”與二者。 在設計一感測放大器中，用於低功率作業之電位係 CMOS技術之一種吸引人之特性。一種典型之CMOS電路之 應用可提供很低之待命功率（standby power),於該電 路中只有當狀態之轉變正發生畤才有電流流動，此特性 使在CBOS之設計中極易操縱功率之發散。用於η-通道元 件之電流軿體係電子，而用於P -通道元件之載體則為電 洞。存在於M0S電晶體中之四個隔離區域终端係：源極， 洩極，閘極Μ及基體。用於正常作業時，供η -通道元件 之源極，洩極Κ及閘極電壓相對於基體之量度為正值， "3 " (請先閲讀背面之注意事項再填寫本頁) 裝-- 丁.__ -吞 L,-------1 本紙張尺度適用中國國家標準（CNS ) Α4説格（210Χ2们公釐） 315541 經濟部中央揉率局貝工消費合作社印策 A7 B7 五、發明説明（2 ) 而供P -通道元件則為負值。該輪出總是連接至電源供應 通路之一，因為於任何所賦予之狀態只有一個電晶體導 通（0H)而另一則顒閉（OFF),此保證該遲輯之變動只由 電源供應電壓而非由該等元件之等效胆抗比來確定，如 具備靜態，nMOS設計之情況。 習用技術充滿使用於記憶體單元之感測放大器，習用 技術裝置之若干實例如下： 美國專利案號第39328 48號，淮予E. Porat之”用於允 許靜態記憶體中一感測節點快速充放電之回授電路”揭 示一種結合回授於一充電感測節點之η-通道感測放大器 ，此允許用於維持一預設信號準位必要之快速充放電， 該感测放大器使用一回授電路控制位元線之電位降。 美國專利案號第443438 1號，淮予R. G. Stwart之”感 測放大器”揭示一種有闞感測轉變之預充電及設’定之感 測放大器與概念，該電路.需使用相對多數目之元件。 美國專利案號第45 6 3 8 78號，淮予I. T. Wacyk之”線 性感测放大器”揭示一種感測放大器其加入一偏壓電流 於藉由記憶體元件所傳遞之電流。 美國專利案號第45643 6 5號，淮予R.E.Scheuerlein 之”共有存取線之記憶體單元”揭示用於耦合記憶體單元 之共有感测放大器，該等記憶體單元係使用一感測線， 一第一K及一第二位元感測線來讀取。 美國專利案號第4970689號，於1990年11月13日淮予 Deraid Kenney之”電荷放大之斷切記憶體單元”揭示 本紙張尺度逍用中國國家標準（CNS ) A4规格（210 X 297公釐） 1 —^1— nn 1^11 -m· nn nn nn In (請先閲讀背面之注意事項再填寫本頁)

、tT A7 B7 五、發明説明（3 ) 一種具備儲存節點之記憶體單元，於讓取期間不能直接 連接至位元線，該電路需要兩條用於寫人與讀取之實料 線0 美國專利案號第5015890號，於1991年5月14日淮予 Hiroaki Murakami等人之”藉回授控制之具有升壓電路 之感测放大器揭示一種用於由習知記憶體單元產生之低 信號準位之感测放大器。 美國專利案號第5015891號，於1991年5月14日准予 E. Porat之”用於允Yun-ho Choi之”用於積體電路之輸 出回授控制電路”掲示一種感測放大器，由一讃取驅動 器及一使用多數目裝置之輸出閂鎖轉變方塊所組成。 美國專利察號第5138198號，於1992年8月11日淮予 Ju Shen等人之”具備控制電路K翮閉未使用之感测放大 器電源之可程式設計之邏輯積體元件”揭示一種缠輯元 件，可闞閉未使用之感測放大器電源。 大致地，具備用於增益記憶體單元之感測放大器结合 了一個問題，係具有相當數目之零件，而該高數目之零 件使記憶髑電路承受成本與大小之不利，且因而限制了 該記憶體電路之作業速率與密度。 經濟部中央榡準局員工消費合作社印装 (請先閲讀背面之注^h項再填寫本頁) 因此，期望減少用於增益記憶體單元之感測放大器之 零件數目。 具備用於增益記憶體單元之感测放大器之另一問題係 其在活化模式中Μ及在待命模式中之功率消耗，此種功 率消耗會限制記憶體電路之密度係因為散熱之限制，且 -5- 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 315541 A7 — B7 五、發明説明（4 ) 會增加電源供應容量之需求。所以期望減低用於增益記 憶體單元之感測放大器之功率消耗於所作業之活化模式 與待命模式中。 因此，本發明之一目的係提供一種可降低功率消耗之 感測放大器。 本發明進一步之目的係提供一種可極快速地感測增益 記憶體單元輸出信號之感測放大器。 發明廐诚 本發明係一低功率感測放大器，其感測任何記憶體單 元之輸出，該輸出於一邏輯狀態傳遞一信號電荷而在另 一狀態則實質地無電荷，且持別地適合用於與增益記憶 體單元一起使用。本發明感测放大器係根據一反相器， 其具備一回授迴路與附加之電路，於信號感测之後提供 穩定性。位元感測線在讀取感測週期中，於感测前與感 測後被放電Μ鎖定於邏輯” 0 ”或壤輯”1 ” ，而相對應於 經濟部中央橾率局貝工消费合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 增益記憶體單元之邏輯數值。該感测放大器提供一、_明 確定義之邏輯輸出Μ相對於電源供應Κ及相對應於該增 益記憶體單元之趣輯數值。本發明低功率感测放大器於 信號感測期間並不具有偏壓電流流動且於待命模式時無 功率消耗。本發明低功率感測放大器可由兩位元感测線 共有，該低功率感测放大器具有相當低數目之零件Κ允 許用於較大之記憶體密度Μ及用於放大器可極快速地感 測輸出之信號。 本發明低功率感测放大器，可使用於記懷/體單元 -6 - 本紙張又度逍用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（5 ) Μ作業於一第一狀態中用Μ儲存一邏輯”1” Μ及作業於 一第二狀態中用Μ儲存一邏輯"0” ，其中該增益記憶體 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 單元係藉施加一信號至控制線來活化，Μ使該增益記憶 體單元施加一黼存之電位至一位元線，該儲存之電位表 示一相對應於一所儲存邏輯”1”之第一電位準位，Μ及 一相對應於一所儲存遴輯"0"之第二電位準位。該感測 放大器包含一初步放電裝置，一可啟動之感測放大器裝 置，Μ及一活化裝置。該初步放電裝置係達接至位元線 用Κ在感測之前放電該位元線。該可啟動之感測放大器 裝置係響應於一啟動控制信號以感測位元線上之一準位 以及提供一輸出信虢，該感測放大器係連接於位元線， 且具有一第一導電狀態Κ響懕於第一電位準位Μ及一第 二非導電狀態Μ響應該位元線上之第二電位準位。該活 化裝置係連接於增益記憶體單元之控制線，Κ使該增益 記憶體單元腌加所儲存之電壓準位於位元線，且用Κ活 化該可啟動之感测放大器裝置來感測該位元線，其中當 增益記憶體單元含有經儲存之親輯”1”時，該可啟動之 感测放大器裝置之輸出信號作業於第一狀態中，Κ及當 增益記憶體單元含有經儲存之邏輯”0”時，則作業於第 二狀態中。 圓式簡摊 本發明之上逑目的及進一步之特性與儍點將结合附圖 詳述如下，其中： 第1圖係一具備一随意第二位元感測線之低功率感測 -7- 本紙張尺度逍用中國國家標準（CNS ) Α4规格（210Χ297公嫠） A7 B7 經濟部中央揉率局貝工消費合作社印氧 五、發明説明（6 ) 1 1 放 大 器 之 示 意 圖 • 1 1 第2A圖示出 一 定 時 圖 用 於 第 一 位 元 感 测 線 之 一 讀 取 感 » I I 測 週 期 » 請 先 閲 I 1 1 第 2B 圃 圖 示 出 一 定 時 leal 用 於 保 留 線 之 一 謓 取 感 測 邇 期 ♦ I I 讀 I 第2C釀示出 一 定 時 圖 用 於 保 供 應 線 一 讃 取 感 測 週 期 « 5 背 Λ 1 I 之 1 第2D 麵 圆 示 出 ^* 定 時 圖 用 於 信 號 預 先 充 電 線 之 __. 讀 取 感 注 意 1 測 週 期 » 事 項 1 I 再 ί 第 2E 面 圖 示 出 一 定 時 圖 用 於 控 制 線 之 讀 取 感 測 週 期 ； f 用 寫 本 裝 第2F圓示出 —. 定 時 画 於 字 元 線 之 -- 讓 取 感 測 週 期 t 頁 1 第 3 圖 示 出 在 具 備 位 元 感 测 線 開 m 之 兩 位 元 感 測 線 間 1 1 共 有 一 低 功 率 感 测 放 大 器 之 示 意 圖 9 1 I 第 4 _ 示 出 由 具 備 位 元 感 测 線 與 個 別 昇 壓 電 晶 體 之 兩 1 1 訂 位 元 感 测 線 共 有 之 一 低 功 率 感 测 放 大 器 之 示 意 rari 画 » 第 5 圖 示 出 一 連 接 至 一 增 益 記 憶 體 單 元 陣 列 之 低 功 率 1 I 感 测 放 大 器 之 示 意 圖 〇 1 1 明 詳 1 知、 I 雖 然 本 發 明 之 低 功 率 感 測 放 大 器 可 使 用 於 感 測 任 何 記 憶 體 單 元 之 輸 出 9 該 輸 出 係 傳 遞 一 邏 輯 狀 態 中 之 信 號 電 1 1 荷 而 在 其 他 邏 輯 狀 態 中 實 質 地 沒 有 電 荷 > 且 該 輸 .出 只 具 1 1 有 小 電 壓 差 異 於 該 二 邏 輯 狀 態 間 9 但 本 發 明 特 別 地 適 合 1 I 使 用 於 增 益 記 憶 體 單 元 所 K 本 發 明 之 低 功 率 感 测 放 大 1 1 器 將 Μ 增 益 記 憶 體 單 元 之 應 用 之 內 容 陳 述 於 下 文 9 Μ 說 1 I 明 本 發 明 之 最 佳 模 式 〇 1 | 參 照 第 1 圖 所 示 出 之 本 發 明 低 功 率 感 測放大器10之 一 1 * - 8 i 1 1 本紙張尺度逍用中國國家標準（CNS ) A4规格（210 X 297公釐） 315541 A7 B7 五、發明説明（7 ) 較佳實施例，該感測放大器係連接於一具備一個次鈒感 測放大器12K及定時信號產生器52之增益記憶髖單元14。 定時信號產生器52提供連接於第一位元感澜線32，保 留線36,供應線38,輸出預先充鬣線40，控制線42以及 字元線之信號。示於第2 _中之信號顚序Μ及它們的功 能容後蘭釋。 低功率感测放大器10係使用兩個pmos電晶體16與18以 及五個nMOS電晶1520, 22, 24，26與28來實行。一出自 增益記憶體單元14之第一位元感測線30係共同地互接於 nMOS電晶體20之洩極，nMOS電晶體22之洩極，nMOS電晶 體26之閘極K及pMOS電晶體16之洩極。一第一位元感測 線32係連接於nMOS電晶黷20之閘極，而nMOS電晶體20之 源極係接地34。nMOS電晶體22之源極係連接於nMOS電晶 體24之洩極。保留線36係連接於nMOS霄晶鱧24之閘極， 經濟部中央樣率局員工消費合作社印装 (請先閱讀背面之注意事項再填寫本頁) 而nMOS電晶體24之源極與nMOS電晶體26之源極則接地34 。供應線38係連接於PM0S電晶艚16之源極Μ及pMOS電晶 體18之源極。输出預先充電線40係連接於pMOS電晶艚18 之閘極。PM0S電晶趙16之閘極，nMOS電晶體22之閛極， PM0S電晶體18之洩極，nMOS電晶體26之洩極Μ及nMOS電 晶體28之拽極則共同互接。控制媒·42係連接於pMOS電晶 體28之閘極。 次級感测放大器12具一讚取資料線44, 一字元資料線 46M及一 R/W線48。該謓取資料線44係連接於nMOS電晶 體28之源極。 -9- 本紙張尺度逍用中國國家標準（CNS ) A4规格（210X297公釐） 經濟部中央揉率局貝工消費合作社印装 A7 B7 五、發明説明（8 ) 次鈒感测放大器12可為一連接於讀取資料線44M及一 參考電流源之電流感應微分放大器，或一連接於讓取資 料線44M及一參考電壓源之之電壓微分放大器。而電流 感應微分放大器與電壓激分放大器係一般熟習該項技術 者所熟知的。 第2圈示出在一譲取感測遇期中，自第一位元放電線 32(第2A圖），保留線36(第2B圖），供應線38(第2C圖）， 輸出預先放電線40(第2D_)，控制線42(第2E圖）Μ及字 元線（第2F圖）之輸入信虢之定時。 回顧第1圖且結合參照第2圖，將說明低功率感測放 大器10之功能與輸入信號順序之關係。輸入信號係由定 時信號產生器52產生。該定時信號產生器52係建構自襄 輯閛與定時器等於該項技術中熟知且可由一般熟悉是項 技術者從現有之商業資源所選取之電子零件。第一位元 放電線32(第2Α圖）變”高（HIGH)”，使nMOS電晶體20開啟 (0N)且分流第一位元感测線30接地34。一電壓源VDD施 加至供應線38M開啟低功率感测放大器10,用於感測增 益記憶體單元之信號。 現第一位元放電線32(第2A圖）變”低（LOW)”，使第一 位元感測線30浮動（float),同時，輸出預先充電線40 (第2D園）變”低（LOW)” ，使pMOS電晶體18開啟（0H)且分 流nMOS電晶體2 6之洩極K及共同連接零件之终端至供應 線38(第2C圖），該供應線一般具有一電壓源VDDlfc加者。 現輸出預先充電線40(第2D_)變”高（HIGH)”而闞閉 -10- 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部中央榡率局貝工消費合作社印装 A7 B7五、發明説明（9 ) (OFF) pMOS電晶體18,使nMOS電晶體26之洩極Μ及共同 連接零件之终端浮動。現該增益記憶體單元14藉由開啟 (ON) —適用之字元線（第2F_)而活化Κ用於感測。 當增益記憶體單元14具有邏輯”0”之值，沒有電荷供 應至第一位元感测線30,因ft該第一位元感測線保持 ”低（LOW)”且使nMOS電晶體26翮閉（OFF), nMOS電晶體26 之洩極被充電，pMOS電晶體16闞閉（OFF) Μ及ρ儿Qi霆晶 體22開啟（ON)。 當保留線36(第2B)變”高（HIGH)”，則nMOS電晶體24開 啟（0N),又因為nMOS電晶體22已被開啟（0N),故第一位 元感测線30被分流接地34。此造成該第一位元感測線30 Μ ”低（LOW)”值而保持穩定Μ用於感測週期之期間。 當增益記憶體單元14具有埵輯”1”之值，電荷供應至 第一位元感测線30,因此該第一位元感测線變”高（HIGH)” 且使nMOS電晶體26開啟（ON)。此造成nMOS電晶體26之洩 極變”低（LOW)”而關閉（OFF)nMOS電晶體22M及開啟（〇{〇 PM0S電晶體16M鎖定第一位元感測線30於”高（HIGH)"。 當保留線36(第2B圖”高（"HIGH)"，nMOS電晶體開 啟（0N),然而，因為nMOS電晶體22顯閉（OFF),所Μ第 一位元感測線30未分流接地34。 低功率感測放大器10具有兩種初鈒模式，即活化模式 與待命模式。當供應線38(第2C圖）自電壓源VDD斷接時 或當供應線38(第2C圖）接地34時，低功率感測放大器10 係於待命模式中。當作業於待命模式中，並無功率由該 -11 - (請先閲讀背面之注意事項再填寫本頁) η 裝- .UV.4 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 經濟部中央揉率局貝工消費合作杜印装 315541 A7 A7 B7 五、發明説明（.10 ) 低功率感測放大器10消耗。 在低功率感澜放大器10之信號傳遞至次級感測放大器 12之前，縯取資料線44以電壓源Vp〇來預先充電。然後 ,控制線42(第2E圓）變”高"（HIGH)”且開啟（〇N)nMOS電 晶體28 K連接該低功率感测放大器10至讓取資料線44° 若低功率感測放大器10之信號具有理輯”1”之值，則鱭 取資料嬢44保持”高（HIGH)”：若低功率感测放大器10之 信虢，具有邏輯”0”之值，則讀取資料線44放電且成為 ”低（L 0 V ) ” 〇 參照第1圈所示之一隨意第二位元感測線50。附加之 第二位元感測線50降低了用於增益記憧體單元14陣列之一半數 目的低功率感滴放大器。然而，該第二位元感測線50表 示一較大之電容性負載於低功率感測放大器10,此種增 加之霄容性負載需要增大在nMOS電晶體20與PM0S電晶體 16之通道大小Μ提供必須增加之電流。 參照第3 _所示之低功率感測放大器1〇之另一實施例 ,其中使用於第1圈之相同參考數字持缠說明相同之零 件。riMOS電晶體60之源極與洩極係與第一位元慼测線30 串聯連接，nMOS電晶體62之源極與洩極則與第二位元感 測線50串聯連接，第一位元控制線64係連接於nM〇S電晶 體60之Μ極，第二位元控制線66係連接於n M0S電晶體62 之閘極，nMOS電晶體70之洩極係連接於第二位元感測線 50,第二位元放電線68係連接於nMOS電晶體70之閘極， 而nMOSW晶體70之源極係接地34。 -12- 本紙張K度適用中國國家揉準（CNS ) A4规格（210X2.97公釐） (請先閲讀背面之注^^項再填寫本頁) 訂 經濟部中央樣率局貝工消費合作社印装 A7 B7五、發明説明（11 ) 示於第3圖中之低功率感测放大器10另一實施例之功* 能與輸入信號順序之闞係係相同於示於第1圖中之用於 該低功率感测放大器10之說明，但除了第一位元感測線 30或第二位元感測線50之選擇以及相對應之位元感測線 之預先充電之外。定時信號產生器5 2提供第一位元控制 信號64,第二位元控制信號66, Μ及第二位元預先充電 信號6 8。當第一位元控制線6 4 ”高（Η I G Η ) ”，則開啟（0 Ν ) nMOS電晶體60Μ連接第一位元感测線30;當第二位元控 制線6 6 ”高（Η I G Η ) ”，則開啟（0 N ) η Μ 0 S電晶體6 2 Μ連接第 二位元感测線50。 . 當第一位元感测線30被選取時，該第一位元感测線30 如前述被放電，當第二位元感测線50被選取時，第二位 元放電線68變”高（HIGH)”而開啟（ON)nMOS電晶體70將第 二位元感测線50分流接地34。進一步地，在該第二位元 感測線50放電之後，第位元放電線68變”低（LOW)”使第 二位元感測線50浮動。 低功率感测放大器10之另一實施例係藉由斷接第一位 元感測線30或第二位元感测線50來降低電容性負載。因 此，無需增加在nMOS電晶體20M及pMOS電晶體16中之通 道大小了。· 然而，具備該另一實施例之低功率放大器10需要將 nMOS電晶體60之閘極，Μ及nMOS電晶體62之閘極升壓K 通遇來自相對應位元感測線之信號之全部準位。 參照第4圖所示之低功率感测放大器10之另一第三實 -13- (請先閲讀背面之注$項再填寫本頁) Γ 裝.

、1T Μ k 本紙張尺度適用中國國家標準（CNS ) A4规格（2I0X297公釐） A7 B7 五、發明説明（12 ) 施例，其中使用於第1圖中以及第3圖中之相同參考數 字持續說明相同之零件。定時信號產生器52提供第二供 應信號84M及第三供應信號86。於該低功率感测放大器 10之另一第三實施例中，示於第3圖中之pMOS電晶體16 由分離之PM0S電晶體80與82取代，pMOS電晶體80之洩極 係連接於第一位元感测線30,而pMOS電晶體82之洩極則 達接於第二位元感測線5 〇 , p Μ 0 S電晶體8 0之源極係連接 於一第二供應線84, pMOS電晶體82之源極則連接於一第 三供懕線86, pMOS電晶體80之閛極與pMOS電晶體82之閘 極共接於pMOS®晶體18之洩極，nMOS電晶體26之洩極， nMOS電晶體28之洩極Μ及nMOS電晶體22之閘極。 示於第4圖中之低功率感測放大器10另一第三實施例 之功能與輸入信號順序之關係係相同於示於第3圖中之 用於該低功率感测放大器10之說明，但除了第二供應線 84K及第三供應線86。當第一位元感测線30如前逑被選 取時，電壓源VDD供應至第二供應線84,當第二位元感 测線50如前述被選取時，電壓源VDD 則供應至第三供應 線86。 經濟部中央橾率局負工消費合作社印装 (請先閲讀背面之注意事項再填寫本頁) 具備示於第4圖之低功率感测放大器10另一第三實施 例並不需要將nMOS電晶體60之閘極或nMOS電晶體62之閘 極升壓Μ通過來自相對應位元感测線之信號之全部準位 ，而具備示於第三圖中之低功率感測放大器則需要。 參照第5 _所示之四個連接至增益記憶體單元14陣列 之低功率感測放大器10,其中使用於第1圖中之相同參 -14- 本紙張尺度適用中國國家標準（CNS ) Α4规格（210Χ297公釐） 315541 A7 B7 五、發明説明（13 ) 考數字持績說明相同之零件。低功率感测放大器10具有 一第一位元感測線30, —第二位元感测線50, —控制線 42K及一謓取資料線44。第一位元感測線30係連接於增 益記憶體單元14陣列，為簡化起見，第二位元感測線50 至增益記憶體單元14陣列之建接並未示出。riMOS傳送電 晶體92之源極與洩極係連接於寫入賣料線信號96與增益 記憶體單元14陣列之間，而nMOS傳送電晶體92之閘極則 連接於寫入控制線94。 寫入增益記憶體單元中係由控制線42控制讀取資料線 4 4來完成或由寫人控制線94藉適合之傳送晶電體92來施 加寫入資料線信號96於位元感測線。 應理解的是本文中所說明之實施例只是範例，而熟習 本技術者可作變化及修飾而不會背離本發明之精神及領 域。所有該等變化及修飾均視為包含於本發明申請專利 範圍中所界定之領域之中。 (請先閲讀背面之注$項再填寫本頁) .裝- 經濟部中央標準局貝工消費合作社印装 -15- 本紙張^度適用中國國家標準（〇灿）八4規格（210父297公釐） 315541 r

315541

Claims (1)

1. c、申請專利範圍 1. 一種用於增益記憶體單元之感测放大器，該增益記憶 體單元係作業於一第一狀態中用以儲存一邏輯”1” ， K及作業於一第二狀態中用从儲存一邏輯”0” ，其中 該增益記憶體單元係藉由施加一信號至一控制線而活 化Μ使該增益記憶體單元施加一儲存之電位至一位元 線，該儲存之電位表示一相對應於一經儲存理輯”1” 之第一電位準位Μ及一相對應於一經儲存邏輯”0”之 第二電位準位，包含： ~初步放電裝置，連接於位元線用Μ在感測之前放電 該位元線； 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 可啟動之感测放大器裝置，響應於一啟動控制信號 Μ感測在該位元線上之準位Μ及提供一輸出信號，該 感測放大器裝置連接於該位元線，該感測放大器裝置 包含回授裝置，用Κ確保一完整電位準位回到供各第 一電位準位與第二電位準位之位元線，該放大器裝置 具有一第一導電狀態Κ響應於該第一電位準位以及一 第二非導電狀態Μ響應於該位元線上之第二電位準位； 活化裝置，建接於該增益記憶體單元之控制線Μ使 該增益記憶體單元施加儲存之電位準位於該位元線， 且用Κ活化該可啟動之放大器裝置來感测該位元線； 其中該可啟動之感测放大器裝置之輸出信號.，當該 增益記憶體單元含有經儲存之缠輯”1”時，係作業於 該第一狀態中，Μ及當該增益記憶體單元含有經儲存 之邏輯”0”時，作業於該第二狀態中。 本紙張尺度適用中國國家榡率（CNS ) Α4規格（210Χ297公羞） 14- 55 VJL C〇 ABCD 經濟部中央揉率局貞工消费合作社印装 &、申請專利範圍 2. 如申請專利範圍第1項之慼測放大器，其中該初步放 電裝置包含一 nMOS電晶體，具有一源極，一洩極K及 一閘極電極，該源極電極用於接受一第一電位，該洩 極電極連接於該位元線，K及該閘極電極連接於一初 步放電控制線。 3. 如申請專利範圍第1項之感测放大器，尚包含開闞裝 置，用於接受該可啟動之感测放大器裝置之輸出信號 ，用K提供一響、應於一開關控制信號之經開顒之輸出 信號。 4. 如申請專利範圍第3項之感測放大器，其中該開關裝 置包含一 nMOS電晶體，具有一源極，一洩極以及一閘 極電極，該洩極電極用於接受該可啟動之慼測放大器 裝置之輸出信號，該閘極電極用於接受一開關控制信 號。 5. 如申請專利範圍第1項之感测放大器，其中該可啟動 之感測裝置尚包含： 一第一 nMOS電晶體，具有一洩極，一源極，K及一 閘極電極，該閘極電極建接於位元線，該源極電極連 接於一電-電位； 一第二nMOS電晶體，具有一洩極，一源極以及一閛 極電極，該洩極電極連接於位元線； 一第三nMOS電晶體，具有一洩極，一源極Μ及一閘 極電極，該洩極電極連接於該第二nMOS電晶體之源極 電極，該源極電極連接於該第一電位，該閘極用於接 -17- 本紙張尺度逍用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注^^項再填寫本頁) 裝. 訂 ABCD 經濟部中央揉率局貝工消費合作社印装 六、申請專利範圍 1 1 受 一 保 留 信 號 1 1 一 第 一 PMOS電晶體 t 具 有 一 洩 極 > 一 源 極 及 閘 1 ： 極 電 極 ， 該 源 極 电 極 連 接 於 一 第 二 電 位 9 該 洩 極 電 極 /^―S 請 1 係 連 接 至 位 元 線 » 先 閱 1 I 1 第 二 P Μ 0 S電晶體 > 具 有 一 洩 極 一 源 極 Μ 及 一 閘 背 1 | 之 1 極 電 極 > 該 源 極 電 極 連 接 於 該 第 二 電 位 > 該 閘 極 電 極 注 畫 I 用 於 接 一 預 先 充 電 信 號 * 9 ¥ 項 1 I 再 1 |户 —* 輸 出 線 共 同 連 接 於 該 第 —* pMOS 電 晶 體 之 閘 極 電 極 填 寫 本 裝 9 該 第 二 PM0S電晶體 之 洩 極 電 極 9 該 第 二 nMOS電晶體 頁 、. 1 | 之 閛 極 電 極 > 及 該 第 一 nMOS 電 晶 體 之 洩 極 電 極 〇 I 1 6 ·如 申 請 專 利 範 圍 第 5 項 之 感 測 放 大 器 9 其 中 該 感 測 放 1 | 大 器 具 有 一 活 化 模 式 及 一 待 命 模 式 » 其 中 在 該 待 命 1 訂 模 式 中 9 該 第 二 電 位 係 相 等 於 該 第 * 電 位 9 藉 此 > 該 感 測 放 大 器 於 該 持 命 模 式 中 不 消 耗 功 率 0 1 1 7 . — 種 感 测 放 大 器 > 用 於 許 多 數 增 益 m 憶 體 單 TTj 9 各 增 1 1 1 益 記 憶 體 單 元 作 業 於 一 第 一 狀 態 中 用 儲 存 一 邏 輯 π 1 η 1 U 及 作 業 於 一 第 二 狀 態 中 用 以 儲 存 一 邏 輯 "0 TT > 其 中 叙.. I 該 增 益 記 憶 體 單 元 係 係 由 m 加 一 信 號 至 一 控 制 線 而 活 I 1 化 > Μ 使 該 增 益 記 憶 體 單 元 施 加 一 儲 存 之 電 位 於 一 位 1 1 元 線 9 該 儲 存 之 電 位 表 示 一 相 對 應 於 一 儲 存 之 邏 輯 TT 1 Μ 1 I 之 第 — 電 位 準 位 Μ 及 一 相 對 應 於 一 儲 存 邏 輯 "0 tt 之 第 1 1 二 電 位 準 位 > 包 含 ： 1 1 一 共 有 位 元 線 * 共 接 於 該 許 多 數 增 益 記 憶 體 單 元 之 1 I 各 增 益 記 憶 體 單 元 之 位 元 線 » 1 1 1 » I 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 々、申請專利範圍 初步放電裝置，連接於位元線用於在感测之前放電 該共有位元線； 可啟動之感測放大器裝置，響應於一啟動控制信號 K感測在該共有位元線上之準位Μ及提供一輸出信號 ，該感測放大器裝置連接於該共有位元線，該感測放 大器裝置包含回授裝置用以確保一完整電位準位回到 該共有位元線供各第一電位準位Κ及各第二電位準位. ，該感測放大器裝置具有一第一導電狀態Μ響應於該 第一電位準位Μ及一第二非導電狀態響應於該共有位 元線上之第二電位準位； 活化裝置，連接於經選取之該許多數該增益記憶體 單元之一控制線，Κ使該經選取之許多數增益記憶體 單元之一施加儲存之電位準位於該共有位元線且用Μ 活化該可啟動之放大器裝置來感测該共有位元線； 且用Κ活化該可啟動之放大器裝置來感測該位元線； ▼其中該可啟動之感測放大器裝置之輸出信號，當該 經選取之許多數增益記憶體單元之一含有儲存之邏輯 "1”時，係作業於該第一狀態中，Μ及當該經選取之 許多數增益記憶體單元之一含有儲存之邏輯”0"時， 經濟部中央揉準局負工消費合作社印笨 (請先閲讀背面之注意事項再填寫本頁) , 則作業於該第二狀態中。 8.如申請專利範圍第7項之感測放大器，其中該放電裝 置包含一nMOS電晶體，具有一源極，一洩極Μ及一閘 極電極，該源極電極連接於一第一電位，該洩極電極 連接於該共有位元線，Μ及該閛極電極用於接受一初 -19- 本紙張尺度逋用中國國家標準（CNS ) Α4規格（210 X 297公釐） ABCD 經濟部中央椟率局員工消费合作社印策 六、申請專利粑圍 步放電控制信號。 .9.如申請專利範圍第7項之感測放大器，尚包含開闞裝 置，用於接受該可啟動之感測放大器裝置之輸出信號 ，用K提供一開關輸出信號Μ響應於一開闞控制信號。 10. 如申請專利範園第9項之感測放大器，其中該開闞 裝置包含一 nMOS電晶體，具有一源極，一洩極Μ及一 閘極電極，其中該洩極電極用於接受該輸出信號，該 閛極電極用於接受一開闞控制信號。 11. 如申請專利範圍第7項之感測放大器，其中該可啟 動之慼測裝置尚包含： 一第一 n M0S電晶體，具有一洩極，一源極Μ及一閘 極電極，該閘極電極連接於該共有位元線，該源極電 極連接於一第一電位； Χ—第二nMOS電晶體，具有一洩極，一源極以及一閘 極電極，該洩極電極連接於該,共有位元線； 一第三nMOS電晶體，具有一洩極，一源極Μ及一閘 極電極，該洩極電極連接於,該箄二nMOS電晶體之源極 電極，該源極電極連接於該第一電位，該閘極電極用 於接受一保留信號； 一第一 PM0S電晶體，具有一洩極，一源極Μ及一閘 極電極，該源極電極連接於一第二電位，該洩.極電極 係連接於該共有位元線； '一第二ρ Μ 0 S電晶體，具有一洩極，一源極Μ及一閘 極電極，該源極電極連接於該第二電位，該閘極電極 -20- 本紙張尺度適用中國國家標準（CNS ) A4現格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝_ 、tT A8 B8 C8 D8 々、申請專利範圍 用於接受一預先充電信號； (請先閲讀背面之注意事項再填寫本頁) 一輸出線共同連接於該第一 pMOS電晶體之閘極電極 ,該第二pMOS電晶體之洩搔電極，該第二nMOS電晶體 '之閘極電極，K及該第一 nMOS電晶體之洩極電極。 12. 如申請專利範圍第11項之感测放大器，其中該感测 放大器具有一活化模式Μ及一待命模式，其中在該待 命模式中，該第二電位係相等於該第一電位，藉此， 該感测放大器於該待命模式中不消耗功率。 13. 如申請專利範圍第7項之感测放大器，其中該共有 位元線係互接於該許多數增益記憶體單元之各增益記 憶體單元之位元線，而該互接係藉由許多數用於開闞 之開關裝置。 14. 如申請專利範圍第13項之感測放大器，其中在該活 化開關裝置之前，許多數放電裝置係連接於該許多數 增益記憶體單元之各增益記憶體單元之位元線。 15. 如申請專利範圍第13項之感測放大器，其中各該多 數之開關裝置包含一 nMOS電晶體，具有一洩極，一源 極Μ及一閘極電極，該源極電極連接於該多數增益記 憶體單元之一增益記憶體單元之位元線，該洩極電極 連接於該共有位元線，以及該閘極電極用於接受一位 元控制信號。 16. 如申請專利範圍第14項之感測放大器，其中各該多 數之活化放電裝置包含一 riMOS電晶體，具有一源極， 一洩極K及一閘極電極，其中該源極電極連接於一第 -21 - 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 325541 A8 B8 C8 D8 々、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 一電位，該洩極電極連接於該許多數增益記憶體單元 之一之位元線，Μ及該閘極電極用於接受一初步放電 控制信號。 17. 如申請專利範圍第7項之感測放大器，其中共同互 接於該共有位元線之該多數增益記憶體單元包含兩個 增益記憶體單元。 18. —種感测增益記憶體單元之方法，該增益記憶體單 元作業於一第一狀態中用Κ儲存一邏輯”1” Μ及作業 於一第二狀Ρ中用Μ儲存一邏輯”〇” ，其中該增益記 憶體單元係藉施加一信號於一記憶體控制線而活化， Μ使該增益記憶體單元施加一儲存之電位於一位元線 ，該電位作業於一相對應於該儲存之邏輯” 1”之第一 狀態中Κ及作業於一相對應於該儲存之邏輯” 0”之第 二狀態中，該方法包含下列步驟： 首先放電該位元線Μ響應於一控制信號； 施加一信號於該記憶體控制線Κ使該增益記憶體單 元施加該電位於該位元線； 經濟部中央揉率局貝工消費合作社印装 其次在該電位施加於該位元線之後放電該位元線； 然後活化回授裝置用Μ確保一完整電位準位回到該位 元線供該電位作業於各該第一狀態中Μ及第二狀態中 ,然後使能一導電狀態Μ響應於該電位之第一.狀態、Μ 及使能一非導電狀態以響應於該電位之第二狀態； 提供一輸出信號，當該增益記憶體單元含有該儲存 之邏輯” 1 ”時作業於一指示一二進元” 1 ”之第一狀態 一 2 2 - 本紙張尺度適用中國國家標準（CNS ) Α4规格（210Χ2?7公釐） Αδ Β8 C8 ' D8 六、申請專利範圍 中，Μ及當該增益記憶體單元含有該儲存之邏輯”0” 時作業於一指示——二進位”0”之第二狀態中。 19. 如申請專利範圍第18項之方法，尚包含閂鎖該輸出 信號Μ用於一預定期間之步驟。 20. 如申請專利範圍第18項之方法，其中放電該位元線 Μ響應於一控制信號包含一 nMOS電晶體，具有一源極 ,一洩極Μ及一閘極，其中該源極連接於一第一電位 ，該洩極達接於該位元線，Μ及該閘極連接於一初步 放電控制線。 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 Μ Κ 經濟部中央標率局貝工消費合作社印製 -23- 本紙張尺度適用中國國家操準（CNS ) Α4规格（210Χ297公釐）