TW313679B - Method of increasing capacitance - Google Patents

Description

經濟部中央標準局員工消費合作社印裂 313679 A7 055 9twf. doc/Elmer/CharlieT/002 ^ 五、發明説明（I ) 本發明是有關於在積體電路元件上形成一高電容的 結構，且特別是有關於形成包括至少一不平表面的電極。 以往’若要增加積體電路元件的密度，必須設法減小 每一結構的大小’如金屬線'電晶體的閘極以及縮小組成 積體電路兀件各結構間的距離。縮小兀件結構的大小，通 吊與減少用於積體電路兀件製造的、設計規則〃有關。就 動態隨機存取記憶體（Dynamic Random Access

Memory;DRAM)而言，資料一般是藉由對在半導體基底上 的電容器陣列的每個電容器做選擇性的充電或放電，來達 到儲存的目的。大致上，一個二進位的資料，可以一放電 的電容器代表一邏輯訊號而以一充電的電容器代 表一邏輯訊號、1 〃。對於一固定操作電壓的記憶體電容 器而言，其電極間距及其介電質的介電常數固定時，電容 器平板的表面積便決定所能儲存的電荷大小。爲了縮小 DRAM電容器所佔據的面積，須縮小電容器平板，同時也 就減少電容器的儲存電荷。 在記憶體電容器上的儲存電荷，一般必須達到記憶體 可正確被讀寫的操作範圍。以最近的超大型積體電路(Ultra Large Scale Integration;ULSI)DRAM 設計爲例，進一步減 少DRAM記憶體電容器上的儲存電荷時’可能使儲存在電 容器上的資料，無法正確地被讀出。此外，由於電荷會不 可避免地在電容器中漏電損耗掉，所以對於DRAM上的電 容器的電荷，必須做週期性地充電，以確保電荷能保持在 最小可測量値之上。當電容越小時，所須重新充電的次數 3 _ (請先閱讀背面之注意事項再填寫本頁) .裝· 訂 本紙張尺度適用中國國家橾準（CNS ) A4规格（210X297公釐） A7 B7 〇559twf.doc/Elmer/CharlieT/002 五、發明説明（2 ) 也就越頻繁，而這是我們所不願看到的情況’因爲當在做 此動作時，部份dram並不能夠讀寫資料。 爲了在dram的設計上’使用具高出基底表面的垂直 延伸面的電容器如堆疊電容器，以及低於基底表面的垂直 延伸面的電容器如渠溝電容器’曾被提出解決在縮小結構 尺寸所產生的問題。利用此外加的三維結構，此種DRAM 設計可提供記憶體電容器有更大的電容’卻不會消耗基底 的表面積。雖然，堆疊電容器及渠溝電容器的設計涉及更 複雜的結構，較難製造，但最近利用這些設計，已達到某 些程度的成功。另一方面，我們也希望發展出更省錢及容 易製造且能改善電容的結構。除此之外，我們也希望能縮 小儲存電容器的垂直延伸面，以期能製造更多的平面元件 結構。而在減少DRAM儲存電容器在半導體基底上所需的 面積時，依然必須保持DRAM儲存電容器的電容增加。 曾有一種技術建議如何在固定的基底面上增加電容 的大小，是利用不平的矽材做爲記憶體電容器的底板。圖 一是以不平的矽材爲電容器的底板所製造的DRAM，可以 來說明這種技術的優點。在所圖示的DRAM中包括有一矽 基底10、場氧化層12，場效電晶體(FET)的源極/汲極14，16 和閘極電極18，以及在場氧化層12上的金屬線20。金屬 線聯繫DRAM的各部份，而FET則做爲電容器讀寫的操作 開關。在這樣的一種DRAM中，記憶電容器可由垂直延伸 的內連線22連接到FET的源極/汲極區16。並在多晶矽平 板24表面上形成一層不平的矽材26，做爲儲存電容器的 _______ 4 本紙張尺度適用中國國家標準（CNS ) μ規格（2i〇x297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝. 、·ιτ 經濟部中央樣準局貝工消費合作社印製 經濟部中央標準局員工消費合作社印袋 313679 A7 0559twf.doc/Elmer/CharlieT/002 B7 _______ 五、發明説明（彡） 下電極。在矽材26及多晶矽平板24露出的表面上形成一 層薄介電層28，再於薄介電層28表面形成一層摻有雜質 的多晶矽3〇，做爲電容器的上電極。利用不平的砂材做爲 電容器的下電極’可增加電容器的表面積’卻不會使電容 器朝旁邊延伸。如此’在固定的表面積內’即可提高電容 器的電容。 就像第一圖所示的DRAM，有不同的技術被用來製造 半導體元件中不平的砂材。在Watanabe的“Device Application and Structure Observation for Hemispherical-Grained Si,5[ref. H. Watanabe et.al. J. Appl. phys. 71(1), .3538(1992)]—文中，描述以低壓化學氣相沈積方法’自矽 甲烷（SiH4)中沈積出所要的半球晶粒狀的多晶矽 (Hemispherical-Grained Si;HSG-Si ^ 以.下意指不平的砂 材）。在基底溫度爲590°C時沈積多晶矽HSG-Si，HSG-Si 薄膜有最大的不平面時，則DRAM記憶體電容器也有最大 的電容値。而當基底溫度比590 °C高或低1〇 °C左右時’將 形成較平的表面，也就不能比習知的多晶矽有更大的電 容。以低壓化學氣相沈積法’在沈積溫度590 °C時，所沈 積的HSG-Si做爲下電極的電容器，比在580 °C或600 °C 時，所沈積出較平的下電極的電容器’每一單位面積的電 容約大二倍。 在 Fazan “Electrical Characterization of Textured

Interpoly Capacitors for Advanced Stacked DRAM [ref· P.C.

Fazan et.al., IEDM, 663(1990)]一文中’描述另一種如何在 5 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董） (請先閲讀背面之注意事項再填寫本頁) 裝· 經濟部中夬標率局員工消費合作社印製 313679 A7 0559twf .doc/Elraer/CharlieT/002 ^ -____-—* """ ~~- 五、發明説明（十） 摻雜質多晶矽層上·形成不2P表面的方法°在反應溫度907 。〇時，以濕式氧化法在摻雜質的多晶矽層上生長一層氧化 層薄膜，再將此氧化層飽刻，由於在有摻雜質的多晶矽層 上，沿著晶粒邊界的氧化速率最快’在以触刻除去多晶砍 晶粒邊界的氧化物’便在多晶矽上造成不平的表面。這方 法所造成表面的粗糙程度與多晶矽晶粒大小有關’在較小 晶粒的薄膜上可得到較好的表面紋理。 在1990年，Sakao在IEDM中所發表的 “A Capacitor-Over-Bit-Line (COB) Cell with a Hemispherical-Grain Storage Node for 64 Mb DRAMs55一文中’描述如何 利用HSG-Si製造DRAM的電容器，以提供更高的電容。 Sakao的製造方法如下所述。在FET電晶體的源極/汲極和 閘極形成後，在閘極和字元線之上生長一層氧化層。在氧 化層上開一介層窗到FET的汲極，並製作由汲極到氧化層 表面的內連線。在反應溫度1〇〇 °C的環境下，以低壓化學 氣相沈積法沈積一層與內連線相接觸的多晶矽°再以微影 及反應性離子鈾刻(reactive ion etch)技術鈾刻此層多晶矽 層，以形成經內連線和FET汲極相連的中心儲存結點（core storage node) ° 在1 Torr壓力及基底溫度550 °C的環境下’利用低壓 化學氣相沈積法的方法，將以氨稀釋的矽甲烷加熱分解’ 在中心儲存結點的表面沈積出半球狀的矽晶粒。這些半球 狀的矽晶粒約有800A大小，而覆蓋膜厚至少有80〇A的厚 度。再利用以HBr爲反應氣體，進行反應性離子飩刻’對 (請先閲讀背面之注意事項再填寫本頁) -裝_

、tT 4 1 ___ 本紙張尺度適用中國國家榡隼（CNS ) A4规格（210X297公釐） 經濟部中央樣準局員工消費合作社印製 〇559twf.doc/Elmer/CharlieT/002 B7 —· .>— ____________________________________________________ 五、發明説明（夂） HSG-Si進行回蝕，以將在中心儲存結點附近氧化層表面 上的HSG-Si除去。回蝕同時也會除去中心儲存結點上的 HSG-Si，但原先HSG-Si的形狀卻會在中心儲存結點內的 多晶矽複製下來。如此，Sakao DRAM電容器的下電極便 是由一帶有表面結構（紋路、粗糙）的多晶矽層所構成，這 些表面結構的大小大致上和HSG-Si矽晶粒相近。 在DRAM電容器中，利用HSG-Si做爲下電極，已經 能成功地將電容增大約兩倍，但沒有更進一步的進展。若 要使電容正好增大兩倍，欲維持HSG-Si的精確沈積環境 是相當複雜的。 因此本發明之目的，是在提供一種利用半球狀矽晶粒 層於電極之製造，以增加電容的製造方法。 根據本發明之第一特點，提供一製造半導體元件的方 法，此方法提供一矽層覆蓋一矽基底或在此矽基底上方， 並在此矽層上提供一第一半球狀矽晶粒層。然後將一第二 半球狀矽晶粒層沈積在第一半球狀矽晶粒層上，形成與第 一半球狀矽晶粒層晶粒獨立的半球狀矽晶粒。 本發明之第二特點，提供一形成半導體元件的另一個 方法’是提供一包括多晶矽的沈積基底，並在第一沈積製 程中’在此沈積基底上沈積第一半球狀矽晶粒層，然後在 第二次沈積製程中，將第二半球狀矽晶粒層沈積在此沈積 基底上，生成與第一半球狀矽晶粒層晶粒獨立的半球狀矽 晶粒。對此沈積基底定義圖案，在第二半球狀矽晶粒層上 形成一介電質層，再在此介電質層上沈積一導電層。 7 (請先閱讀背面之注意事項再填寫本頁) 裝·

、1T -C: 本紙張尺度適闲中國國家標準（CNS ) A4規格（210X297公釐） 0559twf.doc/Elmer/ChariieT/002

〇13679 在本發明中’提供半導體兀件的另一個特點，是提供 一包括矽的沈積基底’並在此沈積基底上，提供第—半球 狀矽晶粒層，將第二半球狀矽晶粒層沈積在此沈積基底 上，生成與第一半球狀矽晶粒層晶粒獨立的半球狀砂晶 粒。對此沈積基底定義圖案，在第二半球狀砂晶粒層上形 成一介電質層，再在此介電質層上沈積一導電層。 爲讓本發明之上述和其他目的、特徵、和優點能更明顯易 懂’下文特舉一較佳實施例’並配合所附圖式，作詳細說 明如下： 圖式之簡單說明： 第一圖：爲DRAM的部份剖面圖，而其記憶體電容器 是以半球狀矽晶粒層做爲下電極。 第二圖至第三圖：圖示根據在本發明形成電容電極的 較佳製程。 第四圖至第五圖：圖示第三圖的其他的實施例。 實施例 本發明的較佳實施例，是在一多晶矽層表面上提供一 第一半球狀矽晶粒層，當第一半球狀矽晶粒層的成長被干 擾後’然後才開始第二半球狀矽晶粒層的生長。在本發明 的特點中，可將沈積基底冷卻或是停止沈積製程一段時 間’以干擾第一半球狀矽晶粒層的生長，然後再重新進行 沈積’在電極表面上提供第二半球狀矽晶粒層。只要能使 重新生長的初始狀況與第一次的製程獨立，則不論是利用 冷卻的方法或者是延遲沈積製程，都是可以用以干擾第一 8 (請先閲讀背面之注意事項-再填寫本頁) -裝_ 經濟部中央標準局員工消费合作社印裝 本纸張尺度適用中國國家榡準（CNS ) A4规格（210 X ：297公釐） 經濟部中央揉準局貝工消費合作社印製 055 9twf . doc/Elmer/Charlie!'/002 B 7 五、發明説明（q ) 半球狀矽晶粒層的生長。換言之，第二半球狀矽晶粒層的 生長是獨立的。這意謂著，第二半球狀矽晶粒層的微晶是 由新的核基重新開始生成的，而不是持繼生長在已有的微 晶上。因此，至少有部份第二半球狀矽晶粒層的晶粒會在 第一半球狀矽晶粒層的晶粒表面上生成。 在這特點的變化中，也可以藉由在第一半球狀矽晶粒 層的晶粒表面上，生長一很薄的非晶矽層，來千擾第一半 球狀矽晶粒層成長，而第二半球狀矽晶粒層的晶粒便生長 在這非晶矽層上。 本發明的另一特點，是在摻雜質的多晶矽層上生長第 一半球狀矽晶粒層，做爲電容器的電極。停止沈積製程以 干擾第一半球狀砍晶粒層日勺生長，較佳的是將電極自沈積 系統中取出，進行回蝕的製程。在回蝕的製程後，將電極 重新送入沈積系統中，在蝕刻的表面上生成第二半球狀矽 晶粒層。回蝕第一半球狀矽晶粒層，可能將第一半球狀矽 晶粒層的表面形狀，槪略地複製在摻雜質的多晶矽層上。 而未摻雜質的第一半球狀矽晶粒層可以做爲遮罩，對底下 的摻雜質多晶矽層進行選擇性蝕刻。一個合適的蝕刻系統 必須能提供氯離子做爲反應氣體，以便利用氯離子電漿蝕 刻的選擇性，對於摻雜質多晶矽的蝕刻速率將比未摻雜質 多晶矽的蝕刻速率快。當對覆蓋在摻雜質多晶矽層上的未 摻雜質第一半球狀矽晶粒層進行蝕刻時，半球狀矽晶粒的 蝕刻較慢’而底下的摻雜質多晶矽的蝕刻較快。如果持續 蝕刻製程直到所有半球狀矽晶粒被除去，則在摻雜質的多 9 -------- . ____ 本紙張尺度適用中國國家榡车（CNS ) A4規格（210X297公釐）一 一 (請先閲讀背面之注意事項再填寫本頁) -裝_ 、?τ r 經濟部中央標準局員工消費合作社印裝 A7 〇559twf.d〇c/Elmer/CharlieT/〇〇2 B7 ________ - ' — . r m __ --—___-- 五、發明说明（^ ) 晶矽層表面上’會形成不規則的角錐陣列’角錐的高 大於原先沈積的半球狀政晶粒層的晶粒大小。因爲在生長 第二半球狀矽晶粒層之前’已將第一半球狀砍晶粒層除 去，所以在摻雜質多晶矽層的不平表面上生長的第二半球 狀砂晶粒層，與第一半球狀矽晶粒層的生長是各自獨立。 就如同本發明的其他實施例’在被蝕刻的表面所生長的第 二半球狀矽晶粒層，將可進一步增加電容器電極的表面 積。 第二圖至第四圖圖示本發明的較佳實施例的特點。這 些圖例其中某些比例被誇大以提供本發明更好的圖示。在 第二圖至第四圖圖示電容器的下電極的一部份’其皆可取 代第一圖中的下電極，第一圖中的下電極係由下方的多晶 矽極平板24和上方的半球狀矽晶粒層26所組成。再參考 第二圖，在一沈積氧化矽層的矽基底上，以低壓化學氣相 沈積法將矽甲烷（SiH4)加熱分解，在此氧化矽層（未畫出） 上沈積一習知的多晶矽層40，沈積溫度約爲620 °C。此習 知的多晶矽層4〇最好在沈積的時候同時進行摻雜，也可以 離子植入法和回火製程或者是熱擴散等製程進行摻雜。例 如’以碟離子植入的方法，使多晶砂層40成爲濃摻雜的N 型多晶矽層，隨即在1000_11()0 t的溫度下進行10_30秒 的回火。經由微影和蝕刻技術，定義習知的多晶矽極板 40，以形成下電極的核心部份。第一半球狀矽晶粒層將沈 積在這習知的多晶矽極板4〇上。 在淸潔步驟之後，在習知的多晶矽層40表面上生成一 ______________ 10 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝_

,1T

C 經濟部中央標準局員工消費合作杜印製 213679 at 〇559twf.doc/Elmer/CharlieT/002 ^ 五、發明説明（3 ) 半球狀矽晶粒層42這可直接在多晶矽層長完後在同一系 統長半球型矽晶粒或在不同之系統作半球型矽晶粒生 長。這半球狀矽晶粒層可用任何已知的方法製成，包括利 用低壓化學氣相沈積法，在555 °C至595 °c左右的溫度， 以石夕甲院爲反應氣體’將半球狀砂晶粒沈積在基底上，就 形成第二圖中的結構，其中包括了半球狀矽晶粒的不規則 表面。由於半球狀矽晶粒長晶的性質是隨意的，在半球狀 矽晶粒層間的特定稀疏區域’如第二圖中44所指的部份， 很可能會將下方的摻雜質多晶矽層4〇露出。在多晶：^層 4〇表面上生長半球狀矽晶粒層42所增加的電容，將比多 晶矽層表面爲平坦的電容器增大約1_8倍。很難再藉由半 球狀砂晶粒層的生長，進一步增大電容，可能是由於第一 半球狀矽晶粒層的微晶成長到足夠大時，相鄰近的微晶表 面會互相吸附，造成表面積的減少。 因此’本發明的較佳實施例，是在提供電容進一步的 增加，其方法是藉由干擾第一半球狀矽晶粒層的生長，再 以和第一半球狀晶粒層生長的相似方法，重新生長第二半 球狀矽晶粒層。而第二半球狀矽晶粒層的生長完全獨立於 第一半球狀矽晶粒層的生長。因此，第二半球狀矽晶粒層 的生長並不會對第一半球狀矽晶粒層微晶的生長有所貢 獻，而會在電極表面上生長新的晶粒，包括在第一半球狀 矽晶粒層的晶粒表面上。第三圖圖示第二半球狀矽晶粒層 形成數個不同的半球狀矽晶粒46。第二半球狀矽晶粒層也 可能在多晶矽層40表面上新的位置長晶，生成晶粒48。 11 (請先閲讀背面之注意事項再填寫本頁) 裝------訂 ----0 1 本紙張尺度適用中國國家標隼（CNS ) Λ4規格（210X297公釐） A7 A7 經濟部中央樣準局貝工消费合作社印製 055 9twf. doc/Elmer/.CharlieT/002 D / 五、發明説明（W ) 在第二半球狀矽晶粒層所生成的晶粒最好能比第一層的 晶粒小，所以生成第二層所用的時間要比生成第一層所用 的時間短。干擾半球狀矽晶粒層的生長後’再重新開始另 外獨立的半球狀矽晶粒層生長，這樣的製程可以重複數 次，所以在已存在的第二半球狀矽晶粒層上’可以再生成 獨立的第三、第四層。 用某些方法干擾第一半球狀矽晶粒層的沈積’對本發 明是相當重要的。如此才可使得一直在半球狀矽晶粒沈積 環境中的電容器電極，會生長新的第二層矽晶粒，而不是 持續第一半球狀砂晶粒層生長。有一些不同的技術’可以 用來干擾第一半球狀矽晶粒層的生長。例如’可以讓電容 器電極留在沈積反應室內，而停止供應到沈積反應室的反 應氣體(如SiH4)，經一段足夠的時間，可能是三十分鐘後， 重新引入的反應氣體，將會在新的長晶核上重新生長。一 般的低壓化學氣相沈積系統，操作壓力大約是W4T〇rr·， 在此壓力下，已足夠讓污染物聚集在已沈積的半球狀矽晶 粒上，在生長製程重新開始時，抑制晶粒的生長。如果是 將電容器電極冷卻再重新加熱至半球狀矽晶粒層沈積溫 度，而不是等待一段時間，也可以達到相似的製程。也可 以將電容器電極加熱，使沈積製程傾向多晶矽沈積而干擾 半球狀矽晶粒的沈積，而後再冷卻到半球狀矽晶粒的沈積 溫度，重新開始半球狀矽晶粒的沈積。 另一種干擾第一半球狀砂晶粒層生長的技術’是在第 一層的半球狀矽晶粒表面上，沈積一層數A厚的中止物’ 12 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝

,1T A7 0559twf.doc/Elmer/CharlieT/002 B7 五、發明説明（丨丨） 因此第二半球狀矽晶粒層是在這層中止物上生長。最適合 且容易形成的中止物是非晶矽層。非晶矽層厚度從數 200 A，可以在沈積半球狀砂晶粒_的同一種低壓化學氣相沈 積系統中進行。將電容器電極的溫度暫時降低到5 5 〇。匚或 者是更低的溫度’就可以在電極上沈積出所要的非晶砂。 在適當地干擾第一半球狀砂晶粒層的生長之後，在電 容器電極的表面上，生成一層或更多層外加的半球狀砂晶 粒，最好能在已生成的層上形成較小的晶粒。在第四圖中 顯示出，在第一半球狀矽晶粒層的晶粒42以及多晶砂層 4〇所露出的部份上，有一層很薄的非晶砂層50形成。而 後再形成第二半球狀矽晶粒層，其中晶粒52在第一半球狀 砂晶粒層的晶粒42上的非晶政層5〇上生成，而晶粒54在 多晶矽層40上的非晶矽層50上生成。可以從矽晶粒層表 面或者是由下方的多晶矽層40，利用離子植入法和回火製 程或者是熱擴散製程，在沈積的同時進行摻雜，當電容器 電極上形成所有的表面形狀之後’半球狀矽晶粒層也完成 摻雜。如果多晶砂層40沒有事先摻雜雜質，可在此時進行 摻雜，例如以離子植入法。此外’如果結構中包括有非晶 矽層50，則非晶矽層可和半球狀矽晶粒層同時進行摻雜。 後來的製程包括，如果沒有事先定義電極’在此時定義， 在電容器的下電極上形成一介電層，然後形成電容器的上 電極。在下面會提供與本製程特點相關的進一步討論，但 首先描述本發明的另一特點。 本發明的另一特點，是在於千擾第一半球狀矽晶粒層 13 **" _ 1 产. ~ - T- 丨丨 I _ 本紙張尺度適用中國國家榡準（CNS)八4規格（210X29?公釐） (請先閲讀背面之注意事項再填寫本頁) .裝 --° 線 經濟部中央標準局員工消費合作社印製 經濟部中央榡準局員工消費合作、社印製 ^23679 〇559twf.doc/Elmer/ChariieT/002 A? ___ _ _B7 五、發明説明（/1) 的方法’其方法包括在第一半球狀矽晶粒層沈積後，對第 二圖中半球狀矽晶粒/多晶矽結構的表面進行蝕刻。這蝕刻 最好是利用非等向性蝕刻的方式，至於對半球狀砂晶粒42 及多砍晶層40，財可以是具有選擇性，也可以不是具有選 擇性。如果這蝕刻不是具有選擇性的，則蝕刻僅是將半球 狀矽晶粒42的形狀複製到多晶矽層40。或者，也可以對 多晶矽層40進行摻雜，但卻不對半球狀矽晶粒42進行摻 雜’這樣就可以利用對所摻雜質具有選擇性的蝕刻劑，選 擇性地飽刻第二圖中的結構。在這製程中，半球狀砂晶粒 42被當做是蝕刻製程中的遮罩，而在多晶矽層露出的區域 的蝕刻速率會比在半球狀砂晶粒的蝕刻速率快。這蝕刻製 程的結果’會在電極的表面留下凹凸不平的表面，其凹凸 的程度比在多晶矽層上的半球狀矽晶粒層還大，如第二圖 所示。 對於選擇性蝕刻製程，以反應性離子蝕刻機（reactive ion etcher)是較適合的環境，如 Applied Materials Corporation所製造的P5000型磁場加強式反應性離子蝕 刻機（magnetically enhanced reactive ion etcher)。反應氣體 中包括氯(CU)及溴化氫(HBr)，並控制Cl2/HBr的流量比爲 70sccm/30sccm，而總壓力爲60mTorr，輸入功率300W。 這些條件只是其中典型的例子，也可以在其他的條件下進 行。在這些條件下’摻雜質多晶矽與未摻雜質半球狀矽晶 粒的選擇性蝕刻速率比大約是2 : 1。蝕刻製程在摻雜質 多晶矽層40的表面上，留下凸起60和凹陷62(第五圖）。 14 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝_

，1T 055 9twf . cioc/Elmer/Char lieT/002 055 9twf . cioc/Elmer/Char lieT/002 經濟部中央標準局員Η消費合作社印製 D / 五、發明説明（丨> ) 而後在蝕刻過的多晶矽層40表面上生成第二半球狀矽晶 粒層64，並同時對半球狀矽晶粒層64進行摻雜。後來的 製程包括，如果沒有事先定義電極，在此時定義，在電容 器的下電極上形成一介電層，然後形成電容器的上電極。 在第二圖至第五圖所不構造的表面上，鑛上一層薄的 介電層，並在此介電層上沈積一導電層，便在不平的多晶 砂層及上層導電層間形成高電容親合。第二層多晶砂較佳 的是濃摻雜的N型多晶矽’而形成如第一圖所示的電容器 結構。在這結構中，介電層的厚度要比表面粗糙程度薄。 就圖不的各層而百，在有1000 A厚的表面結構中，介電層 的厚度較佳能小於80 A。同時所形成的介電層，其介電質 較佳的具有較高的介電係數。要形成適合的介電層，可以 利用化學氣相沈積法，在半球狀矽晶粒層的表面上沈積一 氮化砂層，然後在氮化砂層上生長一層薄的氧化層。這種 “ NO”層有時會在一氧化層上形成，例如覆蓋在不平多晶 矽層表面上的原始氧化層，所以實際介電薄膜是“ΟΝΟ”的 結構。根據 Rosato 在 J. Electrochem. Soc., Vol. 139, No· 12, Pages 3678-82(Dec. 1992)中，所發表的 et al.，“Ultra-High

Capacitance Nitride Films Utilizing Surface Passivation on Rugged Polysilicon,”文章中，可形成約4〇A厚的“ONO”結 構。在使用化學氣相沈積法沈積氮化物之前，本發明也對 Rosato文章中的做法加以參考，包括考慮在不平的多晶矽 及原始氧化層的護層表面上，所形成ΟΝΟ結構的介電層。 也可以用五氧化二鉬（tantalum pentoxide)或其他高介電係 15 本紙浪尺度適用中國國家標準（CNS ) A4规格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) •裝-

'1T A7 B7 0559twf.doc/Elmer/CharlieT/002 五、發明説明（α) 數物質的薄膜，做爲覆蓋在不平多晶矽表面上的介電層， 當做電容器中的電介質。 爲了要形成如第一圖中所示動態隨機記憶體結構的 電容器，在此所描述的不平多晶矽之形成方法，儘管有引 用一些特別的參考，這些根據本發明的不平多晶矽也可以 用在其他的結構上。例如，不平的矽層也可以用在其他的 電容器結構上，包括用在不同堆疊記憶體結構的鰭狀結 構。此外，根據本發明較佳實施例的不平矽層，也可以用 在EEPROM或快閃記憶體的浮置閘表面。和大多數習知的 快閃記憶體元件結構相比，利用不平的多晶矽表面和在多 晶矽浮置閘與多晶矽化金屬控制閘間的一層薄ΟΝΟ介電 層，可以使得在浮置閘與控制閘間的耦合，得到大大地改 進。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作些許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注意事項再填寫本頁) -裝·

、1T 經濟部中央標準局員Η消費合作社印製 16 本紙張尺度適用中國國家標準（CNS ) Α4规格（21 〇 X 2们公釐）

Claims (1)

1. 經濟部中央揉準局員工消費合作社印策 A8 B8 0559twf.doc/Elmer/CharlieT/002 C8 D8 六、申請專利範圍 1·一種半導體元件的製造方法，包括： 提供一矽層，覆蓋一矽基底或在該矽基底上方； 在該矽層上，提供一第一半球狀矽晶粒層；以及 在該第一半球狀矽晶粒層上沈積一第二半球狀矽晶 粒層，其中該第一半球狀矽晶粒層包括複數個第一半球狀 矽晶粒，該第二半球狀矽晶粒層包括複數個第二半球狀矽 晶粒，使得該些第二半球狀矽晶粒能在該些第一半球狀矽 晶粒上生成。 2·如申請專利範圍第1項所述之方法，其中該第一半 球狀矽晶粒層是以化學氣相沈積法在該矽層上生長。 3. 如申請專利範圍第2項所述之方法，其中該矽層爲 一摻雜質之多晶矽層。 4. 如申請專利範圍第2項所述之方法，其中該第二半 球狀矽晶粒層是以化學氣相沈積法生長並且在該矽層長 完後直接在同一系統生長或在不同系統生長。 5·如申請專利範圍第4項所述之方法，其中在沈積該 第二半球狀矽晶粒層之前，更包括利用將該矽層冷卻或加 熱之步驟，以千擾該第一半球狀矽晶粒層之沈積。 6.如申請專利範圍第4項所述之方法，其中更包括停 止該第一半球狀矽晶粒層之沈積製程一段時間，以干擾該 第一半球狀矽晶粒層之沈積。 7·如申請專利範圍第2項所述之方法，其中該第二半 球狀矽晶粒層之沈積，是利用重新開始半球狀矽晶粒層的 化學氣相沈積，使得該第一半球狀砂晶粒層獨立於該第一 17 (請先閱讀背面之注意ί項再填寫本頁) 裝 iT<»J 本紙張尺度逍用中國國家榡率（CNS ) A4规格（210X297公釐） ABCD 313679 0559twf.doc/Elmer/CharlieT/002 A、申請專利範圍 半球狀矽晶粒層。 8. 如申請專利範圍第1項所述之方法，其中該第〜及 該第二半球狀矽晶粒層是以低壓化學氣相沈積生成’反應 溫度低於600 °C。 9. 一種半導體元件的製造方法，包括： 提供一包括矽的沈積基底； 在一第一沈積製程中，沈積一第一半球狀矽晶粒層在 該沈積基底上，其中該第一半球狀矽晶粒層包括複數個第 一半球狀砂晶粒； 在一第二沈積製程中，沈積一第二半球狀矽晶粒層在 該沈積基底上，其中該第二半球狀矽晶粒層包括複數個第 二半球狀矽晶粒，使得該些第二半球狀矽晶粒的生長獨立 於由第一次沈積製程所形成的該些第二半球狀矽晶粒； 定義該沈積基底； 在該第二半球狀矽晶粒層上形成一介電層；，以及 在該介電層上沈積一導電層。 10. 如申請專利範圍第9項所述之方法，在該第二半球 狀矽晶粒層沈積步驟前，更包括一鈾刻該第一半球狀砂晶 粒層的步驟。 11·如申請專利範圍第10項所述之方法，其中該軸刻 步驟蝕刻該第一半球狀矽晶粒層成槽溝狀或一直持續到 該第一半球狀矽晶粒層除去。 I2·如申請專利範圍第9項所述之方法，其中該沈積_ 底包括摻雜質的矽，此方法更包括了以選擇性蝕刻，f虫刻 18 本紙張尺度遑用中國國家橾率（CNS ) A4洗格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁} -裝 訂 經濟部中央樣準局男工消費合作社印裝 A8 B8 0559twf-doc/Elmer/CharlieT/002 C8 D8 經濟部中央揉準局貝工消費合作社印製 六、申請專利範圍 該第〜半球狀矽晶粒層的步驟，在摻雜質的多晶矽鈾刻速 率會比未摻雜質的矽快，其中該第二半球狀矽晶粒層是在 蝕刻步驟後開始沈積。 13.如申請專利範圍第12項所述之方法，其中該第一 半球狀矽晶粒層是沈積在該沈積基底上，其中蝕刻到該沈 積基底內的深度，至少要和該第一半球狀多矽晶粒層的厚 度相同。 U.如申請專利範圍第9項所述之方法，其中更包括： 在該第二半球狀矽晶粒層上，形成一介電層； 在該介電層上，形成一摻雜質的多晶矽層；以及 定義該摻雜質多晶矽層，以做爲一電容器的一上電 極。 I5.如申請專利範圍第14項所述之方法，其中提供該 摻雜質多晶矽層的步驟中，包括在該摻雜多晶矽層側向蝕 刻出一電極結構。 16·如申請專利範圍第9項所述之方法，其中該第一和 該第二半球狀矽晶粒層的沈積溫度約在550 °C到595 °C之 間。 17. 如申請專利範圍第9項所述之方法，其中更包括在 該第一半球狀矽晶粒層表面上沈積一非晶矽層的步驟，其 中該第二半球狀矽晶粒層是沈積在該非晶矽層上。 18. —種半導體元件的製造方法，係包括： 提供一包括矽的沈積基底； 在該沈稹基底上，提供一第一半球狀矽晶粒層，其中 19 本紙張尺度逋用中國國家標準（CNS ) A4规格（210X297公羡） (請先閲讀背面之注意事項再填寫本頁) .裝 訂 線 f ^13679 eg 0559twf.doc/Elmer/ChariieT/002 C8 D8 六、申請專利範圍 該第一半球狀矽晶粒層包括複數個第一半球狀矽晶粒； 將第二半球狀矽晶粒層沈積在該沈積基底上，其中該 第二半球狀矽晶粒層包括複數個第二半球狀矽晶粒，使得 該些第二半球狀矽晶粒的生長獨立於該些第二半球狀矽 晶粒的生長； 定義該沈積基底； 在該第二半球狀矽晶粒層上形成一介電層； 在該介電層上沈積一導電層。 19. 如申請專利範圍第18項所述之方法，其中生成該 第一半球狀矽晶粒層的方法，是利用化學氣相沈積法，而 其中該沈積基底爲一摻雜質的多晶矽層。 20. 如申請專利範圍第19項所述之方法，其中該第二 半球狀矽晶粒層是利用一相同於沈積該第一半球狀矽晶 粒層所使用的沈積系統，並且是以化學氣相沈積法沈積。 ---------¾------1T------^ (請先閲讀背面之注意事¾再填寫本頁) 經濟部中央揉隼局員工消費合作社印策 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐）