經濟部中央標準局員工消費合作社印製 B7五、發明説明（l ) 本發明係有關於一種半導體記憶裝置，其具有雙埠功 能，適用於在複數個處理器間傳送大量的資料。 雙埠記憶體乃具有兩個埠，且允許對任一埠讀、寫或 讀及寫。在此所要討論的雙埠記憶體，有一埠僅能讀，而 另一埠則可讀及寫。 第16圖係一個顯示雙埠記憶體之傳統結構的電路 圖。第0埠(PORT—0)是一個唯讀埠，而第1埠(P0RT—1)則 爲一個讀/寫埠。 WORD OO 至 WORD 11 是字元線，WORD_P0<0>& WORD—P0<1>是第0埠PORT—0的字元線選擇訊號，而 WORD_P1<0>及 WORD_Pl<l>是第 1 埠 PORT_l 的字元線 選擇訊號。BIT_P0及ΒΙΤΒ_Ρ0是第0埠PORT_0的位元線 對，而BIT—P1及BITB—P1是第1埠PORT_l的位元線對。 PRC—P0及PRC—P1分別爲第0埠PORT_0及第1埠PORT—1 的位元線預充電信號。預充電信號PRC_P0及PRC_P1是 據以操作個別的埠之信號，其等效於時鐘。RSEL P0是第 0埠PORT_0的位元線選擇信號，RSEL_P1是用於讀取第1 埠PORT1的位元線選擇信號，而WSEL_P1則是用於寫入 第1埠PORT_l的位元線選擇信號。 SA P0及SA_P1分別爲第0埠PORT_0及第1埠 PORT—1的感測放大器，其分別輸出輸出信號DOUT PO及 DOUT—P1。WB_P1是第1埠PORT—1的寫入緩衝器，當 依據輸入信號DIN_P1進行寫入時，其驅動第1埠PORT_l 位元線對 BIT_P1、BITB_P1。 4 ----------裝------訂------认 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 3^1278 五、發明説明（2 ) MCO及MCI是記憶格，每一個記憶格MCO、MCI 係由兩個反相器INVO及INV1及四個NMOS電晶體 NM0-NM3。在記憶格MCi(i=0,l)中，反相器INVO及INV1 被連接成迴路，反相器INVO的輸入部分（反相器INV1的 輸出部分）被定義成節點NiO且反相器INVO的輸出部分（反 相器INV1的輸入部分)被定義成節點Nil，節點NiO經由 NMOS電晶體NM0被連接到位元線BIT_P0，並且經由 NMOS電晶體NM2連接到位元線BIT_P1，節點NiOl經由 NMOS電晶體NM1被連接到位元線BITB_P0，並且經由 NMOS電晶體NM3連接到位元線BITB_P1。NMOS電晶 體NM0及NM1分別使其閘極連接至字元線WORD_iO，同 時NMOS電晶體NM2及NM3分別使其閘極連接至字元線 WORD il ° 位元線BIT_P0之一端經由PMOS電晶體PM0而連接 至一電源供應VDD，而其另一端經由PMOS電晶體PM4 連接至感測放大器SA-P0之輸入端。位元線BITB_P0的一 端經由PMOS電晶體PM1連接至電源供應VDD，同時其 另一端經由PMOS電晶體PM5連接至感測放大器SAP0 的另一輸入端。位元線BIT_P1的一端經由PMOS電晶體 PM2連接至電源供應VDD，同時其另一端經由PMOS電 晶體PM6連接至感測放大器SA_P1的另一輸入端，且亦經 由NMOS電晶體NM4被連接至寫入緩衝器WB_P1的一輸 出部分。位元線BITB_P1的一端經由PMOS電晶體PM3 連接至電源供應VDD，同時其另一端經由PMOS電晶體 5 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） * 訂 (請先閱讀爭面之注4事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 3ίΐ278 Α7 五、發明説明（3 ) ΡΜ7連接至感測放大器SA P1的另一輸入端，且亦經由 NMOS電晶體NM5被連接至寫入緩衝器WB_P1的一反相 輸出部分。 PMOS電晶體PMO及PM1在其閘極接收預充電信號 PRC—PO，PMOS電晶體PM2及PM3在其閘極接收預充電 信號PRC_P1。PMOS電晶體PM4及PM5在其閘極接收讀 取位元線選擇信號RSELPO，PMOS電晶體PM6及PM7 在其閘極接收讀取位元線選擇信號RSEL_P1 ，且NMOS 電晶體NPM4及NM5在其閘極接收寫入位元線選擇信號 WSEL_P1 。 第16圖爲了便於説明，僅顯示兩個記憶格，但實際上 則有大量的記憶格被連接到每一字元線及位元線對。 接著將説明操作方式。第17圖係繪示雙埠記憶體之每 一個信號的時序改變之時序圖。第17圖繪示一個例子，其 中第0埠PORT_0選擇記憶格MC0，第1埠PORT_l選擇 記憶格MC1。在L位準時，預充電信號PRC_P0及PRC_P1 將這些埠的位元線上之電位預充電至Η位準。當對應的預 充電信號PRC位於Η位準時，字元線WORD被設定以使 其達到選擇狀態（H位準）。當此預充電信號位於Η位準時， 位元線選擇信號也被設定以使其達到選擇狀態。讀取位元 線選擇信號RSEL_P0及RSEL_P1的L位準對應於一選擇 狀態，且寫入位元線選擇信號WSELJM的Η位準對應於 一選擇狀態。 因爲第0埠PORT_0是一個唯讀埠，當預充電信號 6 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 、裝 訂 Λ^, (請先閱讀背面之注毛事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 311278 A7 ^___B7 7、發明说明（4 ) — 一P0爲H位準時，字元線選擇信號WORD—卩0<〇>達到 H位準且位元線選擇信號RSEL_P0成爲L位準。此時，記 慎格MC0被選擇且其資料被輸出至位元線對BIT_p〇及 ΒΓΓΒ 一 P〇 °若假設資料在記憶格MC0的節點N00被保持爲 Η位準，且節點Ν01爲L位準，然後位元線BIT—Ρ0在η 位準保持未變，且因爲電流經由Nm〇s電晶體ΝΜ1及記 憶格MN〇的反相器INV0被引出，在位元線BITB_p〇上的 電位從Η位準逐漸變低。位元線對及ΒΐΤΒ_ρ〇經 由PMOS電晶體讀4及pMS分別被連接至感測放大器 SA一一p0的—輪入端及其他輸入端。感測放大器SA——抑撿 測在位元線對BIT P0及BITB—p〇間的電位差，並輸出其 結果爲一輸出信號D〇UT_P0。 在第1埠P0RT_1的讀取循環（顯示於第17圖中之“R，， 處的循環），字元線選擇信號W〇Rd Ρ1<ι>及位元線選擇 信號RSEL—P1進入一選擇狀態。記憶格MC1被選取，且 其資料被輸出至位元線對BIT—Pl及BlTB pi上。頬似於 第0埠PORT_0的讀取操作，位元線對間的電位差經由 pM〇S電晶體PM6及PM7在感剛敎大器SA P1中被檢測， 其結果則被輪出爲一輸出信號D〇UT pl。 在寫入循環中（顯示於第17圖中之“w，，處的循環），字 元線選擇信號WORD—P1<1>及位元線選擇信號WSEL_P1 進入一選擇狀態。根據輸入信號MNjn所定義的資料， 位元線對BIT P1及BITB—P1中的一位元線被設定爲Η位 準，另一位元線則被設定爲L位準。例如，當應用於輸入 本紙張尺度適用中國國家標準（CNS ) Α4规格（21 Οχ 297公釐） ------------、裝------.η------糸 (請先閲讀背¾之注t事項再填寫本頁)
經濟部中央標準局一貝工消費合作社印製 發明説明（ 號DINP1的資料爲L位準，位元線被設定爲[ 4 (接地位準），且位源線刪―？1被設定爲H位準（電源 供愿VDD位準）。如此，記億格⑽的節點㈣被強制爲 L位準，且節點Nu被強制爲η位準。 一如上所述’第16圖所示的雙埠記憶體具有字元線及位 疋’、泉對H地提供給個別的埠，以允許被連接至同— 行的記憶格可進行獨立的讀/寫操作，而不會在埠間產生干 擾。不過，通常同一時間對同一記憶格的讀及寫的操作是 被禁止的。與只具有n線及兩位元線的單埠記憶格相 比，使每-記憶格具有兩字元線及四位元線會導致面積的 顯著增加。再者，當一偏單埠記憶格是由兩個㈣⑽電 體及四個NMOS電晶體所組成，如第16圖所示的傳統 埤記憶格更需要兩個額外的NM〇s電晶體，其也會 積的增加。 因爲與單埠記憶格相比，雙埠記憶格會導致如此的 積增加，即使其功能是必要的，通常也會採取不同的方 來避免使用。實際上，有一表面上是雙埠記憶格的實施例， 但其中只是將一單埠記憶格以雙倍於系統時鐘的速度操 作，並且在一個系統循環中存取兩次。 根據本發明之第—特徵，一個半導體記憶裝置，包括： 一第一埠，僅用於讀取；一第二埠，用以讀取及寫入； 一及第二位元線，分別對應於第一及第二埠；複數第— 第二字元線，各分別對應於第一及第二埠，此複數第— 第二字元線以一對一的方式彼此對應；複數個記憶格，被 叩 雙 面 面 式 第 及 及 -----------ί 裝------II------Α (請先閲讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2丨〇χ297公麓） 五 A7 B7 發明説明（6, ^於及第二位元線間，此複數個記憶格各具有第一 以邏輯反相的關係彼此提供信號，其中，在 虛ΐ'! 一字元線中’當對應於第-位元線的第-字元線是 笛’性狀態時’第-節點被連接至第—位元線，且在福 1第-字元線中，當對應於第二位元線的第二字元線是肩 妨狀態時，第二節點被連接至第二位元線；第一感演 為’連接至第一位元線，用以依據第一位元線上的， 二，輸出第一放大信號；第二感測放大器，連接至第二召 兀泉用一以依據第二位元線上的電位，輪出第二放大信號; 及寫入信號輪出裝置，自外界接收-輸人信號，用以依揭 此輪入信號，卜輸出部分輪出—寫人信號，同時自一及 相輸出部分輪出—反相寫人信號，其爲寫人信號的邏辑及 相，其中，、經由連、續地執行第一及第二寫入循環而完成了 第皁的寫入操作，其中在第一寫入循環，一第一選擇宇 元線’其爲複數第-字元線中m變成爲活性狀態， 且第放大尨號被提供爲第一埠的一輸出信號，及一第二 選擇字元線，其爲複數第二字元線中的__個，被變成爲活 &狀態’寫人^號輸出裝置的反相輸出部分及第二位元線 被電性連接，且反相寫人信號被應用至寫人標的記憶格的 第一知點，該寫入標的記憶格係連接至複數記憶格中處於 活性狀態的第項擇字元線；且在第二寫人循環中，在複 數第二字元線中，對應於第一選擇字元線的第二字元線被 變成爲活性狀態，且第二放大信號被獲得以做爲第一埠的 一輪出信號，在複數第一字元線中，對應於第二選擇字元 ------------裝------訂------级 (請先閱讀背面之注意事項再填寫本頁} 經濟部中央標準局員工消費合作社印聚 本紙張尺度適用中國國家標準（CNS) A4規格（210χ297公釐） ¢8 ¢8 B7 A7 五、發明説明（7 ) 第纟元、.泉被變成爲活性狀態，寫入信號輸出裝置的 $出部刀及第-位（線被電性連接，且寫人信號被應用於 寫入標的記憶格的第—節點。 '最好’依據第二特徵，在半導體記憶裝置中，第一感 測放大器接收一參考電位，同時檢測並放大在第一位元線 ，電位及參考電位間的電位差，以輸出第—放大信號， 第了感測放大器接收一參考電位，同時檢測並放大在第二 1元、泉上之電位及參考電位間的電位差，以輸出第二放大 仏號；其中’經由實行—讀取循環其使複數第—字元線中 二個成爲活性狀態，並提供第—放大信號做爲第一璋的 賣取L號及使複數第二字元線中之一個成爲活性狀 態，並提供第二放大信號做爲第二埠的-輸出信號，以完 成第二埠的讀取操作。 一最好，依據第三特徵，半導體記憶裝置更包括蜂交換 信號產生裝置，用以產生一痒交換信號，其至少在部分第 -寫入循環爲第一狀態，而在部分第二寫入循環爲第二狀 態’及字元線切換裝置，其接收以一對一對應方式使複數 ^-及第―字凡線的複數第__及第二字元線選擇信號及蜂 交換信號活性化，用以當埠交換信號爲第一狀態時， 提供複數第-及第二字元線選擇信號給複數第一及第二字 元線，及當埠交換信號爲第二狀態時，分別提供複數第一 及第二字元線選擇信號給複數第二及第一位元線。 最好’依據第四特徵，半導體記憶裝置更包括讀取時 位疋線切換裝置，接收第-及第二讀取時位元線選擇信號 10 (請先閱讀背面之注意事項再填寫本頁) .裝_ 經濟，邱中央標準局員工消費合作社印製 卜紙張尺度適财關家標準（CNS ) A4規格（210x"297公釐 經濟部中央標準局員工消費合作社印聚 A7 B7 五、發明説明（8 ) 及埠交換信號，用以當埠交換信號爲第—狀態時，分別在 第-及第二讀取時位⑽選擇信號的控制下，_第―及 第-位兀線和第-及第二感測放大器的輪入部分間的導通 /切斷，且當埠交換信號爲第二狀態時，分別在第—及第二 讀取時位元線選擇信_控财，控㈣二及第—位錢 和第H感測放大器的輪人部分間的導通/切斷。 最好，根據第五特徵，半導體記憶裝《包括寫入時 位70線切換裝置，接收—寫人時位元線選擇信號及埠交換 信號’用以料交換信號爲第—狀態時，在寫人時位元線 選擇信號的控制下，控制第二位元線和寫入信號輸出裝置 的反相輸出部分間的導通/切斷，且當埠交換信號爲第二狀 態時，在寫入時位元線選擇信號的控制下’控制第-位元 線和寫入信號輸出裝置的輪出部分間的導通/切斷。 最好，依據第六特徵，半導體記憶裝置更包括輸出信 號切換裝置，接收第一及第二放大信號與痒交換信號，用 以在埠交換信號爲第一狀態時，分別輸出第一及第二放大 仏號’以做爲第-及第二埠的輪出信號，並且在蜂交換信 號爲第二狀態時，分別輪出第一及第二放大信號，以做爲 第二及第一埠的輪出信號。 最好，根據第七特徵，半導體記憶裝置更包括預充電 位7G線切換裝置，接收第—及第二預充電信號與埠交換信 號，用以當埠交換信號爲第一狀態時，在第一及第二預充 1¼號的控制下’將第一及第二位元線預充電至一預定電 位’且當埠交換信號爲第二狀態時，在第一及第 二預充電 11
本紙張尺度適用中國國家標準（CNS . ~ . 批衣 訂n-^, (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 3il278 Α7 ------- Β7__ 五、發明説明（9 ) 信號的控制下，將第二及第一位元線預充電至該預定電 位。 最好，依據第八特徵，在半導體記憶裝置中，字元線 切換裝置，讀取時位元線切換裝置，寫入時位元線切換裝 置’輸出信號切換裝置及預充電位元線切換裝置均是由2_ 輪入及2-輪出的相同電路架構所組成，其接收埠交換信號 以做爲一控制輸入。 最好’根據第九特徵，在半導體記憶裝置中，第一及 第二預充電信號是各自具有獨立週期的信號，其中第一埠 的讀取循環與第一預充電信號同步執行，且第二埠的讀取 循環及第—與第二寫人循環與第二預£電信號同步執行， 在其各自週期的前半段爲非活性狀態，且在後半段爲活性 狀態，以指示至預定電位的一預充電操作，其中埠交換信 號產生裝置接收-指*是否進行寫人操作的g人致能信 號’及第-和第二預充電信號，並且當寫人致能信號指示 出進行寫人操作時，從第—寫人循環之後半段的部分至第 二寫入循環之前半段的部分設定一埠交換致能週期，同時 經由對在埤交換致能週期中之第一或第二預充電信號的非 活昧狀心之邊緣變化檢測而被觸發，以將痒交換信號自第 一狀態改變至第二狀態。 二最好，根據第十特徵，在半導體記憶裝置中，埠交換 心號=裝置將自第二預充電信號的—邊緣變化起始的璋 週期’说：爲第-寫入循環中的活性狀態，並將 預充電信號的—邊緣變化的埠交換致能週期， 12 批衣-- (請先閱讀背面之注意事項再填寫本頁) 訂-------線--1 本纸張尺度適用中國國家標準（。叫八4規格--~~~ 3il2/ 8 經濟部中央標準局員工消費合作杜印製 A7 B7 五、發明説明（10 ) 6义定爲第二寫入循環的非活性狀態。 最好，依據第十一個特徵，在半導體記憶裝置中，埠 父換信號產生裝置將在第二預充電信號的邊緣改變經過一 預足時間後起始的埠交換致能週期，設定爲第一寫入循環 的活性狀態，並將在第二預充電信號的邊緣改變經過該預 定時間後終止的埠交換致能週期，設定爲第二寫入循環的 非活性狀態。 最好，根據第十二個特徵，在半導體記憶裝置中，字 疋線切換裝置，讀取時位元線切換裝置，輸出信號切換裝 置及預充電位元線切換裝置均是由2_輸入及2_輸出的相同 <電路結構所形成，其接收一埠交換信號以做爲控制輸 入，且寫入時位元線切換裝置係包括一第一電晶體，置於 寫入信號輸出裝置的輸出部分及第一位元線之間，一第二 電晶體，置於寫入信號輸出裝置的反相輸出部分及第二位 元線之間，一第一邏辑電路，其接收寫入時位元線選擇信 號及埠交換信號，用以僅當埠交換信號指示爲第二狀態 時，依據寫入時位元線選擇信號輸出一指示導通/切斷的第 一邏辑信號至第一電晶體的一控制電極，及—第二邏辑電 路，其接收寫入時位元線選擇信號及埠交換信號，用以僅 當埠交換致能信號指示爲第一狀態時，依據寫入時位元線 選擇k號輸出一指示導通/切斷的第二邏辑信號至第二電 晶體的一控制電極。 最好，依據第十三特徵，半導體記憶裝置更包括預充 電信號波型轉換裝置’其接收第一預充電信號，用以將第 13 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐^~~~~~------- (請先閲讀背面之注意事項再填寫本頁) 裝· 、-° 經濟部中央標準局員工消費合作社印^ A7 B7 五、發明説明（11 ) —預充電信號的非活性狀態的週期波型轉換爲第二預充電 信號的週期的一半或更短。 最好，根據第十四特徵，在半導體記憶裝置中，輸出 仏號切換裝置包括感測放大器輸出切斷裝置，其接收有關 於寫入致能信號的一寫入致能相關信號，用以在寫入時電 性切斷第一感測放大器的一輸出部分。 最好，依據第十五特徵，在半導體記憶裝置中，輪出 信號切換裝置更包括第一及第二閂鎖電路，其分別接收受 寫入致能相關信號及埠交換信號控制的第一及第二放大二 號。 θ 根據本發明第一特徵之半導體記憶裝置，第二埠之寫 入操作乃由連續地執行第一及第二寫入循環而完成。。 在第一寫入循環中，一反相寫入信號被提供給一寫入 標的記憶格的第二節點，該寫入標的記憶格被連接至複數 個記憶格中之一活性狀態的第二選擇字元線，且在第二寫 入循環中，一寫入信號被提供給寫入標的記憶格的第二節 點。因此，由-輸入信號所指示的資料，在執行第一及第ρ 二寫入循環之前無論何種電位被設定於第一及第二位元線 上，均能被正確地寫入寫入標的記憶格中。 在第一寫入循環中，複數字元線中之一的第—選擇字 元線被活性化，且由错存於一記憶格中的資料所獲得 一放大信號被提供做爲第一埠的一輸出信號，該記憶格 透過第一位元線及第一感測放大器讀取的標#。在第' 入循環，於複數第二字元線中，一對應於上逑第—選:字 14 本紙張尺度適用中國國家標準（CNS ) Α4規格（2】0父297公釐） ----------—裝— (請先閲讀背面之注意事項再填寫本頁) 訂 汰---------------- 3il27s A7 B7 五 經濟部中央榡準局貝工消費合作社印製 發明説明（12 ) " 〜〜--- 元線的第二字元線被活性化，由铺存於一記憶格中的 所獲得的第二放大信號被提供做爲第一埠的一輪出广號 該記憶格係透過第二位元線及第二感測放大器的‘ 的。故而，第-埠的讀取操作即使在第二蜂的寫入操作ς 間也可毫無問題地執行。 。因此，第一特徵的半導體記憶裝置允許第—埠的讀取 操作及第二埠的寫人操作可僅由兩位元線而獨立地被執 行，其提供了等效於單埠半導體記憶裝置之一定程度的集 積化。 在第二特徵的半導體記憶裝置中的第一及第二感測放 大器檢測並放大介於一參考電位及在第一及第二位元線上 的電位間的-電位差，以分別輸出第—及第二放大信號。 第二埠的讀取操作可經由利用第一放大信號做爲第一埠的 頡取信號且利用第二放大信號做爲第二埠的輸出信號執行 一讀取循環而完成。 因此，第二特徵的半導體記憶裝置更允許第一埠的讀 取操作與第二埠的讀取操作可僅利用兩位元線而被獨立地 執行。 在依據第三特徵的半導體記憶裝置中，利用設定給第 一及第一埠的複數第一及第二字元線，複數第一字元線選 擇信號之一的第一字元線選擇信號被活性化，且複數第二 字元線選擇信號之一的第二字元線選擇信號被活性化，然 後第一及第二寫入循環被執行如下。 在埠交換信號係在第一寫入循環的第一狀態之週期 請 閲 讀 背 面 之 注 項 再 ί 裝 訂 線 15 本紙張尺度適用中國國家標準（CNS〉Α4祕（21〇><297公着） 經濟部中央樣準局貝工消費合作社印製 A7 ____B7 ~ — " i 五、發明説明（13 ) ~'— 中，複數第二字元線中的一字元線，其係活㈣k 線選擇信號所應用處’係用做-第二選擇字元線，同時一 反相寫入信號被提供給連接至此第二選擇字元線的 標的記憶格的第二節點。 在埠交換信號係位於第二寫入循環的第二狀態的 中，複數第一字元線之一者，其具有活性狀態之第二字元 線選擇信號，係做爲對應於第二選擇字元線的第一字元 線，且如此寫入信號被提供給前述寫入標的記憶格的第: 節點。 因此，由輸入信號指示的資料可被寫入至受埠交換信 號控制的寫入標的記憶格。 ° 第四特徵之半導體記憶裝置的讀取時位元線切換裝置 當埠交換信號係位於第一狀態中時，分別在第一及第二讀 取時位元線選擇信號的控制下，控制第一及第二位元線與 第一及第二感測放大器的輸入部分間的導通/切斷，又當埠 交換信號係位於第二狀態中時，分別在第_及第二讀取時 位元線選擇信號的控制下，控制第二及第一位元線與第二 及第一感測放大器的輪入部分間的導通/切斷。 所以，當第一及第二讀取時位元線選擇信號分別設定 $第-埠及第三埠時，其可能㈣第—讀取時位元線選擇 信號去控制第二位元線及第二感測放大器的輪入部分間的 導通/切斷，以導通第二感測放大信號的輸出控制，並提供 第一放大信號以做爲第一埠的輸出信號，該第一讀取時位 兀線選擇信號係位於埠交換信號是在第二寫入循環的第二 本紙張尺度適用( CNS ) 裝------訂------象 (請先閲讀背面之注意事項再填寫本頁} 經濟部中央標準局貝工消費合作社印製
Sl^278 A7 ·—·*~·^_____B7 五、發明説明（14 ) ~ 狀態的週期中，以導通第二放大信號的輪出控制，並提供 第一放大信號以做爲第一埠的輸出信號。 第五特徵的半導體記憶裝置之寫入時位元線切換裝置 當埤趸換信號位於第一狀態時，在寫入時位元線選擇信號 的控制下，控制第二位元線與寫入信號輸出裝置之輪出部 分間的導通/切斷，並且當埠交換信號位於第二狀態時，在 寫入時位元線選擇信號的控制下，控制第一位元線與寫入 信號輸出裝置之輸出部分間的導通/切斷。 在埠交換信號係位於第一寫入循環的第一狀態的週期 中，反相寫入彳3號在寫入時位元線選擇信號的控制下被提 供給第二位元線，結果，反相寫入信號被提供給寫入標的 記憶格的第二節點。 在埠文換信號係位於第二寫入循環的第二狀態的週期 中，寫入信號在寫入時位元線選擇信號的控制下被應用至 第—位元線，結果，寫入信號被應用至前述寫入標的記憶 格的第一節點。 第六特徵的半導體記憶裝置之輸出信號切換裝置在璋 义換信號爲第一狀態時，分別輸出第一及第二放大信號， 以做爲第一及第二埠輸出信號，並且在埠交換信號爲第二 狀態時，分別輸出第一及第二放大信號，以做爲第二及第 一埠輪出信號。 所以，輸出信號切換裝置自動地使得第一放大信號被 提供爲在埠交換信號係第一寫入循環之第一狀態的週期中 的第一埠輪出信號，而第二放大信號被提供爲在埠交換信 17 ) A4規格（210χ297公楚) ~~--- (請先閲讀背面之注意事項再填寫本頁) ;、裝_ 訂 經濟部中央榡準局員工消費合作社印製 A7 B7 五、發明説明（15 ) .號係第二寫入循環之第二狀態的週期中的第一埠之輸出信 號。 。 "第七特徵的半導體記憶裝置之似電位元線切換裝置 當埠交換信號爲第-狀態時，在第一及第二預充電信號的 控制之下，將第一及第二位元線預充電至一特定電位，並 且當埠交換信號爲第二狀態時，在第一及第二預充電信號 的控制之下，將第二及第_位元線預充電至特定電位。 因此，分別利用設定給第一及第二埠的第一及第二預 充電k號，當埠交換信號在第二寫入循環的第二狀態之週 期中，第一位元線在第二預充電信號的控制之下可被預充 電土特足電位，且寫入信號可被提供至使用第一位元線的 寫入標的記憶格的第一節點。 根據第八特徵的半導體記憶裝置，字元線切換裝置， 讀取時位兀線切換裝置，寫入時位元線切換裝置，輸出信 號切換裝置及預充電位元線切換裝置均是由相同的2輪入 及2-輸出之電路架構所形成，其接收埠交換信號以做爲一 控制輸入’且可被以一相當簡單的電路架構加以實施。 第九特徵的埠交換信號產生裝置，當寫入致能信號指 不寫入操作，並由第一或第二預充電信號的邊緣變化檢測 觸發而將埠交換信號從第一狀態改變至第二狀態時，會將 包括第一寫入循環之後半部分至第二寫入循環之前半部分 的週期之埠交換致能週期設定於埠交換致能週期中的非活 性狀態。 所以其有可能造成埠交換信號在第一寫入循環中至少 本紙張尺度5 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（16 ) 部分爲第一狀態。 第十特徵的半導體記憶裝置之埠交換信號產生裝置設 定埠交換致能週期爲第二寫入循環中的非活性狀態，藉以 使得其在第二預充電信號的邊緣變化處結束，其允許埠交 換致能週期的長度可依據與寫入致能信號的寫入指示週期 之長度兴關的第二預充電信號而被設定。 結果’甚至使用保持時間被設定爲足以改善寫入操作 的穩定性之寫入致能信號，在寫入操作的第二寫入循環以 被抑制至一必要的最小値之埠交換致能週期而結束後，第 一位元線可被快速地釋放。 第十一特徵的半導體記憶裝置之埠交換信號產生裝置 設定埠交換致能週期，以使得其在第二預充電信號變爲第 一寫入循環的活性狀態之邊緣改變後一特定時間時開始， 並於第二預充電信號變爲第二寫入循環的非活性狀態之邊 緣改變後經特定時間時結束。 因此，若此特定時間被設定爲適於做爲預充電位元線 且然後高穩定地寫入操作之週期的時間，則第一及第二寫 入循環可被執行，而不會有誤動作。 第十二特徵的半導體記憶裝置之寫入時位元線切換裝 置導致第-及第二電晶體隨著從第一及第二邏辑電路輸出 《第-及第二邏辑信號而變成導通/切斷，以在寫入 -位元線。因爲邏辑電路的輸出具有驅動力，故立盔嘴 了驅動而分別提供-驅動器，所以允許較高速的：換換 作。 林 本紙張尺度適用中國國家標準（CNS ) A4規格（li^x297公餐- --------1 —裝------、17線 (請先閱讀背面之注意事項再填寫本頁) A7 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明（17 ) ' 第十三特徵的半導體記憶裝置之預充電信號波型變換 裝置將第一預充電信號的非活性狀態之週期變換至不超過 第二預充電信號週期的一半。所以，第一埠之讀取操作可 在第二寫入循環開始前確定地結束，而可預防錯誤的寫入 及再讀出，並執行正常的操作。 第十四特徵的半導體記憶裝置之輸出信號切換裝置包 括感測放大器輸出切斷裝置，用以在寫入時電性切斷第二 感測放大器的輸出部分，使得電路大小可被簡化。 第十五特徵的半導體記憶裝置之輸出信號切換裝置更 包括第-及第二問鎖電路，其在寫入致能相關信號及痒交 換信號的控制下·"分別接收第一及第二放大信號。因此， 即使其不是在第-及第二埠的讀取操作週期中，仍可能連 續地輸出在前面的讀取中輸出的輸出信號，以做爲第一痒 的輸出信號或第二埤的輸出信號。 圖式之簡要説明 第1 _減本發料—較佳實施_雙埠記憶體之 結構的電路圖。 第2圖係顯示一縱橫制開關輪廓的圖式。 第3圖係顯示縱橫制開關之内部結構的電路圖。 第4圖係顯示第-較佳實施例之操作的時序圖。 ^«錢4_較佳實_之埠交換信號產生電路 的内部結構之電路圖。 時序^圖係顯示第5圖之蜂交換信號產生裳置之操作的 20 I- «^^^1 n I— m 1— II - HH - Λ I *nn ml .^1^1 ^^^1 一 V l^m _ ____^- 0¾ 、-t ------. ^ (請先閱讀背面之注意事項再填寫本頁) 本紙狀度帽_轉（⑽— A4規格（21 OX297公釐） 3 Α7五、發明^~- 第7圖係用以描述寫入致能信號之設定時間與保持時 間的〜時序圖。 、 間的〜時序圖 第8圖係顯示第二 的内部結構之電路圖。 第9圖係顯示第8圖之埠交換信號產生電路的操作 時序圖。 第10圖係顯示第三較佳實施例的埠交換信號產 路的内部結構之電路圖。 之埠交換信號產生電路的操作 較佳實施例的埠交換信號產生電路 之 生電 第11圖係顯示第10圖之 之時序圖。 4第12圖係顯示根據本發明之第四較佳實施例的雙另 "已憶體結構的電路圖。 描述第五較佳實施例之操作的時4 經濟部中央標準局員工消費合作社印製 第13圖係用以 圖。 '第14圖係顯示第五較佳實施例的預充電信號 路之結構的電路圖。 第15圖係顯示位於根據本發明之第六較佳實 人埠兄憶體中的感測放大器及其週邊的結構之電路 Β係顯示一傳統雙埠記憶體的结媒夕赍 變換 施命、 圖 Γ I I n 訂 ！.¾. (請先閲讀背面之注意事項再填寫本頁) 圖 … 即八穴Α您叼雜稱 < 電路g 第16圖係顯示一傳統雙埠記憶體的結構之電路圖 第Π圖係顯示第16圖之雙埠記憶體的操作之 較佳實施例的説明 «第一較佳實施例 <結構> » 21 尺度適用中關家標準（CNS ) A4娜（21QX297公釐）
經濟部中央標準局員工消費合作社印I A7 B7 五、發明説明（19 ) 第1圖係根據本發明之第一較佳實施例的雙埠記憶體 之結構的電路圖。在此圖式中，第零(Oth)埠PORT O是唯 讀埠，而第1埠(PORT_l)則爲一個讀/寫埠。WORD_00至 WORD—11 是字元線，WORD—卩0<0>及\¥010)_?0<1>是第 0埠PORT_0的字元線選擇訊號，而WORD—P1<0>及 W0RD_P1<1>是第1埠PORTJ的字元線選擇訊號。 預充電信號PRC_P0及PRC_P1係分別爲第0埠 PORT—0及第1埠PORT—1的位元線預充電信號。預充電信 號PRC_P0及PRC_P1是個別的埠操作所依據的信號，其 等效於時鐘。RSEL JP0是使用於第0埠PORT O之讀取時 的位元線選擇信號，而RSEL_P1是使用於第1埠PORT_l 之讀取時的位元線選擇信號。WSEL_P1使用於第1埠 PORT—1之寫入時的位元線選擇信號。 在第一較佳實施例的雙埠記憶體中，不像第16圖所示 之傳統的例子，依據本發明，僅有單一位元線被提供給每 一埠。ΒΙΤ Ρ0是第0埠PORT O的位元線，而BIT_P1第1 埠PORT1的位元線。SA—P0及SA—P1係分別爲第0埠 PORT O及第1埠PORT—1的感測放大器。第0埠及第1埠 的讀取資料分別被輸出爲輸出信號DOUT_PO及 DOUT—P1。WB—P1是第1埠PORT—1的寫入緩衝器，其 根據一輸入信號DIN_P1而在寫入時驅動位元線。 MC0及MCI是記憶格，每一記憶格均是由兩個反相 器INV0及INV1與兩個NMOS電晶體（NMO, NM1)所組 成。在記憶格Mci(i=0,l)中，反相器INV0及INV1被連接 22 _ 批衣 I I訂 汰 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） A7 ^11278 B7 五、發明説明（20 ) 成迴路，同時反相器INV0的輸入部分（反相器INV1的輸 出部分）被定義爲節點ΝιΟ，且反相器INV0的輸出部分（反 相器INV1的輸入部分）被定義爲節點Nil，節點NiO經由 NMOS電晶體NM0被連接至位元線BIT_P0，節點Nil經 由NMOS電晶體NM1被連接至位元線BIT_P1。NMOS電 晶體NM0使其閘極連接至字元線WORD iO，且NMOS電 晶體NM1使其閘極連接至字元線WORD_i 1。 位元線BIT P0之一端經由一 PMOS電晶體PM0被連 接至電源供應VDD，且其另一端經由一 PMOS電晶體PM2 被連接至感測放大器SA_P0的一輸入，同時亦經由一 NMOS電晶體NM2被連接至寫入驅動器WB_P1的輸出部 分。位元線BIT_P1之一端經由一 PMOS電晶體PM1被連 接至電源供應VDD，且其另一端經由一 PMOS電晶體PM3 被連接至感測放大器SA_P1的一輸入，同時亦經由一 NMOS電晶體NM3被連接至寫入緩衝器WB_P1的反相輸 出部分。感測放大器SA_P0及SA_P1在其個別的另一輸入 端接收一參考電位VREF。感測放大器SA_P0在PMOS電 晶體PM2爲ON的狀態時，檢測並放大位元線ΒΙΤ_Ρ0上 之電位與參考電位VREF間的電位差，以輸出第一放大信 號，感測放大器SA_P1在PMOS電晶體PM3爲ON的狀態 時，檢測並放大位元線BIT_P1上之電位與參考電位VREF 間的電位差，以輸出第二放大信號。 一縱横制開關CBS_0依據埠交換信號PSEL，而自輸 出部分CS_00輸出預充電信號PRC_P0或PRC_P1，並自 23 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（21 ) 輸出部分CS_01輸出另一信號。 一縱横制開關CBS_1依據埠交換信號PSEL，而自輸 出部分CS_10輸出字元線選擇訊號WORD_P0<0>或 WORD—P1<0>，並自輸出部分CS_11輸出另一信號。 一縱橫制開關CBS_2依據埠交換信號PSEL，而自輸 出部分CS_20輸出字元線選擇訊號WORD_PO<1>或 W0RD_P1<1>，並自輸出部分CS—21輸出另一信號。 一縱橫制開關CBS_3依據埠交換信號PSEL，而自輸 出部分CS_30輸出讀取位元線選擇訊號RSEL_P0或 RSEL_P1，並自輸出部分CS_31輸出另一信號。 一縱橫制開關CBS_4依據反相埠交換信號PSEL*，而 自輸出部分CS_40輸出寫入位元線選擇訊號WSEL_P1或 接地信號，並自輸出部分CS_41輸出另一信號。其中，反 相埠交換信號PSEL*係由埠交換信號PSEL通過反相器 INV3而得到。 一縱橫制開關CBS_5依據埠交換信號PSEL，而自輸 出部分CS_50輸出感測放大器SA_P0或SA_P1的輸出，並 自輸出部分CS_51輸出另一信號。 PMOS電晶體PM0使其閘極被連接至縱横制開關 CBS—0的輸出部分CS—00，且PMOS電晶體PM1使其閘極 被連接至縱橫制開關CBS_0的輸出部分CS_01。 字元線WORD OO被連接至縱橫制開關CBS_1的輸出 部分CS_10，且字元線WORD 01被連接至縱橫制開關 CBS_1的輸出部分CS_11。 24 · 批衣 訂 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（22 ) 字元線WORD10被連接至縱橫制開關CBS_2的輸出 部分CS_20，且字元線WORD_ll被連接至縱橫制開關 CBS_2 6今輸出部分CS_21 ° PMOS電晶體PM2使其閘極被連接至縱横制開關 CBS_3的輸出部分CS_30，且PMOS電晶體PM3使其閘極 被連接至縱橫制開關CBS_3的輸出部分CS_31。 NMOS電晶體NM2使其閘極被連接至縱橫制開關 CBS_4的輸出部分CS_40，且NMOS電晶體NM3使其閘 極被連接至縱横制開關CBS_4的輸出部分CS_41。 輸出信號DOUT_PO係自縱橫制開關CBS_5的輸出部 分CS_50輸出，且輸出信號D0UT_P1係自其輸出部分 CS__51 輸出。 在雙埠記憶體中，當自每一埠對同一行的記憶格進行 讀或寫時，操作情況是最困難的。若在此情況中可確實正 常地操作，則當自每一埠對不同行的記憶格進行讀或寫時 將不會有任何問題。 顯示於第1圖中之第一較佳實施例 的雙埠記憶體僅繪示兩個記憶格被連接至同一行，以描述 在最困難的情況下之操作，但實際上，其有大量的字元線 及位元線，且有大量的記憶格被連接到字元線及位元線。 第2圖係繪示縱橫制開闢CBS_i (i=0到5)的結構之圖 式。如圖所示，縱橫制開關CBS_i具有輸入部分ΙΝ_0及 IN_1及輸出部分CS_iO及CS_il。當埠交換信號PSEL係 位於L位準（=“0’’），其自輸出部分CS_iO輸出自輸入部分 ΙΝ_0獲得的信號，並自輸出部分CS_il輸出自輸入部分 25 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -----------裝------訂------線 (請先閲讀背面之注意事項再填寫本頁) SU278 A7 五、發明説明（23 ) — !N」獲得的_，且料交齡 — 卜“ η，其自輪出部分cs i i輪 SEL係位於Η位準 信號，並自輸出部分 j入郅分取―〇獲得的 號。 % CS」0輪出自輪入部分rnj獲得的信 第3圖料示縱__ CBs i的 I其是由四個傳輪間TG0 TG3及 聚H路 成。 個反相器INV所組 傳輸閉TGO被設置在輸部 之間，傳輸閘TG1被^^ —及輸出部分cs-10 Μ Π之間，傳_^2#= 入部分I〇及輪出部分 分…:且==輸入部分1N」及輸㈣ 輸出部分CS _0 'Γ : 置在輸入部分1N-1及 :〇S間極處的#交換信號概並且 ： 二聰間極處的反相埠交換信號卿，其心 通職相器胸而獲得。傳_TCH及TG3純 在其個別的聊S閉極處的埠交換信號舰並且接收在 =個別的PMOS間極處的反相埠交換信❹肌*，其係由 蛘父換信號PSEL通過反相器INV而獲得。 在此一結構中’料交換信號PSEL係位於l位準時， 傳輸聞TG0及TG2打開而傳輸開TG1及TG3則關閉，且 然後輪入部分IN 0被連接至輸出部分cs」〇，且輸入部分 Κι被連接至輸出部分CSJ1。當埠交換信號psEL係位 於Η位準時，傳輸閛TG1及TG3打開而傳輸閘TG〇及TG2 則關閉，且然後輸入部分IN_〇被連接至輸出部分， 26 本Λ張尺度適用中國國家標準（cns )八4規格（別幻们公楚）
HI m I — s.· -I n I I _ b ^ i裝------訂------绞！ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 B7 sU27s 五、發明説明（24 ) 且輸入部分INI被連接至輸出部分CS_iO。 <操作> <讀取操作> 第4圖係繪示第一較佳實施例的雙埤記憶體之操作的 時序圖。在第4圖所示的操作中，第〇埠port—〇選取記 憶格MC0，第1埠PORT—1選取記憶格MCI。當第1埠 PORT—1讀取時（顯示於第4圖中之“R”處的循環），埠交換 信號PSEL固定爲L位準。 此時，第0埠PORT O的讀取操作係如下述。當預充 電信號PRC—P0位於L位準，位元線BIT P0被預充電至η 位準。類似傳統者，當預充電信號爲Η位準時，字元線選 擇信號與位元線選擇信號被設定進入一選擇狀態。讀取位 元線選擇信號RSELJP0及RSEL—Ρ1的L位準對應於一選 擇狀態，寫入位元線選擇信號WSEL pi的高位準對應於 一選擇狀態。 ' 經由預充電信號PRC P0的Η位準變化所觸發，字元 線選擇信號WORD—Ρ0<0>達到Η位準，且讀取位元線選擇 信號RSELJP0進到L位準。此時，字元線W〇RDJ)〇被選 取，且在1己憶格MC0中的資料被輪出至位元線BIT P0上。 例如，若資料在記憶格MC0的節點N〇〇上被保持爲11位 ，，且在節點N01上爲L位準，則位元線BIT p〇會保持 爲Η位準不變。另一方面，若資料在記慎格MC0的節點 Ν00上被保持爲L位準，且在節點上爲η位準，則位 元線ΒΙΤ—Ρ0的電位會從η位準逐漸地下降，因爲有一電 27 CNS ) Α4規格(21〇;297^J·] ' --- ---------.种衣------、玎------ii (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 經濟部中央標準局員工消費合作社印製 A7 __ __B7____ 五、發明説明（25 ) 流經由記憶格MCO的NMOS電晶體NMO及反相器INV1 被引出。在位元線BIT_PO上的此電位經由PMOS電晶體 PM2被供應至感測放大器s A_PO的一輸入。感測放大器 SAJP0比較參考電位VREF及在位元線BIT_P0上的電位， 並輸出第一放大信號以做爲輸出信號D〇UT_PO。 在第4圖中，虛線顯示在位元線bit_P0上漸減的電 位。參考電位VREF被設定介於電源供應電位及地電位 間。當每一埠僅能使用單一條位元線，不像傳統的例子， 讀取並非由位元線對上之電位的比較加以致能，而是由對 位元線上之電位及參考電位的比較。 第1埠PORT_l的讀取操作與第〇埠p〇RT_〇者相同。 當預充電信號PRC—P1係位於L位準時，位元線BIT—p丨被 預充電至Η位準。當預充電信號pRC—ρι達到H位準時， 字元線選擇信號WORD—P1<1>進到H位準，且位元線選擇 信號RSEL_P1進到L位準。字元線w〇RD-U被選取，且 在記憶格MCI中的資料被輸出至位元線ΒΙΤ—ρι。位羌線 電位經* PMOS電晶體PM3被應用至感測放大器认』】 的一輸入。感測放大器SA—ρι比較參考電位vref及位元 、-、泉BIT—P1上的電位，以輸出第二放大信號做爲輸出信號 DOUT_Pl。 。' 此万式可將在埠間的—對位元線分開致能其讀 作，而不會發生干擾。 、# <寫入操作> <原理> 28 顧巾酬家縣（-— _____ --------- -¾衣------1T------4! (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製
SU27S A7 B7 五、發明説明（26 ) 接著，將描述寫入操作。因爲僅有單一位元線被提供 給一埠，寫入操作與讀取操作相比是較爲複雜的。一記憶 格的寫入可經由使位元線對之一者爲L位準而完成。也就 是可經由使一位元線爲L位準而完成，此位元線被連接於 記憶格之儲存節點中要求L -位準設定的節點上。 ψ 然而，接著問題就出現了。其可能需要依據寫入資料 使得用於唯讀埠的位元線BIT_PO成爲L位準。假如第1 埠P0RT_1被允許使用BIT_PO，則第0埠PORT_0就不能 執行讀取操作。 此問題可解決如下。也就是説，若使唯讀埠（第0埠 PORT_0)之位元線BIT_PO成爲L位準的必要性增加，位元 線在埠間被切換。第1埠P0RT_1執行使用BIT_PO的寫 入，且第0埠PORT O執行使用BIT_P1的讀取。改變來自 記憶格之位元線導引資料需切換字元線。字元線的切換可 由縱橫制開關CBS_1及CBS_2完成。因爲讀取資料係位於 BIT_P1上，其被感測放大器SA—P1所檢測。所以，第0 埠PORT O的位元線選擇信號RSEL P0必須開啓PM3。位 元線選擇信號的切換可由縱橫制開關CBS_3完成。因爲在 感測放大器SA P 1中被檢測並放大的第二放大信號係第0 埠PORT_0的資料，其必須被輸出爲第0埠PORT_0的輸 出信號DOUT_PO。感測放大器輸出的切換可由縱橫制開 關CBS_5完成。因爲第0埠PORT_0及第1埠PORT1非 同步操作，故需要有配合個別操作的預充電操作。縱橫制 開關CBS_0是用以在埤間切換預充電操作的縱橫制開 29 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ----------f------IT------i (請先閲讀背面之注意事項再填寫本頁) A 7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（27 ) 關。 前述在埠間的字元線、位元線、感測放大器及預充電 信號的切換可由使埠交換信號PSEL成爲Η位準而完成。 <實際的寫入操作> 請參閲第4圖，下面將描述實際的寫入程序。不像讀 取，寫入是在兩個循環中完成（如第4圖所示的“W1”及 “W2”循環）。所以其需要使特定第1埠PORT_l的字元線選 擇信號及位元線選擇信號的位址，在寫入週期的兩個循環 W1,W2中被固定。在寫入的第一個循環W1中，因爲字元 線WORD_00被選取，第0埠PORT O執行使用位元線 BIT_P0的讀取，同時因爲字元線WORD_ll被選取，第1 埠PORT_l執行使用位元線BIT_P1的寫入。在此循環中， 埠並未交換。 若寫入資料（DIN_P1)是位於Η位準，則縱橫制開關 CBS—4應用寫入位元線選擇信號WSEL—Ρ1至NMOS電晶 體NM3的閘極，使得NMOS電晶體NM3打開，且使位元 線BIT_P1進到L位準。因此，記憶格MCI的節點Nl 1會 進到L位準，同時在此點寫入完成。 另一方面，若寫入資料（DIN_P1)是位於L位準，位元 線BIT_P1保持Η位準，而並不執行寫入至記憶格MCI的 動作。由於下面的原因，在寫入操作的起始處，提供第一 寫入循環W1，其中，埠並未交換。因爲埠操作不同步， 在寫入開始時（在循缳“W1”的起點），第0埠PORT_0可能 正在讀取的過程中，而此時進行埠的切換，將會干擾第0 30 (請先閱讀背面之注意事項再填寫本頁) 、-='° 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3ίΐ27β Α7 經濟部中央標隼局貝工消費合作杜印製 Β7五、發明説明（28 ) 埠PORT—0的讀取操作。埠在第二寫入循環W2被切換。 對切換縱橫制開關的計時將説明如下。當第1埠P0RT_1 在第一循環W1中執行使用BIT_P1的寫入時，第1埠 P0RT_1在第一循環W1的後半段，也就是預充電信號 PRC P1進到：L位準時變成非活性°字元線W0RD11進入 一非選擇狀態，位元線BIT_P1被釋放，且其進入一預充 電模式。等到BIT_P1被釋放，埠交換致能週期TENB才被 設定。TENB的有效週期是從第一寫入循環W1的後半段 (預充電信號PRC_P1爲L位準的週期）至第二寫入循環W2 的前半段(預充電信號PRC_P1爲Η位準的週期）。（其爲如 第4圖中之“TENB”所示的週期） 在埠交換致能週期TENB中，位元線BIT_P1可被用以 讀取，位元線BIT_P0可被用以寫入。在此週期TENB中， 受預充電信號PRC_P0或PRCJM之上昇邊缘（第4圖中預 充電信號PRC_P1的上昇處）的觸發，埠交換信號PSEL係 位於Η位準。在第4圖中，第0埠PORT_0的讀取循環R2 在TENB週期中没有預充電信號PRC_P0的上昇緣，故使 得使用位元線BIT_P0的讀取被執行。在第二寫入循環W2 的寫入操作使用位元線BIT_P0前（預充電信號PRC_P1達 到Η位準），讀取循環R2的讀取操作釋放了 BIT P0(在 PRC—Ρ0進到L位準時釋放），因此對兩埠間的位元線 ΒΙΤ_Ρ0沒有競爭發生。 在下一個讀取循環R3中，因爲在TENB週期中有預充 電信號PRC_P0的一上昇緣，使用位元線BIT_P1的讀取操 31 (請先閲讀背面之注意事項再填寫本頁) 裝. 、-° 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 31如8 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（29 ) 作被執行。在讀取循環R3中，字元線選擇信號 WORD—P0<0>經由縱横制開關 CBS—1 被提供給 WORD_01。讀取位元線選擇信號RSEL—P0經由縱橫制開 關CBS_4被提供給PMOS電晶體PM3的閘極。 在第二寫入循環W2中，於第1埠PORT1内，縱橫 制開關 CBS_2及CBS_4供應字元線選擇信號 WORD_Pl<l>& WORD_10，並供應寫入位元線 WSEL_P1 給NMOS電晶體NM2的閘極，然後打開NMOS電晶體 NM2。此時，若寫入資料DIN_P1爲L位準，寫入就無法 在第一寫入循環W1中被完成。然而，在第二寫入循環W2 中，位元線BIT P0可被使用，且寫入可在此時被完成。 在第二寫入循環W2中，埠交換致能週，期TENB在預 充電信號PRC_P1的一下降邊緣結束。埠交換信號PSEL 在第0埠PORTO的讀取循環中及在週期TENB結束後開 始的第1埠PORT_l之讀取或寫入循環中被設定爲L位 準。第0埠PORT O執行使用位元線BIT__P0的讀取，且第 I埠PORT1執行讀取或使用位元線BIT P1的寫入的第一 循環。在此時，因爲位元線BIT_P0已自第1埠PORT_l的 寫入操作被釋放，第1埠PORT1的讀取或寫入操作不會 和第0埠PORT_0的讀取操作競爭。 第5圖顯示一埠交換信號產生電路50，用以產生一埠 交換致能信號ENB，以界定埠交換致能週期TENB及埠交 換致能信號PSEL。在此圖中，WE是寫入致能信號，其 指示在Η位準的寫入。TG_0及TG_1是傳輸閘極，LAT_0 32 (請先閱讀背面之注意事項再填寫本頁) 、\=t τ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 經濟部中央標準局員工消費合作社印策 3U278 A7 B7 五、發明説明（3〇 ) 及LAT1是閂鎖電路，其均是由反相器II及12的迴路連 接所構成。 脈衝產生電路PG_0及PG_1分別接收預充電信號 PRC_PO及PRC_P1，並輸出脈衝信號SPO及SP1。脈衝產 生電路PG_i(i=0,l)包括一延遲電路11，一反相器12及一 AND閘13，此AND閘13在其一輸入端接收預充電信號 PRC—Pi 〇延遲電路11接收預充電信號PRC_Pi，將其延遲 一段延遲時間△ T，並經由反相器12將其輸出至AND閘 13的另一輸入端。然後AND閘13的輸出信號變成脈衝信 號SPi。一 OR閘14接收脈衝信號SPO及SP1。延遲電路 11 一般是由偶數個反相器所組成。 寫入致能信號WE經由傳輸閘TG_0被提供給閂鎖電 路LAT_0。預充電信號PRC_P1被提供給傳輸閘TG_0的 PMOS閘極，且預充電信號PRC_P1經由反相器16也被提 供給其其NMOS閘極。 閂鎖電路LAT_0的輸出經由反相器17被輸出給閂鎖 電路LAT—1，及傳輸閘TG_1。OR閘14的輸出被應用至 傳輸閘TG_1的NMOS閘，且OR閘14的輸出經由反相器 15被應用至PMOS閘。然後，問鎖電路LAT_1的輸出經由 反相器18被輸出爲埠交換信號PSEL。 第6圖係顯示第5圖之埠交換信號PSEL的產生電路之 操作的時序圖。由外界所提供的寫入致能信號WE，使其 至少在與預充電信號PRC_P1同步的第一寫入循環W1中 爲Η位準。因爲當預充電信號PRC_P1進到L位準時，傳 33 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -----------裝------訂------铢 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（31 ) 輸閘TG_0會打開，寫入致能信號WE在預充電信號 PRC_P1的上昇邊緣之後的半循環被閂入閂鎖電路 LAT O ° 因此，埠交換致能信號ENB在預充電信號PRC_P1的 上昇緣之後的半個循環上昇。再者，由於寫入致能信號 WE在預充電信號PRC_P1達到L位準時被閂鎖，埠交換致 能信號ENB也在寫入致能信號WE下降後的半個循環下 降。結果，只有在第4圖的埠交換致能週期TENB中爲Η 位準的埠交換致能信號ENB可被獲取。 如第6圖所示，脈衝產生電路PG_0輸出在預充電信 號PRC_PO的上昇端起一特定週期中爲Η位準的腺衝信號 SPO，脈衝產生電路PG_1輸出在預充電信號PRC_P1的上 昇端起一特定週期中爲Η位準的脈衝信號SP1。腺衝信號 SPO及SP1被輸入至OR閘14，且OR閘14的輸出控制傳 輸閘TG_1。因此，埠交換信號PSEL由首先在週期中造成 一上昇的預充電信號PRC_P0及PRC_P1之一者的時序而 達到Η位準，在該週期中，埠交換信號ENB改變至Η位準。 並且，埠交換信號PSEL由首先在週期中造成一上昇的預 充電信號PRC_P0及PRC_P1之一者的時序而回到L位準， 在該週期中，埠交換信號ENB從Η位準變成L位準。結果， 滿足第4圖所示之操作的埠交換致能信號ΕΝΒ可被獲得。 此方式，經由在埠交換信號PSEL的控制下，依需要 切換使用於兩埠中的位元線，第一較佳實施例的雙埠記憶 體，與傳統的例子相比，可以實現具較少數目之元件與位 34 批衣 訂 (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 3^·1278 Α7 經濟部中央標準局員工消費合作社印製 Β7 五、發明説明（32 ) 元線的結構之雙埠功能。由於元件的數目及位元線的數目 和單埠者相同，其可以在與單埠者幾乎相同的面積中形 成。 再者，第一較佳實施例的雙埠記憶體之縱横制開關 CBS—0 - CBS—5可被以相當簡單的結構實現，其和使用傳 輸閘TGO - TG3的一控制輸入具有利用埠交換信號PSEL 之相同的2-輸入及2-輸出的電路架構。 «第二較佳實施例》 在第一較佳實施例中所示之寫入致能信號WE被用以 選取寫入位元線選擇信號WSEL_P1 。也就是説，在寫入 致能信號WE的Η位準週期中的寫入位元線選擇信號 WSEL_P1是活性的。因此，必須使寫入致能信號WE保持 Η位準至少從第一寫入循環W1的起點開始，超過第二寫 入循環W2的前半段（預充電信號PRC_P1爲Η位準的週 期）。 如第7圖的時序圖所示，爲了獲得穩定的操作，設定 時間tS及保持時間tH通常相對於預充電信號PRC_P1而被 設定於寫入致能信號WE中。然而在此情況中，於第5圖 所示之埠交換信號PSEL產生電路内，埠交換致能信號ENB 的上昇端係由第一寫入循環W1中的預充電信號PRC_P1 的一下降端所界定，且其下降端係由保持時間tH所界定。 當爲了改善寫入位元線選擇信號WSEL P1的寫入操作而 期望得到較大的保持時間tH時，因爲位元線BIT PO必須 在寫入結束後快速地被釋放，在埤交換致能信號ENB的埠 35 ' 批衣 訂 备 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（33 ) 交換操作中最好是較小的保持時間tH。第二較佳實施例的 埠交換信號產生電路試圖滿足寫入致能信號WE的此一矛 盾的要求。 第8圖是繪示第二較佳實施例的埠交換信號產生電路 51之結構的電路圖。如圖所示，WE是一寫入致能信號， 其允許在Η位準下寫入。TG_10-TG_13是傳輸埠，且 LAT_1 - LAT_4是閂鎖電路，其均是由反相器II及12的迴 路連接所構成。 脈衝產生電路PG_0及PG_1，如第5圖所示的電路， 分別接收預充電信號PRC_PO及PRC_P1且輸出脈衝信號 SPO及SP1。一脈衝產生電路PG_2被設置於傳輸閘TG—13 及反相器23之間。其内部結構是如脈衝產生電路PG__1及 PG—2 —樣。 寫入致能信號WE經由一反相器19及傳輸閘TG_10 而被應用至閂鎖電路LAT_2上。傳輸閘TG10的PMOS 閘經由反相器20而被供應預充電信號PRC_P1，且NMOS 閘經由反相器20及21被供應預充電信號PRC_P1 。一 PMOS電晶體PM10被設置於閂鎖電路LAT 2的輸入部分 與電源供應VDD間。 閂鎖電路LAT_2的輸出經由傳輸閘TG_11而被應用 至閂鎖電路LAT 3。傳輸閘TG_11的PMOS閘被供應預充 電信號PRC_P1，且NMOS閘經由反相器22被供應預充電 信號PRC—P1。一 NMOS電晶體NM10被設置於閂鎖電路 LAT—3的輸入部分及接地位準間。 36 ---------f------ΐτ------m (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（34 ) 閂鎖電路LAT_3的輸出經由反相器Π及傳輪閘TG_1 而被應用至閂鎖電路LAT1。傳輸閘TG_1的NMOS閘被 供應OR閘14的輸出，且PMOS閘經由反相器15被供應 OR閘14的輸出。然後，閂鎖電路LAT_1的輸出經由反相 器18而被輸出爲埠交換信號PSEL。在此，反相器17的輸 出被定義爲埠交換致能信號ENB。 閂鎖電路LAT_3的輸出經由傳輸閘TG_12也被應用 至閂鎖電路LAT_4。傳輸閘TG_12的NMOS閘被供應預 充電信號PRC_P1，且PMOS閘經由反相器22被供應預充 電信號PRC_P1。一 PMOS電晶體PM11被設置於閂鎖電 路LAT 4的輸入部分與電源供應VDD之間。 閂鎖電路LAT_4的輸出經由傳輸閘TG_13被應用至 脈衝產生電路PG_2。傳輸閘TG_13的PMOS閘被供應預 充電信號PRCJM，且NMOS閘經由反相器22被供應預充 電信號PRC_P1。 腺衝產生電路PG_2經由傳輸閘TG_13接收閂鎖電路 LAT—4的輸出，並輸出一重置信號RESET及反相重置信號 RESETJB。脈衝產生電路PG_2係由延遲電路11,反相器 12,NAND閘24及反相器23所構成。其中，NAND閘24 在其一輸入端接收閂鎖電路LAT_4的輸出。延遲電路11 接收問鎖電路LAT_4的輸出，將其延遲一延遲時間△ T， 並經由反相器12輸出至NAND閘24的其他輸入。NAND 閘24的輸出信號會變成反相重置信號RESET_B。反相重 置信號RESET—B會通過反相器23而變成重置信號 37 ---------ί 批衣------ΐτ------I (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） A7 A7
Reset 。 反相重置信號RESET_B被應用至PMOS電晶體PM10 的閘極，而重置信號RESET被應用至NMOS電晶 體的閘極。 、 第9圖係繪示如第8圖所示的埠交換信號產生電路51 孓操作的時序圖。如圖所示，在第一及第二寫入循環W1 中’其各自的前半週期（預充電信號PRC_P1爲Η位 準的週期）分別被視爲wl—Η及W2_H，而其各自的後半週 期（預充電信號pRC一 ρι爲L位準的週期）分別被視爲W1_L 及 W2—L。 寫入致能信號WE被設定，使其至少從第一寫入循環 W1 土第—寫入循環的週期W2_H間爲H位準。當預充電 ^號PRC—P!爲H位準，傳輪閘tG1〇會打開以將寫入致 能信號WE問鎖至閃鎖電路LAT 2中。内部寫入致能信號 \VE__mT爲LAT一2的一輸出，其被用以實際地活性化寫入 位元線選擇信號WSEL P1。 因此，内部寫入致能信號WEINT在寫入循環的起點 處達到Η位準。傳輸閘TG—u在下一週期职一二中打開， 且問鎖電路LAT_3問鎖問鎖電路LAT—2的輸出。問鎖電路 LAT—3的輪出被用以做爲埠交換致能信號。所以，埠 交換致能信號ENB在週期Wl—L&起點處上昇。 然後，傳輸閘TG12在W2 H週期中打開，以將閂鎖 電路LAT」中的資料轉移至閃鎖電路LAT—4。再者，傳輸 閘TG一 13在W2 L週期中打開，然後閂鎖電路lAT_4中的 38 >紙張尺^^用中國國豕^(〇奶）八4規格（210'乂29^酱） -- 訂 各 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 ^ ^-1278 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明（36 ) 資料被饋送至脈衝產生電路PG_2中，而脈衝產生電路 PG_2則輸出重置信號RESET及反相重置信號RESET_B。 由於反相重置信號RESET_B輸出一 L位準脈衝，PMOS 電晶體PM10會打開以將閂鎖電路LAT_2的輸入初始化至 Η位準。結果，内部寫入致能信號WE_INT被重置至L位 準。同時，PMOS電晶體PM11打開，且將閂鎖電路LAT_4 的輸入初始化至Η位準，其在下一個循環中會避免腺衝產 生電路PG_2產生重置脈衝（重置信號RESET=“H”,反相重 置信號 RESET—B=“L”）。 由於重置信號RESET輸出一 Η位準脈衝，NMOS電 晶體ΝΜ10會打開以將閂鎖電路LAT_3的輸入設定爲L位 準。這會將埠交換致能信號ENB重置爲L位準。 如上所述，即使保持時間tH從寫入致能信號開始與預 充電信號PRC_P1同步，仍可能對其配置以使得埠交換致 能信號ENB在預充電信號PRC_P1的一下降端下降。 結果，當利用埠交換致能信號ENB完成埠交換操作， 且設定一保持時間tH使足以改善寫入操作的穩定度時，經 由寫入位元線選擇信號WSEL_P1及具有必要之最短長度 的埠交換致能週期TENB，其可能在寫入操作結束後快速 地釋放位元線BIT_PO。 «第三較佳實施例》 在第一及第二較佳實施例中，在第一寫入循環W1的 活性週期（PRC_P1爲Η位準的週期）結束之後，埠交換致能 信號ΕΝΒ立刻被帶至“Η”，以設定埠交換致能週期ΤΕΝΒ。 39 ----------私衣------1Τ------^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（37 ) 在第1埠P0RT1執行使位元線BIT P1成爲L位準（當 DIN_P1爲Η位準）的寫入之後，第0埠PORT_0可立刻開 始使用位元線BIT_P1的讀取。在此情況中，因爲位元線 BITP1未被充份地預充電，更者錯誤的寫入可能被應用至 讀取記憶格中，所以讀取操作可能未被充份地完成。 第三較佳實施例的目的乃是要獲得一埠交換致能信號 ENB，其經由延遲埠交換致能信號ENB的一上昇端，而確 保了用以預充電位元線BITP1的時間。 第10圖係繪示依據第三較佳實施例的一埠交換信號 產生電路52之結構的電路圖。如圖所示，具有延遲時間 DL的一延遲電路30被設置於反相器17及傳輸閘TG_1 間。另一方面，此結構與第8圖所示之第二較佳實施例相 同。 第11圖係繪示第三較佳實施例的埠交換信號產生電 路52之操作的時序圖。在圖中，由虛線所顯示的部分埠交 換致能信號ENB係顯示在第二較佳實施例中的波型。在第 三較佳實施例中，埠交換致能信號ENB被延遲了延遲時間 DL。因此，設定適當的延遲時間DL以做爲位元線預充電 所需的週期，允許無誤動作地進行埠交換，並致能高穩定 的寫入操作。 «第四較佳實施例》 第12圖係繪示依據本發明之第四較佳實施例的雙埠 記憶體之結構的電路圖。如圖所示，對寫入位元線選擇信 號WSEL_P1，其利用AND閘AND_0及AND_1取代縱橫 40 、裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（38 ) 制開關CBS_4。也就是説，AND閘AND O在其一輸入端 接收寫入位元線選擇信號WSEL P1 ，並在其另一輪入端 接收埠交換信號PSEL。同時，AND閘AND_1在其一輸 入端接收寫入位元線選擇信號WSEL_P1 ，並在其另一輸 入端接收反相埠交換信號PSEL*，其可由埠交換信號PSEL 通過反相器INV3而獲得。 因此，當埠交換信號PSEL位於L位準時，AND閘 AND—0被固定於L位準，作爲AND閘AND_1的輸出之寫 入位元線選擇信號WSEL_P1會將NMOS電晶體NM3活性 化，然後對位元線BIT P1進行寫入。當埠交換信號PSEL 位於Η位準時，AND閘AND1被固定於L位準，作爲AND 閘AND_0的輸出之寫入位元線選擇信號WSEL_P1會將 NMOS電晶體NM2活性化，然後對位元線BIT_P0進行寫 入。此結構與操作在其他方面均與第1圖所示之第一較佳 實施例相同，故在此不在重述。 縱横制開關CBS_4係由如第3圖所示之四個傳輸閘所 組成，傳輸閘通常没有負载驅動力，所以在實際的設計中 必須要有一驅動器以提供驅動的力量。另一方面，具有驅 動力的AND閘消除了分開提供此一驅動器的需要，而能得 到更高的速度。 «第五較佳實施例》 在第一較佳實施例的雙埠記憶體中，當預充電信號 PRC—P0的循環時間比預充電信號PRC—P1長時，會發生下 面的問題。 41 衣 訂 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（39 ) 此問題將參照第13圖的時序圖而被描述。在第0埠 PORT_0 ENB L位準，所以第0埠PORT_0執行使用位元線BIT PO的讀 取。然而因爲第0埠PORT O的讀取週期長，第二寫入循 環W2在中間處開始，並強制位元線BIT_P0被送出至第1 埠PORT_l。假如在那點之前的第0埠P〇RT_0的讀取操 作之内容降低了位元線BIT_P0上的電位，寫入可能被錯 誤的應用至一寫入標的記憶格，其與讀取標的記憶格不 同，是被選取來寫入的。 而且，當第0埠PORT_0在埠被切換後必須重新開始 讀取操作時，第0埠PORT_0可用以讀取的時間被限制至 第13圖的週期tR。若週期tR不夠長，讀取操作便無法完 成。因爲週期tR的長度係由預充電信號PRC P0及預充電 信號PRC_P1間的關係相對地決定，所以基本上無法如設 計者所期望的去決定週期tR的長度。 爲了避免此問題，第0埠PORT O的讀取操作必須在 第1埠PORT_l的操作循環週期的二分之一週期中結東。 第14圖係繪示依據本發明第四較佳實施例的預充電 信號變換電路架構之電路圖。如圖所示，延遲電路31接收 預充電信號PRCJP0，並且將信號延遲了時間T31，然後 再輸出給反相器32。AND閘33在其一輸入端接收預充電 信號PRC_P0，並在其另一輸入端接收反相器32的輸出。 然後其輸出AND閘33的輸出以做爲一預充電信號 PRC—P0,。此預充電信號PRC—P0,被用以取代預充電信號 42 ---------裝------訂------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 ^11278 B7 五、發明説明（40 ) PRC P0。此時，時間T31被設定爲預充電信號PRC P1 的最小週期之一半或更短。 此結構波型將預充電信號PRC_P0’的Η位準之週期變 換至如第13圖之虛線所示之延遲電路31的延遲時間 Τ3 1。設定第0埠PORT O的活性週期不超過預充電信號 PRC—P1之週期的1/2，以確保第0埠PORTJ)的讀取操作 在第二寫入循環W2開始前結東，以避免錯誤的寫入及讀 取的再執行，而實現正常的操作。 «第六較佳實施例》 在第一較佳實施例的雙埠記憶體中，爲了在第二寫入 循環W2中使第0埠PORT_0的讀取資料被輸出至輸出腳 位DOUT PO，感測放大器SA_P0及SA P1輸出的第一及 第二放大信號乃經由縱橫制開關CBS_5加以切換。在此週 期中，第1埠PORT_l係位於寫入循環中，且其無需外部 地輸出該輸出信號DOUT_Pl。 第15圖是繪示位於依據本發明之第六較佳實施例的 雙埠記憶體的感測放大器周圍之部分的結構之電路圖。 TG_20 - TG_22爲傳輸閘，LAT_P0及LAT P1均是由反相 器II及12的迴路連接所構成的閃鎖。如第8圖的第二較佳 實施例所示，内部寫入致能信號WE_INT爲用以產生寫入 位元線選擇信號WSEL_P1的内部信號，該寫入位元線選 擇信號WSEL_P1如第9圖所示從第一寫入循環W1的起始 至第二寫入循環W2的前半段爲Η位準。 如第15圖所示，AND閘34接收内部寫入致能信號 43 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---.II - —1 ......- HI— nn -f. 1— ....... ....... ...... ....... - ·! 一OJI- - - — - - - - ....... . ——I— In (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 經濟部中央標準局貝工消費合作社印製 B7 五、發明説明（41 ) WE_INT的反相信號及埠交換信號PSEL的反相信號，並提 供一輸出給反相器35。反相器35的輸出被應用至傳輸閘 TG—21的PMOS閘，同時也被應用至反相器36的輸入。反 相器36的輸出被應用至傳輸閘TG_21的NMOS閘。 埠交換信號PSEL被應用至傳輸閘TG_20的PMOS 閘，同時亦被應用至反相器37及38的輸入。反相器38的 輸出被應用至傳輸閘TG_20的NMOS閘。反相器37的輸 出被應用至傳輸閘TG_22的PMOS閘，同時亦應用至反相 器39的一輸入部分。反相器39的輸出被應用至傳輸閘 TG_22 的 NMOS 閘。 傳輸閘TG_20被設置於感測放大器SAPO的輸出部分 及閂鎖電路LAT_PO間，其中，閂鎖電路LAT_PO的輸出 被應用至反相器40，而反相器40的輸出被輸出爲輸出信 號DOUT_PO。傳輸閘TG_21被設置於感測放大器SAJM 的輸出部分及閂鎖電路LAT_P1之間，閂鎖電路LAT_P1 的輸出被應用至反相器41，且反相器41的輸出被輸出爲 輸出信號D0UT_P1。並且，傳輸閘TG_22被設置於感測 放大器SA P1的輸出部分及閂鎖電路LAT_P0間。在其他 方面，其結構與第一較佳實施例的電路結構相同。 在此一結構内，於埠交換信號PSEL及内部寫入致能 信號WE_INT均爲L位準的讀取循環中，傳輸閘TG_20及 TG_21打開且傳輸閘TG_22關閉，使得感測放大器SA—P0 輸出之第一放大信號被選取爲第0埠PORT_0的輸出信號 DOUTPO，且感測放大器SA_P1輸出之第二放大信號被 44 --------L Ί------、訂------線 (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） ^11278 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明（42 ) 選取爲第1埠P〇RT_l的輸出信號DOUT_Pl。 在寫入週期中，内部寫入致能信號WE_INT達到Η位 準，且傳輸閘TG_21始終關閉，而與埠交換信號PSEL無 關。在埠被切換前，埠交換信號PSEL係位於L位準，使 得傳輸閘TG_20打開，而傳輸閘TG_22關閉，然後感測放 大器SA_PO的輪出之第一放大信號被選取做爲第0埠 PORT—0的輸出信號DOUT—PO，且保持於閂鎖電路LAT_P 1 中之前一次的讀取資料被選取做爲第1埠PORT_l的輸出 信號 D0UT P1。 在埠交換週期中，埠交換信號PSEL達到Η位準，傳 輸閘TG_22打開，且傳輸閘TG_20關閉。然後，感測放大 器SA_P1輸出之第二放大信號被選取做爲第0埠PORT O 的輸出信號DOUT_PO，且保持於閂鎖電路LAT_P1中之前 一次的讀取資料被選取做爲第1埠P〇RT_l的輸出信號 DOUT—P1 〇第一較佳實施例係使用了用以切換感測放大器 SA_P0及SA_P1之輸出的縱橫制開關CBS_5，當第一較佳 實施例需要四個傳輸閘時，第六較佳實施例的結構可以利 用三個傳輸閘得到所要的操作。 再者，即使當每一埤都不是在讀取操作的週期中時，· 提供於感測放大器SA_P0及SA_P1之輸出處的閂鎖電路 LATJP0及LAT—P1允許先前讀取的資料被連續地輸出做 爲第0埠PORT_0的輸出信號DOUT_PO或是做爲第1埠 PORT—1的輸出信號DOUT_Pl。 45 --------i-------ΐτ----^--I (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X29"/公釐）