TW310460B - Manufacturing method of rugged-fin capacitor - Google Patents

Description

310460 3〜 310460 3〜 五 香明説明/ .發明技腦域 本發明是關於積體電路之動態隨機存取記億體之電容器 的製造方法，特別是關於具有粗糖表面之鰭型電容器的製造 方法。 .發明背景 近年來，動態隨機存取記憶體的集積化急速增加，目前 已進入一仟六百萬位元和六仟四百萬位元的量產。典型的動 態隨機存取記億體是在砂半導體基板上製造一個場效電晶體 (Field Effect Transistor ; FET )與電容器 (Capacitor)，並利用所述場效電晶體的源極（source)來 連接電容器的電荷儲存電極（storage node)以形成動態隨 取記憶體的記憶元（memory cell) 〇 爲了達到動態隨機存取記憾糖之高度稹集化的目的’必 需縮小記憶體之記憶元的尺寸，然而電容器尺寸的縮少將降 低電容値，使得記憶電路的訊號/雜訊（Signal Noise ; S/N)比例降低，造成電路誤判或瞧不穩定等缺點。所以’ 爲了達成動態隨機存取記憶體的高度積集化，必需尋求更尖 端的製程技術，以便在降低記憶元之電路佈局面積的同時也 能維持相同的電容値。爲了增加動態隨機存取記憶體之電容 器面積，一些特殊改良型的堆疊式電容器結構，例如鰭型 (Fin)等結構相繼出現，如圖一所示，其中，80是砍半導 體基板、82是源極、84是二氧化矽、86是氮氧化矽、肋 是電容器的電荷儲存電極，請注意，所述電荷儲存電極88 上表面（upper surface)具有半球型晶面。 {請^聞讀牙&之：--意Η.\τ"-:ΛϋΙ

Li Λ -^3------:，、二 if 爹^-- s..¾431 s3 -NS \峨落公；f

j 本發明揭露了—種具有粗糙表面之鰭型纖容器的製造方 ! 法’在傅統鱔型結構形成粗糙表面以咖電容器的電容値， 麵顧堆叠式動態隨櫬存取記麵之纖密度的目地。 ；3·發明之簡要說明 ! 本發明之目的是提供一種在有限之電路佈局面積內提高 動態密度的方法（通ethod) 〇 ί 本發明之另一個目的是提供一種具有粗糙表面之艚型電 容器的麟方法（method卜 本發明之主要方法如下。 首先，利用標準製程在P型砂半導糖基板上形成場氧 化層然後，再形成場效電晶體，所述場效電晶體包含有阑氧 化層（gate oxide)、爾極（gate electrode)與源極/汲 極（source/drain) 〇 接著，沈積第一介電靥、第二介電層和第三介電層，並 利用微影技術與電漿蝕刻技術蝕去所述第-一介電層、第二介 電層和第三介電層以露出所述場效電晶體之源極，以形成場 ^^晶體之記窗（cell contact) 〇 接著，形成一層第—複晶矽，所述「第一複晶矽」並塡 滿所述「記憶元接餳窗」。接著，利用電漿蝕刻技術對所述 「第一複晶矽」進行垂直單向性的回蝕刻（anisotropic etchback)，以在所述「記憶元接觸窗j內形成第--複晶矽 插塞物（poiysilicon stud) 41然後，沉積一層非晶砂 (amorphous silicon)，並利用微術與電技 去所赫晶矽以形成電電荷酿麵。 接著，去除所述「第三介電曆」，以露出所述「第二介 &诜杀又叉通肩女菌3家痛篡CNS 4規洛：_.1) <公f S10460 三、發·3与说明今 """讀背函之^**項茸艰-「又-.、 電層」和所述「非晶矽」之上表面、側面和下表面。然後， 在600°C之高眞空環境對所述「非晶矽」進行回火處理，使 所述「非晶矽」之上表面、側面和下表面均呈半球型晶粒 (Hemi Spherical Grain ; HS^)之粗糙的表面（rugged surface )，所述上表面、側面和下表面均呈半球型晶粒之 「非晶矽」構成了電容器之電荷儲存電極（storage node)，大幅增加了電容器的面積，因而提高了動態隨機存 取記憶體之電容値，達到動態隨機存取記憶體之高度積集化 的目的。 完成「電荷儲存電極」的製造後，接著，利用標準製程 在所述「電荷儲存電極」表面形成「電容器介電層」和「第 二複晶矽」，再利用微影技術與電攤蝕刻技術蝕去所述「電 容器介電層」和「第二複晶矽」以形成電容器之上層電極 (plate electrode)，一個具有粗糙表面之鰌型電容器於焉 完成。※0K 4·圖示的簡要說明 圖一是先前技藝的製程剖面圖《 圖二至圖九是本發明之實施例的製程剖面_ « -二-^-------V*-二 4予、?々--3-^ 5·發明之實施例 此部份將配合圖示說明，圖示部份只畫出一個單元之記 憶元，並省略井區結構，對此發明而言可爲N井礙或P井 區，且此製程可延伸到與CMOS製程相結合》 請參考圖二。首先，利用標準製程在P型矽半導體基板 2上形成場氧化層，所述場氧化層厚度介於3000埃到6000 埃之間，然後，再形成場效電晶體，所述場效電晶體包含有

乂我去又，艾：ϋ =13冢.漂龙 ：NS 三、香明明 ί""-^^·"5之."^Mvfx"HVr3.> 閘氧化層（gate oxide)、閘極（gate electrode)興源極 4/汲極4 (source/drain)，讅注意，爲方便說明，圖二 讎示源極4 ,而所述場氧化層、闕氧化層、閘極、汲極與 字均未顯示於圖示。 所述氧化層是利用熱氧化「P型矽半導體基板2」而 成，其厚度介於50到200埃之間。所述閘_則是由低應化 學氣相沉積法（LPCVD)形成之複晶矽或複晶矽化物 (Polycide)所構成，其厚度介於10⑽到3000埃之間。 所述「源極4/汲極4」通常是利用砷難子（As 75)進行難子 佈値來形成，其離子佈値_量介於2E15到5E16原子/平方 公分之間’離子佈値能量則介於30到肋kev之間。

再參考圖二。完成場效電晶體的製造後，接著，沈積第 一介電層6、第二介電層8和第三介電層10，如圆一所 示。所述「第一介電層6」通常是利用大氣壓化學氣相沉積 法（APCVD)形成之硼_璃膜(BPSG)，其反應壓力爲1.0 torr，反應溫度大約400°C，反應氣體是Si(C2Hs〇)4、TMB 與N2組成之混合氣體，其厚·度介於30⑽到8000埃之 間，並利用熱流整（Thermal Plot)、回蝕刻（Etchback) 或化學機械式琢磨技術(Chenical Bechanical Polishing; CMP)平坦W述「第一介電層6】。所述「第二介電層8」 是利用低壓化學氣相沉積法形成之氮化矽（silicon nitride)，其反應氣觀NH3和SiH4組成之混合氣體，反 應溫度大約760°C，反應壓力約爲0.3 toir，其厚度介於 500到1500埃之間。所述「第三介電層10」通常是利用低 壓化學氣相沉積法形成之二氧化矽（Silicon 冢冰龙：ns 規洛)':t5_ .u'f 五、發明説明：f )

Dioxide)，其反應氣體是Si(C2fl50)4、N20和02組成之混 合氣體，其反應溫度大約720 °C，反應壓力大約0.25 torr，其厚度介於4000到8000埃之間。 現在請參考圖三。接著，利用微影技術與電漿蝕刻技術 触去所述第一介電層6、第二介電層8和第三介電層10 以露出所述場效電晶體之源極4,以形成場效電晶讎之記憶 元接觸窗12 (cell contact)，如圖三所示》未來，電容器 的電荷腑電極將透過所述「記憶元接麵窗12」跟所述場效 電晶體之源極4作電讎觸。所述爾簾蝕IT可以是磁場增強 式活性離子式電漿蝕刻技術（Magnetic Enhanced Reactive Ion Etching ; MERIE)或電子迴旋共振電漿蝕刻技術 (Electron Cyclotron Resonance ; ECR)或傳統的活性離子 式電漿蝕刻技術（Reactive Ion Etching ; RIE)予以完成， 其反應氣體通常是CF4、CHF3和Ar 〇

現在請參考圖四與圓五。接著，形成一層「第一複晶矽 14」，所述「第一複晶矽14」並塡滿所述「記憶元接觸窗 12」，如圖四所示。所述「第一複晶矽14」通常是利用同步 磷攙雜（In-situ phophorus doped)之低壓化學氣相沉積法 形成，其反應氣體是（15¾ PH3/85X SiH4)與（5X PH/95X N2)的混合氣體，反應溫度大約550°C，其厚度介於1000 到4⑽0埃之間，視所述「記憶元接讎窗12 j之尺寸而定。 接著，利用電技術對所述「第一複晶矽14」進行垂直 單向性的回蝕刻（anisotropic etchback)，以去除所述 「第三介電層10 j表面之所述「第一複晶矽14」，以在所 述「記憶元接觸窗12」內形成第一複晶矽插塞物14A {請先《讀背*之注意*項苒填寫.頁)

L 丁 、ν-·» 本氓決尺度逋用中*蘭家樣搫（CNS ) A4规格ί 19,公廉_::_ 一 ' ' 經濟部士夬噤*马|二消费合-让印製 ^ί〇46〇 五、發明説明（t) ' (polysilicon stud)，如圖五所示。對所述「第一複晶砂 14j之垂直單向性的回鈾刻，可以利用前述之磁場增強式活 性離子式電技術或電子遍旋共振電漿酬技術J或傳 統的活性離子式電麵刻技術，而在次微米積讎罨路技麵 域，通常是利用「磁場增強式活性雞子式電難蝕刻技術」， 且其電梁反應氣體通常是Cl 2、SFe和HBr氣髓。 現在請參考圖六與圖七。接著*沉積一層非晶砂16 (amorphous silicon)，如圖六所示。然後，利用徽影技術 與電漿_技術蝕去所述非晶矽16 ,使成爲非晶矽16A , 如圖七所示。所述「非晶矽16」通常是利用低壓化學氣相沉 積法形成，其反應氣體是矽甲烷（SiH4)，反應溫度大約 550°C，其厚度介於3000到6000埃之間。對所述「非晶矽 16」之_，可以利用前述之磁場增強式活性_子式電漿蝕 刻技術或電子迴旋共振電漿蝕刻技術或傳統的活性離子式電 漿蝕刻技術，而在次微米積體電路技術領域，通常是利用 「磁場增強式活性離子式電獎蝕刻技術」，且其電漿反應氣 體通常是Cl2、SF6或HBr氣體 現在請參考圖八與圖九。接著，利用氫氟酸溶液（册） 去除所述「第三介電層10」，以露出所述「第二介電層8」 和所述「非晶矽」之上表面、側面和下表面，如圈八所示。 然後，在600°C、O.Ofll lotorr以下的高眞空環境下對所述 「非晶矽16A」進行回火處理，使所述「非晶矽之上 表面、側面和下表面均呈半球型晶粒33 ( Heai Spherical Grain ; HSG)之粗糖的表面（rugged surface)，如圈九所 示。所述上表面、側面和下表面均具半球型晶粒33之「非 {請先閱讀背面之注意事項再填寫本F )

木紙*尺度逋用中薄國家櫺率（CNS ) A4规格（210X297公* 五、發明説明1、 晶矽16A」構成了電容器之電荷儲存電極（storage node)，大i隔增加了電容器的面積，因而提高了動態隨機存 取記憶體之電容値，達到動態隨機存取記憶體之高度積集化 的目的。 完成所述「電荷儲存電極j的製造後，接著，利用標準 製程在「電荷儲存電極」形成一層「電容器介電層」和「第 二複晶矽」，再利用微影技術與電漿蝕刻技術蝕去所述「電 容器介電層」和「第二複晶矽」以形成電容器之上層電極 (plate electrode) ’ 一個具有粗糙表面型電容器於焉 完成。 所述「電容器介電層」通常是由氮化矽和二氧化矽 (NO)所組成，或由二氧化砂、氮化政和二氧化矽（0船）所 組成，或由五氧二組（Ta205)所組成，其厚度介於20埃到 100埃之間。所述「第二複晶矽」形成方法跟所述「第一複 晶矽14」相同，其厚度介於10⑽埃到2000埃之間。 以上係以最佳實施例來_述本發明’而非限制本發明， 並且，熟知半導體技藝之人士皆能明瞭，適當而作些微的改 變及調整，仍將不失本發明之要義所在，亦不脫讎本發明之 精神和範圍。 I ]llr {請先Μ讀背®之·;ϊ意事項再填寫夂莧) |______ 农氓涑尺度逋用*as家螵導丨:CNS ) 規樁（：!ΰ'χ 公f

Claims (1)

1. AS B8 Μ 六、申請專利範圍 1 · 一種具有粗糖表面鰭型電容器之動態隨機存取記憶髓之電容器 的織方法贅傲1 在砍半導體基板上形成場氣化層晶體，所述場 效電晶體包含有閘氧化層（gate oxide)、酬極（gate electrode)與源極/汲極(source/drain); 形成第一介電層、第二介電曆和第三介電層，並利用微 影技術與蝕刻技術蝕去所述第一介電層、第二介電層和第三 介電層以露出所述場效電晶體之源極，以形成場效電晶體之 (cell contact)； 形成一層「第一複晶矽」，所述「第一複晶矽」塡滿所 述「記憶元接觸窗j ; 利用_技術對所述「第一複晶矽」進行回軸刻，以在 所述「記憶元接觸窗」內形成第一複晶矽插塞物 (polysilicon stud) » 形成一層非晶矽（amorphous silicon); 利用微影技術與蝕刻技術蝕去所述非晶矽，僅在所述 「記憶元接觸窗」上方保留有所述非晶矽； 經濟部肀央揉窣局員工消費合作社印製 (請先閱讀背面之注意事項再填驾本頁) 去除所述「第三介電層」，以露出所述「第二介電層」 和所·晶矽； 在高眞空環境下對所述「非晶矽」進行回火處理使具有 粗糖表面，所述「第一複晶矽插塞物j與回火處理後之所述 「非晶矽」構成了電容器之電荷儲存電極（storage node)； 在所述「電荷儲存電極」上形成一層「電容器介電層」 和「第二複晶矽j，再利用微影技術與蝕刻技術蝕去所述 本紙浪尺度逋用中國«家標準（CNS〉A4洗樁（210X297公釐丨 A8B8CSD8 六、申請專利範園 「電容器介電層」和「第二複晶矽」以形成讎審器之上靥電 極（plate electrode)。 2 •如申請專利薦圍第1項所述之製造方法，其中所述「第—介 電層」與「第三介電勝J是由二氧化矽組成，其中，「第一介 駿」之厚度介於3⑽0埃到8_埃之閥，「第三介騎」 之厚度則介於800埃到24⑽埃之間。 τ 3·如申請專利範画第1項所述之製造方法，其中所述「第二介 電層」是由化學氣相沉積法形成之氮化矽，其厚度介於5〇〇 到1000埃之間。 4·如申請專利範圃第1項所述之製造方法，其中所述「第—複 晶矽」是以化學汽枏沈積法形成’其厚度介於1⑽〇埃到 4000埃之間。 5·如申請專利範圃第1項所述之製造方法，其中所述「非晶 矽」是以化學汽相沈積法形成，其厚度介於1_)埃到4〇00 埃之間。 6 ·如申請專利範圍第1項所述之製造方法，其中所述「回火# 理」是在溫度約600°C ,氣屋小於0.001 ntorr的高眞空壤 境下進行。 經濟部中央揉搫局WC工消費含作社印製 J-----------οι- * {請先M讀背面之注f項再填寫本頁) 訂 7 ·如申請專利範圍第1項所述之製造方法，其中所述「第二複 * J1 晶矽」是以化學汽相沈積法形成，其厚度介於1_0埃到 2000埃之間。 8 ·如申請專利範翻第1項所述之製造方法，其中所述讎容键介 電層是由氮化砂和二氧化矽（腿）所組成，或由二氧化矽、氮 化矽和二氧化矽⑽0)所組成，軸五氣二麵（Ta 205)所組 成，其厚度介於10麵1⑽埃之間。 本·紙張尺度逋用中國國家檬準（CNS ) A4規格（210><2鈐公釐） AS^10460 C8 D8 六、 申請專利範圍 9 ·如申請專利範圍第1項所述之製造方法，其中所述電容器的 電荷儲序電極（storage node)與所述場效電晶體之源極/汲 極的導電型（P型或H型）相同。 10 . —觀有粗糖表面之矽晶結働製造方法，係包括： 第二介電層和第三介 利用微影技術與蝕刻技術触去所述第一介電層、第二介 電層和第三介電層以露出所述半導體基板，以形成洞孔 (hole); 形成一層第一複晶矽，所述「第一複晶矽」塡滿所述 Γ洞孔j ; 利用触刻技術對所述「第一複晶矽」進行回蝕刻，以在 所述「洞孔」內形成第一複晶矽插塞物（polysilicon stud)； 形成一層非晶砂（amorphous silicon); 利用微影技術與蝕刻技術蝕去所述非晶矽，僅在所述 「洞孔」上方保留有所述非晶矽； 去除所述「第三介電層」，以露出所述「第二介電層」 (請先閱讀背面之注意^項再填寫本頁) 訂 迷 經濟部中失樣箪局寶工消费合作社印11 和所雛晶矽； 在高眞空環境下對所述 粗驗面。 非晶矽」進行回火處理使具有 本紙佚尺度逋用_國國家標率（CNS ) A4规格（210X297公釐）