TW304987B - - Google Patents

Download PDF

Info

Publication number
TW304987B
TW304987B TW084104372A TW84104372A TW304987B TW 304987 B TW304987 B TW 304987B TW 084104372 A TW084104372 A TW 084104372A TW 84104372 A TW84104372 A TW 84104372A TW 304987 B TW304987 B TW 304987B
Authority
TW
Taiwan
Prior art keywords
film
patent application
item
deposited
metal
Prior art date
Application number
TW084104372A
Other languages
English (en)
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW304987B publication Critical patent/TW304987B/zh

Links

Classifications

    • H01L21/203
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • ing And Chemical Polishing (AREA)

Description

經濟部中央揉準局負工消费合作社印製 3q4987 at B7 五、發明説明(ί ) 發明背醫 本發明係颶於一種沈積於基質上之金屬膜之平面化方 法,如用以製造積嫌電路的半導醱晶画。 VLSI (棰大型積體)霉路之半導黼製造上通常需要多傾 加工步驟。該等加工步驟之一或多個步驟典型包括沈稹金 屬會於部分覆蓋晶圓表面的絶緣層(例如SiOo)上。於加工 階段早期已經生産的絶緣層包括接觸孔矩陣,接觸孔向下 延伸至已經於下方半導體晶圖形成的裝置。金屬層用來在 積體電路内部各裝置間提供導霣互聯。欲獲得與下方裝置 的良好霄接觸、沈積的金屬層必須《滿接觭孔。 随箸半導體製造技術能力的進展,裝置尺寸大為縮小 ,非出乎意外地,開口至接觸孔的尺寸也縮小。如此對金 屬加工階段造成某些間題。接觸孔由於開口較小,變成級 播比(亦邸深度對寬度比)較高,因而更難以埔滿金靥。 由於接觸孔壁的陰影效應,金屬沈稹於孔府之速率不如晶 圓頂面高。此外,沈積的金鼷容易堆稹在絶緣層表面接鵑 孔邊緣,因而進一步妨礙孔於沈積過程中接納金靨。 随著技術的進展,装置尺寸縮小及多層裝置構造更為 複雜,也迪成其他問題。沈積的金屬層表面容易遵照金屬 沈積的绝綠層輪師。絶綠層表面又容易遵照下方構造輪廊 ,如先前沈積的金屬導線,及加工階段早期於下方絶緣靥 生成的接觭孔。換言之,沈積的金靥層表面不規則,如果 不去除不規則處,則將干擾於晶圖上製造次撤米構造的效 .果。 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X 297公釐) (請先Μ讀背面之注$項再填寫本頁) 裝· 订 經濟部中央標準扃貝工消费合作社印製 A7 ___B7_ 五、發明説明(» 欲解決此等問題,平面化步驟引進製造過程。典型地 ,於沈積金屬層後或甚至於金屬沈稹步霣過程中,整髓晶 圓加熱至接近沈稹金屬或有待沈積金屬流動點之溫度。晶 圖溫度較高,使沈稹的金靥流遇晶圓表面流入接觸孔。金 饜於晶圓上再度流動,填钂接觸孔,並減少金屬表面上的 不規則。至於鋁,獲得有效再度流動所需溫度約為525-530 t:;至於其他金靨如銅則逋更高(例如高於800C)。 然而,隨箸製造技術的又進一步進展,以及裝置尺寸 持缅縮小,要緊地也須要降低晶豳暴露的極溫,以及加工 過程中晶國耗在升溫的時間。長時間暴露於高溫以及反覆 循琛至离溫對晶國産生應力。此應力又産生會破壊極小裝 置的瑕疵,此外,加工過程中長時間耗在升溫,也容易造 成裝置内物霣非所需增多。全部皆大為減少晶圓上的霣路 産率,因此之故,積體電路製造商開始嚴謹控制製迪遇程 及使用設備的溫度預算。随著技術極限的進一步推進,未 來此種溫度預算確實會變的更緊。 發明概;术 槪略而言,本發明為一種於基質上沈積平面化金鼴層 ,而基質未暴露於習知平面化技術典型使用之高溫之裝置 \ 及方法。平面化傜在沈積過程中施行。該方法包含三値作 業期,依序反覆至達到期望的金靥總厚度為止。第一期間 ,金饜薄靥沈積於基質表面上。第二期間,金靨原子的遷 移率藉著引進空位或孔,進入刚沈積的金靥層而增進遷移 率。第三期中,遷移率增進的金屬層表面受熱_(例如使用 本紙張尺度逋用中國國家橾準(CNS > Α4规格(2丨0><297公釐) —.111 -11 叫I I 訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準扃貝工消费合作社印製 A7 _B7__ 五、發明説明(3) 霣子來加熱)使金靥再度流動,因此再度分布於接觸孔内 生成互聯黏,同時減少沈積金屬層表面的不規則。 概略而言,本發明之一態樣係有關一種於基質上生産 平面化金屬膜之方法。該方法包含下列步驟:沈稹金屬薄 膜於基質上;於沈積的金屬薄膜内産生空位,以增加沈積 的薄膜之金靨原子遷移率;於沈積的金屬薄膜内産生空位 後而於沈稹任何其他金屬前,加熱沈積的薄膜表面引起金 屬薄膜内金屬再度流動;及重複前述一糸列步驟至生成具 有預定厚度之金屬層為止。 較佳具鼸例包含下列特點。該方法偽於罨漿小室内使 用電漿將來自目標的金屬喷鍍沈積於基質上,生産金屬薄 膜。金饜沈稹步驟包括對目標施加相對於將目標Μ壓至相 對於大地電位為負電壓。其次空位生成步嫌包括將晶國僱 壓至相對於大地電位為負電壓,及以霉漿生成的離子撞擊 沈稹薄膜産生空位。加熱期包括将晶圖偏壓至相對於大地 電位為正電壓,及以電子撞擊沈積的金屬薄膜表面。 一般而言,本發明之另一態樣偽朗於一種於基質上生 産平面化金腸膜之方法,包含加熱基質至預定溫度;沈積 金厲薄膜至基質上;沈積薄膜後,以離子撞擊沈稹的薄膜 ; 而在沈稹的金屬薄膜内産生空位,因而提离沈積薄膜内之 金屬原子遷移率;及重複前述沈積步驟,接著為撞擊步驟 ,直至生成的金屬層具有預定厚度為止。此種方法中,撞 擊離子之能量低於沈積薄膜之噴鍍能低限值。
概略而言,本發明之又另一態樣係關於一.種由預先S 未紙乐尺度逋用中國國家典隼(CNS ) Α4说格(210Χ297公釐〉 (請先閲讀背面之注項再填寫本頁) 裝- ^〇4〇37 A7 __B7_ 五、發明説明() 定的金屬製之目標於基質上生産平面化金屬磨之装置。該 装置包含一個噴鍍沈積小室,小室包含一傾來源结成,其 偽設計適合於加工過程中固定目標,一傾平台設計適合於 加工過程中固定基質,及一値射頻(RF)天線位在來源總成 與平台間。也有一個RF«源接到RF天線,第一電源産生目 棟電壓,可随時間之函數改變,第二霣源産生平台電壓, 也随時間之函數改變,及一個控制單元可控制第一及第二 «源。控制單元程式設計為第一及第二霣壓具有如下待戡 :⑴第一期中,第一電壓為Vlt,此處Vu充分負電壓而可 噴鍍目標;(2)第一期後,第二期中,第一霄壓為V, •,而 第二電壓為,其中V"幅度大致低於幅度,因而産 生顯著降低的目標噴鍍速率,及其中Vae充分負電壓而可 産生基質之離子撞擊;及(3)第二期後,第三期中,第一霉 齷為V13而第二霣壓為V83,其中V13幅度大致低於Vu幅度 ,因此産生顯著降低的目標噴鍍速率;及其中Ve3充分正 電壓,而産生基質之離子撞擊。此種条統中,一次作業周 期定義為由第一、第二及第三期組成之一条列;而控制單 元經程式設計,可重複作業周期多次。 經濟部中央標準局貝工消费合作社印製 (婧先閲讀背面之注意事項再填寫本頁) 本發明可免除随後再度流動或退火步驥來達成平面化 ; 之痛求。本發明也可顥箸降低在加工過程中平面化期間晶 圆暴霉之溫度。 較佳電子束加熱又有優點為主要加熱沈積金屬層表面 而非下方構造及基質。因為溫度的增加集中在新近沈積金 羼層表面,此處較佳促進金屬再度流動,藉著,避免循環至 本紙張尺度逋用中國國家棣準(CNS > ( 2丨0><297公釐) 經濟部中央標準局負工消费合作社印装 A7 _B7___ 五、發明説明() 高溫引起熱應力,使對晶圏其餘部分産生的損害減少。 其他優點及待點由下文較佳具體例之說明及申請專利 範園將變得顯然自明。 圓式之簡里說明 第1圔顯示實施本發明之哦鍍糸統; 第2圔舉例說明平面化方法之三期;及 第3圔顯示供應給目標之電力及施於晶圖/平台産生 三個作業期之m壓波形(二者皆呈時間之函數)。 齡住息艚俐:> 銳昍 本發明主旨之平面化方法可於多種市售噴鍍沈積糸統 進行。所述具體例使用Endura 5500 PVD (物理蒸鍍)条統 (加州聖塔克拉拉Applied materials, Inc.,製迪出售) 。通常該条統之哦鍍小室修改而配合容纳内部RF線圈。噴 鍍沈積条統的主要組件示意顯示於第1圖。 噴鍍沈積糸統包含小室本體10,轉接器12,及内含噴 鍍目標16之來源總成14。所述具體例中,噴鍍來源為磁控 管,其包含一組磁鐵(未顯示出)位在鋁嘖鍍目標後方。 來源總成(含噴鍍目標)藉絶緣環20與小室其餘部分作電 ; 隔離。轉接器12延伸於小室上部作為銅管製之内RP線圈天 線22之容納空間。晶圓基座上方小室之内部環境周圍有一 個接地金屬屛24,其將小室内生成的霣漿侷限在晶國上方 區域,避免噴鍍原子到達小室本體。 小室内之活動平台26可容納固定晶圔28,晶圖上方沈 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) ---II--装-----訂 (請先閲讀背面之注意事項再填寫本頁) ~ 8 ~ 經濟部中央橾準局貝工消费合作社印製 A7 ( _ B7___ 五、發明説明() 積來自目標16噴鍍之材料。平台可利用機械升降機構30升 降。晶國置於平台上後,升降機構升高晶閨至接觸來具琛 32。夾具琛有一個直徑略小於晶圔直徑的中孔34,可在加 工遇程中屏蔽平台不接觸沈積物料。 接到小室的真空晒筒36用來將一次製程回合之小室抽 典空。氣黼控制回路38用來控制加工期間惟性氣體(例如 Ar·)之進出小室流,因而在哦鍍期間«得期望氣體壓力。 糸統也包含習知RF電源40及二個習知調變直流(DC)電 源42及44,霣源輸出電壓可由控制信號控制。RF電源産生 ’ 在400 KHz至60 KHz範圍之特選頻率,RP窜源經配合網路 46連接至線圈22。電鼷餓進貫穿48設於小室側部,而與小 室内部的RF天線完成轚連接。霣源42接在目標舆大地霣位 間。霉源44具有可控制的输出極性,接在基座/晶圔與大 地電位間。習知徹控制器50産生控制兩値DC電源42及44操 作的控制信號,而産生並同步化進行下述沈積/平面化過 程所箱之電壓波形。 所用壓力及流動速率為習知噴鍍沈積法典型使用之壓 力及流動速率。例如Ar壓力典型設定於低於約100 inTorr ,經常低於0.5 niTorr或甚至更低。對此等壓力,典型Ar ; 流速為約10至140 SCcb(標準立方厘米/分鐘)。當然可讕 整此等參數而獲得對所用特殊功率水平,氣體氣氛及小室 幾何而言之最佳方法。 2.三期方法 沈積/平面化方法有三値作業期,後文分>別稱為第一 本紙张尺度逋用中國國家標準(CNS > A4規格(210X 297公釐) n^i ·11 —Bi^v imi n^i ^mv ^ ϋ^ν —Μϋν i (诗先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準扃貝工消費合作社印製 A7 _ B7_ _ 五、發明説明() 期,第二期及第三期。第一期中,A1薄層噴鍍於晶園表面 (例如10-50A)。第二期中,晶圃表面以低能A"離子( 例如100 eV)撞擊而在刚沈積的鋁薄層内部産生空位或孔 。第三期中,晶圖表面以電子撞擊撖發晶園表面方便金屬 層之再度流動。重複三期条列多次,至《得所痛金屬化结 厚度為止。 作業三期係由施於目標及晶圓之待殊霣壓波形産生。 施於目標之霣壓示於第3圔上半,施於晶圓/平台之電壓 示於第3圖下半。整倨過程中RF霣源40設定為可输送恒定 功率(例如300-2500瓦)至RF天線而在小室内感應産生RF 電漿。感應産生的RF電漿用來促進第一期中之噴鍍,提供 第二期中之Ar*離子來源而産生空位,及提供第三期中之 電子來源。所述具體例中,直悝約200 之晶圓之加工, 傺使用RF頻率400 KHz及RF功率約300-400瓦進行。 第一期中,目標«壓設定為負500伏,而在目標上方 産生噴鍍霣漿;同時供應至内部天線之RF功率,産生第二 Ar霉漿。RF感應電漿藉箸增加AM離子産生量而促進此作 業期間之噴鍍效率。哦鍍f行中,晶圆電壓或設定為零或 在霣漿指示的霣壓程度浮動。欲使晶圔霄壓浮動,直流電 ; 源44設計為可於作業期間從平台斷電。此等作業條件下, 流至目標之電流約20安培(亦即約10千瓦功率供應給目檫) 播得沈積速率約10,000A/分鐮。第一期時間(亦即第4 圖之時間匕)約10-100 msec,正確值當然依據期望沈稹 之金臑置決定。例如若匕設定為約60 nsec,則第一期中 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐〉 ---- ϋ n I ϋ ϋ ^ 裝一--I I--訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 3〇4987 A7 _B7__ 五、發明说明() 約沈積10A A1。第一期中的A1靥最佳厚度為第一期中離 子撞擊穿透之最大深度(容後詳述)。 第二期中,送至天線之RF功率維持於相同程度,而送 至目標之功率充分下降而有效終止噴鍍過程。然而,較佳 避免完全關閉目樣電力以維持若干最低沈稹速率(例如數 A/iin )。最低沈積速率用來維持操作期間之新鮮表面 。若欲完全關掉噴鍍沈稹,則鋁層表面更容易收集污染物 (例如氣及/或氟原子)而對金靥靥品質産生不利影響, 容易干擾金饜的再度流動。 所述具體例中,第二期中(及連«至第三期中)送至 目擦的背景功率水平,藉著降低目標霣臛至約-250伏而滅 至約500瓦。如此所得第二期中沈積速率約為以完整功率 作業時所能逹成速率之5«。 同時,目擦功率於第二期開始時降低,撤控制器50打 開霣源44而起動晶圓電壓由零電壓(或另外,自由浮動慵 況)至充分負霣壓,足可吸收氬離子撞擊晶圔,較佳-20 至-150伏(例如-100伏)。如此,小室内RF感應電漿産生 的帶正電AM離子被朝向帶負電的晶圓表面吸引並撞擊表 面。所得霣流約5-10安培。 ; 撞擊晶圓表面的Ar··離子穿透入金靨層内部而産生空 位。較佳設定晶國上電壓為夠高負霣壓,故AM離子穿透 刚沈積的金靨層並産生遵布該層之空位(亦即於鋁大於 20eV)。然而也需避免設定太高電壓,引起晶圖反向嘖鍍 :(亦即第一期中,晶鬪噴鍍蝕刻去除若干沈稍於晶囫上物 本紙張尺度適用中國國家橾準(CNS > A4規格(210X297公釐) (讀先閲讀背面之注意事項再填寫本頁) 装- 訂 經濟部中央樣準局貝工消费合作社印製 A7 —^_E_ 五、發明说明() 料)或使離子穿遇金屬層並進入下方基質,於此處損害裝 置。換言之,撞擊離子之能量低於由金屬表面噴鍍去除金 屬原子所需低限值能量(後文稱為噴鍍能量低限值)。 第二期中,沈積層内部産生空位,可降低沈稹鋁層密 度並提高該層内鋁原子遷移率。如此該層内鋁原子之有效 擴散偽數充分增离,而在足夠低於鋁流動黏溫度(亦即525 -530Ό )之溫度産生明顯鋁再度流動。 所述具體例中,第二期發生的離子撞擊可持鑲約1-5 msec。目標産生約1-10«範園之空位濃度(亦即對該層内毎 100個鋁原子,有一個鋁原子由撞擊離子置換)。換言之, 空位濃度充分升高而充分增加鋁原子遷移率,引發第三期 中可察覺的材料再度流動。若空位濃度遇低,則無法明顯 促進再度流動及/或於第三期中痛要更高溫。他方面,若 空位濃度增加過多,則金靥變成不定形,此乃非期望者。 也霈注意痛要限制第一期中沈積的金颺ft。若沈積層 過厚,則第二期之維子撞擊無法在剛沈稹層全面産生空位 0 第三期中,供應至天線之RF功率保持開啓,目標功率 維持於較低水平,晶圓電壓切至約100-200伏(例如第3 ; 圖之150伏)之正值而引致晶圓之電子撞擊。電壓需設定 夠高,因此電子撞擊充分加熱剛沈積金屬層,促使鋁擴散 及再度流動。然而,電壓也不可設定太高使轚子穿過金属 層,於此處加熱下方晶國及/或可能引起下方装置的輻射 :傷害。於約150伏所得罨流約15-20安培。 ---11 ^ I--| 裝----11 訂 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家棣準(CNS ) A4规格(210X297公釐) π 經濟部中央梂隼局貝工消费合作社印製 A7 _B7____ 五、發明説明() 希望選定第三期時間(亦即t3--t«)相對於整俩三期周 期夠畏,而可在金靨曆獲得夠高的表面溫度來産生有效金 羼再度流動。所述具體例中,第三期時間設定為20-50 msec 。相倍職務周期將使表層加熱至約300-500t:。雖此溫度 仍低於鋁之流動黏,但因該層鋁原子之遷移率增進,故仍 可逹成沈積金屬層的有效擴散與再度分布(亦即平面化) 。如此,第三期中,進行«子束加熱可使鋁沈稹層擴散入 接觴孔及角隅。 典型鋁金屬化之期望厚度為約6000A。設操作條件如 前述,三期順序須重複約600次才能播得此種厚度。 其他具體例也屬於如下申請專利範園之範圍。例如磁 控管來源以外之嘖鍍來源也可使用,而其他目標材料可用 作目標(例如舉例Cu, Au及Sn等舉少數幾艢例子)。此外 ,電子束以外之加熱技術可用來加熱晶圖表面,例如可使 用雷射。又,各期可重叠:例如對於第三期使用雷射加熱 沈積金屬面,則該加熱可舆第二期金部或部分同時進行。 又其他属體例中,可刪除第三期,及於平台26之加熱元件 60用來加熱晶圖至夠高溫,而獲得空位增多的金屬層可察 覺的再度流動與擴散。 也需注意前述方法參數僅供舉例說明之用。預期依據 施行方法之系統,沈積之金屬及期望之沈積層特性而定, 製程方法參數可有廣泛變化。例如可能需要於第一期中沈 積較厚金屬層,或可能需要於第三期中改變職務周期控制 加熱置。全部此等修改皆落入申請專利之發明内。 本紙張尺度適用中國國家橾準(CMS ) A4規格(2丨〇><297公釐) 13 n ϋ n H ϋ n I n n In ^ (請先閲讀背面之注意事項再填寫本1)

Claims (1)

  1. 六 修正 本丰月日iR5. 4. 〇 1 A8 B8 C8 D8 % 第84104372號專利申請案 申請專利範圍修正本 修正日期:^^4月 1. 一種於基質上生産一平面化膜之方法,該方法包括: 沈積材料膜於基質上; 於沈積的材料膜内産生空位,俥提高沈積膜之原 子遷移率; 加熱沈積膜表面至一足夠引起沈積膜内之材料再 度流動的程度;及 重複前述步驟順序,直至生成具有預定厚度之材 料層為止。 2 ·如申請專利範圍第1項之方法,其中於步驟順序中, 空位産生步驟係在膜沈積後進行,而表面加熱步驟傜 在沈積材料膜内部産生空位後而在進一步沈積材料前 進行ϋ 3 ·如申請專利範圍第2項之方法,其進一步包含以金屬 做為該材料而使沈積膜為一沈積金羼膜。 4.如申請專利範圍第3項之方法,又包括於電漿小室内 施行沈積、生成及加熱步驟。 5 .如申請專利範圍第4項之方法,又包括於施行沈積、 生成與加熱步驟前’將電漿小室抽真空,將惰性氣體 引進電漿小室内,及於電漿小室内生成電漿。 6 .如申請專利範圍第5項之方法,其中該惰性氣體為氬 氣。 7 ·如申請專利範圍第5項之方法,其中該沈積步驟包括 -14 - 本紙張尺度逋用中國國家梂率(CNS ) Α4规格(210X297公釐〉 II - I I I _^ 裝—------訂— I I |人 踩——「; (請先閲讀背面之注意事項再填寫本頁) 經濟部中夬揉準局®:工消費合作社印裝 申請專利範圍 A8 B8 C8 D8 經濟部中央揉準局員工消費合作社印製 噴鍍沈積來自目標之金靥至基質上而産生金屬膜。 8. 如申請專利範圍第7項之方法,其中沈積步驟又包括 將目標施加相對於大地電位之負偏壓。 9. 如申請專利範圍第8項之方法,其中該生成空位步驟 包括以離子撞擊沈積膜産生空位。 10. 如申請專利範圍第9項之方法,其中該生成空位步驟 又包括使用電漿生成可産生空位之離子。 11. 如申請專利範圍第1〇項之方法,其中該生成空位步驟 又包括降低目標之負偏壓,及對晶圓施加相對於大地 電位之負偏壓。 12. 如申請專利範圍第1丨項之方法,其中該加熱沈積金屬 膜表面步驟包括使用電子撞擊沈積金屬膜表面。 13. 如申請專利範圍第12項之方法,其中該加熱沈稹金羼 膜表面步驟包括使用電漿來産生撞擊沈積金羼膜表面 之電子。 14. 如申請專利範圍第13項之方法,其中該加熱沈積金靥 膜表面步驟又包括將晶圓偏壓至相對於大地電位為正 電壓。 15. 如申請專利範圍第5項之方法,其中該金屬係選擇鋁 、銅、金、錫及其化合物中之任一種金羼。 16. 如申請專利範圍第15項之方法,其中該金屬為鋁。 17. 如申請專利範圍第3項之方法,其中該加熱沈積膜表 面步驟傷利用一不同於空位生成步驟所用之機構予以 進行。 -15 - 本紙張尺度適用中國國家揉準(CNS ) Α4规格(210X297公釐) (請先聞讀背面之注意事項再填寫本頁) b . 、τ Γ 3〇4987π、申請專利範圍 Α8 Β8 C8 D8 18.如申請專利範圍第17項之方法,其中該沈積步驟包括 使用電漿由目標噴鍍沈積金屬至基質上而産生金屬膜 經濟部中央標準局貝工消費合作社印製 19 .如申請專利範圍第18項之方法,其中該沈積步驟又包 括將目標偏壓至相對於大地電位為負電壓。 20 .如申請專利範圍第丨7項之方法,其中該産生空位步驟 包括使用離子撞擊沈積膜而産生空位。 21·如申請專利範圍第2〇項之方法,其中該産生空位步驟 又包括使用電漿生成可産生空位的離子。 22.如申請專利範圍第21項之方法,其中該産生空位步驟 又包括將晶圓偏壓至相對於大地電位為負電壓。 23 ·如申請專利範圍第17項之方法,其中該加熱沈積金屬 膜表面步驟包括使用電子撞擊沈積金屬膜表面。 24.如申請專利範圍第23項之方法,其中該加熱沈積金靨 膜表面步驟包括使用電漿來産生撞擊沈積金羼膜表面 之電子。 25 ·如申請專利範圍第24項之方法,其中該加熱沈積金靥 膜表面步驟又包括將晶圓偏壓至相對於大地電位為正 電壓。 26.—種於基質上生産一平面化金屬膜之方法,該方法包 括: 以第一沈積速率沈積金羼膜至基質上; 接著以低於第一沈積速率之第二沈積速率沈積金 屬膜,同時亦進行以具有低於沈積膜之噴鍍能量低限 -16 - 本紙張尺度逋用中國國家梂準(CNS ) A4规格(210X297公釐) ;--^-----Λ·裝----^--訂------Γ 練 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消费合作社印裴 A8 B8 C8 D8 夂、申請專利範圍 值的離子撞擊沈積膜而在沈積的金屬薄膜内産生空位 ,因而提高沈積薄膜内之金屬原子遷移率;及 重複前述以第一沈積速率沈積之步驟接著以第二 沈積速率沈積同時進行撞擊之步驟的順序,直至生成 的金屬層具有預定厚度為止。 27.如申請專利範圍第26項之方法,其中該第二沈積速率 大體上低於第一沈積速率。 28 ·如申請專利範圍第27項之方法,其中該第二沈積速率 約為第一沈積速率之5%。 29.—種於基質上由預先選定之金屬製之目標産生平面化 金觴層之裝置,該裝置包括: 一個噴鍍沈積小室(10),包含一値設計適合於加 工期間固定容納目標(16)之來源總成(14); 一個於小室(10)内之平台(26),該平台(26)設計 適合於加工期間固定容納基質(28); 一値於小室(10)内之射頻(RF)天線(22),位在來 源總成(14)與平台(26)間; 一個RF電源(40),接到RF天線(22),供應RF功率 給RF天線(22); 一値於目標(16)産生第一電壓之第一電源(42), 第一電壓呈時間之函數改變; 一値於平台(26)産生第二電壓之第二電源(44), 第二電壓呈時間之函數改變;及 一値控制第一及第二電源之控制單元(50),控制 -17 - 本紙張尺度通用中國囷家梂準(CNS ) A4规格(210X297公釐) nm!— —^ -炎 訂 5——^ ^ (請先閲讀背面之注意事項再填寫本頁) Λ8 B8 C8 D8 304987 六、申請專利範圍 單元(50)經程式設計可使第一及第二電壓具有預定待 徵,該等預定待激為: 第一期間,第一電壓為Vll,Vll值足夠負電壓而 可噴鍍目標(16); 第一期後之第二期間,第一電壓為v12而第二電 壓為v22,其中v12幅度大致低於vtl幅度,而産生顯 箸降低的目標噴鍍速率,及其中v22足夠負電壓而産 生基質(23)之離子撞擊;及 第二期後之第三期間,第一電壓為卩13而第二電 壓為V23,其中V13幅度大致低於Vh幅度,因此産生 顯著降低的目標噴鐽速率,及其中V23足夠正電壓而 産生基質(28>之電子撞擊。 30. 如申請專利範圍第29項之裝置,其中一個作業周期定 義為由第一、第二及第三期組成之順序,及其中該控 制單元經程式設計而可重複該作業周期多次。 31. 如申請專利範圍第29項之裝置·其中該電子撞擊充分 加熱基質(28)以促進金屬層之再度流動。 32. 如申請專利範圍第29項之裝置,其中該撞擊離子之能 量低於金靥層中金屬的噴鍍能量低限值。 33. —種於基質上生産一平面化金靥膜之方法,該方法包 含: 加熱基質至預定溫度; 沈積一金靨膜至基質上,其中該沈積步驟偽於一 加熱基質上進行; -18 - 本紙張尺度適用中國國家揉準(CNS > A4規格(210X297公釐〉 --:------{-裝------訂------A妹 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A8 B8 C8 D8 、申請專利範圍 沈稹該膜後,以離子撞擊沈積膜而在沈積膜内産 産空位,因而提高沈積膜内之金屬原子遷移率,其中 撞擊原子之能量低於沈積膜之噴鍍能量低限值;及 重複前述沈積步驟接著為撞擊步驟,直至生成的 金屬層具有預定厚度為止。 l·—一------{•裝------訂------f 踩 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局男工消費合作社印製 -19 - 本紙張尺度逍用中國國家橾準(CNS ) A4規格(210X297公釐)
    11%底部覆蓋 習知技術 S04987
    70%底部覆蓋 本發明
TW084104372A 1994-05-12 1995-05-02 TW304987B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/241,648 US5639357A (en) 1994-05-12 1994-05-12 Synchronous modulation bias sputter method and apparatus for complete planarization of metal films

Publications (1)

Publication Number Publication Date
TW304987B true TW304987B (zh) 1997-05-11

Family

ID=22911588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084104372A TW304987B (zh) 1994-05-12 1995-05-02

Country Status (5)

Country Link
US (1) US5639357A (zh)
EP (1) EP0682361A1 (zh)
JP (1) JP4179642B2 (zh)
KR (1) KR950034501A (zh)
TW (1) TW304987B (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026261A (ko) * 1994-12-14 1996-07-22 제임스 조셉 드롱 재 도입형 콘택 홀을 피복시키거나 또는 충진시키기 위한 방법 및 장치
US6264812B1 (en) * 1995-11-15 2001-07-24 Applied Materials, Inc. Method and apparatus for generating a plasma
US6368469B1 (en) 1996-05-09 2002-04-09 Applied Materials, Inc. Coils for generating a plasma and for sputtering
KR100489918B1 (ko) * 1996-05-09 2005-08-04 어플라이드 머티어리얼스, 인코포레이티드 플라즈마발생및스퍼터링용코일
US6254746B1 (en) 1996-05-09 2001-07-03 Applied Materials, Inc. Recessed coil for generating a plasma
US5783282A (en) * 1996-10-07 1998-07-21 Micron Technology, Inc. Resputtering to achieve better step coverage of contact holes
US5961793A (en) * 1996-10-31 1999-10-05 Applied Materials, Inc. Method of reducing generation of particulate matter in a sputtering chamber
TW358964B (en) * 1996-11-21 1999-05-21 Applied Materials Inc Method and apparatus for improving sidewall coverage during sputtering in a chamber having an inductively coupled plasma
US5873983A (en) * 1997-01-13 1999-02-23 Vanguard International Semiconductor Corporation Method for minimizing substrate to clamp sticking during thermal processing of thermally flowable layers
US6436246B1 (en) * 1997-01-27 2002-08-20 Micron Technology, Inc. Collimated sputter deposition monitor using sheet resistance
US6451179B1 (en) 1997-01-30 2002-09-17 Applied Materials, Inc. Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma
US6139697A (en) * 1997-01-31 2000-10-31 Applied Materials, Inc. Low temperature integrated via and trench fill process and apparatus
US6605197B1 (en) * 1997-05-13 2003-08-12 Applied Materials, Inc. Method of sputtering copper to fill trenches and vias
US6210539B1 (en) 1997-05-14 2001-04-03 Applied Materials, Inc. Method and apparatus for producing a uniform density plasma above a substrate
US6361661B2 (en) 1997-05-16 2002-03-26 Applies Materials, Inc. Hybrid coil design for ionized deposition
US6579426B1 (en) * 1997-05-16 2003-06-17 Applied Materials, Inc. Use of variable impedance to control coil sputter distribution
US6077402A (en) * 1997-05-16 2000-06-20 Applied Materials, Inc. Central coil design for ionized metal plasma deposition
US5830330A (en) * 1997-05-22 1998-11-03 Tokyo Electron Limited Method and apparatus for low pressure sputtering
US6589407B1 (en) * 1997-05-23 2003-07-08 Applied Materials, Inc. Aluminum deposition shield
US6051114A (en) * 1997-06-23 2000-04-18 Applied Materials, Inc. Use of pulsed-DC wafer bias for filling vias/trenches with metal in HDP physical vapor deposition
US6345588B1 (en) 1997-08-07 2002-02-12 Applied Materials, Inc. Use of variable RF generator to control coil voltage distribution
KR100464393B1 (ko) * 1997-09-02 2005-02-28 삼성전자주식회사 반도체소자의금속배선형성방법
US6176983B1 (en) * 1997-09-03 2001-01-23 Vlsi Technology, Inc. Methods of forming a semiconductor device
US6042700A (en) * 1997-09-15 2000-03-28 Applied Materials, Inc. Adjustment of deposition uniformity in an inductively coupled plasma source
US6023038A (en) * 1997-09-16 2000-02-08 Applied Materials, Inc. Resistive heating of powered coil to reduce transient heating/start up effects multiple loadlock system
US6254738B1 (en) 1998-03-31 2001-07-03 Applied Materials, Inc. Use of variable impedance having rotating core to control coil sputter distribution
US6146508A (en) * 1998-04-22 2000-11-14 Applied Materials, Inc. Sputtering method and apparatus with small diameter RF coil
TW434636B (en) 1998-07-13 2001-05-16 Applied Komatsu Technology Inc RF matching network with distributed outputs
US6287977B1 (en) * 1998-07-31 2001-09-11 Applied Materials, Inc. Method and apparatus for forming improved metal interconnects
US6231725B1 (en) 1998-08-04 2001-05-15 Applied Materials, Inc. Apparatus for sputtering material onto a workpiece with the aid of a plasma
US6080285A (en) * 1998-09-14 2000-06-27 Applied Materials, Inc. Multiple step ionized metal plasma deposition process for conformal step coverage
US6238528B1 (en) 1998-10-13 2001-05-29 Applied Materials, Inc. Plasma density modulator for improved plasma density uniformity and thickness uniformity in an ionized metal plasma source
US6579421B1 (en) * 1999-01-07 2003-06-17 Applied Materials, Inc. Transverse magnetic field for ionized sputter deposition
US6217718B1 (en) 1999-02-17 2001-04-17 Applied Materials, Inc. Method and apparatus for reducing plasma nonuniformity across the surface of a substrate in apparatus for producing an ionized metal plasma
US6409890B1 (en) * 1999-07-27 2002-06-25 Applied Materials, Inc. Method and apparatus for forming a uniform layer on a workpiece during sputtering
US6193855B1 (en) 1999-10-19 2001-02-27 Applied Materials, Inc. Use of modulated inductive power and bias power to reduce overhang and improve bottom coverage
US6458251B1 (en) * 1999-11-16 2002-10-01 Applied Materials, Inc. Pressure modulation method to obtain improved step coverage of seed layer
US6350353B2 (en) 1999-11-24 2002-02-26 Applied Materials, Inc. Alternate steps of IMP and sputtering process to improve sidewall coverage
US6344419B1 (en) 1999-12-03 2002-02-05 Applied Materials, Inc. Pulsed-mode RF bias for sidewall coverage improvement
US6312568B2 (en) 1999-12-07 2001-11-06 Applied Materials, Inc. Two-step AIN-PVD for improved film properties
US6554979B2 (en) 2000-06-05 2003-04-29 Applied Materials, Inc. Method and apparatus for bias deposition in a modulating electric field
US6746591B2 (en) 2001-10-16 2004-06-08 Applied Materials Inc. ECP gap fill by modulating the voltate on the seed layer to increase copper concentration inside feature
US20030216035A1 (en) * 2002-05-14 2003-11-20 Applied Materials, Inc. Method and apparatus for sputter deposition
JP2007291439A (ja) * 2006-04-24 2007-11-08 Tokyo Electron Ltd 成膜方法、プラズマ成膜装置及び記憶媒体
JP4648284B2 (ja) * 2006-10-16 2011-03-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US20100096253A1 (en) * 2008-10-22 2010-04-22 Applied Materials, Inc Pvd cu seed overhang re-sputtering with enhanced cu ionization
JP2009246392A (ja) * 2009-07-27 2009-10-22 Canon Anelva Corp 基板処理装置
CN105088151A (zh) * 2014-04-15 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 衬底上的孔隙沉积工艺及半导体加工设备
US10969370B2 (en) * 2015-06-05 2021-04-06 Semilab Semiconductor Physics Laboratory Co., Ltd. Measuring semiconductor doping using constant surface potential corona charging
CN111624236B (zh) * 2020-01-14 2023-12-26 黄辉 一种半导体薄膜气体传感器及其制备方法
CN112349742A (zh) * 2020-11-24 2021-02-09 武汉新芯集成电路制造有限公司 背照式图像传感器及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4327477A (en) * 1980-07-17 1982-05-04 Hughes Aircraft Co. Electron beam annealing of metal step coverage
EP0544648B1 (en) * 1985-05-13 1997-04-09 Nippon Telegraph And Telephone Corporation Method for forming a planarized Al thin film
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
US5175608A (en) * 1987-06-30 1992-12-29 Hitachi, Ltd. Method of and apparatus for sputtering, and integrated circuit device
JP2602276B2 (ja) * 1987-06-30 1997-04-23 株式会社日立製作所 スパツタリング方法とその装置
US4994162A (en) * 1989-09-29 1991-02-19 Materials Research Corporation Planarization method
US5108570A (en) * 1990-03-30 1992-04-28 Applied Materials, Inc. Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer

Also Published As

Publication number Publication date
EP0682361A1 (en) 1995-11-15
JP4179642B2 (ja) 2008-11-12
KR950034501A (ko) 1995-12-28
US5639357A (en) 1997-06-17
JPH0870004A (ja) 1996-03-12

Similar Documents

Publication Publication Date Title
TW304987B (zh)
TW552624B (en) Ionized PVD with sequential deposition and etching
JP4159615B2 (ja) バイアススパッタリング方法
KR102311575B1 (ko) 피처리체를 처리하는 방법
US20070235321A1 (en) Depositing rhuthenium films using ionized physical vapor deposition (ipvd)
CN105849863A (zh) 用于物理气相沉积腔室的双极准直器
TW200908139A (en) Hybrid etch chamber with decoupled plasma controls
TW200947531A (en) Plasma immersion ion implantation process with chamber seasoning and seasoning layer plasma discharging for wafer dechucking
KR20010089783A (ko) 개선된 피처 표면 커버리지를 향상시키는 구리 시드층을증착시키는 방법
KR0134326B1 (ko) 불활성 가스이온 플라즈마의 조사에 의한 반도체 디바이스의 접촉홀 충진 방법 및 장치
JP2003535458A (ja) 加工物のプラズマクリーニング方法とその装置
JP2004134733A (ja) 多段階スパッタ堆積
JPH06260461A (ja) プラズマによる基板表面の洗浄方法
JPH11317380A (ja) コバルト付着の方法及び装置
KR20160088817A (ko) 에칭 방법
WO2010144761A2 (en) Ionized physical vapor deposition for microstructure controlled thin film deposition
US6589398B1 (en) Pasting method for eliminating flaking during nitride sputtering
TW454248B (en) A method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma
JP3137760B2 (ja) 多結晶半導体薄膜の製造法
WO2018106502A1 (en) Particle reduction in a physical vapor deposition chamber
JP2000068227A (ja) 表面処理方法および装置
JP4077939B2 (ja) 反応性イオンエッチング方法及び装置
EP1336984A2 (en) Method and apparatus for providing modulated bias power to a plasma etch reactor
JP3659653B2 (ja) 基板上に層を設ける方法およびこれに使用するスパッタリング装置
JPH0335825B2 (zh)