TW301790B - Manufacturing method of inter-metal dielectric layer - Google Patents

Manufacturing method of inter-metal dielectric layer Download PDF

Info

Publication number
TW301790B
TW301790B TW85106736A TW85106736A TW301790B TW 301790 B TW301790 B TW 301790B TW 85106736 A TW85106736 A TW 85106736A TW 85106736 A TW85106736 A TW 85106736A TW 301790 B TW301790 B TW 301790B
Authority
TW
Taiwan
Prior art keywords
layer
gap
metal
manufacturing
oxide layer
Prior art date
Application number
TW85106736A
Other languages
English (en)
Inventor
Jenn-Hwa Yu
Luh-Ming Leou
Jiin-Kuen Wang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW85106736A priority Critical patent/TW301790B/zh
Application granted granted Critical
Publication of TW301790B publication Critical patent/TW301790B/zh

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Description

:濟郎中央 sTf'-%H:r-'"^ ,-;^."·"‘Λ A7 B7 五、發明説明(1 ) 本發明係有關於製造積體電路内一金屬層間介電層的 結構及製程,特別是有關於一種藉由電子迴旋加速共振共 振和高密度電漿化學氣相沈積製程,形成金屬層間介電層 結構的方法。 在習知積體電路内形成導電層的方法,係以沈積一金 屬層後,經光學微影術和蝕刻程序定義得金屬導線圖案, 如是則造致得不平坦的表面。然後,.一絕緣層(譬如氧化矽) 再覆於金屬導線上,用以將其彼此間呈電性絕緣,亦致使 其它後續層級形成於上。 吾人期望所形之絕緣層能呈一平坦的表面,無論是覆 於金屬導線或接觸區亦或其間的區域上皆能如此,如是, 形成一具有平坦表面的絕缘層的製程稱爲平坦化。 因此,有許多種製程可用以形成絕緣層,然而,因爲 接觸金屬大抵是由鋁金屬製得,唯有相當低溫的製程可用 於接觸金屬的平坦化。鋁接觸區無法承受於大於400 °C上 的製程溫度,因爲此時鋁金屬層易於形成突起部(hillock)。 在如是的考量下,電漿沈積法因具可於低溫下形成氧 化矽或氮化矽而倍受矚目,尤其是高密度電漿製程:諸如 電子迴旋加速共振共振法(ECR)和感應耦合電漿法(ICP) 等,證實可於加熱基底溫度不超過300 °C的情況下,製得 高品質的氧化矽層或氮化矽層。 再者,次微米交連技術常具有較高的高寬比(aspect ratios),爲能應用於超大型積體電路的平坦化之用,而以 高密度電漿沈積得之絕緣層較之習知氧化層,更具有填充 本纸張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) ----Ϊ------ί I-裝------訂------ (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(2) 較小幾何體積的能力。 第1圖係顯示依據習知製程形成一絕緣層於金屬導線 上並予平坦化的剖面圖。突起部14(譬如是金屬導線)係形 成於一積體電路結構10上,此積體電路結構10可以是一 形成有層級之半導體晶圓。一絕緣層12(是以氧化矽構成) 形成覆於突起部14和積體電路結構10。如美國專利第 4,962,063號案所述,構成絕緣層12之氧化矽物是以高密 度電漿沈積法形成,諸如是感應耦合電漿(ICP)或電子迴旋 加速共振電漿沈積法(ECR)。 然而,習知方法具有一個主要的缺點,亦即以高密度 電漿沈積ECR氧化絕緣層12時,常會對底層電路元件14, 特別是金屬導線造成破壞,高密度電漿源藉由磁場和微波 功率,特別是在低氣體壓力下產生化學活性電漿,在電漿 沈積時卻很難控制傳遞至反應物離子的能量。高密度電漿 化學氣相沈積法(譬如ECR)是藉由通以氬氣、高微波功率 及射頻功率之一内在(in situ)飛賤和沈積製程,因此晶圓上 之金屬導線會招致内在飛濺產生破壞性的天線效應 (antenna effect),而微波功率超高,則離子能量亦越高,如 是對金屬導線的破壞亦增加。再者,於ECR氧化處理時的 高功率,亦會因Fowler-Nordheim(F-N)穿透應力劣化互導 (trans-conductance,gm) ° 因此,必需要有一種結構和製程,於以高密度電漿(譬 如HDP和ECR)沈積絕緣層時,對半導體元件(譬如是金屬 導線)的破壞可予以減少甚或避免。 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 级 $濟部中央揲苹局員工消费^^.¾¾ A7 B7 五、發明説明(3 ) 因此,本發明之主要目的,在於提供一種形成金屬層 間介電層的製造方法,可以減少以高密度電漿沈積絕緣層 時所造成的破壞。 而本發明之另一目的,在於提供一種形成金屬層間介 電層的製造方法,於以電子迴旋加速共振沈積氧化矽絕緣 層時,減少對導線的破壞。 根據本發明之上述目的,可藉由提供一種以多重内在 步驟的製程,用以形成積體電路結構之金屬層間介電層, 來降低電子迴旋加速共振沈積絕緣層時造成的破壞。 緊鄰相隔之金屬導線係形成於一半導體基底上,接 著,基底和金屬導線被覆以一保護氧化層,此保護氧化層 是以一電子迴旋加速共振技術於無需氬氣流通下形成,藉 此可降低電子迴旋加速共振製程的蝕刻反應,而此保護層 亦會遮蔽金屬導線,避免後續以ECR沈積間隙填充層時的 破壞。 然後,一間隙填充氧化層係形成於保護層上,此間隙 填充氧化層是一 ECR氧化技術在通以氬氣和射頻功率條 件下形成,此製程係爲使此層填充於金屬導線間,卻不蝕 穿保護層,因此,此間隙填充層不會使金屬導線露出。 接著,重複形成保護層和間隙填充層的步驟,直至間 隙填充層和保護層達既定厚度。再者,一遮蔽間隙填充層 26以一厚度約介於5000至10000A之間的範圍(較佳爲 7500A)形成如第5圖所示。然後,形成一遮蔽保護層28, 其厚度约介於8000至12000A間(較佳爲10000A),藉由遮 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 1---:--------< -裝------訂------ (請先閱讀背面之注意事項再填寫本頁) A7 B7 301790 五、發明説明(4 ) 蔽間隙填充層和遮蔽保護層將表面平坦化。後續,其餘的 金屬導線和絕缘層便可形成於其上及連接至金屬導線,以 形成一半導體元件。 (請先Κ讀背一3之;±意事一f再填寫本頁) 如是,以本發明多重内在步驟形成介電氧化層於緊鄰 相隔之金屬導線間,可以不致對金屬導線造成破壞。本製 程不失爲一廉價多易於實施的方法,並可增加元件良率。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂 ,下文特舉一較佳實施例,並配合所附圖式,作詳細説明 如下: 圖式之簡單説明: 第1圖係顯示用以説明習知形成一 ECR氧化層於金屬 導線上的剖面示意圖; 第2至5圖係顯示用以説明根據本發明一較佳實施例 的流程剖面示意圖; 第6圖係顯示用以説明根據本發明之介電層剖面示意 圖,藉以説明間隙填充ECR氧化曆蝕刻對沈積率比的效 應;以及 第7圖係顯示以角度φ爲參數,間隙填充層之蝕刻率 和沈積率的關係圖。 實施例: 如第2圖所示,積體電路結構10具有金屬導線14形 成於其結構表面,高出於相鄰部份之結構表面。此金屬導 線14可以是由鎢、AlSiCu或AlCu所構成,較佳者是以 AlCu構成。此金屬導線14約具有介於0.3至0.5μιη間的厚 ί 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉 A7 — B7 - 1 " - 五、發明説明(5 ) 度,較佳的厚度約爲5000A。此金屬導線14约具有介於03 至0.5μηι間的寬度’較佳的寬度爲〇·4μηι。而金屬導線μ 的間距約可介於0.3至〇·5μπι間,較佳約爲〇 4μπι。 金屬導線14可以選擇性地復以一氮化鈦層(未圖示), 其厚度約可介於250至1400人間,較佳者爲約1200人。 接著,基底和金屬導線14被覆以保護氧化層20, 即如第2圖所示,此保護氧化層20是以一電子迴旋加速共 振技術於無氬氣通入的環境下形成,其厚度約可介於1000 至2000Α間,較佳者約爲1500人。 而保護層20可以是藉由電子迴旋加速共振製程於無 通入氬氣的環境下形成之氧化矽、經掺雜之氧化矽、氮化 矽或氮氧化矽等物,其中,以氧化矽物構成保護層20較 佳。而以氧化矽物形成之保護層可以藉由電子迴旋加速共 振電漿沈積法而得。 例如,爲形成氧化矽保護層20,係於電漿形成室内, 通入流量約介於15至300sccm間之氧氣、流量约介於15 至300sccm間之秒甲燒、以及流量爲Osccm之氬氣,同時, 保持沈積室内的溫度約介於25至400 °C及壓力约介於 0.005至200mtorr,於電榮:形成室内提供電子迴旋加速共 振之磁鐵磁通量密度約介於800至900gauss,較佳者約爲 875gauss,此時,用以形成電漿的微波頻率約介於12.56 至14.56MHz間的範圍,較佳者爲13.56MHz。此製程可應 用於習知任何高密度電漿化學氣相沈積反應器,譬如是 Lam research公司之Epic高密度電漿化學氣相沈積裝置。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) .___!____4 -裝______訂______i k (請先閲讀背面之注意事項再填寫本頁) 五 A7 B7 發明説明(6) 而用以形成該保護氧化層20之電子迴旋加速共振技 術,較佳係以氧氣流量约介於105至145sccm(較佳者爲 125sccm)、氬氣流量约爲0sccm(較佳者爲〇sccm)、矽甲烷 流量約介於60至80sccm(較佳者爲7〇sccm)、磁通量密度 約介於850至900gauss(較佳者爲875gauss)、射頻頻率约 介於12.56至14.56MHz(較佳者爲13 56MHz)、射頻功率约 介於1150至1350watts(較佳者爲125〇waUs)、沈積塵力约 介於3至7mT〇rr(較佳者爲5mT〇rr)、沈積溫度約介於250 至400 C (較佳者爲300 eC )、以及沈積時間约介於3炱5分 鐘(較佳者约爲4分鐘)等條件行之。此形成氧化矽保護層 20之較佳條件列於表一 保護層厚度 氬氣流量 (seem) 矽甲烷流量 (seem) 氧氣流量 (seem) 磁通量密度 (gauss') 射頻頻率 (MHz) 射頻功率 (watts) 壓力(mTorr) 沈積溫> ~~沈積 (min') 表一: (請先閱讀背面之注意事項存填?ξ本買) '裝.
ECR保護氧化層之各項生成條件參數表(誤差土1〇%) 本紙張尺度適用中國國家榡準(CNS ) A4規格( A7 ------- B7 五、發明説明(7 ) 接著’如第3圖所示,一間隙填充氧化層22形成於保 護廣20上’與保護層2〇相較,間隙填充氧化層22是以電 子迴旋加速共振於通以氧氣的環境下行之,而形成間隙填 充氧化廣22之電子迴旋加速共振條件參數,是不能蝕穿保 護層20及不能致金屬導線14露出,而能填充於緊鄰相隔 金屬導線間呈較佳平垣化,而此間隙填充氧化層具有约介 於1000至2000A間的厚度,較佳者約爲15〇〇a。 間隔填充層22可以是由氧化矽、經掺雜之氧化矽、氮 化秒或氣氧化矽物’於電子迴旋加速共振在通以氬氣之條 件及施以射頻功率下形成。此介電層較佳者是以氧化矽物 形成。 在形成一氧化矽絕緣層的方法中,通入電漿形成室内 之氧氣流量约可介於15至300sccm間、矽甲烷流量約介於 15至30〇sccm間、以及氬氣流量約介於8〇至i〇〇〇sccm之 間(較佳者约介於80至i〇〇sccni間,甚至於約90sccm更 佳)’而沈積室内溫度保持於Μ至400間以及壓約介於 約0.005至200mT〇rr間。此製程亦可以任一習知之高密度 電漿化學氣相沈積反應器(諸如Lam Research之一 Epic高 密度電榮化學氣相沈積器)行之,其用以提供電子迴旋加速 共振之磁鐵磁道量密度約可介於5〇〇至25〇〇gauss,而微 波頻率约介於1至4gHz間,而電漿功率準位約介於1〇〇至 1500watts。例如,當磁通量密度爲875gauss時,微波頻 率應约爲2.45gHz,此ECR電漿沈積參數最好是調整成能 提高高寬比(深度對寬度)至少爲丨(較佳者爲3)的範圍。 本紙張尺度適用中國國家標準(CNS ) A4規格(2ΐ〇ΤΓ297^Γ^7 J---------^ Ί------iT------ (請先閲讀背面之注意事項再填寫本頁) A7 B7五、發明説明(8 ) 以ECR形成之間隙填充氧化層厚度约可介於1000至 2000人間的範圍,較佳者约爲1500人的厚度,而以ECR形 成間隙填充層的各項條件參數詳列於表二。 較佳用以形成該間隙填充氧化層22之電子迴旋加速 共振技術,是以氧氣流量約介於105至145sccm(較佳爲約 125sccm)、氬氣流量約介於80至1000sccm(較佳爲80至 lOOsccm ,更佳爲90sccm)、秒甲燒流量约介於60至 80sccm(較佳爲70sccm)、磁通量密度約介於850至 900gauss(較佳爲875gauss)、射頻頻率約介於12.56至 14.56MHz(較佳爲13.56MHz)、射頻功率約介於1150至 1350watts(較佳爲1250watts)、沈積壓力約介於3至 7mTorr(較佳爲5mTorr)、沈積溫度約介於25〇至400 °C (較 佳爲300 °C)、以及沈積時間約介於3至5分鐘(較佳爲4分 鐘)等條件行之。較佳之金屬導線14間距約爲0.25至 0·55μηι(較佳爲約0·4μηι),而其線寬約介於0·3至0.6μπι。 此以電子迴旋加速共振法形成氧化矽間隙填充層的條件參 數詳列於表二。 (請先閱讀背面之注意事項冉填寫本頁) 裝 、-° 線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) 、 五 A7 B7 (9 ) target Low hieh 間隙填充層厚度 1500人 1000人 2000 人 氬氣流量(seem) 90 80 1000 矽甲烷流量 (seem) 70 60 80 氧氣流量(seem) 125 105 145 磁通量密度 (gauss) 875 850 900 射頻頻率(MHz) 13.56 12.56 14.56 射頻功率(watts) 1250 1150 1350 磨力(mTorr) 5 3 7 沈積溫度(°C) 300 250 400 沈積時間(min) 4 3 5 線寬(μπι) 0.3 0.1 1.0 線高(μπι) 0.5 0.25 1 高寬比 1.7 1 3 表二:以ECR形成間隙填充層之各項生成條件參數表(誤差±10%) (請先閱讀背面之注意事項再填寫本頁) L丨 裝. 丁 、τ 」 於以ECR沈積間隙填充層時,可調整射頻功率和氬氣 流量控制其蝕刻對沈積的速率比,以保護金屬導線免於額 外的破壞。若氬氣輔以足夠的射頻功率,則會蝕刻保護層 20和金屬導線14。第7圖即示以第6圖之角度φ(15)爲參 數,通以氬氣下形成間隙填充層22的沈積率和蝕刻率,可 知蝕刻率及沈積率會随著φ角變動,這正可以解釋何以間 12 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) A7 發明説明(10 MM 22在金屬導線14垂直面的厚度較之在基底和金 屬導線14平面處爲薄的原因。由第7圖知,蝕刻率在心。 —rai m i fm 11 I ί - » i I (請先閲讀背面之注意事項再填寫本頁) 角時達峰値,而沈積㈣隨著Φ角度増加漸次減小,在此 可以一方程式表示如下 蚀刻對沈積率比=:= 〇)-/?〇/·卢、 R(rf = 〇) 其中: R(rf=0)爲射頻頻率偏壓爲零之沈積率 R(rM>)爲在射頻頻率偏壓及沈積角度小時之沈積率 本發明之間·隙填充ECR製程具有一蝕刻對沈積率比 約介於30至40%間(較佳爲35¾),如此,可確保於金屬導 線14上方之保護層20(如第2至4圖所示)不會被蝕穿。 實驗已證實在高密度電漿沈積製程内,因微波功率及 射頻功率的增加,造致金屬導線14經破壞減損其互導 (gm)。再者,高密度電漿對導電層造成的破壞或可以增加 保護層20的厚度解決。雖然實際的機制仍尚未確定,但吾 人提出可成造成向密度電聚破壞的機制如下:首先,HDp 化學氣相沈積製程内同時具有沈積和蝕刻(飛濺)的特性, 在金屬導線上的直接飛濺會導致嚴重的“天線效 應’’(antenna effect),其導致閘極介電層破壞及互導的減 損。較高的微波功率會產生高離子能量,更會增加此天線 效應,對導電層造致更嚴重的破壞,而保護層2〇、24則 保護金屬導線免於間隙填充層形成時之飛濺效應破壞。 再者,重覆保護層和間隙填充層的形成步驟,直至保 護層20、24及間隙填充層22的總厚度達到既定之値,此 13 表紙張尺度適用中國國家標準(.CNS ) A4规格(210X297公釐) A7 A7 經濟部肀央樣隼局—工消費合作杜印製 B7 五、發明説明(11 ) 總厚度约可介於5000至10000A之間(較佳爲7500人)。 後續,一遮蔽間隙填充層(上間隙填充層)26形成覆於 基底表面,具有約介於5000至6000A間的厚度。然後,一 遮蔽保護層(上保護層)28形成於遮蔽間隙填充層26上,具 有約介於8000至12000A間的厚度。而遮蔽間隙填充層和 遮蔽保護層將表面予以平坦化。 較佳的製程是包括三層保護層和兩層間隙填充層,具 有總厚度約介於5000至10000A之’間。而後續沈積之遮蔽 間隙填充層26具有约介於5000至6000A間的厚度,以及 蔽遮保護層28約具有介於8000至12000A間的厚度。 而沈積遮蔽間隙填充層26和遮蔽保護層28獲致平坦 化,接下來,另外的金屬層和絕緣層可形成於此等遮蔽層 上,並連接至金屬導線形成半導體元件。 本發明之多重内在電子迴旋加速共振氧化製程用以形 成介電氧化層於緊鄰相隔之導線間,而不致對導線造成破 壞。此多重内在製程使氧化物以電子迴旋加速共振氧化製 程形成於緊鄰相隔之導線間,避免對金屬導線造成破壞, 再者,本製程爲廉價、易於實施且能增加元件良率。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此項技藝者,在不脱離本發明之精 神和範圍内,當可作些許之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。、 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ,---;--------*’-#*------訂------^ ,4 (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. A8 B8 C8 ---—~~ ---D8________ 六、申請專利範圍 · ι·一種金屬層間介電層的製造方法,係形成於一半導 體表面上方緊鄰相隔之金屬導線間,包括: (a) 提供一半導體基底,具有緊鄰之金屬導線形成於其 上; ' (b) 以一保護氧化層覆蓋該基底和該等金屬導線,而該 保護取化層係以電子迴旋加速共振技術無需通氬氣下形 成; ’ (c) 形成一間隙填充氧化層於該保護氧化層上,而該間 隙填充氧化層是以電子迴旋加速共振技術於通入氬氣和施 以射頻功率下形成,該間隙填充氧化層的形成不致使該金 屬導線露出;以及 (d) 重覆步驟(b)和(c),直至該間隙填充氧化物和該保 護氧化盾形成至既定的厚度。 2‘如申請專利範圍第1項所述之該金屬層間介電層的 製造方法’尚包括:形成一厚度约介於5〇〇〇至6〇〇〇人間之 遮蔽間隙填充層;以及一厚度约介於8000至12000A間之 遮蔽保護層。 3如申請專利範圍第1項所述之該金屬層間介電屠的 經濟部中央標準局員工消費合作社印製 H4 n H— ^ - - - - f —^1 - - - n In— (請先閱讀背面之注意事項再填寫本頁) 製造方法’其中,該保護氧化層具有约介於1000至2000A 間的厚度。 4·如申請專利範圍第1項所述之該金屬層間介電層的 I造万法’其中,該間隙填充氧化層具-有約介於1000至 2000A間的厚度。 5·如申請專利範圍第1項所述之該金屬-層間介電層的 --一 15 本紙張 -------— 操準(〇奶>八视格(210父297公嫠) _;£寺.不尹-"-4為3工消費合作社印製 I D8 — ........ >、申請專利範圍 製造方法,其中,三層該保護氧化層和兩層間陈填充氧化 層總厚度約介於5000至10000A間,形成於該等金属導線 上;以及 以電子迴旋加速共振技術於通入氬氣下,形成一遮蔽 間隙填充層於該等保護氧化層和間隙填充氧化唐上’具有 約介於5000至6000A間的厚度;以及 以電子迴旋加速共振技術無需通氬氣的情況下’形成 一遮蔽保護層於該遮蔽間隙填充層上,其具有约介於8000 至12000A間的厚度。 6. 如申請專利範圍第1項所述之該金屬層間介電層的 製造方法,其中,該等金屬導線所構成的物質,係選自由 鎢、AlSiCu和AlCu等所組成之群組。 7. 如申請專利範圍第1項所述之該金屬層間介電層的 製造方法,其中,於步驟(a)之前,尚包括:以一厚度约介 於750至1400埃間的氮化鈦層覆蓋該時金屬導線。 8. 如申請專利範圍第1項所述之該金屬層間介電層的 製造方法,其中,緊鄰相隔之該等金屬導線是以AlCu形 成,而該等金屬導線係爲一厚度約介於250至1400A之氮 化鈦層所覆蓋。 9. 如申請專利範園第1項所述之該金屬層間介電曆的 製造方法,其中,用以形成該間隙填充氧化層之該電子迴 旋加速共振技術,具有一蝕刻對沈積(E/D)率比約介於3〇% 至40%間。 10. 如申請專利範固第1項所述之該金屬層間介電層的 本紙張尺度通用中國國家榡準(CNS ) Α4规格(210X297公釐) I---^ ά II (請先閲讀背面之注意事項再填寫本頁) 、\=° ABCD 經濟部中央標率局員工消費合作社印製 六、申請專利範圍 製造方法,其中,用以形成該保護氣化層之該電子迴旋加 速共振技術,係以氧氣流量約介於105至145sccm、氬氣 流量爲約Osccm、妙甲燒流量約介於60至'80sccm、'磁通 量密度約介於850至900gauss、射頻頻率約介於12.56至 14.56MHz、射頻功率約介於1150至1350 watts、沈積磨力 約介於3至7mTorr、沈積溫度约介於.250至400 °C、.以及 沈積時間约介於3至5分鐘等條件行之。 11:如申請專利範圍第1項所述之該金屬層間介電層的 製造方法,其中,用以形成該間隙填充氧化層之該電子迴 旋加速共振技術,是以氧氣流量約介於105至145sccm、 氬氣流量約介於80至lOOsccm、矽甲炫流量约介於60至 80sccm、磁通量密度約介於850至900gauss、射頻頻率約 介於12.56至14.56MHz 、射頻功率约介於1150至 1350watts、沈積壓力约介於3至7mTorr、沈積溫度約介 於250至400 °C、以及沈積時間约介於3至5分鐘等條件 行之。 12. 如申請專利範圍第1項所述之該金屬層間介電層的 製造方法,其中,該保護氧化層所構成的物質,係選自由 氮化矽、氮氧化矽及經摻雜之氧化矽物所組成之群組。 13. 如申請專利範圍第1項所述之該金屬層間介電層的 製造方法,其中,該間隙填充氧化層所構成的物質,係選 自由氮化矽、氮氧化矽及經掺經之·氧化矽物所組成之群 組。 14. 一種金屬層間介電層的製造方法,係形成於一半導 17 本紙張尺度適用中國國家標準(CNS )八4規格(210 X 297公釐^ (請先閱讀背面之注意事項再填寫本頁) 裝· 、?τ -聲:芬—'""^1工镛费合雅杜^製 A8 B8 C8 D8 六、申請專利範圍 體表面上方緊鄰相隔之金屬導線間,包括: (a) 提供一半導體基底,具有緊鄰之金屬導線形成於其 上; (b) 以一保護氧化層覆蓋該基底和該等金屬導線,而該 保護氧化層係以電子迴旋加速共振技術無需通氬氣下形 成,該保護氧化層具有约介於1000至2000人間的厚度; (c) 形成一間隙填充氧化層於該保護氧化層上,而該間 隙填充氧化層是以電子迴旋加速共振技術於通入氬氣和施 以射頻功率下形成,該間隙填充氧化層的形成不致使該金 屬導線露出,該間隙填充氧化層具有約介於1000至2000A 間的厚度; (d) 重覆步驟(b)和(c),直至該間隙填充氧化物和該保 護氧化層形成至既定的厚度; (e) 以電子迴旋加速共振技術於通入氬氣下,形成一遮 蔽間隙填充層於該等保護氧化層和間隙填充氧化層上,具 有約介於5000至6000A間的厚度;以及 (f) 以電子迴旋加速共振技術無需通氬氣的情況下’形 成一遮蔽保護層於該遮蔽間隙填充層上,其具有約介於 8000至12000A間的厚度。 15.如申請專利範圍第14項所述之該金屬層間介電層 的製造方法,其中,三層該保護氧化層和兩層間隙填充氧 化層總厚度约介於5000至10000A間,形成於該等金屬導 線上;以及 以電子迴旋加速共振技術於通入氬氣下,形成遮蔽 18 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐) (請先閱讀背面之注意事項再填寫本頁) -'-口
    經洚卑中夬揉李局負工消費合作社印装 A8 B8 C8 D8 六、申請專利範圍 間隙填充層於該等保護氧化層和間隙填充氧化層上,具有 約介於5000至6000人間的厚度;以及 以電子迴旋加速共振技術無需通氬氣的情況下,形成 一遮蔽保護層於該遮蔽間隙填充層上,其具有约介於8000 至12000A間的厚度。 16. 如申請專利範圍第14項所述之該金屬層間介電層 的製造方法,其中,該等金屬導線所構成的物質,係選自 由鎢、AlSiCu和八1(:11等所組成之群組。 17. 如申請專利範圍第Η項所述之該金屬層間介電層 的製造方法,其中,於步騍(a)之前,尚包括:以一厚度約 介於750至1400A間妁氮化鈦層覆蓋該等金屬導線。 18. 如申請專利範圍第14項所述之該金屬層間介電層 的製造方法,其中,緊鄰相隔之該等金屬導線是以AlCu 形成,而該等金屬導線係爲一厚度約介於250至1400A之 氮化鈦層所覆蓋。 19. 如申請專利範圍第14項所述之該金屬層間介電層 的製造方法,其中,用以形成該保護氧化層之該電子迴旋 加速共振技術,係以氧氣流量約介於105至145sccm、氬 氣流量約爲Osccm、矽甲烷流量約介於60至80sccm、磁 通量密度約介於850至900gauss、射頻頻率約介於12.56 至14.56MHz、射頻功率约介於1150至1350watts、沈積 麼力约介於3至7mTorr、沈積溫度約介於250.至400 °C、 以及沈積時間約介於3至5分鐘等條件行之。 20. 如申請專利範圍第14項所述之該金屬層間介電層 19 本紙張尺度中國國家標準(CNS ) A4規格(210X297公釐) ' (請先閱讀背面之注意事項再填寫本頁) 裝- 訂 A8 B8 C8 D8 々、申請專利範圍 的製造方法,其中,用以形成該間隙填充氧化層之該電子 迴旋加速共振技術,是以氧氣流量約介於105至145sccm、 氬氣流量約介於80至lOOsccm、矽甲烷流量约介於60至 80sccm、磁通量密度约介於850至900gauss、射頻頻率约 介於12.56至14.56MHz 、射頻功率約介於1150至 1350watts、沈積壓力约介於3至7mTorr、沈積溫度約介 於250至400 °C、以及沈積時間約介於3至5分鐘等條件 行之。 21. 如申請專利範圍第14項所述之該金屬層間介電層 的製造方法,其中,該保護氧化層所構成的物質,係選自 由氮化矽、氮氧化矽及經摻雜之氧化矽物所組成之群組。 22. 如申請專利範圍第14項所述之該金屬層間介電層 的製造方法,其中,該間隙填充氡化層所構成的物質,係 選自由氮化矽、氮氧化矽及經摻經之氧化矽物所組成之群 組0 (請先閱讀背面之注意事項再填寫本頁) -裝 〕-洚甲户.'"噤主,局員工消費合作社印裳 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW85106736A 1996-06-05 1996-06-05 Manufacturing method of inter-metal dielectric layer TW301790B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW85106736A TW301790B (en) 1996-06-05 1996-06-05 Manufacturing method of inter-metal dielectric layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW85106736A TW301790B (en) 1996-06-05 1996-06-05 Manufacturing method of inter-metal dielectric layer

Publications (1)

Publication Number Publication Date
TW301790B true TW301790B (en) 1997-04-01

Family

ID=51565733

Family Applications (1)

Application Number Title Priority Date Filing Date
TW85106736A TW301790B (en) 1996-06-05 1996-06-05 Manufacturing method of inter-metal dielectric layer

Country Status (1)

Country Link
TW (1) TW301790B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180233466A1 (en) * 2017-02-16 2018-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with contact pad and fabrication method therefore

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180233466A1 (en) * 2017-02-16 2018-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with contact pad and fabrication method therefore
US10553479B2 (en) * 2017-02-16 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with contact pad and fabrication method therefore
US10923391B2 (en) 2017-02-16 2021-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with contact pad
US11410878B2 (en) 2017-02-16 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with contact pad and method of making
US11784089B2 (en) 2017-02-16 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with contact pad and method of making

Similar Documents

Publication Publication Date Title
US5679606A (en) method of forming inter-metal-dielectric structure
JP3141827B2 (ja) 半導体装置の製造方法
US6217785B1 (en) Scavenging fluorine in a planar inductively coupled plasma reactor
US5913140A (en) Method for reduction of plasma charging damage during chemical vapor deposition
JP4361625B2 (ja) 半導体装置及びその製造方法
EP0179665B1 (en) Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition
JP2853661B2 (ja) 半導体集積回路装置の製造方法
KR100413894B1 (ko) 플라즈마에칭방법
JPH10144677A (ja) 半導体装置及びその製造方法
JP3213803B2 (ja) 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法
JPH11154672A (ja) プラズマ処理方法
JP3348553B2 (ja) 接続孔の形成方法
US20070090090A1 (en) Dry etching method
KR100433727B1 (ko) 반도체 장치 및 그 제조 방법
TW200425340A (en) A method for fabricating two dielectric layers
TW301790B (en) Manufacturing method of inter-metal dielectric layer
JP5058406B2 (ja) 半導体装置の製造方法
TW201113976A (en) Semiconductor device and method for manufacturing same
TW522452B (en) Semiconductor device and method of manufacturing the same
KR100227636B1 (ko) 반도체 소자의 콘택 홀 형성 방법
JP4141021B2 (ja) プラズマ成膜方法
TW494546B (en) Method of manufacturing semiconductor device
JP2000286252A (ja) 半導体装置の製造方法
JP2004522315A (ja) 半導体構造
US20070082466A1 (en) High density plasma chemical vapor deposition apparatus, operating method thereof, and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent