TW301774B - - Google Patents

Download PDF

Info

Publication number
TW301774B
TW301774B TW084113784A TW84113784A TW301774B TW 301774 B TW301774 B TW 301774B TW 084113784 A TW084113784 A TW 084113784A TW 84113784 A TW84113784 A TW 84113784A TW 301774 B TW301774 B TW 301774B
Authority
TW
Taiwan
Prior art keywords
layer
forming
polysilicon
patent application
substrate
Prior art date
Application number
TW084113784A
Other languages
English (en)
Original Assignee
At & T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by At & T Corp filed Critical At & T Corp
Application granted granted Critical
Publication of TW301774B publication Critical patent/TW301774B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（1 ) 技術領域 本發明係關於積體電路和製造積體電路的方法。 發明背景 很多現代的積體電路使用「矽局部氧化（L〇cal 〇xidati⑽ of Silicon’下文簡稱LOCOS)」製程加以製造。L〇c〇s製程 牵涉矽基板上之已形成圖樣之層，通常包含氮化矽，的形 成。接著將碎基板的諸暴露部分加以氧化以形成二氧化碎 區域，其稱之爲場氧化物。 LOCOS製程的一個替代方法是多緩衝L〇c〇s製程（p〇iy· buffered LOCOS，下文簡稱「PBL」）。在pBL製程中，諸 如多晶矽的應力消除材料層在矽基板的氧化之前形成於氮 化矽之下。多晶矽有助於吸收氧化製程期間所生成的應力 〇 随著積體電路幾何尺寸變得更小，已形成圖樣之氮化矽（ 在LOCOS製程中）或已形成圖樣之氮化矽及多晶矽（在pBL 製程中）之相鄰部分間的間隙已變得更小。例如，在圖 ，參照數字11表示典型可以是矽的基板。薄氧化物層13可 形成於基板11的上方。參照數字15、17及19表示已形成 圖樣之多晶矽層的諸部分。參照數字21、23及25表示已 形成圖樣之氮化矽層的諸部分，其形成於已形成圖樣之多 晶碎層之各個部分i 5、17及19的上方。 應注意到，已形成圖樣之多晶矽—氮化矽之間的間隙可 能變化。例如，以dl表示的間隙（位於多晶矽一氮化矽元件 1 9 -2 5和1 7 -2 3义間）小於以^表示的間隙（位於多晶矽—氮 本紙張尺度逋用中國國家標準（CNS〉 (請先閱讀背面之注意事項再填寫本頁) *1Τ
3ο1774 —I» 五、發明説明（ 化矽兀件1 7 - 2 3和1 5 · 2 1之間）。如果間隙d 當多，則形ώ“ 如果間隙t比間隙d2小相 之内的”二：1之内的場氧化物會比形成於間隙、 之場當多。例如，在圖1中，位於間隙、中 产拖^ 9的南度小於位於間隙屯中之場氧化物27的高 ^換句話説，場氧化物29的上表面33低於（即，更接近 基板11的表面33)場氧化物27的上表面31。 '然而’特定積體電路中的大多數場氧化物具有相同或幾 近相=的问度（自基板表面量測）是須要的。諸如圖1中所圖 不的间度差異可能造成諸如平坦化或經過蝕刻之後續加工 步骤上的複雜性。此外，太短的場氧化物可能無法充分地 自基板隔離覆蓋於上的流路，並因此而可能容許寄生電晶 體的形成。 關心積體電路技術之發展者已著手尋求可以減輕上述提 及之問題的方法和結構。 發明摘述 例示性地，本發明包括：形成至少一層覆蓋基板的已形成 圖樣層並形成地氈式材料層於已形成圖樣層之上。然後將 地氈式材料層異方性地蝕刻掉，因此而產生帶狀間隙。將 基板加以氧化，因此而形成場氧化物。 附圖簡要説明 圖1顯示出先前技藝的積體電路。 圖2 - 7是顯示出本發明之二個例示性具體實施例的橫斷面 視圖。 詳細説明 -5 本紙張尺度適用中國國家揉準（CNS〉Α4規格（210x297公趁） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 301774 A7 ____ B7 五、發明説明（3 ) 在圖2中’參照數字1 1 1表示基板，其，例示性地，可以 是碎、羞晶碎、攙雜矽或多晶矽。一般而言，基板—詞係 指於其上可形成其他材料層的材料。 將氧化物層113形成於基板U1之上。層113之典型須要的 厚度是在1〇〇和300埃之間。 參照數字119、117和115表示已形成圖樣的應力消除層， 其典型可以是具有在400和1〇〇〇埃間之厚度的多晶碎。 覆蓋已形成圖樣層119、117和115的分別是氮化矽層125 、123和121。典型而言氮化矽的厚度是在15〇〇挨和25〇〇埃 之間。 形成諸層119、117、115、125、123和121的一個較佳方 法是形成覆蓋基板111的地氈式應力消除材料層，然後形成 覆蓋應力消除層的地耗式氮化石夕層（或其他能夠防止氧涂透 入基板111的材料）。然後，例示性地，將氮化矽和多晶碎 地氈式層形成圖樣以產生個別的氮化矽—多晶砂層對，諸 如125和119、123和117,以及121和115。氧化物113組成的 諸部分143和144因此而露出。 在圖2中將會注意到’位在多晶碎一氮化妙對ΐ25_ιΐ9和 123 -117之間的間隙小於位在多晶硬一氮化碎對123 -117和 121-115之間的間隙。換句話説’暴露區域144小於暴露區 域 143。 其次，形成地氈式矽層141，典型的多晶矽。地乾式層 141接觸由氧化物113組成的諸暴露部分143和144，而且也 接觸氮化矽層125、123和121的諸上方部分。 本紙張尺度適用中國國家標準（CNS ) Λ4规格（210X297公釐） (請先閎讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（4 ) 在圖3中，層141已加以異方性地蚀刻掉以露出氮化秒層 125、123和121的頂端。蝕刻掉製程有助於自多晶矽一氮化 矽對（諸如123-117和121-115)間隔很遠的區域中去除大部分 的多晶矽層141，而容許相當數量的多晶矽保留於密接間隔 開的多晶碎一氮化碎對（諸如125-119和123_117)之間。 因此，在圖3中，異方性蝕刻掉步驟之後，由氧化物i 13 組成的部分143暴露出來，帶有由殘留於相鄰多晶矽一氮化 矽對123-117和121-115之多晶矽組成的内凹帶狀間隙147和 M9。（如果相鄰多晶矽一氮化矽對相隔太遠的話，則帶狀 間隙可能完全消失）然而，由多晶矽組成之相當厚的層145 蓋住位於密接間隔間之多晶矽一氮化矽對19和lU-il 7 間之由 氧化物 113 組成 的部分 144 。 多晶 碎組 成的層 j 45 具有稍微内凹的的上表面146。 轉至圖4，氧化步驟予以施行。例示性地，氧化可藉由在 900°C和1100X間之溫度於蒸氣或氧中的熱氧化加以實施。 多晶矽層145，及多晶矽帶狀間隙ι47和149，以及基板i】丄 的氧化發生。 氧化物151和153由氧化步驟形成。氧化物151和153可以 ，典型而言，是後續形成之積體電路中的場氧化物。氧化 物151的主要上表面155如同氧化物153的主要上表面157 一 樣突出約略相同的距離於基板i i i的上表面之上，因爲多晶 秒層145覆蓋相當小的表面144，而只有帶狀間隙147和149 保持部分地覆蓋表面143。較大數量之可氧化材料的存在於 密接間隔開之諸部分之間因此有助於產生具有約略相等之 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公董） (琦先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（5 ) 高度的很多場氧化物，因此避免了圖示於圖1中的問題。該 製程產生帶有非常小之鳥喙狀的場氧化物。（類似鳥喙狀的 小突出部分300和302在較大的氧化物上可注意得到。 本發明的另一個具體實施例圖示於圖5-7中。基板211可 以是矽、磊晶矽、攙雜矽等。具有在100和300埃間之典型 厚度的氧化物213形成於基板211之上。具有在400和1〇〇〇埃 間之厚度的應力消除材料層215，典型是矽，形成於層213 之上。已形成圖樣的氧化防止層225、223和221，典型是具 有在1500埃和2500埃間之厚度的氮化矽，形成於層215之上 。（層215未形成圖樣，不像敘述於圖2-4中的情況。）層225 和223比層223和221更爲接近。多晶矽層241是形成於層225 、223、221和215之上的地氈式層。 在圖6中，層241已加以異方性地蚀刻掉，留下内凹的帶 狀間隙247和249於層223和221之間。層21 5的上表面243露 出。相反地，位於密接間隔開之層225和223間之層215的表 面244的層245所覆蓋，其具有内凹上表面246。 在圖7中已加以施行氧化步驟。氧化可典型在9〇〇。〇和 1100 C之溫度間於蒸氣或氧中施行。基板2丨丨的諸部分，以 及層215的諸部分’以及層245和帶狀間隙247和249受到氧 化以產生氧化物251和253。將氧化物251和253，其可以是 場氧化物’予以形成。氧化物251和253的主要上表面255和 257在基板211之上具有約略相等的高度。 各種層的厚度（例如’層215、115、241、141)，和異方性 蚀刻掉製程的持續時間及程度（其產生圖6和3)可配合電路 -8 - 本紙張尺度適用中國國家標準（CNS ) Μ規格（2丨OX 297^ ) I—I------?---- 0 (靖先閱讀背面之注意事項再填寫本頁)
、1T A7 經濟部中央標準局員工消費合作社印製 301774 B7 五、發明説明（6) 設計（其決定諸如125、123、121以及225、223和221之氮化 矽層之間的間隙）加以選擇以產生具有約略相等之高度的場 氧化物。 -9- 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 經濟部中央標準局員工消費合作社印繁 A8 B8 C8 ——__-___ — '申請專利範圍 L —種積體電路製造的方法，其包含： 形成至少一層覆蓋基板的已形成圖樣層25、23、21; 形成地氈式材料層141於該已形成圖樣層之上； 異方性地蝕刻掉該地氈式材料層141，因此而產生帶 狀間隙； 氧化該基板及該帶狀間隙，因此而形成場氧化物155 ' 157 〇 2·根據申請專利範圍第1項之方法，其中該已形成圖樣層 25、23、21是氮化矽。 3·根據申請專利範圍第1項之方法，其中應力消除層1 9、 27、15形成於該已形成圖樣層25、23、21之下並與其 接觸。 4 ·根據申請專利範圍第3項之方法，其中該應力消除層1 9 、2 7、1 5是多晶矽。 5 ·根據申請專利範圍第1項之方法，其中該地氈式層1 4 i 是多晶秒。 6·—種半導體積體電路製造的方法，其包含： 形成二氧化矽層13於矽基板之上； 形成第一多晶矽層於該二氧矽層之上； 形成氮化矽層於該多晶矽層之上； 將該氣化妙層形成圖樣，因此而露出該多晶碎層的諸 邵分並形成至少一對的密接間隔開之氮化衫· 2 5、2 3部 分至少一對的遠距離間隔開2 3、2 1氮化矽部分； 形成地乾式多晶碎層141於該形成圖樣之氮化碎諸部 -10- 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X297公釐j (請先閱讀背面之注意事項再填寫本頁)
    301774 A8 B8 C8 D8 六、申請專利範圍 分之上以及該第一多晶矽層之該諸露出部分之上； 異方性地蝕刻掉該地氈式層，因此而形成位於該遠距 離間隔開之部分間的帶狀間隙並露出位於該遠距離間隔 開之氮化矽部分間的一部分該第一多晶矽層，一部分的 該地氣式層覆蓋位於該密接間隔開之氮化碎部分間的 部分該第一多晶矽層； 氧化該矽基板及該地氈式層的諸剩餘部分 因此而產生場氧化物155、157。 (請先閎讀背面之注意事項再填寫本頁) >*τ. f 經濟部中央標準局員工消費合作社印製 本紙張用中 u ϋ $轉（CNS ) A4· ( 210χ 297^7 公告本 301774 申請曰期 84. 12. 22. 案 號 84113784 類 別 (i ♦修巧 W)C4 301774 A4 (以上各棚由本局填柱） 經濟部中央標準局員工消費合作社印製 專利説明書 發明A ·> 一、·名稱 »Τ3=Γ 中 文 改良多晶矽緩衝之碎局部氧化 英 文 "IMPROVED POLY-BUFFERED LOCOS" 姓 名 1. 李國華 2. 余成華 一 發明^ 一 '省丨1件人 國 籍 1.美國 2.中華民國 住·、居所 1. 美國佛羅里達州奥蘭多市#1715 PGA大道5607號 2. 美國佛羅里達州奥蘭多市威克漢路9261號 姓 名 (名稱） 美商AT&T公司 ， 國 籍 美國 三、申請人 住、居所 (事務所） 美國紐約州紐約市美國大道32號 代表人 姓 名 約翰· J ·吉桑 -1- ----- -- - - I - - - --- I - I - - » -I 1.1 - —1 H— - -I I 、一SJ! I I-1n - , i In HI n In 1^1 本紙張尺度朝中關家_ (CNS) Α4· (2]GX297公董）
TW084113784A 1994-12-08 1995-12-22 TW301774B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/351,977 US5599730A (en) 1994-12-08 1994-12-08 Poly-buffered LOCOS

Publications (1)

Publication Number Publication Date
TW301774B true TW301774B (zh) 1997-04-01

Family

ID=23383254

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084113784A TW301774B (zh) 1994-12-08 1995-12-22

Country Status (6)

Country Link
US (1) US5599730A (zh)
EP (1) EP0716442B1 (zh)
JP (1) JP3206637B2 (zh)
KR (1) KR100351010B1 (zh)
DE (1) DE69523263T2 (zh)
TW (1) TW301774B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074933A (en) * 1997-09-05 2000-06-13 Lucent Technologies Inc. Integrated circuit fabrication
US9177770B2 (en) * 2007-07-11 2015-11-03 Excellims Corporation Ion gate method and apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62232143A (ja) * 1986-04-01 1987-10-12 Toshiba Corp 半導体装置の製造方法
KR880008448A (ko) * 1986-12-17 1988-08-31 강진구 측면 격리 소자 분리방법
JPS63204746A (ja) * 1987-02-20 1988-08-24 Nec Corp 半導体装置の製造方法
JPS63252448A (ja) * 1987-04-09 1988-10-19 Toshiba Corp 半導体装置の製造方法
DE3738643A1 (de) * 1987-11-13 1989-05-24 Siemens Ag Verfahren zum herstellen von isolationsschichten in hochintegrierten halbleiterschaltungen
US4897364A (en) * 1989-02-27 1990-01-30 Motorola, Inc. Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer
JPH04739A (ja) * 1990-04-17 1992-01-06 Fujitsu Ltd 半導体装置の製造方法
US5358894A (en) * 1992-02-06 1994-10-25 Micron Technology, Inc. Oxidation enhancement in narrow masked field regions of a semiconductor wafer
KR950004972B1 (ko) * 1992-10-13 1995-05-16 현대전자산업주식회사 반도체 장치의 필드산화막 형성 방법
US5294562A (en) * 1993-09-27 1994-03-15 United Microelectronics Corporation Trench isolation with global planarization using flood exposure

Also Published As

Publication number Publication date
KR960026622A (ko) 1996-07-22
DE69523263D1 (de) 2001-11-22
EP0716442A1 (en) 1996-06-12
US5599730A (en) 1997-02-04
JPH08321501A (ja) 1996-12-03
DE69523263T2 (de) 2002-07-04
KR100351010B1 (ko) 2002-12-16
JP3206637B2 (ja) 2001-09-10
EP0716442B1 (en) 2001-10-17

Similar Documents

Publication Publication Date Title
US5260229A (en) Method of forming isolated regions of oxide
US5192707A (en) Method of forming isolated regions of oxide
US6001709A (en) Modified LOCOS isolation process for semiconductor devices
US4541167A (en) Method for integrated circuit device isolation
US5248350A (en) Structure for improving gate oxide integrity for a semiconductor formed by a recessed sealed sidewall field oxidation process
TW396521B (en) Process for shallow trench isolation
US5326715A (en) Method for forming a field oxide film of a semiconductor device
TW379405B (en) Manufacturing method of shallow trench isolation structure
TW501230B (en) Manufacture method shallow trench isolation
US4435446A (en) Edge seal with polysilicon in LOCOS process
TW301774B (zh)
JP2686735B2 (ja) 半導体装置の素子分離方法
US5506440A (en) Poly-buffered LOCOS process
TW301022B (zh)
TW479294B (en) Manufacturing method of shallow trench isolation structure
US5874347A (en) Method for fabricating field oxide isolation region for semiconductor devices
JP2722518B2 (ja) 半導体装置の製造方法
EP0547908A2 (en) Method of forming an improved poly-buffered locos process
TW451393B (en) Manufacturing method of shallow trench isolation
US5977607A (en) Method of forming isolated regions of oxide
TW436964B (en) Manufacturing method of shallow trench isolation structure
TW426955B (en) Method for making contact in semiconductor device
TW512482B (en) An integrated circuit and a process for manufacturing the integrated circuit
TW419777B (en) A method for forming shallow trench isolation
TW399296B (en) Manufacturing method of shallow trench isolation

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees