DE3738643A1

DE3738643A1 - Verfahren zum herstellen von isolationsschichten in hochintegrierten halbleiterschaltungen

Info

Publication number: DE3738643A1
Application number: DE19873738643
Authority: DE
Inventors: Franz Dr Neppl; Christoph Dr Zeller
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1987-11-13
Filing date: 1987-11-13
Publication date: 1989-05-24

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von die aktiven Bereiche einer hochintegrierten Halbleiterschaltung trennenden Isolationsgebiete, bei dem diese Gebiete sowohl durch lokale Oxidation der Siliziumsubstratoberfläche (LOCOS- Technik) als auch durch Einätzen von Gräben in die Substrat oberfläche und Auffüllen der Gräben mit Isolationsoxid (Box- Isolations-Technik) erzeugt werden.

Es gibt mehrere Möglichkeiten, die in integrierten Halbleiter schaltungen vorhandenen aktiven Bereiche voneinander elektrisch zu isolieren. Die bekannteste ist die sog. LOCOS-Technik (= local oxidation of silicon), bei der mit Hilfe einer Oxida tionsmaske aus Siliziumnitrid die Isolationsbereiche durch thermische Oxidation der Siliziumoberfläche als Feldoxidbe reiche hergestellt werden. Nähere Einzelheiten sind aus einem Aufsatz von Appels et. al. in den Philips Research Reports, Vol. 26, Nr. 3, Juni 1971, auf den Seiten 157 bis 165 zu ent nehmen.

Isolationsstegbreiten unter 1 µm mit ausreichender Oxiddicke können mit der LOCOS-Technik nicht mehr realisiert werden. Durch den bei der LOCOS-Technik auftretenden Vogelschnabel (birds beak) am Feldoxid ist die minimal herstellbare Breite der Isolationsoxidstege zwangsläufig größer als das von der Phototechnik noch auflösbare Strukturmaß. Bei engen Spalten der Oxidationsmaske erreicht das Feldoxid außerdem nicht mehr die volle Dicke (sog. Sausage-Effekt). Eine Erhöhung der nominellen Oxiddicke führt andererseits durch die Verlängerung des Vogel schnabels wieder zu größeren Stegbreiten.

Der Erfindung liegt die Aufgabe zugrunde, eine Isolationstech nik für CMOS-Schaltungen mit Isolationsbreiten von kleiner 1 µm anzugeben, bei der gewährleistet wird, daß neben einer ausrei chenden Isolationsfähigkeit eine niedrige Metall-Substrat- Kapazität vorhanden ist. Gleichzeitig soll die Isolation im Substrat versenkt sein, um Fokusprobleme durch Topographie stufen zu vermeiden.

Um diese Anforderungen an die Isolationsstege zu erfüllen, wird in einem Bericht von T. Shibata et. al. im IEDM Techn. Dig. 27 (1983) auf den Seiten 27 bis 30 eine modifizierte Box-Isola tions-Technik vorgeschlagen, bei der im Bereich der Isolations gebiete Gräben im Siliziumsubstrat geätzt und anschließend mit aus der Gasphase (CVD = chemical vapor deposition) abgeschiede nen Siliziumoxid aufgefüllt werden. Diese Technologie hat den entscheidenden Nachteil, daß zum Auffüllen großer Isolations gebiete (größer 1 µm) eine zweite Photomaskentechnik notwendig ist, die diese Gebiete während des Rückätzens abdeckt. Die Ju stierung dieser Masken ist sehr kritisch. Außerdem müssen hohe Anforderungen an die Homogenität des Rückätzschrittes gestellt werden. Der Einbau in den Gesamtprozeß zur Herstellung einer integrierten Schaltung ist also sehr aufwendig.

Die Erfindung löst die Aufgabe der Herstellung von Isolations gebieten mit Breiten unter 1 µm auf eine andere, weniger auf wendige Weise dadurch, daß

a) nach Maskierung der die aktiven Bereiche der Schaltung enthaltenden Oberflächenbereiche in die mit einer Silizium oxid/Siliziumnitridschicht bedeckte Siliziumsubstratober fläche Gräben der gewünschten Geometrie eingebracht werden,
b) nach Entfernung der Maskierschicht und nach erfolgter Oxi dation ganzflächig eine Doppelschicht, bestehend aus Sili ziumnitrid/Siliziumoxid, aufgebracht wird,
c) diese Doppelschicht anisotrop so zurückgeätzt wird, daß Gräben mit einer Stegbreite von kleiner 1 µm mit der Doppelschicht gefüllt bleiben und in den breiteren Gräben nur die, die Nitridschicht bedeckenden Oxidflanken an den Seitenwänden stehenbleiben,
d) diese Oxidflanken und die Oxidschicht in den engen Gräben naßchemisch entfernt werden,
e) die Substratoberfläche lokal oxidiert wird, so daß Feld oxidbereiche erzeugt werden, und
f) nach Entfernung der Siliziumnitridschicht ganzflächig eine Siliziumoxidschicht aus der Gasphase aufgebracht und bis zur Substratoberfläche zurückgeätzt wird.

Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Durch das erfindungsgemäße Verfahren ist die Möglichkeit ge geben, beide Arten von Isolationsgebieten durch eine einzige Photomaske zu definieren. Es kommen nur die in der Halbleiter prozeßtechnik bekannten und üblichen Abscheide-, Ätz- und Hochtemperatur-Schritte zur Anwendung.

Weitere Einzelheiten der Erfindung werden anhand eines Aus führungsbeispiels und der Fig. 1 bis 6 noch näher beschrie ben. Dabei zeigen die Fig. 1 bis 6 im Schnittbild die er findungswesentlichen Verfahrensschritte, wobei gleiche Teile mit gleichen Bezugszeichen bezeichnet werden.

Fig. 1: In ein, aus dotiertem einkristallinen Silizium be stehendes Substrat 1 werden nach erfolgter thermischer Oxi dation zur Erzeugung einer SiO₂-Schicht 2 in einer Schicht dicke von 50 nm und nach dem Aufbringen einer Siliziumnitrid schicht 3 aus der Gasphase (CVD) in einer Schichtdicke von 100 nm die aktiven Bereiche der Schaltung mit einer Photolack maske bedeckt und Gräben 5, 6 der gewünschten Geometrie (kleiner und größer 1 µm) in das Substrat 1 durch anisotrope Ätzung eingebracht. Die Tiefe der geätzten Gräben 5 und 6 muß so eingestellt werden, daß bei den schmälsten Isolationsstegen 5 (12 in Fig. 6) noch eine ausreichende Isolationsfestigkeit gegeben ist. Für die parasitären Metall-Substrat-Kapazitäten, die die Geschwindigkeit einer Schaltung beeinflussen, ist die Dicke der schmalen Isolationsstege dagegen infolge ihrer ge ringen Fläche unwesentlich.

Fig. 2: Die Photolackmaske 4 wird entfernt und durch thermi sche Oxidation eine Zwischenoxidschicht 7 in einer Schichtdicke von 50 nm erzeugt. Darauf wird zunächst durch thermische Zer setzung einer Silizium enthaltenden Verbindung aus der Gas phase eine Siliziumnitridschicht 8 (150 nm) und dann, ebenfalls aus der Gasphase, eine Siliziumoxidschicht 9 (400 nm) abge schieden.

Fig. 3: Die anisotrope Ätzung der Doppelschicht 8, 9 aus CVD- Nitrid (8) und CVD-Oxid (9) wird nun so geführt, daß die engen Gräben (5 in Fig. 1) mit einer Stegbreite kleiner 1 µm mit der Doppelschicht gefüllt bleiben, während in den breiteren Gräben (6 in Fig. 1) nur die, die Nitridschicht 8 bedeckenden Oxid flanken 10 an den Seitenwänden der Gräben (6) stehenbleiben. Die Breite des sog. Oxidspacers 10 bestimmt die maximale Breite der durch das Auffüllen erzeugten Isolationsstege. Durch diesen Spacer 10 wird außerdem ein Abstand zwischen dem Feldoxid (11 in Fig. 6) und der Kante des Siliziumgrabens erzeugt.

Fig. 4: Die Oxidflanken oder Oxidspacer 10 werden auf naßchemischem Wege entfernt, wobei auch das im Graben (5) befindliche Oxid 9 mit weggeätzt wird. Dann wird die sog. Feld oxidation (als LOCOS-Technik bekannt) durchgeführt und der Feldoxidbereich 11 in einer Schichtdicke von 850 nm erzeugt. Wie aus der Figur ersichtlich ist, wächst der sog. Vogelschna bel 11 nur in horizontaler Richtung. Dadurch werden Spannungen im Silizium und eine Erzeugung von Defekten vermieden.

Fig. 5: Die Siliziumnitridschichtreste 3 und 8 werden auf naßchemischem Wege entfernt und durch thermische Zersetzung von Tetraethylorthosilikat eine CVD-Oxidschicht 12 (sog. TEOS) in einer Schichtdicke von 500 nm niedergeschlagen.

Fig. 6: Das CVD-Oxid 12 wird nun bis auf die Substratober fläche 1 (in den aktiven Bereichen) zurückgeätzt. An diesen Prozeßschritt schließen sich die herkömmlichen Verfahrens schritte der Halbleitertechnologie dann an.

Das Verfahren nach der Lehre der Erfindung bietet folgende Vor teile:

1. Die minimale Isolationsbreite wird nur durch die Auflösung der Phototechnik begrenzt.

2. Für die Herstellung der Isolationsbereiche einer Schaltung wird nur eine einzige Phototechnik benötigt.
3. Die Substratoberfläche ist nach der Herstellung der Isola tionsbereiche weitgehend plan, da die Isolation ins Substrat versenkt ist (Fig. 6). Fokusprobleme durch Topographiestu fen treten deshalb nicht auf.

Claims

1. Verfahren zum Herstellen von die aktiven Bereiche einer hochintegrierten Halbleiterschaltung trennenden Isolations gebiete, bei dem diese Gebiete sowohl durch lokale Oxidation der Siliziumsubstratoberfläche (LOCOS-Technik) als auch durch Einätzen von Gräben in die Substratoberfläche und Auffüllen der Gräben mit Isolationsoxid (Box-Isolations-Technik) erzeugt werden, dadurch gekennzeichnet, daß

a) nach Maskierung (4) der die aktiven Bereiche der Schaltung enthaltenden Oberflächenbereiche in die mit einer Silizium oxid (2)/Siliziumnitridschicht (3) bedeckte Siliziumsub stratoberfläche (1) Gräben (5, 6) der gewünschten Geometrie eingebracht werden,
b) nach Entfernung der Maskierschicht (4) und nach erfolgter Oxidation (7) ganzflächig eine Doppelschicht, bestehend aus Siliziumnitrid (8)/Siliziumoxid (9), aufgebracht wird,
c) diese Doppelschicht (8, 9) anisotrop so zurückgeätzt wird, daß Gräben (5) mit einer Stegbreite von kleiner 1 µm mit der Doppelschicht (8, 9) gefüllt bleiben und in den breiteren Gräben (6) nur die, die Nitridschicht (8) bedeckenden Oxidflanken (10) an den Seitenwänden stehenbleiben,
d) diese Oxidflanken (10) und die Oxidschicht (9) in den engen Gräben (5) naßchemisch entfernt werden,
e) die Substratoberfläche (1) lokal oxidiert wird, so daß Feldoxidbereiche (11) erzeugt werden, und
f) nach Entfernung der Siliziumnitridschicht (3, 8) ganzflächig eine Siliziumoxidschicht (12) aus der Gasphase aufgebracht und bis zur Substratoberfläche (1) zurückgeätzt wird.

2. Verfahren nach Anspruch 1, dadurch gekenn zeichnet, daß die Gräben (5, 6) nach Verfahrensschritt a) durch anisotrope Ätzung erzeugt werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch ge kennzeichnet, daß die Doppelschicht (8, 9) aus Siliziumnitrid/Siliziumoxid nach Verfahrensschritt b) durch thermische Zersetzung aus der Gasphase erzeugt wird und die Schichtdicke der Siliziumnitridschicht (8) auf 150 nm und die der Siliziumoxidschicht (9) auf 400 nm eingestellt wird.

4. Verfahren nach einem Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die lokale Oxidation nach Verfahrensschritt e) bis zu einer Schichtdicke der Feldoxid bereiche (11) von 850 nm durchgeführt wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Siliziumoxidschicht (12) nach Verfahrensschritt f) durch thermische Zersetzung von Tetraethylorthosilikat erzeugt wird.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Schichtdicke der Siliziumoxidschicht (12) nach Verfahrensschritt f) auf 500 nm eingestellt wird.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zur Maskierung der aktiven Bereiche der Schaltung nach Verfahrensschritt a) eine Photo lackmaske (4) verwendet wird.