TW301032B - Structure of self-aligned salicide device with double sidewall spacers and fabrication method thereof - Google Patents
Structure of self-aligned salicide device with double sidewall spacers and fabrication method thereof Download PDFInfo
- Publication number
- TW301032B TW301032B TW085107754A TW85107754A TW301032B TW 301032 B TW301032 B TW 301032B TW 085107754 A TW085107754 A TW 085107754A TW 85107754 A TW85107754 A TW 85107754A TW 301032 B TW301032 B TW 301032B
- Authority
- TW
- Taiwan
- Prior art keywords
- patent application
- layer
- item
- gate
- doped region
- Prior art date
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000002309 gasification Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000010899 nucleation Methods 0.000 claims description 2
- 239000004576 sand Substances 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 150000001495 arsenic compounds Chemical class 0.000 claims 1
- 230000002079 cooperative effect Effects 0.000 claims 1
- 238000005192 partition Methods 0.000 claims 1
- 238000009331 sowing Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 description 9
- 150000004706 metal oxides Chemical class 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 241000196324 Embryophyta Species 0.000 description 2
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910001922 gold oxide Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 150000002908 osmium compounds Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
經濟部中央標準局員工消費合作社印製 W1Q32 A7 B7 五、發明説明(1 ) 本發明係有關於一種半導體製程,特別是一種具有雙 層間隔物之自動對準金屬矽化物元件結構,以及製造此種 元件結構之方法,用以增加元件中閘極(Gate)和源汲極 (Source/Drain)間的距離,強化兩者間的隔離效果,藉以消 除形成自動對準金屬矽化物(Salicide)時殘留在邊牆間隔物 之鈦金屬,可能導致的短路問題。 爲了提高半導體元件的操作速度和性能,例如一般常 見之金氧半電晶體(MOS, Metal-Oxide-Semiconductor Transistor),必須將做爲閉極電極的複晶秒以及源極、汲 極的片電阻値(Sheet Resistance),以及各電極間接觸點的 電阻値(Contact Resistance),儘可能的降低。利用飲金屬 的自動對準矽化物製程是目前業界所經常使用的方法之 —· 〇 第1圖爲習知技術形成自動對準金屬矽化物之金氧半 電晶體之侧視剖面圖。其中金氧半電晶體係形成於基底1 上,具有淡捧雜汲極結構(Lightly Doped Drain,簡稱 LDD)。閘極氧化層10和閘極複晶矽層12做爲金氧半電晶 體的閘極電極,而閘極複晶矽層12係爲經雜質佈植(可爲 N型雜質或P型雜質)的導體,位於閘極氧化層10下方的 基底1上表面則爲金氧半電晶體的通道(Channel)。源汲極 則分別由淡摻雜區30和濃摻雜區32所構成。位於閘極結 構側面之邊牆間隔物18則是用來產生上述之源汲極結 構。亦即,當基底1形成淡摻雜區30之後,利用邊牆間隔 物18做爲佈植的罩幕,即可形成濃佈植區32。至於在濃 本紙張尺度適用中國國家棟準(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝. 經濟部中央樣隼局員工消費合作社印製 A7 ________B7_ 五、發明説明(2 ) 佈植區32和閘極複晶矽層12上方者即爲自動對準金屬矽 化物40a,做爲連接至其他元件之電極的接點。形成自動 對準金屬矽化物40a的步驟如下所述:首先以物理氣相沉 積法或其他濺鍍的方式在上述之金氧半電晶體結構上形成 飲金屬層,再利用快速熱反應處理(Rapidly Thermal Processing, RTP)將濃饰植區32和閘極複晶矽層12中之矽 和飲金屬產生反應,形成鈦矽化合物。最後將未參與反應 之鈇金屬去除,即可形成自動對準金屬矽化物4〇a。 然而,自動對準金屬矽化物製程所產生之結構具有一 潛在的缺點。參考第1圖,同一元件之閘極和源汲極間間 隔非常短,主要是由邊牆間隔物18加以間隔。假若在邊牆 間隔物上殘留著鈦金屬或是鈦矽化合物未被清除,則電極 間可能會出現短路的現象,破壞金氧半電晶體的特性。尤 其是當元件的尺寸愈來愈小時,傳統的自動對準金屬矽化 物製程由於遭遇到製程寬容度不足的問題,此種現象更形 嚴重。當元件尺寸縮小時,爲了形成邊牆間隔物而沉積之 氧化層厚度亦隨之降低。使得在隨後的製程中,不論是邊 摇間隔物的非等向性蝕刻步驟,或是在濺鍍鈦金屬前去除 開極以及源汲極上氧化層的動作,都會造成閘極與源極、 沒極之隔離縮小,更容易因爲鈦金屬和鈦矽化合物殘留在 電極之間而導致短路的問題。 有鑑於此,本發明之主要目的在於提供一種具雙層邊 摇間隔物之自動對準金屬矽化物元件結構,以及此結構之 製造方法,能夠增加鈦金屬自動對準金屬矽化物製程之製 4 本纸張尺度it用準(cns〉八術^ (2ΐ〇χ 297公楚^ — 1^—' tn^ ml n^i ^^^1 ^^^1 ^^^1 ϋ— n ^^^1 (請先閲讀背面之注意事項再填寫本頁) A7 _____B7 五、發明説明(3 ) 程寬容度,避免元件的閘極和源極、汲極間出現短路的情 況。 根據上述之目的,本發明提出一種具雙層邊牆間隔物 之自動對準金屬矽化物元件結構,置於一基板上,其包括: 一間極結構,置於上述基板之上;一第一邊牆間隔物,置 於上述基板之上和上述閘極結構之側邊;一第二邊播間隔 物,置於上述基板之上和上述第一邊牆間隔物之側邊;二 源汲極摻雜區,分置於上述閘極結構之兩側並在上述基板 之上表面中,每一源汲極摻雜區包括一淡摻雜區和一濃摻 雜區,上述淡摻雜區置於上述第二邊牆間隔物之下方,上 述濃摻雜區置於上述淡摻雜區之與上述閘極結構相對之一 側;以及金屬矽化物,置於上述閘極結構之上,以及上述 源汲極摻雜區之濃掺雜區之上。其中閘極結構具有一閘極 氧化屬和一閘極複晶矽屬。上述第一邊牆間隔物最好爲氮 化矽所構成,上述第二邊牆間隔物最好爲氧化物所構成。 經濟部中央樣準局員工消費合作社印製 n^—. n I nil I I— It— (請先閲讀背面之注意事項再填寫本頁) 除此之外,本發明提出一種具上述結構之製造方法, 其包括:形成一閘極氧化層於一基板上;形成—閘極複晶 秒層於上述_氧化層上;形成―緩騎於上述閘極複晶 矽層上;蝕刻上述緩衝層,上述閘極複晶矽層和上述閘極 氧化層並定義上述開極氧化盾和上述閘極複晶秒層爲一間 極結構;形成—氮切層於上述基底,以及上述閘極結構 和緩衝層<上万和側邊;饰植上述基底,於上述閱極結構 《兩側形成淡摻雜區;非等向性㈣上述氮化秒層,形成 第-邊播間隔物;形成—第二邊播間隔物於上述第
經濟部中央標準局員工消费合作社印裝 S01QS2 A1 --- ---B7_ 五、發明説明(4 ) 艢間隔物之側邊;去除上述緩衝層;佈植上述基底,於上 述淡掺雜區之兩側形成濃摻雜區;以及於上述閘極結構和 上述濃捧雜區之上形成自動對準金屬妙化物。 爲使本發明之上述目的、特徵、和優點能更明顯易懂, 下文特舉一較佳實施例,並配合所附圖式,作詳細説明如 下: 圖式之簡單説明: 第1圖爲習知技術之具有LDD結構之金氧半電晶體形 成自動對準金屬矽化物之側視剖面圖。 第2圖至第7圖爲本發明之具雙層間隔物之自動對準 金屬秒化物元件結構製造方法之側視剖面流程圖。 實施例: 本發明之具有雙層邊牆間隔物之自動對準金屬矽化物 儿件結構,係包括氮化矽構成的第一邊牆間隔物和氧化物 構成的第二邊牆間隔物,用以增加製程寬容度,避免元件 之閘極和源極、汲極出現短路的情況。第一邊牆間隔物緊 鄰置於元件閘極結構之側邊,其高度略高於複晶妙開極結 構,因此延長了閘極至源極、汲極間的距離,進而改善了 閘極與源極、汲極間隔離的狀況。第二邊牆間隔物則緊鄰 置於第一邊牆間隔物之側邊,用以形成元件源汲極中濃摻 雜區和淡摻雜區的結構,亦即一般所稱之LDD結構。本發 明所提出元件結構之製造方法,如第2圖至第7圖所示, 詳述如下。 首先,如第2圖所示,閘極氧化層10和閘極複晶矽層 — —————— - I - I 良----- —丁 (請先閱讀背面之注意事項再填寫本頁)
A7 B7 五、發明説明(5 ) 12依序形成於基底1之上。閘極氧化層10的厚度相當薄(大 約在50A至200A),主要是做爲金氧半電晶體中的絕緣體 (Insulator),因此必須在非常嚴格控制的環境下形成,避免 驗金屬離子(例如Na+,K+)的污染(contamination)。閘極複 晶秒層12可利用低整化學氣相沉積法(Low Pressure Chemical Vapor Deposition, LPCVD)形成,厚度在 ΙΟΟΟΑ至 3000A之間。閘極複晶矽層12必須經過N型或P型雜質的 摻雜,使其成爲閘極結構中之導體。 接著,如第3圖所示,形成一緩衝層14於閘極複晶矽 層12上。緩衝層14在本實施例中相當的重要,是用以墊 高元件閘極結構的高度,使得後續形成之第一邊牆間隔物 高於閘極氧化層10和閘極複晶矽層12所構成之閘極結 構。本實施例中,緩衝層14係利用低壓化學氣相沉積法或 電漿輔助化學氣相沉積法(Plasma Enchanced CVD)或由熱 氧化法(thermal oxidation)所沉積形成之氧化物所構成,厚 度在200A至600A之間。 經濟部中央標準局員工消費合作社印製 I I I I - i^i m .*^1--- t^i ^^1 m ml (請先閲讀背面之注意事項再填寫本頁) 接著,如第4圖所示,先利用微影及蝕刻製程定義出 閘極結構(包括閘極氧化層10和閘極複晶矽層12)和對應 之緩衝層14形狀,再形成薄氮化矽層16於基底1、和閘 極結構及緩衝看14上方和側邊。一般而言,氣化砂看16 和基底1之間可選擇性地形成襯垫氧化層20,做爲材料廣 間應力緩衝之用。薄氮化矽層16可以利用低壓化學氣相沉 積法沉積形成,厚度大約在100A至400A之間。接著再利 用植入法形成源極和汲極LDD結構中之低濃度摻雜區 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X29*7公釐) 修正頁 五
、發明説明(6 ) 30。由此可知’氮化矽層16在本實施 ^ 免短路之第—邊㈣隔物,在 、可形成避 中,亦可做爲離子佈植的遮避看二 (請先閱讀背而之注意事項再填寫本頁} 利用-般非等向性乾㈣,處理氣:=、; :=邊形—第-邊二:r 二=::二一邊_一高度大約和閱 _A= 其厚度上相UΜ "! 經濟部中央標準局員工消費合作社印製 〇=。再利用—般製程技術’在第—邊穑間隔物⑽之側 邊形成第二邊播間隔物丨8。本實施例所採用製造方法,θ 學氣相沉積法或電_軌學氣相沉積法沉積= 土 3_Α〈氧化層’再利用非等向性乾㈣此氧化 ^成第二邊輪間隔物18。由於在本實施例中緩衝廣14 =化物所構成,因此在形成第二邊墙間隔物18的餘刻步 t同時’部份之緩_ 14有可能會受到㈣去除而降低 4度。此時可更進—步去除氧化物構成之緩衝心4和選 擇性形成核絲㈣2〇。利用1邊_隔物18做爲 饰植的罩幕,形成祕和汲極之濃摻雜區K,如第$圖所 不。置於基底丨上者即爲具有LDD結構之金氧半 其與依據習知技術所製造者處,在於具有氣化秒 所構成邊牆間隔物16a ’其高於兩側之開極結構和 第二邊牆間隔物18,可以延長元件中閘極和源極、汲極之 間的距離,避免短路的發生。 最後,如第6圖和第7圖所示,先利用物理氣相沉積 法在上述之金氧半電晶體結構上沉積大約300A至700A厚 表紙張尺度賴中( CNS ) ^格(21GX 297·^ A7 --------B7 五、發明説明(7 ) 度的鈦金屬層40。此時,鈦金屬層40覆蓋著閘極結構的 複晶碎層12、源極和汲極的濃摻雜區32、以及邊牆間隔 物之上。利用快速熱反應處理(Rapid Thermal Processing, RTP) ’例如,在溫度爲65〇〇c至75〇〇c的環境下加熱3〇 至60秒’將飲金屬和妙反應生成鈇砂化合物,即第7圖中 之自動對準金屬矽化物40a。至於置於邊牆間隔物上之鈥 金屬,並未參與化合反應,可利用濕蝕刻方式加以去除, 即構成本發明之具雙層邊牆間隔物之自動對準金屬矽化物 元件結構。至於其他先前或後續之製程步驟,則與一般半 導體製程相同,此處不再贅述。 本發明之元件結構和其製造方法具有下列優點: 第一,本發明之最主要優點,在於第一邊牆間隔物的 高度能夠有效延長元件之閘極和汲極、源極間距離,並且 掩蓋住閘極複晶矽的側面,可避免電極間出現短路,有效 提昇半導體製程的良率。 第二,氮化矽層在非等向性蝕刻前可以做爲低濃度掺 雜植入之植入遮避層,以避免植入穿透效應。 經濟部中央標準局員工消費合作社印製 ^-- (請先閱讀背面之注意事項再填寫本萸) 第三,氮化矽構成之第二邊牆間隔物形成後可以蓋住 閘極複晶矽的側邊,使得複晶矽閘極的側邊免於受到後續 製程的影響而氧化,並使得閘極處鳥嘴效應(Bird‘s Beak) 的生長受到抑制,對於次微米甚至毫微米元件而言,亦可 以得到更穩定的臨界電壓(Threshold Voltage)以及飽和電 流的控制。 本發明雖以一較佳實施例揭露如上,然其並非用以限 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) $01032 A7 B7 五、發明説明(8 ) 定本發明,任何熟習此項技藝者,在不脱離本發明之精神 和範圍内,當可作些許之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 I I r 訂 1 ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Claims (1)
- 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 I —種具雙層間隔物之自動對準金屬矽化物元件結 構’置於一基板上,其包括: 開極結構》置於上述基板之上; 一第一邊牆間隔物,置於上述基板之上和上述閘極結 構之側邊,其高度高於上述閘極結構; —第二邊牆間隔物,置於上述基板之上和上述第一邊 牆間隔物之側邊; 二源、汲極掺雜區,分置於上述閘極結構之兩側並在上 述基板之上表面中,每一源汲極摻雜區包括一淡摻雜區和 一濃摻雜區,上述淡摻雜區置於上述第二邊牆間隔物之下 方’上述濃摻雜區置於上述淡摻雜區之與上述閘極結構相 對之一側;以及 金屬秒化物,置於上述閘極結構之上,以及上述源沒 極摻雜區之濃摻雜區之上。 2如申請專利範圍第1項所述之元件結構,其中上述 閘極結構包括: 一閘極氧化層,置於上述基板之上;以及 一閘極複晶矽層,置於上述閘極氧化廣之上。 3. 如申請專利範圍第1項所述之元件結構,其中上述 第一邊牆間隔物係由氮化矽所構成。 4. 如申請專利範圍第3項所述之元件結構,其中上述 第二邊播隔物係由氧化物所構成。 5. 如申請專利範圍第4項所述之元件結構,其中上述 第一邊牆間隔物係由氮化矽所構成。 11 本紙張尺度適用中國國“準(CNS)八4胁(210><297公着」 -~~~----- (請先閱讀背面之注意事項再填寫本頁) ••裝 、1Τ申請專利範圍 6. 如申請專利範圍第1項所述之元件結構,其中上述 第二邊牆隔物係由氧化物所構成。 7. 如申請專利範圍第1項所述之元件結構,其中上述 基板爲P型,上述源汲極掺雜區爲N型。 8. 如申請專利範圍第1項所述之元件結構,其中上述 基板爲N型,上述源汲極摻雜區爲p型。 9. 種具雙層間隔物之自動對準金屬碎化物元件結構 之製造方法,其包括: 形成一閘極氧化層於一基板上; 形成一閘極複晶矽層於上述閘極氧化層上; 形成一緩衝層於上述閘極複晶矽層上; 蝕刻上述緩衝層,上述閘極複晶矽層和上述閘極氧化 層並疋義上述閘極氧化層和上述閘接複晶砂層爲一閘極結 構; 。 形成一氮化矽層於上述基底,以及上述閘極結構和緩 衝層之上方和側邊; 佈植上述基底,於上述閘極結構之兩側形成淡掺雜 區; ----------; -裝------訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 物 邊 非等向性蚀刻上述氮化妙廣,形成一第一邊播 間隔 形成一第二邊牆間隔物於上述第一邊牆間隔物之侧 去除上述緩衝層; 佈植上述基底,於上述淡摻雜區之兩側形成濃掺雜 12 本紙張尺度適用中國國家標準(CNS )八4規格(210父297公着> 經濟部中央標準局員工消費合作社印製 隔 上 A8 B8 C8 D8 ‘申請專利範圍 區;以及 於上述閘極結構和上述濃摻雜區之上形成自動對準金 屬矽化物。 10.如申請專利範圍第9項所述之製造方法,其中上述 緩衝層係利用氧化物所構成。 11·如申請專利範圍第10項所述之製造方法,其中上 述氧化物所構成之緩衝層,厚度在200A至600A之間。 12. 如申請專利範圍第1〇項所述之製造方法,其中係 利用低屢化學氣相沉積法形成上述氧化物。 13. 如申請專利範圍第1〇項所述之製造方法,其中係 利用電榮輔助化學氣相沉積法形成上述氧化物。 14. 如申請專利範圍第9項所述之製造方法,其中上述 氣化秒廣係利用低壓化學氣相法沉積形成。 一 15.如申請專利範圍第14項所述之製造方法,其中上 述氮化碎層之厚度在100A至400A之間。 16.如申请專利範圍第9項所述之製造方法,其中形成 上述第二邊牆間隔物之步驟包括: 形成一氧化物層於上述基底,上述緩衝層 邊牆間隔物之上;以及 玟第一 非等向性蝕刻上述氧化物層,形成上述第二 物。 "丨7如申請專利範圍第16項所述之製造方法,其 述氧化物層之厚度在1000A至 3000A之間。 18·如申請專利範圍$ 9項所述之製造方法,其中形成 m ^^1 l I- -I— *Rm 1^1 i - ml ^^1 HI XJ i 0¾ 、T (請先閎讀背面之注意事項再填寫本頁) ίο A8 B8 C8 D8 夂、申請專利範圍 " ^ 上述自動對準金屬矽化物之步驟包括: 形成一鈥金屬層於上述閘極結構和上述濃摻雜區; 利用快速熱反應處理,將上述鈦金屬層和上述閘極結 構及濃摻雜區之妙反應形成鈇妙化合物,做爲上述自動業十 準金屬矽化物;以及 去除未反應之上述鈥金屬廣。 19. 如申請專利範圍第18項所述之製造方法,其中上 述緩衝層係利用氧化物所構成。 20. 如申請專利範圍第19項所述之製造方法,其中形 成上述第二邊牆間隔物之步驟包括: 形成一氧化物層於上述基底,上述緩衝層和上述第一 邊牆間隔物之上;以及 非等向性蝕刻上述氧化物層,形成上述第二邊播間隔 物。 f請先閲讀背面之注意事項再填寫本頁) -裝· 、νβ 經濟部中央標準局員工消費合作社印製 14
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW085107754A TW301032B (en) | 1996-06-27 | 1996-06-27 | Structure of self-aligned salicide device with double sidewall spacers and fabrication method thereof |
US08/719,139 US5824588A (en) | 1996-06-27 | 1996-09-24 | Double spacer salicide MOS process and device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW085107754A TW301032B (en) | 1996-06-27 | 1996-06-27 | Structure of self-aligned salicide device with double sidewall spacers and fabrication method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
TW301032B true TW301032B (en) | 1997-03-21 |
Family
ID=21625306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085107754A TW301032B (en) | 1996-06-27 | 1996-06-27 | Structure of self-aligned salicide device with double sidewall spacers and fabrication method thereof |
Country Status (2)
Country | Link |
---|---|
US (1) | US5824588A (zh) |
TW (1) | TW301032B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW375771B (en) * | 1997-05-26 | 1999-12-01 | United Microelectronics Corp | Process for fabricating metal-silicide-containing semiconductor element |
JPH1167927A (ja) * | 1997-06-09 | 1999-03-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6806154B1 (en) * | 1998-10-08 | 2004-10-19 | Integrated Device Technology, Inc. | Method for forming a salicided MOSFET structure with tunable oxynitride spacer |
US6153455A (en) | 1998-10-13 | 2000-11-28 | Advanced Micro Devices | Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer |
US6214715B1 (en) * | 1999-07-08 | 2001-04-10 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a self aligned contact which eliminates the key hole problem using a two step spacer deposition |
US6040223A (en) * | 1999-08-13 | 2000-03-21 | Taiwan Semiconductor Manufacturing Company | Method for making improved polysilicon FET gate electrodes having composite sidewall spacers using a trapezoidal-shaped insulating layer for more reliable integrated circuits |
TW428237B (en) * | 1999-09-16 | 2001-04-01 | United Microelectronics Corp | Self-aligned silicide process by using chemical mechanical polishing to prevent bridge connection between gate and source/drain |
US6864143B1 (en) * | 2000-01-24 | 2005-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Eliminate bridging between gate and source/drain in cobalt salicidation |
US6878623B2 (en) | 2001-02-01 | 2005-04-12 | Chartered Semiconductor Manufacturing Ltd. | Technique to achieve thick silicide film for ultra-shallow junctions |
KR100361534B1 (en) * | 2001-03-28 | 2002-11-23 | Hynix Semiconductor Inc | Method for fabricating transistor |
US6740549B1 (en) | 2001-08-10 | 2004-05-25 | Integrated Device Technology, Inc. | Gate structures having sidewall spacers using selective deposition and method of forming the same |
JP4237448B2 (ja) * | 2002-05-22 | 2009-03-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US6743721B2 (en) * | 2002-06-10 | 2004-06-01 | United Microelectronics Corp. | Method and system for making cobalt silicide |
KR100574948B1 (ko) * | 2003-08-23 | 2006-04-28 | 삼성전자주식회사 | 기생 캐패시턴스가 감소된 반도체 메모리 소자 및 그제조방법 |
US20050275034A1 (en) * | 2004-04-08 | 2005-12-15 | International Business Machines Corporation | A manufacturable method and structure for double spacer cmos with optimized nfet/pfet performance |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS607126A (ja) * | 1983-06-27 | 1985-01-14 | Toshiba Corp | 半導体装置の製造方法 |
EP0312245A3 (en) * | 1987-10-09 | 1989-08-30 | Noristan Holdings Limited | Polycyclic compounds and pharmaceutical compositions thereof |
US5424234A (en) * | 1991-06-13 | 1995-06-13 | Goldstar Electron Co., Ltd. | Method of making oxide semiconductor field effect transistor |
US5330925A (en) * | 1992-06-18 | 1994-07-19 | At&T Bell Laboratories | Method for making a MOS device |
US5352631A (en) * | 1992-12-16 | 1994-10-04 | Motorola, Inc. | Method for forming a transistor having silicided regions |
WO1994027325A1 (en) * | 1993-05-07 | 1994-11-24 | Vlsi Technology, Inc. | Integrated circuit structure and method |
KR0129125B1 (ko) * | 1994-01-21 | 1998-04-07 | 문정환 | 반도체 소자의 ldd mosfet 제조방법 |
US5518945A (en) * | 1995-05-05 | 1996-05-21 | International Business Machines Corporation | Method of making a diffused lightly doped drain device with built in etch stop |
-
1996
- 1996-06-27 TW TW085107754A patent/TW301032B/zh not_active IP Right Cessation
- 1996-09-24 US US08/719,139 patent/US5824588A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5824588A (en) | 1998-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW301032B (en) | Structure of self-aligned salicide device with double sidewall spacers and fabrication method thereof | |
US5811340A (en) | Metal oxide semiconductor field effect transistor and method of manufacturing the same | |
TW312810B (en) | The manufacturing method for LDD forming in MOS device | |
JP2662325B2 (ja) | 電界効果型半導体素子の構造およびその製造方法 | |
JPH04225529A (ja) | 微量の不純物を添加したドレイン(ldd)を有する集積回路構造体を製作する改良された方法 | |
TW427024B (en) | Method of manufacturing semiconductor device | |
US5986312A (en) | Field effect semiconductor device having improved connections | |
US5501995A (en) | Method for manufacturing a gate electrode of a MOS transistor | |
TW445524B (en) | Method for forming raised source and drain | |
TW388104B (en) | Structure and fabricating method of self-aligned contact | |
TW451325B (en) | Process for making mask ROM using a salicide process and mask ROM | |
TW383409B (en) | Process for forming a metal-silicide gate for dynamic random access memory | |
KR100627962B1 (ko) | 이중 ldd형 mos 트랜지스터 및 그의 제조 방법 | |
JPH0714916A (ja) | Mos電界効果トランジスタの分離構造およびその製造 方法 | |
TW449866B (en) | Semiconductor transistor and process of manufacturing the same | |
TW483169B (en) | MOS-transistor and its production method | |
TW471138B (en) | Semiconductor device having self-aligned contact and landing pad structure and method of forming same | |
TW563189B (en) | Method for forming self-aligned metal oxide semiconductor transistor | |
JPS6199376A (ja) | 半導体装置の製造方法 | |
JPH0846184A (ja) | 埋没型トランジスタの製造方法 | |
TW320750B (en) | Manufacturing method of field effect transistor with self-aligned silicide | |
TW488075B (en) | Method for producing metal oxide semiconductor type field effect transistor (MOSFET) | |
TW311247B (en) | Manufacturing method of deep-sub-micron field effect device with tungsten gate | |
TW323390B (en) | The method for forming lightly doped drain on semiconductor device | |
TW410386B (en) | Fabrication of spacer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |