TW299539B - - Google Patents
Download PDFInfo
- Publication number
- TW299539B TW299539B TW084113559A TW84113559A TW299539B TW 299539 B TW299539 B TW 299539B TW 084113559 A TW084113559 A TW 084113559A TW 84113559 A TW84113559 A TW 84113559A TW 299539 B TW299539 B TW 299539B
- Authority
- TW
- Taiwan
- Prior art keywords
- symbols
- encoder
- data
- memory
- symbol
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2742—Irregular interleaver wherein the permutation pattern is not obtained by a computation rule, e.g. interleaver based on random generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
五、發明説明(1 明背景 本發明是關於與糾錯編碼器_起使用的系 解交錯器族。 Μ 信號通訊不可避免的要處理信號要經由會引進錯誤的哨 ^迢傳ιέ的題。圖!是—個先前供這種環境使用的、相 „ 、万塊圖’其中的資料會先被用在編碼 器1〇0上,編碼後的資料被傳給交錯器2〇〇,交錯後的資料 在万塊制’調制後的資料才用在管道上。管道提供的 信號會在方塊彻解調,在方塊綱解交錯並在方祕〇解 碼。 時 得 糾 解交錯器200一被插入系統中以應付管道中突發的錯誤。更 明確的説’解交錯器會在調制之前將鄰近的信號元素分散 ,使突發錯誤不至影響太多未解交錯的原始信號的鄰近信 號元素。從另-方面來説,當信號從管道進來的時候, 空上很接近的錯誤在輸出時會被分散,因而彼此之間離 很遠。分散的結果是解碼器6〇〇能夠利用包含於信號中的 錯冗餘恢復被輸入編碼器1〇〇的資料。 ' 經濟部中央揉準局員工消费合作社印裝 的 一如眾所周知的,調制器300與解調器400可能是子系 ’本身就含有強勃的編碼與解碼功能。例如,調二器3〇〇叫 前端可能包含-個格子式編碼器。相對的,解調器彻的尾 端就要有一個維特比(Viterbi)解碼器。 掷要 根據此處揭露的原則應用暗含的交錯實現了一個實質上 的好處。暗含的交錯器是系統化的交錯器,不會改 本祇來尺度適用中國國家樣準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(: =料順序,因此,跟未經更正的錯誤會被解 行的資料交錯技術比較起來,可能會有極佳^ 在其他交錯和編碼料巾,編碼裝^要有記憶體,而 且有些傳送的㈣會延遲,暗含的交錯本質上免掉了 記憶體,以及傳送器編碼器中相應的延遲,唯— 憶體是,通常用來提高料速率以便爲傳送的^流中^ 冗餘信號的插入製造空間的記憶體。在傳送資料的同時, 資料會被用在把資料當成根據—個選定的交錯方法交錯 的裝置,根據這種處理,冗餘信號產生後會被 ^ 資料流中。 号运的 進入接收器的資料會被顯示、更正,而資料中的 號會被送到使用者處,視需要按照資訊信號到達接收器 時的順序加以更正。由,於資料序列未在接收器那兒 ’解碼器得以在解交錯的記憶體中直接處理資料。因此鋩 誤可以就地更正,而不需要在解碼器的輸入輸 : 多次資料儲存。 延订 附圖簡介 圖1是一個舊的編碼器/解碼器安排方式,兩 了交錯器與解交錯器; <間插 圖2説明的是區塊交錯; 圖3是爲區塊交錯安排的記憶體配置圖; 圖4説明的是迴旋式交錯; 圖5是-個迴旋式代瑪的記憶體配置圖,其中的代碼字語 — -; ^ 裝----: — ^--、玎------ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印装 入
I t紙張尺度適用中國國豕標隼(CMS ) Λ4現格(2T〇X297~>i~ A7 A7 經濟部中央樣準局員工消費合作.,4印製 五、發明説明( 長度爲1 1,而交錯深度則是5 ; 圖6是-個迴旋式代碼的記憶體配置圖,其中的代碼字語 長度爲1 1,而交錯深度則是7 ; ^ 圖7-9對應於圖3,5和6,冗餘符號被顯示出來了. 圖是根據此處揭露的原則製作的—種編碼器的方塊圖 ♦ 圖U-12是根據此處揭露的原則的其他應用方式. 圖13是-個接收器的方塊圖,適合圖1G中的編碼器安排 方式,也是最簡潔的傳送器圖解; 圖1 4是乘積編碼的記憶體配置圖; 圖1 5是供圖1 4的乘積代碼使用的編碼器安排方式·及 圖16説明的是隨機迴旋交錯。 詳細説明 交錯演算法被引進通訊技術中以增加會有突發錯誤出現 的系統的噪音免疫力。交錯演算法定義傳送管道上不同代 碼字語區塊的資料序列間的關係,而交錯技術則定義被用 來達成這種關係的方法。交錯演算法的例子有區段交錯和 迴旋交錯。交錯技術的例子則是資料交錯和代碼交錯。 在資料交錯中’資訊先被用在編碼器,然後編碼器的輸 出才被交錯。在代碼交錯中(這是一種很少用的技術),資訊 會先被父錯後再用來進行編碼處理。關於這種技術的描述 ,請看葛拉傑(R.G.Gallager)的「資訊理論與可靠的通訊」 "Information Theory and Reliable Communication" (John Wiley & Sons,1968,286頁以後)「圖2」。葛拉傑提出—個在區塊 6 - 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) ; : :「聲-I (請先閱讀背面之注意事項再填寫本I) 訂 經濟部中央標準局貝工消費合作社印製 A7 —丨一 1 —— ------- B7 五、發明説明(4 ) X錯安排中的又織式的交錯,其中進來的資訊會被閘控至 多個編碼器。交織式的交錯法是一個資訊先被交錯再編碼 的代碼父錯的例子,葛拉傑採用了多個編碼器。實際上, 他疋資訊解又錯後再把解交錯後的資訊送到編碼器去,然 後將解交錯後的資訊和冗餘符號再交錯。他顯然沒有想到 ’資料可以被看成是交錯前的資料。 只要看一看時間範圍内的資料符號動向(如圖2中的實例) ,或者根據某一個程序在矩陣中儲存資料而根據另一程序 加以取用的過程(如囷3中的實例),對於交錯運算法便會有 —些瞭解。(圖2和圖3描繪的都是區塊交錯。) 在區塊交錯中,一個區塊的資料會被重新安排,以確保 交錯前區塊中的連續符號不會在交錯後變成相鄰的符號。 區塊父錯的一個明顯特色是,交錯後的資料可以分成對應 於未交錯資料的連續符號區塊的連續符號區塊。這兩個對 應區塊之間唯一的差別是符號在區塊中的序列。 爲了説明,圖2描繪的是各有nxd個符號的兩資料區塊 101和102。説得明確一點,就是各區塊包含有1^個符號的 群組(代碼字語)D個。由於區塊交錯會重新安排符號的序列 ,顯然有必要引用延遲技術使後到的符號早點出現在交錯 後的輸出中。在區塊編碼中,就次近似來説,只有在整個 資料區塊都到達到之後,才能得到各區塊交錯後的資料, 圖2中的區塊1〇3和104(分別對應於交錯後的資料區塊ι〇ι 和102)描繪的便是這個。進行資料交錯時,要把各代碼字 語的連續符號按區塊103和1〇4中D符號(D的數値是交錯的 本紙張尺度適用中國國家標準(CNS ) A4規格(210^7.公釐) (請先閲讀背面之注意事項再填寫本頁) 丨裂' 訂 B7 五、發明説明(5 ) 深度)的間隔散侔開來。這樣區塊1()1中的第—個代碼字語 的第一個符號(1 Η列)就會變成代碼字語1〇3的第一個符號 而區塊1 0 1中第一個代碼字語的第二個符號(i 1 2列)就會 變成代碼字語103的第(D+1)個符號,區塊101中第一個代 碼字語的第三個符號(丨丨3列)會變成代碼字語丨〇 3的第 (2D+1)個符號,其餘依此類推。 從另一個觀點來説,在同一個交錯程序中,區塊1〇2中第 -個代碼字語的第-個符號⑴4列)會變成代碼字語1〇4的 第一個符號,而區塊102中第一個代碼字語的第二個符號 (⑴列)則會變成代碼字語1()4的第:個符號,其餘依此類 推。 如果資料區塊1G1被寫人—個儲存元件的連續儲存格中, 則只要從D儲存格讀出資料便可以實現上述的交錯。如果儲 f元件如圖三中描述的那樣被看成是_個矩陣,而且資料 是以-次-行格讀出資料便可以實現上述的交錯。如果儲 存兀件如圖三中描述的那樣被看成是—個料,而且資料 是以一次—行(每—行的儲存格數相當個代碼字語的符 號數)的方式寫入矩陣中,則每—個代碼字語會佔—行(請看 第订中的陰影區),則上述的交錯要以從矩陣中一次 一行資料的方式完成。 上文已經指出,參考圖2和圖3加以描述的交錯是區 錯,可以分辨得出有—個輸入資料區塊和—個相應的輸出 資料區塊二輸出區塊中只有輸入區塊中的資料。 在迴旋交財,沒有相應於輸人資料區塊料續輸 i張尺度適射國國家橾 經濟部中央橾準局員工消費合作杜印製 、發明説明(6 料化號區塊(就只含有輸入區塊的資料這一意義來説)。 圖4描繪的是迴旋交錯,其中的代碼字語長度]^是11個符 號,而交錯深度D則是5。或許可以説,輸入區塊1〇5提供 資料給長度爲NxD的一個交錯輸出符號序列1〇6,也提供資 料給後面的一個符號序列。後面的資料由區塊1〇5中的2〇個 (短的)上箭號表示。相對的,序列! 〇6接受的符號來自區塊 105前面的一個區.塊,那些資料由序列1〇6中的2〇個(短的) 下箭號表示。圖5是圖4中的交錯的矩陣圖,這個矩陣有5行^列。根據 艾斯勒尼斯(Aslan is)等人在「一個ADSL的選擇性糾錯方案 」 (A Selective Error Correction Proposal for ADSL)(ANSI供稿,T1E1.4/93-023,1993,3月 8 日)一文中的敎導 ,如果圖4中的代碼字語A到E是如圖5所示的那樣以直行的 方式寫入,則以一次一列的方式從矩陣讀出的資料就會產 生圖4中的迴旋交錯β説得更明確些,在n=u*d = 5的安 排中,如果資料是一次寫入一行,各個連續的字語都錯開 兩列(代碼字語0始於〇列,而各個代碼字語i則始於以列), 則直接逐列讀出的結果便是交錯的輸出。 關於資料在矩陣中的儲存以及艾斯勒尼斯等人的敎導, 有一些應該注意的特色如下: 1)艾斯勒尼斯等人表示,N*D必須是互素數,這種安排 才能生效,雖然他們也認識到,當N和D不是互素數時,虛 設符號也能創造一種互素數關係。不過,交錯器輸出處的 資料不是均勻分佈的。有的資料有K*(N/D)個符號,其間 -9 - 私紙張纽適用中關家標车21〇Χ29ϋ (請先閲讀背面之注意事項再填寫本頁)
裝·I 訂 -旅 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 距爲D ’而有的則有間距爲D+丨的符號(κ是最大公約數)。 整個系統的延遲是按D/K符號增加的。 2) 不同組的Ν和D値會在行列上形成不同的交錯。這樣一 舉個例來説’在輸入資料流中相鄰的代碼字語在矩陣上可 能不再相鄰的直行中。圖6解説的便是這點,其中Ν=η, 0 = 7 〇 3) 艾斯勒尼斯等人相信,區塊交錯和迴旋交錯都需要 NxD個符號的交錯記憶體。 4) 在艾斯勒尼斯等人描述的迴旋交錯以及相關的矩陣資 料儲存中,各個代碼字語的第一個符號不會有延遲。資料 窝入後随即被讀出。不過,其他的符號則會招致因符號在 代碼子浯中的位置而異的延遲。在接收器那邊,解交錯後 的資料會被以不同的量再度延遲,而所有的資料符號的總 延遲量則是相等的。 声著假定要傳送的資料實際上是其他的一些想像資料運 用交錯運算法的交錯結果,可以獲得有效的一致零延遂。 利用連種假定,任何交錯運算法都可以被假定已被用在這 些想像的資料上,而且大體上不會增加相關編碼器和解碼 器的複雜性。換句話説,如果資料進來時已經交錯了,資 料要根據圖5和圖6中的描述插入其中的記憶體就沒有必要 可以使用的資料已經被「交錯」後,剩下要做的便是將 其編碼並傳送出去。這會導向暗含的交錯觀念,其系統化 的特色見於各種類型的交錯運算法,而不只是區塊交錯法 10 - 私紐从適财關( 210X297^« — :-------|丨裝.----^--訂------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作钍印製 A7 ------------ B7 五、發明説明(8 ) 而已。 在編碼時只包含加入—些冗餘符號、糾錯符號的應用中 ’必須進行速率轉換,以提供要保存冗餘符號,因此需要 最小量的5己憶體的時段。冗餘糾錯符號是跟未交錯資料中 一群連續信號有關的符號。通常在各個編碼器處都會需要 這種記憶體’而且這種記憶體會散佈於眾多編碼器處。在 資料輸入處把所有散佈的小緩衝器合併成一個,可以進一 步減少速率轉換記憶體的總數,合併後的記憶體可以和編 碼器輸入之一的一個小緩衝器一樣小。可以有效的減少另 —個因數D的記憶體。 如果在圖3,5和6中的矩陣安排的各個代碼字語加入2個 交錯符號,結果便會分別如圖7,8,和9所示。或許該在此 一提的是’在使用特定的交錯法時,矩陣中直行内的代碼 子語的位置會有別於圖3,5和6中的位置。包含數字(1,2 ’ 3 ’ 4和5)的儲存格會指定代碼字語開始的儲存格,而被 填充的儲存格則是含有糾錯符號的儲存格。不過,要在此 重申的是’當進來的資料已被交錯時,圖7_9和圖5_6的安 排只是要繁助人們瞭解本發明,並未將所需的記憶體顯示 出來。 跟艾斯勒尼斯等人的方法比較起來,在本發明中: 1) 只根據設计者的選擇,n和D可以採取任何比例,而且 資料可以均勻的分佈; 2) 行列的交錯會因不同組的N和D値而異,而且是設計者 的唯一選擇; -11 - ^紙張尺i適用中i國家標i「CNS ) A4驗(210X297公董)〜 — (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 A7 B7 五、 經濟部中央標準局員工消費合作社印製 發明説明(9 ) 3) 區塊交錯和迴旋交錯都不需要有傳送延遲; 4) 不論在代碼字語中的位置在哪裡,所有的符號都|押 致一個零延遲;而且 5) 具有不同編碼器和交錯深度的多重管道可以在同—電 路中交錯。 除此之外,在此處揭露的原則的範圍内,可以採用多種 編碼器架構。我們可以使用類似葛拉傑式架構(有適當的附 加控制器)的架構,也可以使用在一般輸入、資料路徑以及 編碼器中都含有一個緩衝器的架構、在資料輸入處有多個 緩衝器以容許多重管道的架構、緩衝器在輸出處而非輸入 處的架構、或者所有的記憶體需求都由—個單—的唯讀記 憶體(RAM)和一Ί固有相關控制器的算數及邏輯單元(aLU)應 付的架構。 根據此處揭露的原則的一個資料傳送模组以李德.所羅 門(Heed Solomon)編碼法圣現於圖10中。説得更明確一點, 圖10包含一個小的先進先出(FIF0)緩衝器22〇,其輸出會 經由多工器221被傳送至管道1〇。緩衝器22〇的輸出也會被 用在一個路由器222上,這個路由器饋给幾個相當於交錯深 度 D的 RS(ReedSolomon)編碼器’圖中的 223,224, 2 2 5都是這種編碼器。编碼器會產生糾錯符號,這些符號會 在適當的時候經由路由器226和多工器221傳送至管道1〇, 緩衝器2 2 0提供速率轉換所需的緩衝器。記憶體的數量視N 和D的特性以及所用的交錯運算法的性質而定。因此,以圖 7中的區塊交錯爲例’當矩陣的最後兩列(糾錯符號)被用在 12 - 良紙張尺度適财關家縣(CNS >〜規格(2; 297公董 (請先閲讀背面之注意事項再填寫本頁) .裳-Ι -訂. Λ A7 B7 經濟部中央標準局員工消费合作社印裝 五、發明説明(10 通訊管道時,所有進來的資料符號序都必須被暫存起來β 當圖7中的10個糾錯符號被用在管道10時(從矩陣讀出時會 形成一個單一的不中斷的序列),有(1〇Χ5 5)/65個到達的二 號必須被暫存起來。因此缓衝區220要有十個儲存符號。相 反的,在圖8和圖9中的迴旋交錯中,被用在管道1〇中的最 長的糾錯符號序列在圖8中是1,在圖9中則是2。因此,緩 衝區22 0只要有最少的儲存符號,分別是一或二個儲存符號 。從另一個角度來看,緩衝區需要包含足夠的資訊,那樣 當符號以一種速率插入而以另一較高的速率取出時,緩衝 器才不會在需要取出符號時沒有符號。這會導向一種關係 ,在這種關係中,緩衝器必須像被往上捨入至下—個整數 的N[(T0/Ti)-1] —樣大,其中的!^是介於冗餘符號間最大 的取出符號區塊,而T〇*Ti則分別是輸出和輸入速率。 几件222和226顯然會受假定被用在「交錯的」資料上的 交,運算法㈣響H221f要知道資料符號何時從缓 衝器220通訊,糾錯符號何時從组合器226進行通訊,而路 由器222則需要知道,根據假定的或暗含的交錯,資料符 要傳送到哪裡去。 例如,如果假定進來的資料已經被根據圖7中的方式進行 過區塊交錯,㈣於第—行第—财的儲存格的符號會^ 指定爲第-個字語的第—個符號,於是它便會被元件^傳 1在該符號即將到達前重設過的—個RS編碼器(例如,編 碼器223)。被指定爲第二個代碼字語的第—個符號的下— 個符號’則會被元件222傳送至該符號即將到達前重設 -13 - ---:------Ί裝^-----^--訂------?泉 (請先閲讀背面之注意事項再填寫本頁) B7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(11 ) 第二個RS編碼器(例如’編碼器224);同樣的處理會被用在 其餘的二個符號上。根據圖7,管道1〇在經由多工器η〗從 緩衝器220接收55個符號之後(當時同樣的55個符號會經由 路由器222被用在RS編碼器223_225上。),會經由组合器 226和多工器221從RS編碼器接收後面的1〇個符號。可以 附帶-提的是,在傳送這些符號時,、组合器咖和多工器 221可以是一個單-的組合器,不過爲了描述得清楚一些, 本圖中顯示的是兩個元件。 按照上述的例子,我們可以把序列看成有兩個區段,一 個是有55個符號的「資料符號」區段,_個是有1()個符號 的「到錯符號」區段4資料符號區段,路由器222會循序 傳送至5個RS編碼器’而在資料區段的前5個符號中,各個 HS編碼器會在資料符號被應用前被重設。在資料符號區段 中,多工器221會被設定把資料從緩衝器22〇傳送至管道ι〇 ,而多工器221的動作則與此無關。在糾錯符號區段,沒有 符號會被路由器222輸入編碼器。多工器221會被設定把組 合器226的輸出信號送至管道1〇,組合器226循環取用五個 RS編碼器兩次,將其錯誤編碼符號送至管道丨〇。在那個時 候到達的資料會被儲存在緩衝器22〇中。 根據圖8中説明的方式進行交錯的資料的處理原則也一樣 ,不同的是特定的排序方式。下表説明的是與圖8中前17個 符號有關的動作: 本紙張尺度“中國nim- ( CNS Μ4ί|Α ( 210Χ297^ίΤ --:------「裝^-----^-I訂------J.A (請先閱讀背面之注意事項再填寫本頁) A7
符號 路由器221 组合器226 重設編碼器1並應用資料至编碼器! 2 應用資料至编碼器3 應用資料至編碼器5 從編碼器2輸出糾錯符號 應用資料至編碼器4 6 應用資料至编碼器1 應用資料至編碼器3 應用資料至編碼器5 (請先閲讀背面之注意事項再填寫本頁) •裝. 9 器2輸出糾錯符號 12 應用資料至編碼器4 應用資料至編碼器1 應用資料至編碼器3 訂 旅 經濟部中央樣準局員工消費合作杜印製 應用資料至編碼器5 重設編碼器2並應用資料至編碼器
17 應用資料至編碼器1 輪出糾錯符號 可以在此一提的是,编碼器2被重敦的-- 例如,設計者的選擇決定的,其方法是把個儲存格是由_ 個糾錯符號的代碼字語的長度)從編碼。。1 3個儲存格(有兩 4 1被重設的地方提 15 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐 A7 如 9539 、發明説明(13 前。所有其他编碼器的重設也一樣。 實際的控制是由控制器區塊250執行的。區塊25〇内的特 定電路(計數器,移位暫存器以及一些組合的邏輯)不見於此 因爲έι元全疋傳統式的’而且要視暗含或假定的交錯方 法而定。不過,要注意的重要事情是,圖丨〇的安排普遍得 足以應付區塊交錯、迴旋交錯(如上所述)以及能夠組合如區 塊文錯和迴旋交錯的資料的乘積編碼(如下所述)。 底下是一個有120個符號長的代碼字語的暗含交錯,交錯 深度爲30 : I Γ;τ-裝.-- { (請先閲讀背面之注意事項再填寫本瓦) • Cm_28,7, Cm_29 3,
Cm,U8, Cj^,11〇, Cm,117, Cm.2· i〇9, Cm,116, Cm.i.m,Cm.2, i〇8,Cm,"5, Cm々,1〇7, Cm,114, Cm_ltU〇, Cm.2, 1〇6, .·…-一,—lu'li0,Cm,U3, Cm_ul〇9, Cm-2, 1〇5,…Cm.28山 Cm+1U7, Cjn’112’ Cm4,i〇8’ Cm-2,104, ··. Cm-28,〇, …
Cm-28,6, Cm.292, Cm-28,5, Cm-291, Cm-28,4, Cm-29,〇, Cm-28,3,匚州"9,Cm-28,2, Cm+1U8, 訂 經濟部中央橾準局員工消費合作社印製 第一行的信號由元件222送至第一個編碼器(223),第二 行的信號被送至第一個编碼器(224),其餘依此類推。元件 Cm·29,3到元件匚^29』是冗餘符號。從另一個角度來看,每 —組D個連續符號會被分配至D個編碼器,而每一個第(D + i) 個符號會被用於同一編碼器。 圖11疋略有不同的編碼器結構,其中緩衝器220的記憶體 内嵌於編碼器中,資料和冗餘符號由編碼器提供。這是上 述有120個符號、交錯深度爲3〇的代碼字語的傳統式安排。 Λ-. -16 本紙張尺度中關家觯(CNS) Αϋ7ΐΓ〇7297公釐 A7
圖12是另一種結構’其中用了-個獨立的緩衝區作爲資料 路徑和编碼純,料更複㈣編縣構。乍爲詩 在接收器那端’如果願意,到達的資料可以立即被利用 ,因爲它到達的順序跟它被製造出來的順序是_㈣,= 造它的設備創造了被用於傳送器中的緩衝器220的資料。如 果要使用糾錯代碼’就要先對資料進行評估,看看是否有 傳送錯誤發生。從理論上來説’解碼動作大體上可 1〇-12中傳送器產生職符號的方式進行4就是説,資料 可以被送至-群RS編碼器那裡,製造出糾錯符號後,可以 用來評估來自傳送器的符號是否需要更正。如果有任何錯 誤,就必須進行進-步處理加以更正,最後更正後的資^ 才可以送至其最後使用者處。這理所當然的意味著到達的 資料必須在送給最後使用者之前延遲(以及保存),直到糾錯 處理完成爲止;因此需要有記憶體。説得更明確一點,所 需的记憶體量相當於足以儲存整個代碼字語,以及代碼字 語被評估和更正時新到達的資訊的記憶體量。 舉例來説,在圖17的安排中,暗含的交錯是區塊交錯, 評估和糾錯要等到所有的資料都進來之後才能開始(在圖17 中的第1 1行)^所有5個代碼字語的評估始於第12列,而且 所有5個代碼字語的評估要同時進行。如果能評估和更正5 個代碼字語的設備一次能夠接受各個代碼字語的6個符號, 或者説一次3 0個符號’則儲存5個代碼字語所需的全部記憶 體是6 5個符號,儲存糾錯階段進來的資料則需要3 〇個符號 ’總共需要95個或者説D(N + L)個符號,其中的L是更正— 17 -
訂 ·,良 請 先 閲 讀 背 之 注 項 再 填 寫 本 頁 裝 本紙浪尺度適用中國國家梯準(CNS ) A4規格(210X297公釐)
經濟部中央樣準局負工消費合作社印^ 個:碼字語所需的符號數β(要附帶—提的是,執行 率運=所需的4异的70件’並不限於以進來資料的符號速 、 二而且,典型的這種元件,例如,一個微處理器, 可以遠高於資料的符號速率運作。) , 另H在圖8的安排中’代碼字語並非同時開始和結 因此代碼字語的評估和更正也不需要同時進行,說尸 J確點’在圖8的安排中,從—個代碼字語的結束處到另 上個代碼子§吾的結束處有13個儲存格,從某個特定代碼字 ^例如,圖8的矩陣中第—行的代碼字語)的最後—個冗餘 符號到達和Μ代碼字語下次出現時第一個符號到達的時間 、,有5個錯存格。由於更正一個代碼字語只要6個符號週期( =上例中使用的設備來説),只需要再加—個符號的記憶體 ’?尤可以了。因此,圖8的安排中的接收器的記憶體總需求量 是“個符號。從另_方面來看,速度較快、更正_個代碼 字語只要5個符號的處理器,則只需要_符號的記障體— 這是最低的記憶體需求量。記憶體的需求量是ND加上l_D ,N D是最低需求量。 圖〗3是根據本發明的原則修改過的另一種應用實例的方 塊圖。-如圖η中的安排方式,它可以作爲—個(傳送器内 的)編碼器’或者(接收器内的)解碼器。它包含—個記憶體 310,一個連在記憶體310上的處理器3 20,以及一個連在 記憶體310和處理器32〇上的控制器33〇。如圖所示,記憶 體310包括幾個資料輸出入埠(使用者的輸入、輸出和處理 器320的輸出),但是實際上,一個單—的輸出八埠是分 13 - 本紙張尺度適用卞國國豕標準(CNS ) Α4規格(210 X 297公釐 (請先閱讀背面之注意事項再填寫本頁) 訂 ----
—二-II
經濟部中央標準局員工消费合作社印裝 時的。作爲接收器使用時,處理器320從記憶體310讀取資 料並加以分析。如果資料符號需要更正,處理器320便會把 資料窝入記憶體310。 處理器3 2 0會進行偵錯和糾錯所需的處理。偵錯處理的暫 時結果需要一些記憶體來儲存,這些記憶體可以包含在控 制器3 3 0内或者是記憶體3 1〇的—部份。一個儲存程式的記 憶體當^會提供所"射卜該記憶體也保存了控制處 理器320的程式。 此處不描窝處理器32〇執行的糾錯處理方法,因爲那種方 法可能純屬傳統式的,不構成本發明的一個部份。不論選 用的是哪-種編碼法(李德·所羅門式的還是其他的編碼法) ’處理器320都必須採用相對應的解碼法。傳送器和接收器 的安排的獨特處在於其處理任何—種暗含交錯時的絕佳彈 性,以及伴隨的控制的簡單性。以圖8中的交錯安排和圖工3 中的,收器安排爲例’當控制器的焦點集中在儲存格上(第 行罘一列)上時,就會發生下列動作: AI記憶體310輸出爲代碼字⑸儲存於儲存格I的 如有必要會被更正)並送給使用者; J ( 被=代碼字語1暫存起來(在控制器330中)的偵錯結果會 A3到達接收器的符號被宣告爲下—個代碼字語 符號並儲存於儲存格1中; 八4爲代財語丨暫#起來_料齡制 1中的資訊更新;而且 、倚存格 -19 -
本紙張纽it財gj g家辟(CNSTI^Y 210^"7公F 一裝: 訂 ^旅 (請先閲讀背面之注意事項再填寫本頁) 五、發明説明(17 A7 B7 經濟部中央榡準局員工消費合作衽印製 A5代碼字語2的糾錯處理會被啓動。 當控制器的焦點集中在儲存格2上時,就會發生下列動作: B1記憶體3 10輸出爲代碼字語3儲存於儲存格2的符號並 送給使用者; B2到達接收器的符號被宣告爲代碼字語㈣下—個符號並 儲存於儲存格2中; B3爲代碼字語3暫存起來的偵錯資訊會被用射於儲存格 2中的資訊更新;而且 B4代碼字語2的糾錯處理會繼續進行。 當焦點停在儲存格13時,代碼字語2的糾錯處理便算完成 ,可以讓儲存格14的輸出代碼字語2的第_個正確符號了。 從那裡可以開始執行上述處理的步驟Aif,jA5。 爲了解説此處揭露的安排方式的彈性,本文要附㈣一 下乘積的編碼。所謂的「乘積」是指可以被看成是二維的 械暗含的交錯,例如,像圖14中所示的那樣,包含一個根 據圖8中的有逐列暗含區塊交錯的(逐行)暗含迴旋交錯。由 於糾錯符㈣著資料料(料格—料充—列),對傳送器 的變更只是在如圖H)所示的編碼器群平行位置上加一個编 碼器而已。明確地説,*圖15中所示的那樣,傳送器包括 加㈣碼器125 ’其輸出在多工器22ι的控制下被送 ^道1〇。當然,圖15對圖10的附加安排只是説明性的。 其他如圖13中的結構也可以做類似的附加安排。 在接收器處’當焦點集中在列纠拉性& y - ^ 錯符唬時,資訊可以用 來執仃任何必需在處理器32G中進行的程序。然後列中的錯 本紙張尺度逍用 ( (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 4 A7 B7 五、發明説明(18 ;:號便可以被更正,或者有關那些符號的資訊可以被存 二=進行代碼字語糾錯處理時列入考慮。例如,: / 单―配類來説’可以找出列中的單-錯誤。這些 資訊可以傳輸至各代碼字語更正程序,而且可以簡化這此 程序。例如’知道圖8中的列4有錯誤存在,便可以知料 碼字語i的符號4、代碼字語3的符號12(代碼字語3中的第— 個冗餘符號)、代碼字語5的符號7、代碼字㈤的符號2、或 者代碼字語4的符號1〇有錯誤存在。 1) 經濟部中央樣率局負工消費合作社印製 個 以上有關迴旋交錯的討論説明的是正常的迴旋交錯的傳 統狀況,其中的每-(D+1)個符號屬於—個特定的代碼字語 不k這並不疋必要的。其實,如圖1 3中的編碼器/解 碼器便可以應付不遵循上述觀念進行的隨機安排。圖“解 説的便是這樣的一種暗含的迴旋交錯,其中的每—個(〇+1 個符號五二^屬於一個特定的代碼字語。相對於正常的迴 旋交錯,這種交錯可以説是隨機的迴旋交錯。甚至更高一 層的「隨機性」也可以被接受,例如,揚棄連續符號要被 送至不同編碼器的觀念。事實上也不是非要那樣不可,人 們輕而易舉的就可以設計出一些安排,使得全部或某些编 碼器可以接到一對連續符號。最大的連續符號數當然便是 一個代碼字語中的符號數,而那顯然便是其限制(產生 非交錯的安排)。 -21 - 本紙張尺度適用中國國家橾隼(CNS > A4規格(21〇xl97公嫠〉
Claims (1)
- 經濟部中央標準局員工消費合作妇印製 A8 S D8 六、申請專利範圍 1. 一種编碼器’包括一個記憶體(3 1 0)以及連接至記憶體的 處理裝置(320) ’此處理裝置包括將進來的符號寫入記憶 體的裝置(33〇)、以高於窝入記憶體的速率把符號讀出記 憶體並用於管道的裝置(330)、把讀取的符號用於目的在 獲得冗餘符號的計算以便配合處理裝置和記憶體使用 D(D是一個整數)個編碼器的裝置(其中各組〇個連續符號 會被分配至所採用的不同的編碼器),以及把冗餘號用在 管道的裝置(3 3 0),其特徵在於 D個編碼器的計算會根據一個選定的暗含迴旋交錯法重 設。 2. 根據申請專利範圍第1項之編碼器,其中在處理裝置控制 之下’除了各組D個連續符號會被分配至所採用的不同 的D個編碼器之外,各個第(D+1)個符號會被用在特定的 一個編碼器的計算上。 3. 根據中請專利範圍第i項之編碼器,其中在處理裝置控制 之外,除了各組D個連續符號會被分配至所採用的不同的 D個編碼器之外,至少會有—组包含各個第(d+i)個符號 的符號會被用在一個以上的編碼器的計算上。 4. 根據申請專利範圍第丨項之編碼器,其中進來的符號會被 窝入記憶體的資料暫存區,符號會被讀出資料暫存區,D 個編碼器的使用包括計算結果的儲存,其結果會被儲存 在記憶體的另一個區域。 5. 根據巾βΒ專利範圍第i項之編碼器,其中符號從記憶體之 讀出順序與符號之窝入記憶體的順序相同。 本紙張尺度剌作家標準(CNS )八規格(21〇χ297公慶 一* 裝:tr.^.-Λ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 ___._D8 々、申請專利範圍 6·根據中請專利範圍第〗項之編碼器,進_步包含對該進來 的信號進行區塊編碼的裝置。 7. 根據中請專利範圍第6項之編碼器,其中的該區塊交錯和 該迴旋交錯會形成一個乘積編碼安排。 8. -種暗含的交錯編碼器,會回應被假定爲構成有N個符號 的代碼料的進來的資料符這些㈣被用迴旋交 錯模式又錯至父錯深度D,以便產生各個代碼字語的冗餘 付號並根據交錯模式將其插入進來的資料符號流中;包 含D個(複數)編碼器(223),各個編碼器能產生相應於定 義一個代碼字語的一個資料部份的一组冗餘符號(至少有 一個符號)’· 一個回應進來的資料以便用循環的方式將連 續符號送至D個不同编碼器去的第一路由器(222);以及 個回應D個編碼器產生的冗餘符號的組合器(226,221) ,這個組合器會輸出第一記憶體的資料以便將到達组合 器的資訊用於一個管道,其特徵在於 D個編碼器中的各個編碼器被安排去處理偏離已被其他 編碼器處理過的代碼字語至少兩個符號的代碼字語。 9.—種用以將固定間隔到達的輸入信號序列(序列有—既定 的順序)編碼和交錯的方法,能產生一個交錯的輸出信號 ’包括採取同一既定順序的輸入符號序列在内,此法包 含的步驟如下: 將輸入信號送至多個編碼器; 編碼器回應被送到它那裡的輸入信號,產生一個選定 數额的冗餘信號並輸出冗餘信號,任何一個编碼器插入 本’.氏張从適用中關家縣(CNS〉〜胁(2似2.97公羞) ^ ^I-- (請先閲讀背面之注意事項再填寫本頁) 訂 申請專利範園 几1餘信號時,在時間卜各C 心 吁門上^«以—個以上的該間隔與其他的 任何一個編碼器錯開;並且把編碼器的輸出信號送至—輸出埠。 ^種回應輸人資料流的解碼器,這資料流包含有N個符號 1錯深度爲㈣代碼字語,其中的各個代碼字語包括 資訊符號和冗餘符號,解碼器包括·· -個更正該代碼字語中之錯誤的處理器(32〇); ,:輸入資料流和該處理器的儲存裝置(31〇) 二儲存D(L + N)個符號的記憶體,其中的L是處理器 代碼字語中的錯誤時到達解碼器的符號數;以及 ◦ a"〇Γ控^該處理S和從記憶體輸出輸人資料的控制器 要更正的錯誤由處理器將正確符號窝在錯誤符號 以更正,而且 進來的資料符號會被儲存在記憶財,而且 '1 線 更正後、按資料到達時的同-順序從記 G體送至使用者的出入埠。 經濟部中央標準局員工消費合作社印製 11. 根據中請專利範圍第1Q項之解碼器,其中進 交錯是迴旋交錯。 貪料〜的 12. 根據中請專利範園第u項之解碼器和包含於最多 號1己憶體中的記憶體專用於儲存進來的資料。 -24 本纸張尺度適用中國國家標準(CNS ) A4^l格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/469,558 US5898710A (en) | 1995-06-06 | 1995-06-06 | Implied interleaving, a family of systematic interleavers and deinterleavers |
Publications (1)
Publication Number | Publication Date |
---|---|
TW299539B true TW299539B (zh) | 1997-03-01 |
Family
ID=23864229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW084113559A TW299539B (zh) | 1995-06-06 | 1995-12-19 |
Country Status (5)
Country | Link |
---|---|
US (2) | US5898710A (zh) |
EP (1) | EP0748058A3 (zh) |
JP (1) | JPH0927753A (zh) |
CA (1) | CA2174680C (zh) |
TW (1) | TW299539B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7966542B2 (en) | 2003-02-26 | 2011-06-21 | Qualcomm Incorporated | Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation |
Families Citing this family (185)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5638386A (en) * | 1991-09-20 | 1997-06-10 | Hitachi, Ltd. | Recording apparatus |
US5719875A (en) * | 1996-06-11 | 1998-02-17 | Lucent Technologies Inc. | Systematic convolution interleavers and deinterleavers |
EP0897223B1 (en) * | 1997-08-14 | 2013-03-20 | Her Majesty The Queen In Right Of Canada as represented by the Minister of Industry | High-performance low-complexity error-correcting codes |
US5983388A (en) * | 1997-08-25 | 1999-11-09 | Analog Devices | Forward error correction arrangement (FEC) for multipoint to single point communication systems |
JPH11110920A (ja) * | 1997-09-30 | 1999-04-23 | Toshiba Corp | 誤り訂正符号化方法及び装置、誤り訂正復号化方法及び装置、並びにデータ記録・再生装置、並びに記憶媒体 |
AU6847898A (en) * | 1998-04-02 | 1999-10-25 | Inmarsat Limited | Paging method and apparatus with acknowledgement capability |
KR100602538B1 (ko) * | 1999-01-22 | 2006-07-19 | 텍사스 인스트루먼츠 인코포레이티드 | 콘볼루션 인터리빙을 위한 효율적인 메모리 어드레싱 |
US6591381B1 (en) * | 1999-04-06 | 2003-07-08 | Samsung Electronics Co., Ltd. | 2-dimensional interleaving apparatus and method |
JP3973066B2 (ja) * | 1999-09-10 | 2007-09-05 | パイオニア株式会社 | 符号誤り訂正回路及び符号誤り訂正方法 |
IT1314319B1 (it) * | 1999-12-23 | 2002-12-09 | Siemens Inf & Comm Networks | Metodo di interlacciamento di un flusso di bit in un sistema ditelefonia radiomobile |
KR100324768B1 (ko) * | 2000-02-29 | 2002-02-20 | 구자홍 | 차세대 이동 통신 시스템의 전송율 매칭 장치 및 방법 |
CA2303630A1 (en) * | 2000-03-31 | 2001-09-30 | Catena Technologies Canada, Inc. | A system and method for forward error correction |
US6807602B1 (en) * | 2000-10-30 | 2004-10-19 | Hewlett-Packard Development Company, L.P. | System and method for mapping bus addresses to memory locations utilizing access keys and checksums |
US8077679B2 (en) | 2001-03-28 | 2011-12-13 | Qualcomm Incorporated | Method and apparatus for providing protocol options in a wireless communication system |
US9100457B2 (en) | 2001-03-28 | 2015-08-04 | Qualcomm Incorporated | Method and apparatus for transmission framing in a wireless communication system |
US7352868B2 (en) | 2001-10-09 | 2008-04-01 | Philip Hawkes | Method and apparatus for security in a data processing system |
US7649829B2 (en) * | 2001-10-12 | 2010-01-19 | Qualcomm Incorporated | Method and system for reduction of decoding complexity in a communication system |
US6901550B2 (en) | 2001-10-17 | 2005-05-31 | Actelis Networks Inc. | Two-dimensional interleaving in a modem pool environment |
US6671833B2 (en) * | 2002-01-08 | 2003-12-30 | Parama Networks, Inc. | Forward error correction and framing protocol |
US7599655B2 (en) | 2003-01-02 | 2009-10-06 | Qualcomm Incorporated | Method and apparatus for broadcast services in a communication system |
US8098818B2 (en) | 2003-07-07 | 2012-01-17 | Qualcomm Incorporated | Secure registration for a multicast-broadcast-multimedia system (MBMS) |
US8718279B2 (en) | 2003-07-08 | 2014-05-06 | Qualcomm Incorporated | Apparatus and method for a secure broadcast system |
US8724803B2 (en) | 2003-09-02 | 2014-05-13 | Qualcomm Incorporated | Method and apparatus for providing authenticated challenges for broadcast-multicast communications in a communication system |
GB2415336B (en) * | 2004-06-18 | 2006-11-08 | Toshiba Res Europ Ltd | Bit interleaver for a mimo system |
KR20060004198A (ko) * | 2004-07-08 | 2006-01-12 | 삼성전자주식회사 | 이동통신 시스템에서 블록 디인터리버 버퍼의 운용 방법및 장치 |
CA2869452C (en) | 2004-10-12 | 2016-01-19 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US7712008B2 (en) * | 2006-01-26 | 2010-05-04 | Agere Systems Inc. | Systems and methods for error reduction associated with information transfer |
US8335956B2 (en) | 2006-04-12 | 2012-12-18 | Tq Delta, Llc | Packet retransmission and memory sharing |
DE102006026895B3 (de) * | 2006-06-09 | 2007-11-08 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Interleaver-Vorrichtung, Empfänger für ein von der Interleaver-Vorrichtung erzeugtes Signal, Sender zum Erzeugen eines Sendesignals, Verfahren zum Verarbeiten eines Codeworts, Verfahren zum Empfangen eines Signals und Computer-Programm |
US7801200B2 (en) * | 2006-07-31 | 2010-09-21 | Agere Systems Inc. | Systems and methods for code dependency reduction |
US7779331B2 (en) * | 2006-07-31 | 2010-08-17 | Agere Systems Inc. | Systems and methods for tri-column code based error reduction |
US7802163B2 (en) * | 2006-07-31 | 2010-09-21 | Agere Systems Inc. | Systems and methods for code based error reduction |
US7783936B1 (en) * | 2006-09-28 | 2010-08-24 | L-3 Communications, Corp. | Memory arbitration technique for turbo decoding |
US8312345B1 (en) | 2006-09-29 | 2012-11-13 | Marvell International Ltd. | Forward error correcting code encoder apparatus |
US7971125B2 (en) * | 2007-01-08 | 2011-06-28 | Agere Systems Inc. | Systems and methods for prioritizing error correction data |
US8418023B2 (en) | 2007-05-01 | 2013-04-09 | The Texas A&M University System | Low density parity check decoder for irregular LDPC codes |
US8374224B2 (en) * | 2007-05-24 | 2013-02-12 | Lantiq Deutschland Gmbh | Interleaver apparatus and method |
US8196002B2 (en) * | 2007-06-01 | 2012-06-05 | Agere Systems Inc. | Systems and methods for joint LDPC encoding and decoding |
US7930621B2 (en) * | 2007-06-01 | 2011-04-19 | Agere Systems Inc. | Systems and methods for LDPC decoding with post processing |
US20100185914A1 (en) * | 2007-09-28 | 2010-07-22 | Weijun Tan | Systems and Methods for Reduced Complexity Data Processing |
US7900119B2 (en) * | 2007-11-30 | 2011-03-01 | Lantiq Deutschland Gmbh | Interleaving redundancy apparatus and method |
US8161348B2 (en) * | 2008-02-05 | 2012-04-17 | Agere Systems Inc. | Systems and methods for low cost LDPC decoding |
EP2096884A1 (en) | 2008-02-29 | 2009-09-02 | Koninklijke KPN N.V. | Telecommunications network and method for time-based network access |
US8245104B2 (en) | 2008-05-02 | 2012-08-14 | Lsi Corporation | Systems and methods for queue based data detection and decoding |
WO2009142620A1 (en) * | 2008-05-19 | 2009-11-26 | Agere Systems Inc. | Systems and methods for mitigating latency in a data detector feedback loop |
US8660220B2 (en) * | 2008-09-05 | 2014-02-25 | Lsi Corporation | Reduced frequency data processing using a matched filter set front end |
US8245120B2 (en) * | 2008-09-17 | 2012-08-14 | Lsi Corporation | Power reduced queue based data detection and decoding systems and methods for using such |
CN102037513A (zh) * | 2008-11-20 | 2011-04-27 | Lsi公司 | 用于噪声降低的数据检测的系统和方法 |
US7990642B2 (en) * | 2009-04-17 | 2011-08-02 | Lsi Corporation | Systems and methods for storage channel testing |
US8443267B2 (en) * | 2009-04-28 | 2013-05-14 | Lsi Corporation | Systems and methods for hard decision assisted decoding |
JP5631977B2 (ja) | 2009-04-28 | 2014-11-26 | エルエスアイ コーポレーション | 読み取りデータ処理システムにおける動的スケーリングのシステムと方法 |
US8250434B2 (en) * | 2009-06-18 | 2012-08-21 | Lsi Corporation | Systems and methods for codec usage control during storage pre-read |
US8352841B2 (en) * | 2009-06-24 | 2013-01-08 | Lsi Corporation | Systems and methods for out of order Y-sample memory management |
US8458553B2 (en) | 2009-07-28 | 2013-06-04 | Lsi Corporation | Systems and methods for utilizing circulant parity in a data processing system |
US8312343B2 (en) * | 2009-07-28 | 2012-11-13 | Lsi Corporation | Systems and methods for re-using decoding parity in a detector circuit |
US8250431B2 (en) * | 2009-07-30 | 2012-08-21 | Lsi Corporation | Systems and methods for phase dependent data detection in iterative decoding |
US8321746B2 (en) | 2009-07-30 | 2012-11-27 | Lsi Corporation | Systems and methods for quasi-cyclic LDPC code production and decoding |
US8266505B2 (en) | 2009-08-12 | 2012-09-11 | Lsi Corporation | Systems and methods for retimed virtual data processing |
US8176404B2 (en) * | 2009-09-09 | 2012-05-08 | Lsi Corporation | Systems and methods for stepped data retry in a storage system |
KR101623730B1 (ko) * | 2009-11-23 | 2016-05-25 | 삼성전자주식회사 | 인터리버 장치 |
US8688873B2 (en) | 2009-12-31 | 2014-04-01 | Lsi Corporation | Systems and methods for monitoring out of order data decoding |
US8578253B2 (en) | 2010-01-04 | 2013-11-05 | Lsi Corporation | Systems and methods for updating detector parameters in a data processing circuit |
US8683306B2 (en) * | 2010-01-04 | 2014-03-25 | Lsi Corporation | Systems and methods for data detection including dynamic scaling |
US8743936B2 (en) * | 2010-01-05 | 2014-06-03 | Lsi Corporation | Systems and methods for determining noise components in a signal set |
US9343082B2 (en) | 2010-03-30 | 2016-05-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for detecting head contact |
US8161351B2 (en) | 2010-03-30 | 2012-04-17 | Lsi Corporation | Systems and methods for efficient data storage |
US8418019B2 (en) | 2010-04-19 | 2013-04-09 | Lsi Corporation | Systems and methods for dynamic scaling in a data decoding system |
US8527831B2 (en) | 2010-04-26 | 2013-09-03 | Lsi Corporation | Systems and methods for low density parity check data decoding |
US8443249B2 (en) | 2010-04-26 | 2013-05-14 | Lsi Corporation | Systems and methods for low density parity check data encoding |
US8381074B1 (en) | 2010-05-21 | 2013-02-19 | Lsi Corporation | Systems and methods for utilizing a centralized queue based data processing circuit |
US8381071B1 (en) | 2010-05-21 | 2013-02-19 | Lsi Corporation | Systems and methods for decoder sharing between data sets |
US8208213B2 (en) | 2010-06-02 | 2012-06-26 | Lsi Corporation | Systems and methods for hybrid algorithm gain adaptation |
US8804260B2 (en) | 2010-09-13 | 2014-08-12 | Lsi Corporation | Systems and methods for inter-track interference compensation |
US9219469B2 (en) | 2010-09-21 | 2015-12-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for filter constraint estimation |
US8295001B2 (en) | 2010-09-21 | 2012-10-23 | Lsi Corporation | Systems and methods for low latency noise cancellation |
US8661071B2 (en) | 2010-10-11 | 2014-02-25 | Lsi Corporation | Systems and methods for partially conditioned noise predictive equalization |
US8443250B2 (en) | 2010-10-11 | 2013-05-14 | Lsi Corporation | Systems and methods for error correction using irregular low density parity check codes |
US8385014B2 (en) | 2010-10-11 | 2013-02-26 | Lsi Corporation | Systems and methods for identifying potential media failure |
US8560930B2 (en) | 2010-10-11 | 2013-10-15 | Lsi Corporation | Systems and methods for multi-level quasi-cyclic low density parity check codes |
US8750447B2 (en) | 2010-11-02 | 2014-06-10 | Lsi Corporation | Systems and methods for variable thresholding in a pattern detector |
US8566379B2 (en) | 2010-11-17 | 2013-10-22 | Lsi Corporation | Systems and methods for self tuning target adaptation |
US8667039B2 (en) | 2010-11-17 | 2014-03-04 | Lsi Corporation | Systems and methods for variance dependent normalization for branch metric calculation |
US8810940B2 (en) | 2011-02-07 | 2014-08-19 | Lsi Corporation | Systems and methods for off track error recovery |
US8699167B2 (en) | 2011-02-16 | 2014-04-15 | Lsi Corporation | Systems and methods for data detection using distance based tuning |
US8446683B2 (en) | 2011-02-22 | 2013-05-21 | Lsi Corporation | Systems and methods for data pre-coding calibration |
US8854753B2 (en) | 2011-03-17 | 2014-10-07 | Lsi Corporation | Systems and methods for auto scaling in a data processing system |
US8693120B2 (en) | 2011-03-17 | 2014-04-08 | Lsi Corporation | Systems and methods for sample averaging in data processing |
US8611033B2 (en) | 2011-04-15 | 2013-12-17 | Lsi Corporation | Systems and methods for selective decoder input data processing |
US8887034B2 (en) | 2011-04-15 | 2014-11-11 | Lsi Corporation | Systems and methods for short media defect detection |
US8670955B2 (en) | 2011-04-15 | 2014-03-11 | Lsi Corporation | Systems and methods for reliability assisted noise predictive filtering |
US8560929B2 (en) | 2011-06-24 | 2013-10-15 | Lsi Corporation | Systems and methods for non-binary decoding |
US8499231B2 (en) | 2011-06-24 | 2013-07-30 | Lsi Corporation | Systems and methods for reduced format non-binary decoding |
US8566665B2 (en) | 2011-06-24 | 2013-10-22 | Lsi Corporation | Systems and methods for error correction using low density parity check codes using multiple layer check equations |
US8862972B2 (en) | 2011-06-29 | 2014-10-14 | Lsi Corporation | Low latency multi-detector noise cancellation |
US8595576B2 (en) | 2011-06-30 | 2013-11-26 | Lsi Corporation | Systems and methods for evaluating and debugging LDPC iterative decoders |
US8650451B2 (en) | 2011-06-30 | 2014-02-11 | Lsi Corporation | Stochastic stream decoding of binary LDPC codes |
US8566666B2 (en) | 2011-07-11 | 2013-10-22 | Lsi Corporation | Min-sum based non-binary LDPC decoder |
US8830613B2 (en) | 2011-07-19 | 2014-09-09 | Lsi Corporation | Storage media inter-track interference cancellation |
US8879182B2 (en) | 2011-07-19 | 2014-11-04 | Lsi Corporation | Storage media inter-track interference cancellation |
US8819527B2 (en) | 2011-07-19 | 2014-08-26 | Lsi Corporation | Systems and methods for mitigating stubborn errors in a data processing system |
US8854754B2 (en) | 2011-08-19 | 2014-10-07 | Lsi Corporation | Systems and methods for local iteration adjustment |
US8539328B2 (en) | 2011-08-19 | 2013-09-17 | Lsi Corporation | Systems and methods for noise injection driven parameter selection |
US9026572B2 (en) | 2011-08-29 | 2015-05-05 | Lsi Corporation | Systems and methods for anti-causal noise predictive filtering in a data channel |
US8756478B2 (en) | 2011-09-07 | 2014-06-17 | Lsi Corporation | Multi-level LDPC layer decoder |
US8656249B2 (en) | 2011-09-07 | 2014-02-18 | Lsi Corporation | Multi-level LDPC layer decoder |
US8681441B2 (en) | 2011-09-08 | 2014-03-25 | Lsi Corporation | Systems and methods for generating predictable degradation bias |
US8661324B2 (en) | 2011-09-08 | 2014-02-25 | Lsi Corporation | Systems and methods for non-binary decoding biasing control |
US8850276B2 (en) | 2011-09-22 | 2014-09-30 | Lsi Corporation | Systems and methods for efficient data shuffling in a data processing system |
US8767333B2 (en) | 2011-09-22 | 2014-07-01 | Lsi Corporation | Systems and methods for pattern dependent target adaptation |
US8479086B2 (en) | 2011-10-03 | 2013-07-02 | Lsi Corporation | Systems and methods for efficient parameter modification |
US8689062B2 (en) | 2011-10-03 | 2014-04-01 | Lsi Corporation | Systems and methods for parameter selection using reliability information |
US8578241B2 (en) | 2011-10-10 | 2013-11-05 | Lsi Corporation | Systems and methods for parity sharing data processing |
US8862960B2 (en) | 2011-10-10 | 2014-10-14 | Lsi Corporation | Systems and methods for parity shared data encoding |
US8996597B2 (en) | 2011-10-12 | 2015-03-31 | Lsi Corporation | Nyquist constrained digital finite impulse response filter |
US8707144B2 (en) | 2011-10-17 | 2014-04-22 | Lsi Corporation | LDPC decoder with targeted symbol flipping |
US8788921B2 (en) | 2011-10-27 | 2014-07-22 | Lsi Corporation | Detector with soft pruning |
US8443271B1 (en) | 2011-10-28 | 2013-05-14 | Lsi Corporation | Systems and methods for dual process data decoding |
US8604960B2 (en) | 2011-10-28 | 2013-12-10 | Lsi Corporation | Oversampled data processing circuit with multiple detectors |
US8527858B2 (en) | 2011-10-28 | 2013-09-03 | Lsi Corporation | Systems and methods for selective decode algorithm modification |
US8683309B2 (en) | 2011-10-28 | 2014-03-25 | Lsi Corporation | Systems and methods for ambiguity based decode algorithm modification |
US8531320B2 (en) | 2011-11-14 | 2013-09-10 | Lsi Corporation | Systems and methods for memory efficient data decoding |
US8751913B2 (en) | 2011-11-14 | 2014-06-10 | Lsi Corporation | Systems and methods for reduced power multi-layer data decoding |
US8760991B2 (en) | 2011-11-14 | 2014-06-24 | Lsi Corporation | Systems and methods for post processing gain correction |
US8700981B2 (en) | 2011-11-14 | 2014-04-15 | Lsi Corporation | Low latency enumeration endec |
US8719686B2 (en) | 2011-11-22 | 2014-05-06 | Lsi Corporation | Probability-based multi-level LDPC decoder |
US8631300B2 (en) | 2011-12-12 | 2014-01-14 | Lsi Corporation | Systems and methods for scalable data processing shut down |
US8625221B2 (en) | 2011-12-15 | 2014-01-07 | Lsi Corporation | Detector pruning control system |
US8707123B2 (en) | 2011-12-30 | 2014-04-22 | Lsi Corporation | Variable barrel shifter |
US8819515B2 (en) | 2011-12-30 | 2014-08-26 | Lsi Corporation | Mixed domain FFT-based non-binary LDPC decoder |
US8751889B2 (en) | 2012-01-31 | 2014-06-10 | Lsi Corporation | Systems and methods for multi-pass alternate decoding |
US8850295B2 (en) | 2012-02-01 | 2014-09-30 | Lsi Corporation | Symbol flipping data processor |
US8775896B2 (en) | 2012-02-09 | 2014-07-08 | Lsi Corporation | Non-binary LDPC decoder with low latency scheduling |
US8749907B2 (en) | 2012-02-14 | 2014-06-10 | Lsi Corporation | Systems and methods for adaptive decoder message scaling |
US8782486B2 (en) | 2012-03-05 | 2014-07-15 | Lsi Corporation | Systems and methods for multi-matrix data processing |
US8610608B2 (en) | 2012-03-08 | 2013-12-17 | Lsi Corporation | Systems and methods for reduced latency loop correction |
US8731115B2 (en) | 2012-03-08 | 2014-05-20 | Lsi Corporation | Systems and methods for data processing including pre-equalizer noise suppression |
US8873182B2 (en) | 2012-03-09 | 2014-10-28 | Lsi Corporation | Multi-path data processing system |
US8977937B2 (en) | 2012-03-16 | 2015-03-10 | Lsi Corporation | Systems and methods for compression driven variable rate decoding in a data processing system |
US9230596B2 (en) | 2012-03-22 | 2016-01-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for variable rate coding in a data processing system |
US9043684B2 (en) | 2012-03-22 | 2015-05-26 | Lsi Corporation | Systems and methods for variable redundancy data protection |
US8612826B2 (en) | 2012-05-17 | 2013-12-17 | Lsi Corporation | Systems and methods for non-binary LDPC encoding |
US8880986B2 (en) | 2012-05-30 | 2014-11-04 | Lsi Corporation | Systems and methods for improved data detection processing |
US9324372B2 (en) | 2012-08-28 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for local iteration randomization in a data decoder |
US8751915B2 (en) | 2012-08-28 | 2014-06-10 | Lsi Corporation | Systems and methods for selectable positive feedback data processing |
US8930780B2 (en) | 2012-08-28 | 2015-01-06 | Lsi Corporation | Systems and methods for non-zero syndrome based processing |
US9019647B2 (en) | 2012-08-28 | 2015-04-28 | Lsi Corporation | Systems and methods for conditional positive feedback data decoding |
US8949702B2 (en) | 2012-09-14 | 2015-02-03 | Lsi Corporation | Systems and methods for detector side trapping set mitigation |
US8634152B1 (en) | 2012-10-15 | 2014-01-21 | Lsi Corporation | Systems and methods for throughput enhanced data detection in a data processing circuit |
US9112531B2 (en) | 2012-10-15 | 2015-08-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced local iteration randomization in a data decoder |
US9048870B2 (en) | 2012-11-19 | 2015-06-02 | Lsi Corporation | Low density parity check decoder with flexible saturation |
US8929009B2 (en) | 2012-12-19 | 2015-01-06 | Lsi Corporation | Irregular low density parity check decoder with low syndrome error handling |
US9130589B2 (en) | 2012-12-19 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Low density parity check decoder with dynamic scaling |
US8773791B1 (en) | 2013-01-14 | 2014-07-08 | Lsi Corporation | Systems and methods for X-sample based noise cancellation |
US9003263B2 (en) | 2013-01-15 | 2015-04-07 | Lsi Corporation | Encoder and decoder generation by state-splitting of directed graph |
US9009557B2 (en) | 2013-01-21 | 2015-04-14 | Lsi Corporation | Systems and methods for reusing a layered decoder to yield a non-layered result |
US8885276B2 (en) | 2013-02-14 | 2014-11-11 | Lsi Corporation | Systems and methods for shared layer data decoding |
US8930792B2 (en) | 2013-02-14 | 2015-01-06 | Lsi Corporation | Systems and methods for distributed low density parity check decoding |
US9214959B2 (en) | 2013-02-19 | 2015-12-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for skip layer data decoding |
US8797668B1 (en) | 2013-03-13 | 2014-08-05 | Lsi Corporation | Systems and methods for penalty based multi-variant encoding |
US9048873B2 (en) | 2013-03-13 | 2015-06-02 | Lsi Corporation | Systems and methods for multi-stage encoding of concatenated low density parity check codes |
US9048874B2 (en) | 2013-03-15 | 2015-06-02 | Lsi Corporation | Min-sum based hybrid non-binary low density parity check decoder |
US9281843B2 (en) | 2013-03-22 | 2016-03-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for reduced constraint code data processing |
US9048867B2 (en) | 2013-05-21 | 2015-06-02 | Lsi Corporation | Shift register-based layered low density parity check decoder |
US9274889B2 (en) | 2013-05-29 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for data processing using global iteration result reuse |
US8959414B2 (en) | 2013-06-13 | 2015-02-17 | Lsi Corporation | Systems and methods for hybrid layer data decoding |
US8917466B1 (en) | 2013-07-17 | 2014-12-23 | Lsi Corporation | Systems and methods for governing in-flight data sets in a data processing system |
US8817404B1 (en) | 2013-07-18 | 2014-08-26 | Lsi Corporation | Systems and methods for data processing control |
US9196299B2 (en) | 2013-08-23 | 2015-11-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced data encoding and decoding |
US8908307B1 (en) | 2013-08-23 | 2014-12-09 | Lsi Corporation | Systems and methods for hard disk drive region based data encoding |
US9129651B2 (en) | 2013-08-30 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with quadrature amplitude modulation |
US9047882B2 (en) | 2013-08-30 | 2015-06-02 | Lsi Corporation | Systems and methods for multi-level encoding and decoding |
US9400797B2 (en) | 2013-09-17 | 2016-07-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for recovered data stitching |
CN104518801A (zh) | 2013-09-29 | 2015-04-15 | Lsi公司 | 非二进制的分层低密度奇偶校验解码器 |
US9219503B2 (en) | 2013-10-16 | 2015-12-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for multi-algorithm concatenation encoding and decoding |
US9323606B2 (en) | 2013-11-21 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for FAID follower decoding |
US9130599B2 (en) | 2013-12-24 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods of converting detector output to multi-level soft information |
RU2014104571A (ru) | 2014-02-10 | 2015-08-20 | ЭлЭсАй Корпорейшн | Системы и способы для эффективного с точки зрения площади кодирования данных |
US9378765B2 (en) | 2014-04-03 | 2016-06-28 | Seagate Technology Llc | Systems and methods for differential message scaling in a decoding process |
US9761273B1 (en) * | 2015-11-03 | 2017-09-12 | Western Digital Technologies, Inc. | Data storage device encoding and interleaving codewords to improve trellis sequence detection |
US10063257B1 (en) * | 2015-11-03 | 2018-08-28 | Western Digital Technologies, Inc. | Data storage device encoding and interleaving codewords to improve trellis sequence detection |
US10056920B1 (en) * | 2015-11-03 | 2018-08-21 | Western Digital Technologies, Inc. | Data storage device encoding and interleaving codewords to improve trellis sequence detection |
US10944432B2 (en) * | 2018-09-18 | 2021-03-09 | Avago Technologies International Sales Pte. Limited | Methods and systems for transcoder, FEC and interleaver optimization |
US11221950B2 (en) | 2019-12-19 | 2022-01-11 | Western Digital Technologies, Inc. | Storage system and method for interleaving data for enhanced quality of service |
US11150839B2 (en) | 2019-12-19 | 2021-10-19 | Western Digital Technologies, Inc. | Host and method for interleaving data in a storage system for enhanced quality of service |
US12032524B2 (en) * | 2022-03-03 | 2024-07-09 | FotoNation Limited (Xperi Inc.) | Data decompression apparatus |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4336611A (en) * | 1979-12-03 | 1982-06-22 | Honeywell Information Systems Inc. | Error correction apparatus and method |
JPS58123253A (ja) * | 1982-01-19 | 1983-07-22 | Sony Corp | エラ−訂正装置 |
JPS6059468A (ja) * | 1983-09-09 | 1985-04-05 | Nec Corp | ベクトルデ−タ処理装置 |
US4646303A (en) * | 1983-10-05 | 1987-02-24 | Nippon Gakki Seizo Kabushiki Kaisha | Data error detection and correction circuit |
JPH0697542B2 (ja) * | 1985-05-14 | 1994-11-30 | 松下電器産業株式会社 | インタ−リ−ブ回路 |
US4835777A (en) * | 1987-01-07 | 1989-05-30 | Motorola, Inc. | Radio paging receiver including duplicate page detection and error correction capability |
US5063533A (en) * | 1989-04-10 | 1991-11-05 | Motorola, Inc. | Reconfigurable deinterleaver/interleaver for block oriented data |
US5224106A (en) * | 1990-05-09 | 1993-06-29 | Digital Equipment Corporation | Multi-level error correction system |
US5204876A (en) * | 1991-03-13 | 1993-04-20 | Motorola, Inc. | Method and apparatus for providing high data rate traffic channels in a spread spectrum communication system |
US5572532A (en) * | 1993-12-29 | 1996-11-05 | Zenith Electronics Corp. | Convolutional interleaver and deinterleaver |
US5537420A (en) * | 1994-05-04 | 1996-07-16 | General Instrument Corporation Of Delaware | Convolutional interleaver with reduced memory requirements and address generator therefor |
US5592492A (en) * | 1994-05-13 | 1997-01-07 | Lsi Logic Corporation | Convolutional interleaving/de-interleaving method and apparatus for data transmission |
-
1995
- 1995-06-06 US US08/469,558 patent/US5898710A/en not_active Expired - Lifetime
- 1995-12-19 TW TW084113559A patent/TW299539B/zh not_active IP Right Cessation
-
1996
- 1996-04-22 CA CA002174680A patent/CA2174680C/en not_active Expired - Fee Related
- 1996-05-29 EP EP96303838A patent/EP0748058A3/en not_active Ceased
- 1996-06-06 JP JP8143370A patent/JPH0927753A/ja active Pending
-
1998
- 1998-04-10 US US09/058,346 patent/US5968200A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7966542B2 (en) | 2003-02-26 | 2011-06-21 | Qualcomm Incorporated | Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation |
Also Published As
Publication number | Publication date |
---|---|
JPH0927753A (ja) | 1997-01-28 |
US5968200A (en) | 1999-10-19 |
EP0748058A2 (en) | 1996-12-11 |
CA2174680A1 (en) | 1996-12-07 |
US5898710A (en) | 1999-04-27 |
EP0748058A3 (en) | 1998-01-07 |
CA2174680C (en) | 2000-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW299539B (zh) | ||
US5719875A (en) | Systematic convolution interleavers and deinterleavers | |
JP3549788B2 (ja) | 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム | |
CN1200569C (zh) | 数字包数据网格译码器 | |
US6927708B2 (en) | Mapping system for transmission and reception of multiple data types | |
CN101164242A (zh) | 具有复用输出的并行turbo解码器 | |
KR19980070970A (ko) | 디지털 데이타의 인터리브 및 역인터리브 방법, 인터리브 및역인터리브 장치, 및 통신 시스템 | |
WO2001093428A2 (en) | Product code based forward error correction system | |
EP1733477B1 (en) | Sub-block interleaving and de-interleaving for multidimensional product block codes | |
US6638318B1 (en) | Method and device for coding sequences of data, and associated decoding method and device | |
Dudzicz et al. | An explicit construction of optimal streaming codes for channels with burst and arbitrary erasures | |
JP3796250B2 (ja) | デジタル通信システムのデインターリービング装置およびそのデインターリービング方法 | |
JP2004519174A (ja) | 誤り訂正符号を復号化する方法及び装置 | |
US4159469A (en) | Method and apparatus for the coding and decoding of digital information | |
CN112332869A (zh) | 改进的tpc迭代方法和装置 | |
CN101453302A (zh) | 解交织器、数据传输系统中的数据交织/解交织实现方法 | |
CN103544113A (zh) | 基于数据块的卷积交织在fpga中ram的实现方法 | |
US3566352A (en) | Error correction in coded messages | |
EP2051384A1 (en) | Iterative decoding in a mesh network, corresponding method and system | |
JPH03242027A (ja) | インターリーブを付加した並列誤り訂正方式 | |
KR100243468B1 (ko) | 듀얼 포트 메모리를 이용한 길쌈 인터리버 /디인터리버 | |
EP0514041B1 (en) | Digital data decoder using error information for transmission mode selection | |
CN109889209A (zh) | 一种适用于宇航通信的速率自适应型ldpc译码器 | |
US7103820B2 (en) | System and method for interleaving forward error correction code words across multiple communication connections | |
JP2684031B2 (ja) | データの復号化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |