TW298631B - Program algorithm for low voltage single power supply flash memories - Google Patents
Program algorithm for low voltage single power supply flash memories Download PDFInfo
- Publication number
- TW298631B TW298631B TW084113739A TW84113739A TW298631B TW 298631 B TW298631 B TW 298631B TW 084113739 A TW084113739 A TW 084113739A TW 84113739 A TW84113739 A TW 84113739A TW 298631 B TW298631 B TW 298631B
- Authority
- TW
- Taiwan
- Prior art keywords
- group
- program
- programming
- array
- yuan
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Read Only Memory (AREA)
Description
附 件 A7 B7 經濟部中央標準局貝工消費合作社印裝 五、 發明説明 (3 ) 1 | 明 薄 域 1 本 發 明 僳 有 關 於 快 閃 記 億 體 之 領 域 0 尤 甚 者 > 本 發 明 1 1 I 偽 有 關 於 用 於 低 電 壓 act 早 一 電 流 供 應 快 閃 記 億 體 之 程 式 演 算 S 請 1 1 1 法 先 «1* 0 閱 1 讀 1 ϋ. 薛 背 景 背 面 之 1 I 快 閃 記 億 鳢 通 常 可 應 用 於 多 種 之 電 腦 糸 統 中 以 便 提 供 注 意 1 1 事 1 非 揮 發 性 之 資 料 儲 存 0 先 前 的 快 閃 記 億 體 通 常 包 含 有 用 於 項 再 1 4 將 資 料 编 寫 進 入 快 閃 記 億 體 單 元 之 程 式 编 寫 電 路 和 用 於 清 本 裝 頁 1 除 此 記 億 體 單 元 之 清 除 電 路 0 然 而 $ 此 程 式 编 寫 和 清 除 電 1 I 路 所 霈 之 電 源 供 鼴 位 準 不 同 於 通 常 可 從 電 腦 % 統 上 獲 得 之 1 1 電 源 供 應 0 1 某 些 先 ^-4- 刖 的 快 閃 記 億 體 要 求 多 重 的 電 源 供 應 以 便 配 合 訂 此 程 式 编 寫 和 清 除 電 路 〇 舉 例 而 9 有 一 種 先 前 的 快 閃 記 1 I 億 體 要 求 一 VCC 供 應 電 壓 和 一 分 離 之 用 於 程 式 编 寫 電 路 之 1 I VPP 供 應 電 壓 0 很 不 幸 地 » 此 雙 電 壓 供 應 之 需 求 通 常 使 得 1 丄 採 用 此 雙 電 壓 快 閃 記 億 體 之 電 腦 % 統 之 電 源 % 統 之 設 計 的 > .- 1 1 複 雜 性 增 加 I 同 時 使 得 此 % 统 之 總 成 本 增 加 0 1 1 另 一 方 面 9 αο 単 一 電 源 供 應 快 閃 記 億 體 通 常 包 含 有 恃 殊 1 之 電 路 可 産 生 適 當 的 電 壓 位 準 和 電 流 位 準 以 便 可 程 式 编 寫 • 1 1 和 清 除 個 別 的 快 閃 記 億 體 單 元 0 舉 例 而 .一· » 此 種 快 閃 記 億 1 體 通 常 包 含 有 充 霄 泵 電 路 可 在 程 式 编 寫 期 間 將 acr 早 一 供 應 電 1 I 壓 轉 換 至 將 输 入 驅 動 至 快 閃 記 億 醱 單 元 所 需 之 適 當 的 電 壓 1 1 I 位 準 〇 1 1 最 近 之 電 腦 糸 統 9 如 手 提 式 電 腦 9 與 早 期 的 電 腦 相 比 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 3 (修正頁) 83. 3.10,000 A7 B7 經濟部中央標準局負工消費合作社印製 五、發明説明( 4 ) 1 | 較 f 其 所 使 用 之 積 體 電 路 和 其 它 的 裝 置 以 相 當 低 之 電 源 供 1 I 應 (V C C )位準動作。 舉例而言, 先前使用5 V VCC 電 源 之 手 提 1 1 I 式 電 腦 % 統 現 在 發 展 成 使 用 3 v 或 更 低 之 VCC電源。 請 先 閲 讀 1 1 很 不 幸 地 9 此 種 低 位 準 之 供 應 電 壓 使 得 可 由 充 電 泵 電 '1 路 産 生 於 快 閃 記 億 體 之 程 式 编 寫 電 流 之 數 量 被 限 制 於 一 實 背 Sr 之 1 | 際 的 範 圍 内 0 可 獲 得 程 式 编 寫 電 流 之 此 一 限 制 會 藉 由 限 制 汪 意 事 項 再 $ 1 1 I 可 同 時 程 式 编 寫 之 快 閃 記 億 m 單 元 之 數 百 而 降 低 此 種 快 閃 1 記 億 體 之 整 醱 速 度 0 寫 本 頁 袈 1 理 論 上 一 m 大 且 較 複 雜 應 用 之 充 電 泵 電 路 將 可 提 供 Sw^ 1 I 同 時 程 式 编 寫 快 閃 記 億 體 單 元 之 所 有 位 元 組 或 字 元 所 需 之 1 1 1 電 流 〇 然 而 9 此 大 且 較 複 雜 之 充 電 泵 電 路 基 本 上 需 求 較 大 1 訂 區 域 之 積 體 電 路 鑲 模 〇 做 為 充 電 泵 之 如 此 大 量 的 積 體 電 路 鑄 模 空 間 基 本 上 將 減 低 可 提 供 給 快 閃 記 億 體 acr 単 元 和 其 相 關 1 1 之 存 在 電 路 的 鑄 模 空 間 f 並 因 而 侷 限 此 快 閃 記 億 髏 之 整 個 1 | 儲 存 空 間 0 換 句 話 説 1 如 此 廉 大 數 量 之 鑄 模 空 間 可 能 需 要 1 大 大 地 增 加 積 體 電 路 鑄 模 之 整 體 大‘小 〇 此 亦 將 因 而 增 加 其 Ί I 製 造 成 本 〇 1 1 太 發 明 摘 ψ 和 冃 的 | 本 發 明 之 一 百 的 為 提 供 一 種 用 於 單 一 電 源 供 應 快 閃 記 1 • 1 1 億 體 之 新 的 程 式 演 算 法 0 1 I 本 發 明 之 另 —* 百 的 為 提 供 — 種 程 式 演 算 法 • 可 有 效 地 1 I 將 獲 得 之 程 式 编 寫 電 流 分 散 至 那 些 只 需 要 程 式 编 寫 之 快 閃 1 1 | 記 億 體 單 元 0 1 1 I 本 發 明 之 又 —— 百 的 為 提 供 一 種 程 式 演 算 法 $ 其 使 得 在 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 4 (修正頁) 83. 3.10,000 A7 B7 五、發明説明(5 ) 可獲得的程式編寫電流所給定之限制内具有最快的程式編 寫速度。 本發明之再一目的為提供一種程式演算法,其用於操 作於位元組模式和字元模式兩者之低電壓單一電源供應快 閃記憶體。 上述的和其它的Η的可藉由用於快閃記憶體之程式演 算法而提供。將於快閃記憶體中之資枓輸入緩衝器和程式 編寫電路分隔成一組分離之可控制組群。此演算法偵測由 每一個組群程式編寫進入快閃單元陴列之«輯零之數目· 此演算法切換於瑄些組群間Μ便使得於快閃單元陣列中之 同時程式編寫之單元數目不會超遇某一預定數目,此數目 是由可用於程式編寫之最大電流容量和最大電流功率決定 的。此預定數目之邐擇是用於當其獲得最大程式編寫速度 時,可避免使得快閃記憶體中之充電泵雷路負荷遇重。 本發明的其它目的、特性和優點將因Μ下之詳细說明 而更加的顯而易見。 團忒夕篛蓉說明 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 本發明之說明是依據其所列舉之特殊實施例,並且參 考以下之圖式,其中: 第1圖係顯示包含有程式編寫電路和快閃單元陣列之 單一電源供應快閃記憶體。 第2圖係顯示當字元偵測器偵測到於將程式編寫進入 快閃單元陣列中的零是5個或更少時,其程式控制狀態機 用來選擇程式編寫組群0-3之時序圖。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 298631 A7 _B7_五、發明説明(6 ) 第3圖像顯示當低位元組偵测器和高位元組偵测器各 經濟部中央標準局男工消費合作社印裂 元程 少 5 態 零少態 零零用 字 式 式 式 位擇 更於狀 艢更狀 個個機 和 。。圖 圖 圖 低選 或多制 5 或制 55 態 式態式之 之 之 和來 個有控 於個控 於於狀 模狀圖器 器 機 高用 5 到式 多 5 式 多多制 組 之之測 測 態 中機 有測程 有有程 有有控 元機器偵 偵 狀 其態 到偵其 到到其 到到式 位態测組 組 _ 且狀 測則, 測測, 测測程 用狀偵元 元 控 少制 偵器時80偵偵時80偵偵其 使制元位 位 式 圖 _ 更控 器測列 器則列 器亦 ,.上控字低 高 程 或式 测偵陣?测器陣 f 測器時10列式之之 之 之 時 時 · _ 個程 偵組元 偵測元 偵測列 陣程中中 中 中 5 其 組元單 3 組偵單 3 組偵陣 f 元其例例 例 例 - - 時 是, 元位閃 ο 元組閃 ο 元組元單時施施 施 施 零時so位高快群位元快群位元單3^閃寫實實 實 實 的 5 低而入組低位入組低位閃0-快编一 一 一 一 寫於 f 當 -進寫當高進寫當高快群在式於於 於 於 编大示寫寫编示而寫编示且入組示程示示 示 示 式是 3 顯编编式顯 ,编式顯 ,進寫顯行顯顯 顯 顯 程合0-像式式程像寫式程像寫寫编偽進傜僳 係 係 將總群圖程程擇圖编程擇圖编编式圖者圖圖 圖 圖 到之組 4 被被選 5 式被選 6 式式程 7 兩 0091011 測零寫第將將來第程將來第程程擇第式第第 第 第 偵中编 零零用 被零用 被被選 模 別組式 値痼機 将値機 將將來 元 。 。 κϋ HB1 ^^^^1 mu ftflm m· ml ^^^^1 nt nn—I* / 芽 ,言 (請先閣讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 6 (修正頁) 83. 3. 10,000 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(?) 〇 註细說明 第1圖係顯示包含有程式編寫電路100和快閃單元陣 列120之單一電湄供應快閃記憶體200 。此程式編寫電路 100於單一電源供應快閃記憶體200上所使用之程式演算法 使得其可操作於低VCC電源位準。 此程式編寫電路100包含有程式控制狀態機10、低位 元組偵拥器20、高位元組偵測器21和字元偵測器22。此程 式編寫電路100亦包含有一組的資料輸入媛衡電路*於此 將其標示為 DinbufO 至 Dinbut’15(Dinbuf〇-15)。此 Dinbuf 0-15電路經由一組的輸入/ _出線而耦合至其相對應組之 輸入/犏出群,於此將這些線標示為1/00至1/015(1/00-15)。瑄些DinbufO〜15電路驅動快閔單元陣列120之位元 線0 於一實施例中,快閃單元陣列120是16位元寬,且同 時可Μ位元組模式和字元模式存取。將耦合至Dinbuf 0〜 15電路之快閃單元陣列之每一個16位元字分成4群,於此 將其標示為組群〇至組群3(組群0-3)。組群0包含有資料輪 入媛衡器Dinbuf〇-3,組群1包含有Dinbuf4-7,組群2包含 有 Dinbuf8-ll ,組群 3包含有 Dinbuf〗2-15 。 用於快閃單元陣列120之位元組模式中,組群0和組群 1資料輪入缓衝器組合成程式編寫字元之低位元組或一程 式編寫位元組而組群2和組群3輸入媛衝器則組合成程式編 寫字元之高位元組。用於快閃單元陣列】20之位元組模式 本紙張尺度適用中國國家揉準(CNS ) Α4規格(210Χ297公釐) ---------f 裝-- •- (請先閱讀背面之注意事項再填寫本頁)
,1T 7 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 8 ) 1 1 中 的 整 個 程 式 編 寫 字 元 或 程 式 編 寫 位 元 組 包 含 有 所 有 4 個 1 1 資 料 輸 入 緩 衝 器 組 群 f 組 群 0- 3。 1 | 程 式 控 制 狀 態 機 1 0在 程 式 編 寫 操 作 時 9 其 選 擇 一 個 或 請 1 先 多 個 資 料 輪 入 媛 衝 器 組 群 0 - 3 Μ便驅動快閃單元陣列1 20中 閲 讀 1 背 1 其 相 對 想 之 位 元 線 0 程 式 控 制 狀 態 機 10經 由 —1 組 的 控 制 訊 之 注 I 號 S0PGM至 S3PGM 而切換於組群0 -3 之 間 〇 程 式 控 制 狀 態 機 意 事 1 項 I 10 切 換 盡 量 多 個 用 於 程 式 m 寫 整 個 位 元 組 或 字 元 所 需 之 賁 再 填 料 輸 入 緩 衡 器 組 群 〇 - 3 此乃依據朝向快閃單元陣列1 20 之 寫 本 頁 裝 1 編 寫 賁 料 之 内 容 且 依 據 是 否 程 式 編 寫 電 路 100 是 操 作 於 '—^ 1 | 位 元 組 横 式 或 字 元 横 式 〇 1 I 每 一 個 D i n b u f 0 - 1 5均 包 含 一 程 式 電 路 用 於 鼷 動 於 快 閃 1 訂 單 元 陣 列 120中其相對應的位元線組 >程式控制狀態機1 0 依 示 致 動 組 群 0- 3 可 使 得 於 D i n b u f 0 - 1 5 中 之 程 式 電 路 免 於 1 1 當 程 式 編 寫 時 負 載 過 量 此 從 用 於 驅 動 快 閃 單 元 陣 列 120 1 1 之 汲 極 泵 電 路 (未顯示) 輪 出 之 電 流 〇 λ 對 一 實 腌 例 而 言 用 於 快 閃 單 元 陣 列 200 中 之 汲 極 泵 1 I 電 路 能 夠 提 供 大 約 2 . 5 奄 安 培 的 程 式 編 寫 電 流 當 其 從 變 1 1 -I 動 於 2 . 7 V 至 3 . 6 V 之 間 的 電 壓 供 應 VCC是5V時 )此2 • 5 毫 安 培 1 1 在 程 式 編 寫 操 作 時 其 足 夠 驩 動 達 5個快閃單元陣列1 20 之 ;| 1 汲 極 〇 * 1 1 快 閃 單 元 陣 列 120之字元線和Y通 閥 並 不 切 換 直 到 程 式 1 | 控 制 狀 態 機 1 0完 成 在 組 群 0 - 3 之 間 為 完 成 程 式 編 寫 操 作 之 1 I 所 需 之 切 換 之 後 〇 於 快 閃 記 憶 ϋ 200 中 並 無 任 何 程 式 確 認 1 1 1 操 作 發 生 於 組 群 0- 3 之 切 換 間 $ 此 乃 為 了 節 省 程 式 編 寫 時 1 1 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(9 ) 間。程式確認操作是在完成整個字元或整個位元組的程式 編寫後執行。 假如程式確認操作失敗則依據相同的程式編寫程序重 新編寫此整個字元或位元組。於此重新編寫期間僅有失敗 的程式單元是在其後的編寫週期編寫。此可避免過度編寫 此在啟始編寫週期中已正確寫好之快閃單元。 低位元組偵測器20、高位元組偵測器21和字元偵测器 22分別產生一組的控制訊號X4BL、X4BH、和X4BW。程式控 制狀態機10利用控制訊號X4BL、X4BH、和X4BW,Μ及其它 的訊息來決定組群0-3之適當的切換時序。 低位元組偵測器20接收一組用來指示實際被編寫進入 快閃單元陣列120之低位元組的邏輯”0”狀態之訊號Din( 0:7)。假如低位元組偵測器20偵測到有5個或更少的”0"在 Din(0:7)資料中,則將控制訊號X4BL維持於高位準。假如 低位元組偵測器2 0偵測到有多於5個的” 0 ”在D i η ( 0 : 7 )資料 中,則將控制訊號X4BL維持於低位準。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 间樣地,高位元組偵測器21接收一組用來指示實際被 編寫進入快閃單元陣列120之高位元組的埵輯”0”狀態之訊 號DU(8:15)。假如高位元組偵测器21偵測到有5個或更少 的"0 ”在D i η ( 8 : 1 5 )資料中,則將控制訊號X 4 B Η維持於髙位 準,此外則將控制訊號X 4 Β Η維持於低位準。 字元偵測器22接收訊號Din(0:〗5)並且偵測實際被編 寫進入快閃單元陣列120之字元的邏輯”0”之狀態。字元偵 測器22將控制訊號X4BW維持於高位準•假如偵測到有5個 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 9 A7 B7 五、發明説明(〗〇 ) 或更少的”0"在Din(0:15)資料中,否則將控制訊號X4BH維 持於低位準。 字元偵測器22接收訊號Din(0:15)並且偵測實際被編 寫進入快閃單元陣列120之字元的邏輯”0”之狀態。字元偵 測器22將控制訊號X4BW維持於高位準,假如偵測到有5個 或更少的” 0 ”在D i η ( 0 : 1 5 )資料中,否則將控制訊號X 4 B Η 維持於低位準。 程式控制狀態櫬10利用控制訊號X4BL、Χ4ΒΗ、和X4BW ,Μ&ΒΥΤϋ訊號和ΗΒΥΤΕ訊號來決定組群0-3用於編寫快閃 單元陣列120之遒當時序。程式控制狀態機10是由編寫時 鐘(PGMCLK)作時脈控制。BYTE訊號指示快閃記憶體200是 以位元組或字元模式存取。假如其顯示是於位元組模式* 則HBYTE訊號用來指示在快閃單元陣列120是正在編寫髙位 元組或低位元組。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 程式控制狀態機10產生一組的編寫控制訊號給組群〇-3。此編寫控制訊號包含有選擇組群〇之S0PGM訊號、選擇 組群1之S1PGM訊號、選擇組群2之S2PGM訊號、和選擇組群 3之S3PGM訊號。S0-S3PGM控制訊號同時亦決定在快閃單元 陣列120完成編寫操作之後,程式控制狀態機10在何時可 終止此編寫程序。 第2圖係顯示當字元偵測器22偵測到於快閃單元陣列 120中受程式編寫的零是5個或更少時,其程式控制狀態機 10用來選擇程式編寫組群0-3進行字元横式編寫之時序圖 。於此煽寫程序中,S0PGM-S3PGM訊號在時間tl和t2之間 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) —~ 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X2.97公釐) A7 〜^Ξ__ 五'、發明説明(〗1 ) 同時被致動之便使得快閃單元陣列120可同時由組群 行編寫。 第3画係顯示當低位元組偵測器20偵拥到受程式编寫 的零是5個或更少•和高位元組偵测器2〗亦偵測到受程式 編寫的零是5涸或更少且其中高和低位元組之零的鑲合β 大於5時,其程式控制狀態機10用來選擇程式編寫組群0-3 進行字元横式編寫之時序圖。於此繡寫程序中,程式@ & 狀態機10在時間t3和t4之間將S0PGM和S1PGM訊虢致動以便 使得組群0和1可編寫快閃單元陣列120 。在時間t4和t5之 間,程式控制狀態機10則致動S2PGM和S3PGM控制訊號以便 致勖組群2和3之編寫。 第4圖係顯示當低位元組偵測器20偵测到5個或更少 個零被程式煸寫•而高位元組偵測器21則偵澜到多於5個 零被程式編寫進入快閃單元陣列120時,其程式控制狀態 櫬10用來遘擇程式編寫組群0-3進行字元模式編寫之時序 圖。於此編寫程序中,程式控制狀態機10在時間t6和t7之 間致動組群0和1,緊接著在時間t7和t8之間致動組群2 ’ 然後在時間t8和t9之間致動組群3。 第5 _係顯示當低位元組偵測器20偵拥到多於5個零 被程式編寫,而高位元組偵測器2 1則偵測到5涸或更少個 零被程式纗寫進入快閃單元陣列120時,其程式控制狀態 機10用來選擇程式纗寫組群〇-3進行字元横式編寫之時序 圖。於此編寫程序中,程式控制狀戆櫬1〇在時間tlO和til 之間致動組群0,緊接著在時間til和tl2之間致動組群1。 11 ---------f '裝-------訂------f π *· (請先閲讀背面之注意事項再填寫本頁) A7 298631 B7 五、發明説明(12 ) 然後在完成組群0和1之煽寫後,程式控制狀態機10在時間 tl2和tl3之間同時致動組群2和3M便完成整個編寫程序。 第6圖係顯示當低位元組偵測器20偵測到多於5個零 被程式編寫,且高位元組偵測器21亦偵測到多於5個零被 程式編寫進入快閃單元陣列120時,其程式控制狀態機10 用來選擇程式編寫組群0-3進行字元模式編寫之時序圖。 於此例中,程式控制狀態機10在不丨对的時段依序致動組群 0-3。程式控制狀態機10在時間tl4和tl5之間致動組群0, 時間tl5和U6之間致動組群1 ,時間U6和tl7之間致動組 群2,和時間tl7和tl8之間致動組群3。 第7圖係顯示在快閃單元陣列120上使用位元組横式 和字元模式兩者進行程式編寫時其程式控制狀態機1〇之狀 態。低位元組偵測攔位係顯示X4BL控制訊號之狀態,高位 元組偵測禰位係顯示X4BH控制訊號之狀態,和字元偵測禰 位係顯示X4BW控制訊號之狀態。每一個編寫程序可Μ包含 至多4個編寫次脈衝,於此將其視為第一 PGM次脈衡至第 4 PGM次脈衝。於每一個次脈衝期間,程式控制狀態機10 之狀態是由狀態S0至S3指不,其乃相對應於控制訊號S0PG Μ至 S3PGM ° 於上有關第2至6圖之討論*程式控制狀態機10之字元 模式產生5個有可能的钃寫程序。於位元組模式中,高位 元組程式牖寫和低位元組程式編寫每一個均包含兩個有可 能的編寫程序*其乃顳示於第7圖中。 第8 _係顯示於一實施例中之字元偵测器22之圖式。 12 I 1^ *裝 訂 Γ 冰 ·-· (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 五、發明説明(13 A7 B7 於 示 顯 定 決 其 路 電 加 相 比 類一 有 含 包 2 2 器 測 偵 元 字 目 數 的 零 之 上 線 號 訊 位 髙 和 ο 2 器 測 偵 組 元 位 低 -不 顯 別 分 係 0 ο IX 第 和 圖 9 第 測輸 偵 應 組對 元相 位其 高於 和定 20決 器其 測路 偵 電 組加 元相 位比 低類ο 一 式有 圖 含 之 包 1 1/ 2 均 器個 測 一 偵每 組21 元器 目 數 的 零 之 上 機下 態之 狀10 制機 控態 式狀 程制 之控 中式 :8例程 15施於 3C 實用 DI一示 或於指 0)一不係 : ί 3 7 顯 S Ν(係至 I ΠΒ ο D 圖 S 線11態 料第狀 資 。 入 式 圖 之 狀 個 態 並 的 用 明 說 為 做 供 提 是 明 說 细 詳 之 明 發 本 關 有 述 前 發 本 此 因 〇 〇 義 例定 腌所 W圍 细範 詳利 之 專 此請 於申 發之 揭附 於所 限面 侷下 明由 發乃 本的 將 m 是之 不明 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 3 T1
Claims (1)
- i 附 件 經濟部中央標準局員工福利委Μ會印製 H3 第84113739號專利申請案 申請專利範圍修正本 曰 3 2 月 ο Ί* 年 : 群 驟組 步之 列組 下 一 有成 含分 包細 , 路 法電 方寫 寫编 编式 式程 程之 之中 罾M 億 億 記記 於 於 用將 種 輯 邏 之 列 BF 元 單 入 進 寫 编 將 澜 偵 群 組 個 1 每 ; 由數 藉偏 之 零 電過 寫超 编會 得不 獲並 可數 大個 最元 3J 0B. 月 D马 使之 在寫 得编 使時 便 同 以 中 換列 切陣 中元 群單 組其 於 , 時 流 邏 澜 偵 中 其 法 方 寫 编 式 程 之 項 11 第 0 圍 量範 數利 定專 預請 一 申 某如 2 程 式 之 程 列 此 陣 中 元 其 單 , 向 法 朝 方 於 。寫 蓋驟编 涵步式 測之程 偵數之 有個項 含零 2 包輯第 驟邏圍 步之範 之中利 數組專 _ 元請 零位申 輯式如 3 式 程 此 中 其 法 〇 方 組寫 元编 位式 高程 之之 列項 I 陣 2 元第 有範 含利 包專 組請 元 申 位如 邏 測 偵 中 其 法 〇 方 組寫 元编 位式 低程 之之 列項 .1¾ 陣 1 元第 單圍 有範 含利 包專 組 35 元 申 位如 5 程 之 列 it _ 元 單 向 朝 於 蓋 。 涵驟 測步 偵之 有數 含 _ 包零 驟輯 步邏 之之 數中 0 元 零字 輯式 憶 記 此 中 其 » ο 法體 方億 寫記 编閃 式快 程應 之供 項源 i 1 IpBT 第 一 圍單 範壓 利電 專低 請 一 申為 如體 6 as 寫 编 式 程 之 群 組 制 控 可 之 開 : 分 有相 含互 包組 ,一 體成 億置 記設 種 路 本紙張尺度適用中國國家標準(CNS )Α4規格(210Χ 297公董)\ Η 列 陣 元 單 入 進 寫 编 將 到 測 偵路 而電 群測 組偵 値的 一 數 每個 由之 藉零 可輯 邏 之 電過 寫超 编會 得不 獲並 可數 大個 最元 Θ aat 月 B马 使之 在寫 得编 使時 便同 α 以中路 換列電 切陣之 中元量 群單數 組其定 於 ,預 時 一 流某 群 組 於 換 切 此 中 其 體 億 記 之 〇 項機 7 態 第狀 圍有 範含 利包 專路 請電 申之 如中 8 決個 路的 電零 澜輯 偵邏 此之 中中 其組 , 元 體位 憶式 記程 之之 項列 i 7 _ 第元 H0 範向 利朝 專於 請含 申包 〇 如定數 9 組 元 位 式 程 此 中 其 體 億 〇 記組 之元 項位 9 高 第之 圍列 範陣 利元 專單 請有 申含 如包 組 元 位 式 程 此 中 其 體 億 〇 記組 之元 項位 9 低 第之 圍列 範陣 利元 專單 請有 申含 如包 決數 路偏 eoR ttu 測零 偵輯 此邐 中之 其中 , 元 體字 億式 記程 之之 項列 I 7 阔 第元 圍單 範向 利朝 専於 請蓋 申涵 如定 經濟部中央標準局員工福利委Μ會印製 包單 列閃 陣快 元之 單 醱 此億 中記 其閃 , 快 體應 億 供 記源 之電 項 一 7 單 第壓 圍電 範低 利於 專用 。 請一列 申有陣 如含元 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公货)2
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/551,705 US5644531A (en) | 1995-11-01 | 1995-11-01 | Program algorithm for low voltage single power supply flash memories |
Publications (1)
Publication Number | Publication Date |
---|---|
TW298631B true TW298631B (en) | 1997-02-21 |
Family
ID=24202345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW084113739A TW298631B (en) | 1995-11-01 | 1995-12-22 | Program algorithm for low voltage single power supply flash memories |
Country Status (7)
Country | Link |
---|---|
US (1) | US5644531A (zh) |
EP (1) | EP0858661B1 (zh) |
JP (1) | JP3947781B2 (zh) |
KR (1) | KR100433686B1 (zh) |
DE (1) | DE69605684T2 (zh) |
TW (1) | TW298631B (zh) |
WO (1) | WO1997016831A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0863514A3 (en) * | 1997-03-06 | 1999-08-18 | Macronix International Co., Ltd. | Low current programming of floating gate memory |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5430859A (en) * | 1991-07-26 | 1995-07-04 | Sundisk Corporation | Solid state memory system including plural memory chips and a serialized bus |
US6728851B1 (en) | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US5890192A (en) * | 1996-11-05 | 1999-03-30 | Sandisk Corporation | Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM |
DE19754704A1 (de) * | 1997-12-10 | 1999-06-24 | Bosch Gmbh Robert | Verfahren zum Beschreiben und/oder Löschen eines flash-EPROMs |
US6928001B2 (en) | 2000-12-07 | 2005-08-09 | Saifun Semiconductors Ltd. | Programming and erasing methods for a non-volatile memory cell |
US6563339B2 (en) * | 2001-01-31 | 2003-05-13 | Micron Technology, Inc. | Multiple voltage supply switch |
US6665769B2 (en) * | 2001-04-05 | 2003-12-16 | Saifun Semiconductors Ltd. | Method and apparatus for dynamically masking an N-bit memory array having individually programmable cells |
US6584017B2 (en) | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
GB0123416D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
US7190620B2 (en) * | 2002-01-31 | 2007-03-13 | Saifun Semiconductors Ltd. | Method for operating a memory device |
US6700818B2 (en) * | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
ITMI20022387A1 (it) * | 2002-11-12 | 2004-05-13 | Simicroelectronics S R L | Circuito per programmare un dispositivo di memoria non-volatile con |
US6967896B2 (en) * | 2003-01-30 | 2005-11-22 | Saifun Semiconductors Ltd | Address scramble |
US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
US7046551B2 (en) | 2003-03-25 | 2006-05-16 | Mosel Vitelic, Inc. | Nonvolatile memories with asymmetric transistors, nonvolatile memories with high voltage lines extending in the column direction, and nonvolatile memories with decoding circuits sharing a common area |
US6987695B2 (en) * | 2003-03-25 | 2006-01-17 | Promos Technologies Inc. | Writing data to nonvolatile memory |
US7343470B1 (en) * | 2003-09-26 | 2008-03-11 | Altera Corporation | Techniques for sequentially transferring data from a memory device through a parallel interface |
WO2005094178A2 (en) | 2004-04-01 | 2005-10-13 | Saifun Semiconductors Ltd. | Method, circuit and systems for erasing one or more non-volatile memory cells |
US7366025B2 (en) * | 2004-06-10 | 2008-04-29 | Saifun Semiconductors Ltd. | Reduced power programming of non-volatile cells |
US7379372B2 (en) | 2004-09-15 | 2008-05-27 | Samsung Electronics Co., Ltd. | Non-volatile memory device with scanning circuit and method |
US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
KR100706245B1 (ko) | 2005-04-13 | 2007-04-11 | 삼성전자주식회사 | 비트 스캔 방식을 사용한 노어 플래시 메모리 장치 및그것의 프로그램 방법 |
US8400841B2 (en) | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
EP1746645A3 (en) | 2005-07-18 | 2009-01-21 | Saifun Semiconductors Ltd. | Memory array with sub-minimum feature size word line spacing and method of fabrication |
US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
US7443732B2 (en) * | 2005-09-20 | 2008-10-28 | Spansion Llc | High performance flash memory device capable of high density data storage |
US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
JP4666394B2 (ja) * | 2007-07-09 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | データ処理装置 |
US8161310B2 (en) * | 2008-04-08 | 2012-04-17 | International Business Machines Corporation | Extending and scavenging super-capacitor capacity |
US8040750B2 (en) * | 2008-06-25 | 2011-10-18 | International Business Machines Corporation | Dual mode memory system for reducing power requirements during memory backup transition |
US8219740B2 (en) | 2008-06-25 | 2012-07-10 | International Business Machines Corporation | Flash sector seeding to reduce program times |
US8037380B2 (en) | 2008-07-08 | 2011-10-11 | International Business Machines Corporation | Verifying data integrity of a non-volatile memory system during data caching process |
US8093868B2 (en) * | 2008-09-04 | 2012-01-10 | International Business Machines Corporation | In situ verification of capacitive power support |
US8243532B2 (en) * | 2010-02-09 | 2012-08-14 | Infineon Technologies Ag | NVM overlapping write method |
US9123401B2 (en) * | 2012-10-15 | 2015-09-01 | Silicon Storage Technology, Inc. | Non-volatile memory array and method of using same for fractional word programming |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2900523B2 (ja) * | 1990-05-31 | 1999-06-02 | 日本電気株式会社 | 不揮発性半導体メモリ装置の書込回路 |
US5245572A (en) * | 1991-07-30 | 1993-09-14 | Intel Corporation | Floating gate nonvolatile memory with reading while writing capability |
US5537350A (en) * | 1993-09-10 | 1996-07-16 | Intel Corporation | Method and apparatus for sequential programming of the bits in a word of a flash EEPROM memory array |
US5508968A (en) * | 1994-08-12 | 1996-04-16 | International Business Machines Corporation | Dynamic random access memory persistent page implemented as processor register sets |
-
1995
- 1995-11-01 US US08/551,705 patent/US5644531A/en not_active Expired - Lifetime
- 1995-12-22 TW TW084113739A patent/TW298631B/zh active
-
1996
- 1996-07-19 WO PCT/US1996/012045 patent/WO1997016831A1/en active IP Right Grant
- 1996-07-19 DE DE69605684T patent/DE69605684T2/de not_active Expired - Fee Related
- 1996-07-19 JP JP51730397A patent/JP3947781B2/ja not_active Expired - Fee Related
- 1996-07-19 KR KR10-1998-0702619A patent/KR100433686B1/ko not_active IP Right Cessation
- 1996-07-19 EP EP96924667A patent/EP0858661B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0863514A3 (en) * | 1997-03-06 | 1999-08-18 | Macronix International Co., Ltd. | Low current programming of floating gate memory |
Also Published As
Publication number | Publication date |
---|---|
EP0858661B1 (en) | 1999-12-15 |
US5644531A (en) | 1997-07-01 |
DE69605684T2 (de) | 2000-11-23 |
JP3947781B2 (ja) | 2007-07-25 |
JPH11514775A (ja) | 1999-12-14 |
WO1997016831A1 (en) | 1997-05-09 |
EP0858661A1 (en) | 1998-08-19 |
KR19990064138A (ko) | 1999-07-26 |
DE69605684D1 (de) | 2000-01-20 |
KR100433686B1 (ko) | 2004-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW298631B (en) | Program algorithm for low voltage single power supply flash memories | |
US20200381026A1 (en) | In-memory computing device for 8t-sram memory cells | |
US7944731B2 (en) | Resistive sense memory array with partial block update capability | |
KR100292661B1 (ko) | 플래쉬메모리용비트맵주소지정체계 | |
US8040743B2 (en) | Data storage using read-mask-write operation | |
TW487908B (en) | Semiconductor device, data processing system and a method for changing threshold of a non-volatile memory cell | |
JP5480372B2 (ja) | 不揮発性メモリ装置内におけるバイナリ形式で記憶されたデータの多状態形式への折り畳み | |
TWI248616B (en) | Nonvolatile semiconductor memory device, and programming method and erasing method thereof | |
TW484055B (en) | Redundant dual bank architecture for a simultaneous operation flash memory | |
US9852090B2 (en) | Serial memory device alert of an external host to completion of an internally self-timed operation | |
CN106683702A (zh) | 非易失性存储器装置及其读方法 | |
US8582347B2 (en) | Floating source line architecture for non-volatile memory | |
CN102467976A (zh) | 存储器写入错误校正电路 | |
JP6258476B2 (ja) | メモリデバイスおよびメモリ動作方法 | |
KR20130038164A (ko) | 반도체 기억 장치 및 반도체 장치 | |
TW200401297A (en) | Semiconductor recording apparatus | |
JPH03171819A (ja) | 不揮発性メモリによって計数するための方法及び装置 | |
CN109841237A (zh) | 用于非易失性存储器的利用负阈值感测的感测放大器 | |
CN103632732A (zh) | 存储器控制设备、非易失性存储器及存储器控制方法 | |
US7525864B2 (en) | Memory data inversion architecture for minimizing power consumption | |
JPS61131300A (ja) | Prom内の欠陥メモリをデイスエーブルし置換する方法及び構成 | |
JP2591740B2 (ja) | 不揮発性のプログラム可能な半導体メモリ | |
JPH07287986A (ja) | 列電圧保持回路を有する集積回路メモリ | |
US7990796B2 (en) | Energy efficient memory access technique for single ended bit cells | |
JP3542637B2 (ja) | 電流測定方法及びマイクロコントローラシステム |