TW295750B - - Google Patents

Description

A7 B7 經濟部中央螵準局員工消費合作社印製 五、發明説明（3 ) 1 | ϋ. 明 背 f 1 I 本 發 明 大 致 上 係 有 關 於 半 専 體 積 體 電 路 * 詳 言 之 ,係 1 1 關 於 將 整 波 功 能 整 合 人 將 微 分 信 號 驅 動 於 區 域 網 路 的 積體 1 1 電 路 〇 美 國 專 利 第 5 , 3 5 7 , 145 號， 標題為 「利用加權電流缌 請 先 閱 讀 背 1 1 1 1 1 和 之 整 合 整 波 電 路 J * 頒 於 1 9 9 4 年 1 0月 18 曰 ， 該 案 敍 述了 之 注 1 1 有 肋 於 了 解 本 發 明 之 相 關 背 景 f 並 敘 述 了 — 種 晶 片 上 (on- 事 項 再 填 寫 本 1 Ί c h i P )波形合成之習知方法。 各 種 網 路 協 定 均 定 義 了 各 種 數 據 信 號 之 操 作 特 性 ,該 頁 1 1 等 協 定 比 如 為 在 此 併 入 Μ 茲 參 考 的 IEEE 標 準 80 2 . 3 (乙 太網 1 1 路 )和1 0B as e — T (絞 線 對 )〇 為了利用積體電路之方式實行 1 I 絞 線 對 之 數 據 發 送 機 許 多 習 用 糸 統 係 依 賴 外 部 m 波 元件 訂 Μ 將 輸 出 波 形 適 當 地 整 形 0 1 1 1 在 此 納 入 >λ 茲 參 考 的 美 國 專 利 第 5， 3 5 7 , 1 4 5號係關述 1 1 I 了 併 用 加 權 總 和 方 式 之 整 波 方 法 * 在 波 形 通 過 m 波 器 之後 1 1 t 提 供 m 設 計 之 輸 出 波 形 表 現 輸 出 信 號 的 形 狀 〇 美 國專 矣 1 利 第 5 , 3 5 7 , 145號所揭示之方法提供複數個電流單元， 該 1 ! 等 單 元 係 Μ 某 種 形 式 加 Μ 控 制 » W 致 各 個 單 元 之 輸 出 貢獻 1 I 提 供 了 所 需 之 波 形 〇 一 般- 而 j..- 1 此 種 轉 換 方 法 定 義 了 數位 1 I 類 比 (D / A )轉換器或DAC器 〇 1 1 為 有 效 操 作 t 重 要 的 是 電 流 單 元 之 结 構 和 控 制 需 提供 1 1 功 能 強 快 速 且 可 靠 的 D/Α轉換器Κ用於波形合成。 美國 1 I 專 利 第 5 , 3 5 7 , 145號戶J ί述之方法提供- -種可能具有過量寄 1 1 生 電 容 之 電 流 單 元 > 其 會 限 制 D/A轉換器的操作速度。 有 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3 經濟部中央漂隼局Η工消費合作社印敦 A7五、發明説明（4 ) 些DAC器消耗過多的功率。在實施例中，希望可具有低功 率之D AC。 發明槪沭 本發明提供可簡單，有效且經濟地改良習用D/A轉換 器之性能的裝置及方法。較佳實施例提供部份改良之性能 ，因為用於組成該改良之D/A轉換器之最低有效位元單元 之電流輸出驅動器的電容性負載減少，並且相較於習知 DAC,具有較少的功率消耗。因此，改良之D/A轉換器可比 習用D/A轉換器更快速，並產生較少失真，同時消耗更少 功率。 根據本發明之一特點，驅動增量電流於第一和第二輸 出節點整合數位類比轉換器之低功率最低有效位元（LSB) 單元包括第一對第一和第二匹配MOS電晶體，各電晶體具 有第一端點，第二端點和閘極端點，該閘極端點接收偏動 電流，用以控制第一端點與第二端點間的操作電流，其中 第一 Μ 0 S電晶體之第一端點係耦接至第一輸出節點，而第 二Μ 0 S電晶體之第一端點係耦接至第二輸出節點。該低功 率LSB單元包括有第一電流源，該電流源具有第一電流端 耦接至第一 NOS電晶體之第二端點，Μ及第二電流端耦接 至電壓參考位準，該第一電流源係對應於第一控制信號Μ 當第一控制信號具有第一值時，將經由第一 MOS電晶體的 第一操作，電流切換導通，而當第一控制信號具有第二值時 ，將經由第一 M0S電晶體的第一操作電流切換斷路；Μ及 第二電流源，具有第一電流端耦接至第二M0S電晶體之第

In 1»^— mi —In · I I— != -- n In n^i — - I —^n ^J (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0Χ 297公釐） 4 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ 5 ) 1 | 二 端 點 t 以 及 第 二 電 流端 耦接 至電壓 參考位準 ,該 第二電 1 I 流 源 對 Μ 於 第 二 控 制 信號 Μ當 第二控 制信號具 有第 一值時 1 > 將 經 由 第 二 M0 S電晶體的第二操作電流切換導通， 而當 'V 1 I 請 1 I 第 二 控 制 信 號 具 有 第 二值 時， 將經由 第二M0S電晶體的第 先 閱 1 1 讀 1 | 二 操 作 電 流 切 換 斷 路 0 背 ιέ 1 I 之 1 該 低 功 率 LS Β單元包括第二對第三和第四匹配M0S電晶 意 1 1 體 » 各 電 晶 體 具 有 第 一端 點， 第二端 點和閘極 端點 ,該閘 項 再 1 填 1 極 端 點 接 收 偏 動 電 流 K控 制第 一端點 與第二端 點間 的操作 寫 本 I 電 流 > 其 中 第 二 Μ0 S電晶體之第一端點係耦接至第- -輸出 Ά 1 節 點 > 而 第 四 M0 S電晶體之第- -端點係耦接至第二輸出節 ί 1 點 〇 該 低 功 率 LS Β單元包括第三電流源，該電流源具有第 1 1 一 電 流 端 耦 接 至 第 二 M0S電晶體之第二端點，Μ及第二電 訂 ί 流 端 耦 接 至 第 二 電 壓 參考 位準 , 該第 三電流源 係對 應於第 1 1 三 控 制 信 號 » >λ 當 第 三控 制信 號具有 第一值時 m f ,1，丄 由第三 1 I Μ0 S電晶體將第三 三操作電流切換導通， 而當第三控制信號 1 1 具 有 第 二 值 時 » m 由 第三 M0S電晶體將第三操作電流切換 ί Ί 斷 路 y Μ 及 第 四 电 流 源， 該電 流源具 有第一電 流端 耦接至 1 1 第 四 MO S電晶體之第二端點，以及第二電流端， 耦接至第 1 1 二 電 壓 參 考 位 準 * -該 第四 電流 源係對 應於第四 控制 信號， I 當 第 四 控 制 信 號 具 有第 一值 時，經 由第四Μ0 S電晶體將 1 I 第 四 操 作 电 流 切 換 導 通， 當第 四控制 信號具有 第二 值時， 1 經 由 第 四 Μ0 S電晶體將第四操作電流切換斷路。 參 考 說 明 書 的 其 他部 份， 包括圖 式和申請 專利 範圍， 1 1 將 可 明 瞭 本 發 明 之 其 他特 徵及 優點。 本發明之 進一 步的特 1 1 隼 標 家 國 國 中 用 適 度 尺 張 ί· 本 格 規 4 釐 公 7 iiJbVoO at B7 經濟部中央標準局員工消费合作社印聚 五、 發明説明（6 ) 1 I 徴 及 優 點 ， Μ 及 本 發 明 各 種 實 施 例之 结 構 與 操 作 將 於 下 文 1 1 1 中 搭 配 圖 式 詳 细 說 明 0 在 圖 式 中 ,相 同 的 參 考 號 碼 表 示 相 1 1 同 或 功 能 相 Μ 的 元 件 〇 1 I 請 1 I M. 式 夕 簡 單 說 明 先 閱 讀 背 1 圖 1 為 包 括 有 用 於 波 形 合 成 之高 度 1 低 功 率 數 位 類 比 1 1 | 之 轉 換 器 (DAC) 100之 绞 線 對 發 送 機 50其 較 佳 實 施 的 示 意 方 塊 1 圖 ϊ 圖 2 為 D AC 100之方塊示意圖； 事 項 再 填 寫 太 1 1 V 圖 3 為 圖 2 所 示 之 單 元 20 〇 i 的詳 细 方 塊 圖 i 頁 '—- 1 1 圖 4 為 rsr 圆 3 所 示 之 LSB單元3 0 0的 詳 细 方 塊 圖 ; 1 1 圖 5 為 圖 2 所 示 之 鏡 電 路 2 0 5的示意圖； 以及 1 1 圖 6 為 圖 2 所 示 之 鏡 電 路 2 1 0的示意圖。 訂 I 沣 宵 胞 例 夕 說 明 1 圖 1 為 包 括 有 用 於 波 形 合 成 之高 速 t 低 功 率 數 位 類 比 1 1 | 轉 換 器 (DAC) 1 00 之 絞 線 對 發 送 m 50其 較 佳 實 施 例 的 示 意 方 1 1 塊 圖 0 绞 線 對 發 送 tilft m 包 括 有 核 心 邏輯 電 路 10 2 , 該電路提 矣 1 供 複 數 個 控 制 信 號 t 致 能 信 號 > 時脈 信 號 f 重 置 信 號 1 及 1 1 二 個 偏 壓 信 號 (P _ B I A S 和 N _B IAS) M DAC100 〇 該 等 信 號 定 義 1 | 了 D A C 1 0 0 之 操 作 並 控 制 驅 動 於 DAC100之 微 分 輸 出 (I 0 P 和 1 I 10 N ) 之 微 分 信 號 0 如 已 知 者 ♦ 终 端電 阻 RT提 供 炊 结 並 將 1 1 Ι0Ρ耦接至Ι0Ν 0 此 外 f 於 Ι0Ρ和Ι0Ν之 微 分 信 號 係 提 供 至 變 1 1 壓 器 T 0 1 I 在 操 作 中 » 核 心 邏 輯 102決定欲從DAC100之輸出驅動 1 1 的 微 分 信 號 之 形 狀 〇 如 稍 後 將 進 一步 詳 细 說 明 的 t 核 心 邏 1 1 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 6 經濟部中央標华扃員工消費合作社印敦 A7 _ B7 五、發明説明（7 ) 輯102選擇控制信號之組合Μ將輸出微分信號謳動至所需 位準。為操作DAC100,核心理輯102首先宣告致能信號至 DAC100以致能其操作。随著該致能信號解除宣告，DAC 1 0 0耗敗非常低位準的功率，無關於控制信號及偏壓信號 的狀態。 在宣告致能信號之後，核心邏輯1 0 2宣告偏壓信號壓 D A C 1 0 0，並選擇某些控制信號。時脈信號之宣告係與控 制信號施加至DAC100内的電流單元同步。對應於控制信 號之特定組合（同時宣告了致能和偏壓），D A C 1 0 0驅動輸 出微分信號於所需位準。關於DAC100之操作的细節將在 Μ下配合圖2-6而加Μ更明確地銳明。 圖2為DAC 100之方塊示意圖。DAC100包括複數個單 元200ί,各單元對應於選定之同步的控制信號（SCNTLx)M 加成預定之電流量以便集合起未定義微分輸出信號。同步 的控制信號SCNTLx係從同步器203x輸出。在較佳實施例中 ,同步器203x係藉由D型正反器實行，該D型正反器對應 於來自核心理輯1 0 2之時脈信號而閂鎖相關之C N T L X信號作 為SCNTL信號。此外，DAC100包括第一鏡電路205和第二鏡 電路210。鏡電路05係對應N_BIAS信號Μ產生[BIAS鏡電 流供至各個該等複數個單元200i。鏡電路210係對應於 P_BIAS信號K產生p_BIAS鏡電流供至各個該等複數個單元 2〇〇i。反1目器Gi,G2和G3使致能信號之宣告延遲。反相器 G1於其輸入接收致能信號。反相器G2和反相器G3之輸入像 耦接至反相器G1之輸出，而反相器G2之輸出驅動延遲之致 本紙张尺度適用中國國家標準（CNS ) Λ4現格（2U)X 297公婊） 7 ： ； 餐iriN (请先閱讀背面之注意事項存填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 __B7 五、發明説明（8 ) 能信號至該等複數個單元2 0 0 i的一半（於較佳實施例中）， 而反相器G3之輸出驅動延遲之致能信號至該等複數個翬元 2 0 0 i白勺另一半。 較佳實施例之各單元200i具有略為不同的構造，细節 將配合圖3說明。各單元2 0 0 x係對應於同步之控制信號 SCNTL_X。因此各單元200接收鏡電流，致能信號和同步之 控制信號。 在操作中，藉由圖1所示之核心邏輯102宣告偏壓信 號和宣告-致能信號，產生用於各單元200ί之鏡電流。當所 有CNTLX信號係於所需狀態時，時脈信號之宣告將控制信 號閂鎖為同步之控制信號。其後，依據由同步器203χ宣告 之微分控制信號中特定的某些信號，該等複數個單元200i 之特定的某些單元將預定之電流量加至微分輸出信號。舉 例而言，在較佳實施例中，單元2 0 0 ,可能加1 0毫安（m A ), 單元2002可能加6πιΑ,諸如此類。當足夠的單元係提供Μ 唯一界定DAC100之所需輸出範圍，單元200丨之組合產生簡 單的機制Μ將輸入數位信號（控制信號之組合）轉換成類比 輸出（於Ι0Ρ和Ι0Ν之輸出微分信號）。 在較佳實施例中，該等複數個單元200i係分成二個次 組群（220和225)。當整合入半導體裝置時，該等單元之次 組群係平行設置Μ改良佈線效率。因此，對於特定實施例 而言，讀數個單元200i之特定組合可不同。在較佳實施例 中，各次組群包括二個10mA單元，一個6mA單元，三個4mA 單元，二個3mA單元，二個2mA單元，和二個1mA單元。在 本纸張尺度適用中國國家標準（CNS ) Λ4規格（2丨0>< 297公釐） 8 扣衣-------ΪΤ------^ (請先閲讀背面之注意事項再填寫本頁) A7 A7

五、發明説明（9 ) 各個次沮群中，相關的單元係對應於相同的同步控制信號 。再者，特定實胞例可使用不同數目或構造之簞元2〇〇丨。 圖3為圖2所示之單元2 〇〇丨的詳细方瑰圖。特定單元 200丨包括一個或一個Μ上之最低有效位元（LSB)單元300。 組成特定單元200i之LSB單元300偽互相並聯耦接Μ接收同 步之控制信號（C N T L _ i ),致能信號和鏡電流。較佳實施例 之各LSB單元3 0 0提供等量的驅動電流。在圖3所示之較佳 結構中，各LSB單元300提供DAC100之最小步階的一半。在 較佳實腌例中，LSB300驅動半毫安.可供1mA單元200使甩 。反相器G10, G11和G12, Μ及反相器G15， G16和G17分別 提供延遲給同步之控制信號CNTL_X和延遲之致能信號。 圖4為圖3所示之LSB單元300的詳细方塊圖。LSB單 兀3〇〇包括二個n通道金屬氧ib物場效電晶體（m〇SFET)Q1 和Q2，二個p通道M0SFETQ3和Q4,四個可切換電流源400i ’二個雙輸人NOR閘G20和G21,二涸雙輸人MANd閘（J22和 G 2 3，以及二個反相器G 2 4和G 2 5。電晶體q丨和電晶體Q 2各 包括閘極，用Μ接收從圖2所示之第一鏡電路2〇5提供的 L B U S鏡電流。在較佳實施例中，電晶體Q】和電晶體Q 2係 彼此相同，·並關於鏡電路2 0 5中之電晶體而成比例（如w上 將進—步說明者），以對應供自圖1所示之核心邏輯1〇2之 編壓信號而產生預選定之電流位準。電晶體以包括有汲極 锅接土 Ι0Ρ輸出堉，而電晶體Q2包括有汲極锅接至[ON輸出 増。电晶體Q1之源極锅接至電流源400ι的第—端 而電晶 體Q2之源搔耦接至另一電流源40〇2的第一端。各電流源 本紙伕尺度適用中國國家標孪（CNS ) Λ4規格（2丨0Χ 2<>7公缝） (請先閱讀背面之注意事項再填寫本頁) 裝. 經濟部中央標隼局員工消費合作社印裝 A7 B7 經濟部中央標準局員工消费合作社印製 五、發明説明（ 10) 1 1 4 C 0 £ 勺第二端係耦接至第- -參考電壓 (例如 接地 )。各電流 1 1 | 源 4 0 0具有控制端用Κ接收控制信號（ 3宣告控制信號至電 1 Γ 流 源 4 0 0 1 導 致電流源 40 0 1 的 致能 。同 理， 宣告 控制 信 號 至 /—^ 1 I 請 1 I 電 流 源 4C 0 2 會致動電 流源 4 0 0 2 ? 先 閱 1 I 讀 1 1 第 一 Ν0 R閘G20的 輸出 係 耦接 至電 流源 4 0 0 1 之控 制 端 * 背 1 j 之 1 而 第 二 Ν 0 R閘G 2 1的輸 出係 耦 接至 電流 源40 0 2之 控制 ->Jl> 端 0 第 意 1 審 1 一 Ν 0 R閘G 20 之第一輸 入接 收 同步 之控 制信 號， 而第 一 N 0 R 項 再 1 填 閘 G20的第二輸人接收第二反相器G25的輸 出。 致能 信 號 係 寫 本 裝 I 供 至 反 相 器 G25的輸入。第二N0R 閘G2 ^ 1之第一輸入係耦接 頁 '—· 1 1 至 第 一 反 相 器G24的輸出， 而第- -反1 0器G 2 4之 輸入 耦 接 至 1 1 同 步 之 控 制 信號輸入 線。 第 二 N 0 R閘G 2 1之 第二 輸入 係 耦 接 1 1 至 第 二 反 相 器G25的輸出。 訂 1 電 晶 體 Q3和Q4各 包括 有 閘極 用K 接收 供自 圖2 所 示 之 1 1 第 二 鏡 面 路 2 10的" I A S鏡電流。 在較佳實施例中， 電晶 1 I 體 Q 3和 Q 4係 彼此相同 ,並 相 關於 鏡電 路21 0中的電晶體而 1 ! 成 比 例 (如以下將進- -步說明者） ,Μ 對應 於供 自圖 1 所 示 1 之 核 心 邏 輯 102之 P一B IAS信號而產生預選定之電流位準。 1 \ 1 電 晶 體 Q3 包 括有源極 耦接 至 Ι0Ρ輸出埠，而電晶體Q4包括 ! 1 1 有 源 極 耦 接 至Ι0Ν輸出埠。 電晶體Q 3之汲極像II 备接至第三· 1 | 電 流 源 40 0 3 之第一端 ,而 電 晶體 Q4之 汲極 係耦 接至 第 四 電 1 I 流 源 40 0 4 之 第一端。 各電 流 源40 0 3和 4 0 0 4 之第 二端 係 m 接 1 1 1 至 第 二 參’ 考 電壓（例如Vdd )〇 各電流源400 3和4 〇〇4具有控 1 1 制 端 用 Μ 接 收控制信 號。 宣 告控 制信 號至 電流 源4 0 0 3 會 引 1 1 致 電 流 源 40 0 3之致動 。同 理 ，宣 告控 制信 號至 電流 源 40 0 4 1 1 本纸張尺度適用中國國家標隼（CNS ) A4規格（21〇Χ2<Π公缝） 10

2di)i〇U Μ 經濟部中央標準局員工消費合作社印製 B7五、發明説明（11) 會致動電流4 0 0 4。 第二閘N A N D閘G 2 3之輸出係耦接至電流源4 0 0 3之控制 端，而第一 NAND閘G22之輸出係耦接至電流源4 0 0 4之控制 端。第二HAND開G23之第一輸入接收同步之控制信號，而 第二NAND閘G23之第二輸人接收致能信號。第一 HAND閘 G 2 2之第一輸入偽耦接至第一反相器G 2 4之輸出。第一 H A N D閘G 2 2之第二輸人係耦接至致能信號。 四個阻抗（電阻R )係耦接至L S B 3 0 0之輸出。第一電阻 R係耦接於第二電壓參考與I 0 P之間，第二電駔1?係耦接 於第二電壓參考與Ι0Ν之間，第三電阻R係耦接於Ι0Ρ與第 一電壓參考2間，Μ及第四電阻R係耦接於Ι0Ν與第一電 壓參考之間。在較佳實施例中，相對於终端電阻R τ (示於 圖1 ),電阻R必須非常大。電阻R可整合入D A C 1 0 0或設置 於外部。 在操作中，宣告N _ B I S A鏡面流至電晶體Q 1和電晶體Q 2 係試圖從10 P或Ι0Ν產生達到第一電壓參考位準之成比例的 電流，而宣告P _ B I A S鏡面流至電晶體Q 3和電晶體Q 4係試圖 從Ι0Ρ或Ι0Ν產生達到第二電壓參考位準之成比例的電流。 該等電流之一是否產生，如果有的話，係決定於哪些控制 信號被宣告至哪些電流源400。為導通第一電流源4001, CNTL係解除宣告，並宣告致能信號。為導通第二電流源 4 0 0 2 ,係宣告C N T L並宣告致能信號。為導通第三電流源 4 0 0 3 ,係宣告C N T L並宣告致能信號。為導通第四電流源 4 0 0 4 , C N T U系解除宣告並宣告致能信號。注意致能信號解 本紙張尺度適用中國國家標隼（CN'S ) A4規格（210X 297公釐） 11 ； 裝 訂 ^ (請先Μ讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 A7 _________ B7五、發明説明（12 ) 除宣告會使所有電流源400斷路。因此，如已知，第一和 第三電流源，Μ及第二和第四電流源係成組群地導通和斷 路Μ驅動微分信號。低功率模式的特點之一是Ι0Ρ和Ι0Ν之 輸出係位於第一與第二電壓參考間的中央，以致當開始操 作時，不需大電流Μ從電臛參考位準之一拉出輸出。 圖5為圖2所示之鏡電路205的示意圖。較佳實施例 之鏡電路205包括有第三Ν通道M0SFETQ10,其係與第四Ν通 道M0SFETQ11串聯耦接。M0SFETQ10之汲極和閘極係耦接至 n_bias輸入，用W接收n_bias輸人信號，而M0SFETQ10之 源極係耦接至M0SFETQ11的汲極。M0SFETQ11的源極丨系耦接 至第一電壓參考位準。Μ此方式構成之M0SFETQ10和 Μ 0 S F E T Q 1 1係形成為第一電流鏡的一部份。該較佳實施例 的重要特點之一係使各L S Β 3 0 0之電晶體Q 1和電晶體Q 2與 M0SFETQ3密切匹配Μ完成電流鏡。此外，該較佳實施例之 重要特點係使電流源4 0 0 1和4 0 0 2之電晶體與電晶體Q 1 1密 切匹配。 圖6為圖2所示之鏡電路210的示意圖。較佳實施例 之鏡電路210包括有第三Ρ通道M0SFETQ12,其係與第四Ρ通 道M0SfETQ13串聯耦接。M0SFETQ13之源極和閘極係耦接至 p_bias輸人，用Μ接收p_bias輸人信號，而M0SFETQ13之 汲極像耦接至M0SFETQ12的源極。M0SFETQ13之閘極丨系耦接 至M0SFEtQ13的源極，而M0SFETQ12的閘極耦接至第一電壓 參考位準。K 0 S F E T Q 1 2的汲極係耦接至第二電壓參考位準 。Μ此方式構成之M0SFETQ12和M0SFETQ13i^形成為第二電 (請先閱讀背面之注意事項再填寫本頁) 裝· 、νβ 4 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ 297公釐） 1 經濟部中央標準局員工消費合作社印製 Μ Β7五、發明説明（13 ) 流鏡的一部份。該較佳實施例的重要特點之一係使各 LSB300之電晶體Q3和電晶體Q4與M0SFETQ13密切匹配以完 成電流鏡。此外，該較佳實施例之重要特點係使電流源 40 0 3和4 0 0 4之電晶體與電晶體Q12密切匹配。 綜而覲之，本發明計對提供在絞線對網路通訊時.用 於波形合成之高速，低功率之DAC的問題，提出簡單有效 的解決方法。雖然上述是本發明較佳實施例之完整敘述， 但各種更替、修正和等效物亦可使用。因此，K上說明不 應視為用Μ限制本發明之範疇，本發明之範疇係由所附申 請專利範圍所界定。 --------扣衣------、訂------4 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ297公;t )

Claims (1)

1. 六、申請專利範圍 1. 一種整合數位類比轉換器之最低有效單元，用以至少 於第一和第二輸出節點驅動增量電流，該最低有效單 元包括： 第一對匹配Μ 0 S電晶體，包括第一和第二Μ 0 S電晶 體，各電晶體具有第一端點，第二端點和閘極端點， 該閘極端點接收第一偏動電流，用Μ控制該第一端點 與第二端點間的操作電流，其中該第一 MOS電晶體之該 第一端點係耦接至該第一輸出節點，而該第MOS電晶體 之該第一端點係耦接至該第二輸出節點； 第一電流源，具有耦接至該第一 MOS電晶體之該第 二端點的第一電流端，和耦接至第一電壓參考位準的 第二電流端，該第一電流源係對應於第一控制信號， 當該第一控制信號具有第一值時，將經由該第一 MOS電 晶體的第一操作電流切換導通，而當該第一控制信號 具有第二值時，將經由該第一 MOS電晶體的第一操作電 流切換斷路； 經濟部中央標準局員工消費合作社印製 第二電流源，具有耦接至該第二MOS電晶體之該第 二端點的第一電流源，和耦接至第一電壓參考位準的 第二電流端，該第二電流源係對應於第二·控制信號， 當該第二控制信號具有第一值時，將經由該第二MOS電 晶體的第二操作電流切換導通，而當該第二控制信號 具有^第二值時，將經由該第二MOS電晶體的第二操作電 流切換斷路； 第二對匹配MOS電晶體，包括第三和第四MOS電晶 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) Π ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 I 體 t 各 第 三 和 第 四 電 晶 體 具 有 第 一 端 點 第 二 端 點和 1 1 閘 極 端 點 I 該 第 二 對 電 晶 體 之 該 閘 極 端 點 接 收 第 二偏 1 1 動 電 流 用 以 控 制 該 第 一 端 點 與 第 二 端 點 間 的 操 作電 1 I 流 • 其 中 該 第 三 MOS電晶體之該第- -端點係耦接至該第 請 先 閱 1 1 I 一 輸 出 節 點 > 而 該 第 四 MOS電晶體之該第_ -端點係耦接 讀 背 1 1 至 該 第 二 輸 出 節 點 ♦ 冬 意 事 項 再 填 寫 本 1 1 第 三 電 流 源 糞 具 有 耦 接 至 該 第 三 MOS電晶體之該第 i 二 端 點 的 第 一 電 流 端 > 和 耦 接 至 第 二 電 壓 參 考 位 準的 1 裝 第 二 電 流 端 I 該 第 三 電 流 源 係 對 應 於 第 三 控 制 信 號， 頁 --' 1 1 當 該 第 三 控 制 信 號 具 有 第 一 值 時 > 將 經 由 該 第 三 MOS電 1 1 晶 體 的 第 三 操 作 電 流 切 換 導 通 而 當 該 第 三 控 制 信號 ! 1 具 有 第 二 值 時 9 將 經 由 該 第 二 MOS電晶體的第三操作電 訂 I 流 切 換 斷 路 > I 1 I 第 四 電 流 源 * 具 有 耦 接 至 該 第 四 MOS電晶體之該第 1 1 I 二 端 點 的 第 一 電 流 端 1 和 耦 接 至 第 二 電 壓 參 位 準的 1 1 糸 1 第 二 電 流 端 > 該 第 四 電 流 源 係 對 應 於 第 四 控 制 信 號， 當 該 第 四 控 制 信 號 具 有 第 一 值 時 * 將 經 由 該 第 四 MOS電 1 ! 晶 體 的 第 四 操 作 電 流 切 換 導 通 > 而 當 該 第 四 控 制 信號 1 1 具 有 第 二 值 時 將 m 由 該 第 四 MOS電晶體的第四操作電 1 I 流 切 換 斷 路 0 1 1 I _ 2 .如 串 請 專 利 範 圍 第 2 項 之 單 元 » 尚 包 括 ： 1 1 控 制 器 耦 接 至 該 等 電 流 源 » 並 對 npg 悠 於 致 能 信號 1 1 和 位 元 控 制 信 號 t 宣 告 該 第 一 第 二 t 第 三 和 第 四控 1 1 制 信 號 0 1 1 準 標 "· 國 國 中 用 適 度 尺 張 紙 本 s N i 漦 公 Λ 8 Β8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 I 3 .如 申 請 專 利 範 圍 第 2 項 之 單 元 * 其 中 該 控 制 器 當 致 能 1 信 號 被 解 除 宣 告 時 f 將 各 電 流 源 除 能 〇 1 1 4 .如 申 請 專 利 範 圍 第 3 項 之 單 元 1 其 中 當 該 位 元 控 制 信 1 | 請 I I 號 具 有 第 一 值 » 且 該 致 能 信 號 被 宣 告 時 t 該 控 制 器 將 先 閱 1 I 讀 1 I 第 一 和 第 四 電 流 源 導 通 並 將 第 二 和 第 三 電 流 源 斷 路 < 背 1 1 之 1 而 當 該 位 元 控 制 信 號 具 有 第 二 值 且 該 致 能 信 號 被 官 告 注 意 1 事 ! 時 1 該 控 制 器 將 第 一 和 第 四 電 流 源 斷 路 並 將 第 二 和 第 項 再 1 填 1 三 電 流 源 導 通 0 舄 裝 頁 1 5 .如 申 請 專 利 範 圍 第 4 項 之 單 元 1 尚 包 括 1 第 一 阻 抗 y 耦 接 在 第 一 輸 出 節 點 和 該 第 一 電 壓 參 1 1 考 之 間 1 1 第 二 阻 抗 » 耦 接 在 第 一 輸 出 節 點 和 該 第 二 電 壓 參 訂 1 考 之 間 t 1 | 第 三 阻 抗 耦 接 在 第 二 _ 出 節 點 和 該 第 二 電 壓 參 1 I 考 之 間 9 K 及 1 1 k 第 四 阻 抗 » 耦 接 在 第 二 輸 出 節 點 和 該 第 二 電 壓 參 1 考 之 間 0 1 ! X 6 . 一 種 CMOS 數 位 類 比 轉 換 器 1 包 括 : ! ! 控 制 器 t 用 以 提 供 第 一 和 第 二 位 元 控 制 信 σ由 以 集 1 I 合 確 認 所 需 之 電 流 輸 出 位 準 作 為 補 充 輸 出 > 該 控 制 器 1 I 提 供 第 ( — 和 第 二 偏 動 電 流 信 號 t 致 能 信 號 和 時 脈 信 號 1 1 1 1 • 第 一 M0S鏡電晶體， 對應於該第- -偏動電流信號Μ 1 1 1 於 第 一 鏡 電 流 端 產 生 第 一 鏡 電 流 1 1 1 16 本纸張尺度適用中國國家標準（CNS ) Λ4規格（210 X 297公釐） B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 I 第 二 Μ 0 S鏡電晶體， 對應於該第二偏動電流信號Μ 1 1 於 第 二 鏡 電 流 端 產 生 第 二 鏡 電 流 1 1 第 一 和 第 二 同 步 器 * 各 同 步 器 係 用 於 各 位 元 控 制 y--N 1 I 信 號 t 並 各 對 應 於 該 時 脈 信 號 1 Μ 當 該 時 脈 信 號 被 宣 請 先 閱 1 1 I 告 時 t 分 別 同 時 宣 告 第 一 和 第 二 同 步 之 位 元 控 制 信 號 讀 背 1 1 1 t 第 電 流 單 元 t 接 收 該 第 同 步 之 位 元 控 制 信 號 之 注 意 事 項 真 1 1 9 該 致 能 信 號 和 該 鏡 面 電 流 t 該 第 一 電 流 單 元 包 括 第 填 寫 ! 裝 一 複 數 個 or 取 低 有 效 電 流 單 元 1 各 對 應 於 該 第 一 位 元 控 頁 1 1 制 信 和 該 鏡 電 流 Μ 當 該 致 能 信 號 被 宣 告 時 * 產 生 第 一 1 1 補 充 輸 出 電 流 於 該 補 充 輸 出 Μ 及 ! 1 第 二 電 流 單 元 » 接 收 該 第 二 同 步 之 位 元 控 制 信 號 訂 I > 該 致 能 信 號 和 該 鏡 電 流 > 該 第 二 電 流 單 元 包 括 第 二 1 1 複 數 個 BT 取 低 有 效 電 流 單 元 » 各 對 應 於 該 第 二 位 元 控 制 1 1 I 信 號 和 該 鏡 電 流 Μ 當 該 致 能 信 號 被 宣 告 時 » 產 生 第 二 1 1 補 充 輸 出 電 流 於 該 補 充 輸 出 〇 1 7 .如 串 請 專 利 範 圍 第 6 項 之 CMOS 數 位 類 比 轉 換 器 ’ 其 中 1 1 1 各 該 最 低 有 效 電 流 單 元 包 括 有 i I 第 一 對 匹 配 M0S電晶體， 包括第- -和第二M0S電 晶 1 I 體 各 電 晶 體 具 有 第 一 端 點 > 第 二 端 點 和 閘 極 端 點 > 1 1 I 該 閘 極 端 點 接 收 第 一 偏 動 電 流 用 Μ 控 制 該 第 一 端 點 1 1 與 第 二 端 點 間 的 操 作 電 流 其 中 該 第 一 H0S電晶體之該 1 1 第 一 端 點 \% 耦 接 至 該 第 一 輸 出 節 點 » 而 該 第 M0S電晶體 1 1 之 該 第 一 端 點 係 耦 接 至 該 第 二 輸 出 節 點 1 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ 297公釐） 17 六、申請專利範圍 第一電流源，具有耦接至該第一 MOS電晶體之該第 二端點的第一電流端，和耦接至第一電壓參考位準的 第二電流端，該第一電流源係對應於第一控制信號， 當該第一控制信號具有第一值時，將經由該第一 MOSS 晶體的第一操作電流切換導通，而當該第一控制信號 具有第二值時，將經由該第一 M0S電晶體的第一操作電 流切換斷路； 第二電流源，具有耦接至該第二M0S電晶體之該第 二端點的第一電流端，和耦接至第一電壓參考位準的 第二電流端，該第二電流源係對應於第二控制信號， 當該第二控制信號具有第一值時，將經由該第二M0S電 晶體的第二操作電流切換導通，而當該第二控制信號 具有第二值時，將經由該第二M0S電晶體的第二操作電 流切換斷路； 經濟部中夬標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第二對匹配M0S電晶體，包括第三和第四M0S電晶 體，各第三和第四電晶體具有第一端點，第二端點和 閘極端點，該第二對電晶體之該閘極端點接收第二偏 動電流，用Μ控制該第一端點與第二端點間的操作電 流，其中該第三M0S電晶體之該第一端點係耦接至該第 一輸出節點，而該第四M0S電晶體之該第一端點係耦接 至該第二輸出節點； ‘第三電流源，具有耦接至該第三M0S電晶體之該第 二端點的第一電流端，和耦接至第二電壓參考位準的 第二電流端，該第三電流源係對應於第三控剌信號， 本纸張尺度適用中國國家標準（CNS ) Λ4規格（2!ϋ X 297公;f ) 1 〇 ϋ 8 8 8 8 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 當該第三控制信號具有第一值時，將經由該第三MOS電 晶體的第三操作電流切換導通，而當該第三控制信號 具有第二值時，將經由該第三MOS電晶體的第三操作電 流切換斷路； 第四電流源，具有耦接至該第四MOS電晶體之該第 二端點的第一電流端，和耦接至第二電壓參考位準的 第二電流端，該第四電流源係對應於第四控制信號， 當該第四控制信號具有第一值時，將經由該第四MOS電 晶體的第四操-作電流切換導通，而當該第四控制信號 具有第二值時，將經由該第四MOS電晶體的第四操作電 流切換斷路。 8. 如申請專利範圍第7項之CMOS數位類比轉換器，尚包 括： 控制器，耦接至該等電流源，並對應於致能信號 和位元控制信號，宣告該第一，第二，第三和第四控 制信號。 9. 如申請專利範圍第δ項之CMOS數位類比轉換器，其中 該控制器當該致能信號被解除宣告時，將各電流源除 能。 10. 如申專利範圍第9項之CMOS數位類比轉換器，其中當 該位元控制信號具有第一值，且該致能信號被宣告時 ,該控制器將第一和第四電流源導通並將第二和第三 電流源斷路，而當該位元控制信號具有第二值且該致 能信號被宣告時，該控制器將第一和第四電流源斷路 本纸張尺度適用中國國家標準（CNS ) Λ4規格（210X 公雉) 1~9 (請先閱讀背面之注意事項再填寫本頁) -I —It— nn —^ϋ m^— m 1^1^1 一 « 、va ABCD 六、申請專利範圍 並將第二和第三電流源導通。 1 1 .如申請專利範圍第1 0項之C Μ 0 S數位類比轉換器，尚包 括： 第一阻抗，耦接在第一輸出節點和該第一電壓參 考之間； 第二阻抗，耦接在第一輸出節點和該第二電壓參 考之間； 第三阻抗，耦接在第二輸出節點和該第一電壓參 考之間，Μ及 第四阻抗，耦接在第二輸出節點和該第二電壓參 考之間。 12.如申請專利範圍第7項之CMOS數位類比轉換器，其中 該第一對電晶體匹配該第一鏡電晶體，及其中該第二 對電晶體匹配該第二鏡電晶體。 -- --i - - - I I ί ΐ- —Λ.ί - 1 I - - - - ^^1 - - ί I -. I. -— -- 1^1 In ------- (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 ( 2 0 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ 297公釐）