TW267242B - - Google Patents

Download PDF

Info

Publication number
TW267242B
TW267242B TW082110522A TW82110522A TW267242B TW 267242 B TW267242 B TW 267242B TW 082110522 A TW082110522 A TW 082110522A TW 82110522 A TW82110522 A TW 82110522A TW 267242 B TW267242 B TW 267242B
Authority
TW
Taiwan
Prior art keywords
crystal
silicon
cobalt
please
special
Prior art date
Application number
TW082110522A
Other languages
English (en)
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=21834704&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW267242(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW267242B publication Critical patent/TW267242B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/017Clean surfaces
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/019Contacts of silicides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation

Description

A6 B6 2^7242 五、發明説明(1 ) A .發明專利範圍 本發明是有關一種改良的半導體積體電路元件之形成 方法,特別地指形成矽化物接面作為這些元件之一部份 的改良方法。 B.相翮技術 矽化物在超次微米金氧半場效電晶體(MOSFET)(金氧 半場效電晶體具有小於1500埃(Angstroms)的接面深度) 提供了低的薄片和接點電阻。 W化物的自我排列程序在超次微米金氧半場效電晶體 方面非常有用。自矽化物驅入之雜質同時也會降低由缺 陷所致之接面洩漏電流之産生。 在矽晶表面的矽化物形成是取決於金鼷矽晶介面的特性 。高純淨度的金屬沈積和潔淨的表面是矽化物產生反應 的必要條件。任何殘留物或污染源都將造成不均勻和粗 糙的矽化物層。 此整體程序需要在一穩定矽化物相態下形成。任何介 稞態的矽化物層都可能干涉到鄰近層面和影響元件的性 能。矽化物形成的整個機械结構和整體程序中熱量預算 是用來決定矽化鈷顆粒的尺寸。矽化鈷顆粒的高表面能 最會導致在退火過程中大型矽化物顆粒凝结成塊現象, 這些顆粒可能甚至滲透到擴散層*最後矽化物顆粒間的 矽磊晶再成長會使矽化物層退化。 此矽化物接面的洩漏電流是按指數而增大。一般地 -3 _ 本紙張尺度適用中國國家標準(CNS)甲4規格(210X297公釐) ~ .....................................................................................^...................--·玎.....................線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 A6 B6 ^^7242 五、發明説明(2 ) (請先閱讀背面之注意事項再填寫本頁) ,在金靨沈積前矽晶表面先經氟化氫酸液(H F )清潔,矽 化鈷(CoSi?)在熱力上穩定的相能2是歷經C〇Si2和CoSi 相態於攝氏7 5 0度的退火溫度(3 0秒,快速熱力退火, RAT)所形成的。瑄造就了粗糙的矽化物/矽晶介面。更 進一步的程序,諸如將離子移入’砂化物,如果在擴散窗 角落的矽化物薄膜被拉動的情形下會導致矽晶晶體的損 傷。大顆粒會於更高的退火溫度凝结成塊,那也就是在 雜質驅入的期間。 無論是氟化氫沾浸法和浸浴法,或氟化氫嗔灑程序, 都不能保證在擴散窗(黏附,表面能量)具有一均勻潔 淨的矽晶表面,將擴散窗角落有效地清潔特別具有問題 。粗糙的矽化物/ δθ晶介面和承受高應力下的矽化物層 常導致大最凝结成塊的現象,層面退化和洩漏的接面, 皆是不利之處。 發明簡述 經濟部中央標準局員工消費合作社印製 本發明在超次微米金氧半埸效電晶體内提供缺陷加強 砂化鈷之形成和改良的矽化物接面。根據本發明的一觀 點,一 δ夕晶晶Η首先在氟化氫酸液中清潔,之後矽晶晶 Η被轉置一傳統式的鈷濺射器内藉低能量的離子以散射 方式將它濺射清潔,此低能量的散射方式於大塊矽晶上 形成一超淺的傷害區域,經過濺射清潔後,鈷金鼷於室 溫下沈積於矽晶晶Η表面Κ形成矽化鈷(C 〇 S ί 2 )層。 圖示簡單說明 -4- 本紙張尺度適用中國國家楳·準(CNS)甲4規格(210X297公釐) A6 B6 ^^7242 五、發明説明(3 ) 氧 於 一 有 具 ο » 解 K 了 晶 的晶 明砂 發的 本理 對處 肋潔 幫,,清 能經 更未 面一 圖 了 關示 有顯 考1 參圖 {請先閲讀背面之注意事項再填寫本頁) 化物絕緣層開口的擴散窗K便使大塊矽晶暴露於外。 鼷2顯示圖1的矽晶晶片於氟化氫沾浸和濺射清潔過 後的情形,係根據本發明的具體實際例。 圖3顯示圖2的矽晶晶片於鈷沈積後的情形,係根據 本發明的具體實際例。 圖4顯示了圖3的矽晶晶Η於使用傳統選擇性涅式蝕 刻方法將未被反應的鈷金鼷除去後的情形,和 圖5是一流程圖,係根據本發明具體實際例的一種在 超次微米金氧半場效電晶體内矽化物接面形成的方法。 在各圖中出現的相同數字代表著相同組成的部分。 最佳《際應用之詳细說明 首先,將已於氟化氫沾浸法中預先清潔過的矽晶晶片 (傳統一般方式)轉置一傳統的鈷濺射器內。圖1顯示一 尚未被清潔的矽晶晶Η6 ,其氧化物絕緣層有一開口的 掮散窗5 Μ使將整體矽晶2暴露於外。擴散窗的形成可 W傳統的方式達成,此並非本發明的主題。 經濟部中央標準局員工消费合作社印製 根據本發明的具體實際例,於圖1中顯示的一種類形 砂晶晶片首先是在一氟化氫沾浸法中被清潔,然後再被 轉置傳統的鈷濺射器内,其次,此濺射器被抽至真空且 晶片的矽表面被濺射清潔,在鈷濺射器内,Μ低能量氤 (Ar + )的正離子,例如,在一應用材料ΑΜΕ5500鈷濺射器 -5- 本紙張尺度適用中Η國家樣準(CNS)甲4規格(210X-2S7公釐) A6 B6 2^7242 五、發明説明(4 ) 内,此恰當的參數值被使用在此濺射清潔為於1«A(微 安)和1.5keV (仟電子伏特)下進行10分鐘,此點須要了 解的是,目前使用的方法須時時不斷地對時間與能量值 依所使用之濺射器特性而與上例不同,可加Μ彈性調整 改寧。一般的時間和能最值的範圍是0.5〜1.5keV和1〜 2u A下進行10〜15分鐘,無論如何,選取的能量值必須 避免輻射線傷害到整體基體,最多祗能傷害到藉擴散窗 露於外之矽晶最外數層(在3至20分子層)。 圖2顯示圖1接受過氟化氫沾浸法和清潔後的矽晶晶 Η .在氟化氫沾浸法進行中一部分濺射的氧化物絕緣層 從每一晶Η上除去,此低能量的氬(Ar + )正離子於濺射 清潔中Μ散射方式進行Μ致造成整體矽晶2露出外表的 數分子層受到傷害,此濺射導致之超淺傷害區域7比起 利用其它方式只經氟化氫清潔,所得到的一光滑樣品件 更有大最且重要的核化位置8提供給矽化物的形成。在 濺射清潔中利用低能量的方法之優點是能對傷害區域之 深度有著較佳的控制和限制在少數的分子層(一般約為 20),同時也能造成核化位置更平均地在被傷害區域產 出。又其優點是,此濺射清潔導致的傷窖並不依賴產品 晶Η的特殊外形,無論是面罩的角落或是擴散窗的矽表 面都是Κ同等機會暴露於氬(Ar)正離子下。 其次,在室溫下(約攝氏25度)鈷金屬4被沈積於晶Η 之上,且使用與晶片被濺射清潔相同的濺射器。圖3顯 本紙張尺度適用中困國家樣準(CNS>甲4规格(210X297公釐) :...................................................................................裝......................訂.....................線 {請先閲讀背面之注意事項再填窝本頁) 經濟部中央標準局員工消费合作社印製 2^242 A6 B6 五、發明説明(5 ) 示了圖2的矽晶晶片於實施鈷沈積後之情形,有利的是 ,此晶Η並不從鈷濺射器内移走,所Μ並不曝露於大氣 中也無法污染原會滲入此清潔與沈積步驟,預先實施猫 射清潔的優點是於釋熱反應中,矽化鈷(C〇Si2)在熱力 上之键定相態階段的缺陷誘導形成,小於30奈米 (NANOMETERS)之矽化鈷層紙Η A形成並不需要任何退火 步驟,.而厚的矽化鈷層在低溫下並不需要經過相態的轉 举即可形成。這是因為鈷的高度擴散性和矽化鈷的同位 素相態。 同時應了解的是為了傷害變得更淺些在濺射清潔程序 之後可加人一於大約攝氏700〜800度的退火步驟,即使 使用此一退火步驟,這些被傷害地點的數量一般仍足敷 供給一穗定的矽化鈷層。 在鈷沈積後,此晶Η被施以一般傳統潮濕式蝕刻方式 Μ致於可將沈積但未發生反應的鈷除去。圖4顯示了圖 3的矽晶晶片於傳統選擇性蝕刻程序後的情形。 國5 (步驟520-512)是一簡要流程圖,敘述上述在一 超次微米金氧半場效電晶體内形成矽化物接面的方法。 本發明其中之一便利之處是矽化鈷層對溫度的穩定度 已被改進。離子移植進入矽化物並不會在矽晶内產生任 何晶賴傷害。又,於雜質過度撺散期間並不使矽化物層 退化。 本發明的其它有利處尚包含高精確度的複製程序,均 -7 - 本紙張尺度適用中國國家標準(CNS>甲4規格(210x297公釐) .....................................................................................裝......................訂.....................線 t請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局员工消费合作社印製 A6 B6 267242 五、發明説明(6 ) 勻的砂化物層(少許或毫無結塊規象)和能被控制的矽化 鈷形成。同時,本發明提供在溫度穩定度上已被改進的 δ々化鈷接面區和改進的接面洩漏電流。於濺射預先清潔 後,5夕化物/ 晶的介面非常光滑,因此,接面的深度 比較易於被掌握Μ及矽化鈷經由超淺接面的洩漏管道亦 被防丨1:。 許多修改過後的上述較佳具體實例應用亦可由精通此 技IS的人員構想出來,因此應了解此一 Μ範例來敘述的 較佳具體實例並非是一種限制,本發明專利之範圍是由 附錄的申請項目來規範。 .....................................................................................^ ......................、町.....................I (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 -8 - 本紙張尺度適用中國國家標準(CNS)f_4规格(210X297公釐)

Claims (1)

  1. 2^7242 A7 B7 C7 D7 申請專利範圍 接 物 化 矽 成 形 内 體 : 晶為 電徵 效特 場與 半驟 氧步 金的 米含 微包 次其 超’ 一 法 在方 種的 一 面 内 器 射 濺.,一 Η 於 晶置 晶移 矽片 的晶 潔晶 清矽 先將 預 液後 酸之 氫潔 化清 氟先 Μ 預 射 濺 式 方 擊 撞Μ 子 離 正 的 氬 最 能 低 使 , 及 内 器鈷 射化 濺矽 在潔 清 出一 移成 器形 射於 濺致 自 Μ Η 上 晶之 晶 片 矽晶 將晶 要矽 需於 不積 並沈 ,靨 後金 潔鈷 清將 射 可 濺接 於首 正 的 氬 量 能 低Μ 中 其 法 方 之 項 「-. 1 層第 丨圍 2 .1範 s WU ο 禾 (C專 鈷請 化申 矽如 2 子 離 約 大 於 是 擊 撞 特 伏 子 電 仟 微 1 和 (請先閱讀背面之注意事項再填寫本頁) .裝 安 ο Γ 行 進 下 是 積 沈 的 屬 金 鈷 中 其 法 方 之 項 11 第 _ ο 範行 利進 專下 請溫 申.室 如於 成。正 形驟的 的步氬 層火量 鈷退能 化的低 矽步 Μ 中 一 中 其進其 ,要 , 法需法 方不方 之而之 項,項 1 間 2 第期第 _ 積園 範沈範 利鼷利 專金專 請鈷請 申於申 如是如 鈷 於 層 鈷 化 。 矽 鐘該 分中 5 tN 1 其 於 , 大法 不方 為之 間項 時 4 的第 擊園 撞範 i—. r+專 (A請 子申 離如 1 值 r 1 e 阻 t tie電 noH -na薄 丨低 米一 奈有 3 具 於 , 小體 度晶 深電 其效 ,場 成半 形氧 間金 期米 積微 沈次 龎種 金一 ’ .^1 .線 經濟部中央標準局員工消費合作杜印製 於埃 大00 不15 方 平 每 姆 歐 Γ e Γ a U 於 小 面 接 ο Γ 象 現 塊 成 结 凝 的 物 化 矽 無 且 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐) 2^7242 A7 B7 C7 D7 六、申請專利範圍 經濟部中央標準局員工消费合作社印製 接 .,清 於 有窗 氬} 積 氬丨 是et撞。 物 内射 致 内散 量ev沈 量ev層om作行 化 器濺ΜΗ擴 能(k的 能(k鈷aη量進 矽 射式 上。晶到 低特 鼷 低特 化(η能子 成 濺方 片驟晶害 用伏 金 用伏。矽米低離 形 鈷擊 晶步矽傷 利子 鈷 利子鐘該奈 Μ 正 内 ;一撞 晶火於祗 中電 中 中電分中30中的 體 片於 Μ 矽退中中。其仟 其 其仟15其於其氬 晶 晶置子 在的其潔層 ,5 , , 5 至,小,用 電 晶移離 積步,清子法1..法 法110法度法利 效:矽 Η 的 沈一法射分方約 方 方約行方深方係 場為的晶量 鼷進方濺 7 之大 之 之大進之其之且 半驟潔晶能 金更之述至項於 項 項於下項,項, 氧步清砂低 姑需項上 3 8 是fToo 8 是 P 8 成10鐘 金的先將使 將不8在面第擊i第 第擊am第形第分 米含預.,, ,且第 a 表圍撞 圍。圍撞0-圍間圍10 微包液後内及後,圍,晶範範行範}cr範期範於 次其酸之器.,潔層範成矽利r+WA利進利Γ+ml利積利小 超,氫潔射 Η 清鈷利形的專(A(w專下專(A(m專沈專或 一 法化清濺晶射化專窗外請子安請溫請子安請_ 請於 在方氟先鈷晶灘矽請散於申離微申宰申離微申金申等 種的 K 預於矽於成申擴露如正1如於如ΪΗ1如鈷如約 一面 潔 形如一處.的和.是 ·的和 ·於.擊 ..........................-...................................................-:::^......................-可.................... (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)甲4規格(210X297公釐) 2^242 A7 B7 C7 D7 六、申請專利範圍 接 Η 内矽及移窗 積 物 晶器潔.,内散 沈 化 晶射清層器擴 的 矽 矽濺射子射在 屬 成 的鈷濺分濺於 金 形 窗一以20鈷致 鈷 内 散於擊於自 Μ 中 體 擴置撞大片上 其 晶 有移子不晶片 , 電:具片離 害晶晶 法 效為一晶正傷矽晶 方 場驟潔晶氬的將矽 之 半步清矽用窗不在 項 氧的先將利散並積 〇15 金含預,,擴,沈層第。 米包液後内使後屬鈷圍行 微其酸之器致潔金化範進 次,氫潔射以清鈷矽利下 超法化清濺,射將一專溫 在方氟先鈷片濺而成請室 種的 Κ 預於晶於,形申於 一面 晶 出處如是 .........................................-...........................................裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐}
TW082110522A 1993-03-05 1993-12-11 TW267242B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/026,944 US5344793A (en) 1993-03-05 1993-03-05 Formation of silicided junctions in deep sub-micron MOSFETs by defect enhanced CoSi2 formation

Publications (1)

Publication Number Publication Date
TW267242B true TW267242B (zh) 1996-01-01

Family

ID=21834704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW082110522A TW267242B (zh) 1993-03-05 1993-12-11

Country Status (7)

Country Link
US (2) US5344793A (zh)
EP (1) EP0616361B1 (zh)
JP (1) JPH06302545A (zh)
KR (1) KR100364919B1 (zh)
AT (1) ATE194729T1 (zh)
DE (1) DE69425171D1 (zh)
TW (1) TW267242B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824600A (en) * 1993-01-19 1998-10-20 Lg Semicon Co., Ltd. Method for forming a silicide layer in a semiconductor device
JP2611726B2 (ja) * 1993-10-07 1997-05-21 日本電気株式会社 半導体装置の製造方法
US5650040A (en) * 1995-11-30 1997-07-22 Micron Technology, Inc. Interfacial etch of silica to improve adherence of noble metals
KR0172559B1 (ko) * 1995-12-29 1999-03-30 김주용 반도체소자의 제조방법
GB2320130B (en) * 1996-08-09 2001-11-07 United Microelectronics Corp Improved self-ligned silicide manufacturing method
NL1004812C2 (nl) * 1996-12-18 1998-06-19 United Microelectronics Corp Verbeterde werkwijze voor het vervaardigen van autonoom uitgelijnd metaalsilicide.
EP0865077A1 (en) * 1997-03-14 1998-09-16 Interuniversitair Micro-Elektronica Centrum Vzw Method for the formation of a thin metal silicide layer on a Si substrate, and use thereof in detector applications
SE511721C2 (sv) * 1997-06-18 1999-11-15 Ericsson Telefon Ab L M Substrat för integrerade högfrekvenskretsar samt förfarande för substratframställning
EP0890979A1 (fr) * 1997-07-11 1999-01-13 EM Microelectronic-Marin SA Méthode d'optimisation de procédés de dépÔt et de gravure, en fonction de la structure d'une couche polycristalline à déposer et à graver
US6680248B2 (en) 1998-06-01 2004-01-20 United Microelectronics Corporation Method of forming dual damascene structure
TW383463B (en) 1998-06-01 2000-03-01 United Microelectronics Corp Manufacturing method for dual damascene structure
US6383905B2 (en) * 1998-07-31 2002-05-07 Stmicroelectronics, Inc. Formation of micro rough poly surface for low sheet resistance salicided sub-quarter micron poly lines
US6355580B1 (en) * 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
US6251777B1 (en) 1999-03-05 2001-06-26 Taiwan Semiconductor Manufacturing Company Thermal annealing method for forming metal silicide layer
US6335294B1 (en) 1999-04-22 2002-01-01 International Business Machines Corporation Wet cleans for cobalt disilicide processing
US6184132B1 (en) * 1999-08-03 2001-02-06 International Business Machines Corporation Integrated cobalt silicide process for semiconductor devices
KR20050013669A (ko) * 1999-10-04 2005-02-04 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의 제조방법
KR100398041B1 (ko) * 2000-06-30 2003-09-19 주식회사 하이닉스반도체 반도체 소자의 에피 채널 형성 방법
KR100343653B1 (ko) * 2000-09-22 2002-07-11 윤종용 금속 실리사이드층을 갖는 반도체 장치 및 그 제조방법
JP2002134632A (ja) * 2000-10-20 2002-05-10 Hitachi Ltd 半導体集積回路装置の製造方法
US6475893B2 (en) * 2001-03-30 2002-11-05 International Business Machines Corporation Method for improved fabrication of salicide structures
US6399493B1 (en) * 2001-05-17 2002-06-04 Advanced Micro Devices, Inc. Method of silicide formation by silicon pretreatment
US6743721B2 (en) 2002-06-10 2004-06-01 United Microelectronics Corp. Method and system for making cobalt silicide
US6846359B2 (en) * 2002-10-25 2005-01-25 The Board Of Trustees Of The University Of Illinois Epitaxial CoSi2 on MOS devices
US20060240666A1 (en) * 2005-04-20 2006-10-26 Chao-Ching Hsieh Method of forming silicide
US20090004851A1 (en) * 2007-06-29 2009-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Salicidation process using electroless plating to deposit metal and introduce dopant impurities
US7482217B1 (en) * 2007-12-03 2009-01-27 Spansion Llc Forming metal-semiconductor films having different thicknesses within different regions of an electronic device
US9960135B2 (en) 2015-03-23 2018-05-01 Texas Instruments Incorporated Metal bond pad with cobalt interconnect layer and solder thereon
US9576908B1 (en) * 2015-09-10 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure, fabricating method thereof, and semiconductor device using the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3661747A (en) * 1969-08-11 1972-05-09 Bell Telephone Labor Inc Method for etching thin film materials by direct cathodic back sputtering
US4164461A (en) * 1977-01-03 1979-08-14 Raytheon Company Semiconductor integrated circuit structures and manufacturing methods
US4522485A (en) * 1978-04-24 1985-06-11 Canon Kabushiki Kaisha Copying machine including a dielectric covered metal reflective device
US4261764A (en) * 1979-10-01 1981-04-14 The United States Of America As Represented By The United States Department Of Energy Laser method for forming low-resistance ohmic contacts on semiconducting oxides
US4495510A (en) * 1980-10-22 1985-01-22 Hughes Aircraft Company Improved superconductor/semiconductor junction structures
US4545116A (en) * 1983-05-06 1985-10-08 Texas Instruments Incorporated Method of forming a titanium disilicide
US4579609A (en) * 1984-06-08 1986-04-01 Massachusetts Institute Of Technology Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition
US4585517A (en) * 1985-01-31 1986-04-29 Motorola, Inc. Reactive sputter cleaning of semiconductor wafer
US4647361A (en) * 1985-09-03 1987-03-03 International Business Machines Corporation Sputtering apparatus
US4647494A (en) * 1985-10-31 1987-03-03 International Business Machines Corporation Silicon/carbon protection of metallic magnetic structures
GB2214708A (en) * 1988-01-20 1989-09-06 Philips Nv A method of manufacturing a semiconductor device
KR910005401B1 (ko) * 1988-09-07 1991-07-29 경상현 비결정 실리콘을 이용한 자기정렬 트랜지스터 제조방법
US4886765A (en) * 1988-10-26 1989-12-12 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making silicides by heating in oxygen to remove contamination
US4908334A (en) * 1989-01-24 1990-03-13 The United States Of America As Represented By The United States Department Of Energy Method for forming metallic silicide films on silicon substrates by ion beam deposition
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
US5023201A (en) * 1990-08-30 1991-06-11 Cornell Research Foundation, Inc. Selective deposition of tungsten on TiSi2
US5162259A (en) * 1991-02-04 1992-11-10 Motorola, Inc. Method for forming a buried contact in a semiconductor device

Also Published As

Publication number Publication date
ATE194729T1 (de) 2000-07-15
EP0616361B1 (en) 2000-07-12
KR100364919B1 (ko) 2003-02-26
US5344793A (en) 1994-09-06
JPH06302545A (ja) 1994-10-28
KR940022714A (ko) 1994-10-21
US5780929A (en) 1998-07-14
DE69425171D1 (de) 2000-08-17
EP0616361A1 (en) 1994-09-21

Similar Documents

Publication Publication Date Title
TW267242B (zh)
JPH08301612A (ja) シリコン表面の酸化防止方法、シリコン表面にシリサイド層を形成する方法および高架型半導体構造の垂直面上に酸化層を形成する方法
US20050253205A1 (en) Semiconductor device and method for fabricating the same
US7485572B2 (en) Method for improved formation of cobalt silicide contacts in semiconductor devices
US6579783B2 (en) Method for high temperature metal deposition for reducing lateral silicidation
Sirringhaus et al. Self-passivated copper gates for amorphous silicon thin-film transistors
Miyazoe et al. Nitride etching with hydrofluorocarbons III: Comparison of C4H9F and CH3F for low-k′ nitride spacer etch processes
US6458703B2 (en) Method for manufacturing semiconductor devices with allevration of thermal stress generation in conductive coating
Kang et al. Thermally robust Ni germanide technology using cosputtering of Ni and Pt for high-performance nanoscale Ge MOSFETs
Shimada et al. Highly selective etching of tantalum electrode to thin gate dielectrics using SiCl4-NF3 gas mixture plasma
JP3006596B1 (ja) 半導体装置の製造方法
Labrot et al. Improvement of etching and cleaning methods for integration of raised source and drain in FD-SOI technologies
WO2012027987A1 (zh) 锗基器件表面处理方法
US7291555B2 (en) Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon
US20130273737A1 (en) Method for Cleaning Semiconductor Substrate
JPH06177085A (ja) 配線形成方法
Cole et al. A method to overcome self-heating effects in SOI MOSFETs
JP6417416B2 (ja) シリサイド層を保護するための保護方法
JPH05291177A (ja) 半導体装置の製造方法
TWI222141B (en) Semiconductor devices having a metal silicide bi-layer and the method for fabricating the same
Huff et al. Microsystems Manufacturing Methods: Integrated Circuit Processing Steps
Wang et al. Effects of surface cleaning on stressvoiding and electromigration of Cu-damascene interconnection
JP3111640B2 (ja) ドライエッチング方法
Hizawa et al. A Novel Clean Ti Salicide Process Using Grooved Gate Structure
Wang et al. SiGe S/D Integration and Device Verification

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent