TW202423201A - 電路板元件的製作方法以及電路板元件 - Google Patents
電路板元件的製作方法以及電路板元件 Download PDFInfo
- Publication number
- TW202423201A TW202423201A TW112118207A TW112118207A TW202423201A TW 202423201 A TW202423201 A TW 202423201A TW 112118207 A TW112118207 A TW 112118207A TW 112118207 A TW112118207 A TW 112118207A TW 202423201 A TW202423201 A TW 202423201A
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- layer
- substrate
- insulating layer
- circuit substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 187
- 239000004020 conductor Substances 0.000 claims abstract description 39
- 229910000679 solder Inorganic materials 0.000 claims abstract description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 36
- 229910052802 copper Inorganic materials 0.000 claims description 36
- 239000010949 copper Substances 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 24
- 238000003825 pressing Methods 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052797 bismuth Inorganic materials 0.000 claims description 4
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 230000004308 accommodation Effects 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 8
- 238000009434 installation Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229920000106 Liquid crystal polymer Polymers 0.000 description 5
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 2
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 2
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Abstract
一種電路板元件的製作方法，包括：提供第一線路基板以及第二線路基板，第一線路基板上具有第一容納孔，第二線路基板上具有第二容納孔；提供中間基板，中間基板包括中間絕緣層以及中間導電膏；將中間基板置於第一線路基板以及第二線路基板之間並壓合，中間導電膏容置於第一容納孔以及第二容納孔中；在第一線路基板的表面設置防焊層，在防焊層上形成盲孔，盲孔在中間基板上的投影與中間導電膏至少部分重合；在盲孔中填充導電物，將電子元件通過導電物與第一線路基板電連接。本申請還提供一種電路板元件。
Description
本申請涉及電路板技術領域，尤其涉及一種電路板元件的製作方法以及電路板元件。
隨著電子技術的發展，使用者對電子產品的微型化需求提高。而電路板是實現上述需求的元件之一，因此，需要提高電路板上電子元件的安裝密度。
在現有的電路板工藝製程中，將電子元件通過焊盤連接在電路板上，連接區域會避開過孔，導致電路板上電子元件的安裝密度小；若連接區域不避開過孔，則電子元件與電路板電連接不可靠。
一種電路板元件的製作方法，包括：提供第一線路基板，第一線路基板包括第一絕緣層以及位於第一絕緣層相對兩表面的第一線路層，第一線路基板上具有第一容納孔，第一線路層圍設形成第一容納孔，第一容納孔為盲孔；提供第二線路基板，第二線路基板包括第二絕緣層以及位於第二絕緣層至少一表面的第二線路層，第二線路基板上具有第二容納孔，第二線路層圍設形成第二容納孔；提供中間基板，中間基板包括中間絕緣層以及中間導電膏，中間導電膏貫穿中間絕緣層；將中間基板置於第一線路基板以及第二線路基板之間並壓合，中間導電膏容置於第一容納孔並與第一線路層連接以及容置於第二容納孔並與第二線路層連接；在第一線路基板背離中間基板的表面設置防焊層，在防焊層上形成盲孔，盲孔在中間基板上的投影與中間導電膏至少部分重合，第一線路層的部分暴露於防焊層；在盲孔中填充導電物，將一電子元件通過導電物與第一線路層電連接，以得到電路板元件。
在本申請一些實施方式中，製作形成第一線路基板的步驟包括：提供一雙面覆銅板，雙面覆銅板包括第一絕緣層以及位於第一絕緣層相對兩表面的銅層；形成貫穿銅層以及第一絕緣層的通孔；電鍍填孔，在其中一銅層的表面以及通孔中形成鍍銅層，位於通孔中的鍍銅層相對於位於銅層表面的鍍銅層凹陷，以形成第一容納孔；對銅層以及鍍銅層進行線路製作，以使在第一絕緣層相對兩表面形成第一線路層，從而得到第一線路基板。
在本申請一些實施方式中，在壓合步驟之前，製作方法還包括在第一容納孔和/或第二容納孔中填充導電膏的步驟。
在本申請一些實施方式中，中間導電膏的材質為銅膏。
在本申請一些實施方式中，導電物中包括錫、鉍以及銀。
一種電路板元件的製作方法，包括：提供第一線路基板，第一線路基板包括第一絕緣層以及位於第一絕緣層相對兩表面的第一線路層，第一線路基板上具有第一容納孔，第一線路層圍設形成第一容納孔，第一容納孔為通孔；提供第二線路基板，第二線路基板包括第二絕緣層以及位於第二絕緣層至少一表面的第二線路層，第二線路基板上具有第二容納孔，第二線路層圍設形成第二容納孔；提供中間基板，中間基板包括中間絕緣層以及中間導電膏，中間導電膏貫穿中間絕緣層；將中間基板置於第一線路基板以及第二線路基板之間並壓合，中間導電膏容置於第一容納孔並與第一線路層連接以及容置於第二容納孔並與第二線路層連接，中間導電膏穿設於第一線路基板；在第一線路基板背離中間基板的表面設置防焊層，在防焊層上形成盲孔，盲孔在中間基板上的投影與中間導電膏至少部分重合，中間導電膏暴露於防焊層；在盲孔填充導電物，將一電子元件通過導電物與中間導電膏電連接，以得到電路板元件。
在本申請一些實施方式中，製作形成第一線路基板的步驟包括：提供一雙面覆銅板，雙面覆銅板包括第一絕緣層以及位於第一絕緣層相對兩表面的銅層；形成貫穿銅層以及第一絕緣層的通孔；電鍍填孔，在銅層的表面以及通孔中形成鍍銅層，位於通孔中的鍍銅層呈環狀，並與兩層銅層均連接，以形成第一容納孔；對銅層以及鍍銅層進行線路製作，以使在第一絕緣層相對兩表面形成第一線路層，從而得到第一線路基板。
一種電路板元件，包括第一線路基板、第二線路基板、中間基板、電子元件以及導電物。第一線路基板包括第一絕緣層以及位於第一絕緣層相對兩表面的第一線路層；中間基板包括中間絕緣層以及中間導電膏，中間導電膏貫穿中間絕緣層，中間導電膏的部分容置於第一線路基板以及第二線路基板中；電子元件位於第一線路基板背離中間基板的一側；導電物，在中間基板上的投影與中間導電膏至少部分重合，導電物與第一線路層以及電子元件連接。
在本申請一些實施方式中，中間導電膏的材質為銅膏。
一種電路板元件，包括第一線路基板、第二線路基板、中間基板、電子元件以及導電物。第一線路基板包括第一絕緣層以及位於第一絕緣層相對兩表面的第一線路層；中間基板包括中間絕緣層以及中間導電膏，中間導電膏貫穿中間絕緣層，中間導電膏的部分容置於第一線路基板以及第二線路基板中，中間導電膏貫穿第一線路基板；電子元件位於第一線路基板背離中間基板的一側；導電物在中間基板上的投影與中間導電膏至少部分重合，導電物與中間導電膏以及電子元件連接。
本申請實施例提供的製作方法製作的電路板元件，採用中間導電膏填充第一容納孔以及第二容納孔，以提升電路板的平整度，再在第一容納孔以及第二容納孔的上方焊接電子元件，從而可以使得電子元件的安裝不受相關技術中過孔區域的限制，進而可以提升電子元件的安裝密度，實現電路板元件的微型化；另外，通過中間導電膏填孔以連接不同層的線路層，可有效縮短信號層的傳輸路徑，大幅減少高頻傳輸上的信號損失。
為了能夠更清楚地理解本申請的上述目的、特徵和優點，下面結合附圖和具體實施方式對本申請進行詳細描述。需要說明的是，在不衝突的情況下，本申請的實施方式及實施方式中的特徵可以相互組合。在下面的描述中闡述了很多具體細節以便於充分理解本申請，所描述的實施方式僅僅是本申請一部分實施方式，而不是全部的實施方式。
除非另有定義，本文所使用的所有的技術和科學術語與屬於本申請的技術領域的技術人員通常理解的含義相同。本文的說明書中所使用的術語只是為了描述具體的實施方式的目的，不是旨在於限制本申請。本文所使用的術語“和/或”包括一個或多個相關的所列項目的所有的和任意的組合。
在本申請的各實施例中，為了便於描述而非限制本申請，本申請專利申請說明書以及申請專利範圍中使用的術語“連接”並非限定於物理的或者機械的連接，不管是直接的還是間接的。“上”、“下”、“上方”、“下方”、“左”、“右”等僅用於表示相對位置關係，當被描述物件的絕對位置改變後，則該相對位置關係也相應地改變。
請參閱圖1，本申請相關技術提供一種電路板元件100’，包括電路板60’以及電子元件80’，電路板60’與電子元件80’通過焊盤70’電連接。電路板60’上設置有大量的過孔90’，過孔90’用於導通電路板60’中的不同層的線路層。由於製程的限制，過孔90’處通常具有凹陷，電路板60’整體平整度低。若將電子元件80’貼合於過孔90’處，可能發生空焊問題，導致電子元件80’與電路板60’電連接失效；若將電子元件80’避開過孔90’，則需要擴大電路板60’的面積，電路板元件100’無法實現微型化。
請參閱圖2至圖10，本申請實施例提供一種電路板元件100的製作方法，包括以下步驟：
步驟S1：請參閱圖5，提供第一線路基板10，第一線路基板10包括第一絕緣層11以及位於第一絕緣層11相對兩表面的第一線路層13，第一線路基板10上具有第一容納孔15，第一線路層13圍設形成第一容納孔15。
請參閱圖2至圖5，在一些實施例中，第一線路基板10的製作方法可以包括以下步驟：
步驟S11：請參閱圖2，提供一雙面覆銅板20，雙面覆銅板20包括第一絕緣層11以及位於第一絕緣層11相對兩表面的銅層21。
第一絕緣層11的材質可以是柔性材質或者硬質材質，柔性材質可以選自聚醯亞胺(polyimide，PI)、液晶高分子聚合物（liquid crystal polymer，LCP）以及改性聚醯亞胺（modified polyimide，MPI）等材料中的一種，硬質材質可以選自聚丙烯（Polypropylene，PP）以及聚四氟乙烯（Polytetrafluoroethylene，PTFE）等材料中的一種。在本實施例中，第一絕緣層11的材質為液晶高分子聚合物。
步驟S12：請參閱圖3，形成貫穿銅層21以及第一絕緣層11的通孔23。
通孔23的數量可以根據導電需求以及線路佈局進行設置。
步驟S13：請參閱圖4，電鍍填孔，以使位於第一絕緣層11相對兩表面的銅層21相互導通。
可以通過電鍍的方式形成鍍銅層131。在本實施例中，鍍銅層131位於其中一銅層21的表面，鍍銅層131還填充部分通孔23並與兩層銅層21均連接，位於通孔23表面的鍍銅層131相對於位於銅層21表面的鍍銅層131凹陷，從而形成第一容納孔15。這是由於電鍍過程中，離子遷移受多種因素的影響，導致不同區域形成鍍銅層131的速度具有一定的差異。在本實施例中，第一容納孔15為導電盲孔。
步驟S14：請參閱圖5，對銅層21以及鍍銅層131進行線路製作，以使在第一絕緣層11相對兩表面形成第一線路層13，從而得到第一線路基板10，其中，位於第一絕緣層11相對兩表面的第一線路層13相互導通。
進行線路製作的具體步驟可以包括貼乾膜、曝光、顯影、蝕刻、剝膜等步驟，從而形成所需要的線路圖案。位於第一絕緣層11相對兩表面的第一線路層13通過位於通孔23中的鍍銅層131電連接。
在其他實施例中，第一線路基板10的結構並不限於上述具有兩層第一線路層13的結構，第一線路層13的層數可以為多層，製作步驟也可相應的進行調整。
步驟S2：請參閱圖6，提供第二線路基板30，第二線路基板30包括第二絕緣層31以及位於第二絕緣層31至少一表面的第二線路層33，第二線路基板30上具有第二容納孔35，第二線路層33圍設形成第二容納孔35。
第二線路基板30的製作方法可以與第一線路基板10的製作方法相同。其中，第二線路層33的層數可以為一層或者多層。第二絕緣層31的材質可以為柔性材質或者硬質材質。第二絕緣層31的材質為液晶高分子聚合物。
步驟S3：請參閱圖6，提供中間基板40，中間基板40包括中間絕緣層41以及中間導電膏43，中間導電膏43貫穿並凸伸於中間絕緣層41的相對兩表面。
中間絕緣層41的材質可以為柔性材質或者硬質材質。在本實施例中，中間絕緣層41的材質為液晶高分子聚合物。
在本實施例中，中間導電膏43的兩端均凸伸於中間絕緣層41。
中間導電膏43的材質為能夠導電的材質，包括但不限於銅膏、錫膏、銀膏等。在本實施例中，中間導電膏43的材質為銅膏，在實現電連接的基礎上，銅膏與線路層的材質相同，能夠保持電性一致。
步驟S4：請參閱圖6以及圖7，將中間基板40置於第一線路基板10以及第二線路基板30之間並壓合，中間導電膏43容置於第一容納孔15並與第一線路層13連接以及容置於第二容納孔35並與第二線路層33連接。
在壓合步驟之前，第一線路基板10具有第一容納孔15的一側以及第二線路基板30具有第二容納孔35的一側均朝向中間基板40設置，凸伸於中間絕緣層41的中間導電膏43分別容置於第一容納孔15以及第二容納孔35中。壓合步驟之後，容置於第一容納孔15中的中間導電膏43與第一線路層13連接，容置於第二容納孔35中的中間導電膏43與第二線路層33連接。其中，中間導電膏43填充第一容納孔15以及第二容納孔35，有利於提升壓合後的線路基板的平整度。
在壓合步驟之後，第一絕緣層11、第二絕緣層31以及中間絕緣層41還填充各線路層之間的間隙。
在一些實施例中，在壓合步驟之前，還包括在第一容納孔15以及第二容納孔35中預先填充導電膏（圖未示）的步驟，在壓合步驟之後，能夠進一步提升線路基板的平整度。
步驟S5：請參閱圖8，在第一線路基板10背離中間基板40的表面設置防焊層50，在防焊層50上形成盲孔51，盲孔51在中間基板40上的投影與中間導電膏43至少部分重合，第一線路層13的部分暴露於防焊層50。
可以採用鐳射蝕刻或者機械鑽孔的方式在防焊層50的表面形成盲孔51，以使第一線路層13的部分暴露出來，得到一電路板60。
步驟S6：請參閱圖9以及圖10，在盲孔51中填充導電物70，將一電子元件80通過導電物70與第一線路層13電連接，以得到電路板元件100。
電子元件80可以是電阻、電容、電感、二極體、電晶體和積體電路等。
具體的，在盲孔51中填充導電物70，導電物70與第一線路層13連接，將電子元件80的表面與導電物70連接，經過熱風回焊使導電物70熔融，實現電子元件80通過導電物70與第一線路基板10的電連接。其中，導電物70在中間基板40上的投影與中間導電膏43至少部分重合，即電子元件80的安裝不受相關技術中過孔90’區域的限制。
導電物70的熔點小於或者接近第一絕緣層11的玻璃轉化溫度Tg，壓合溫度以及貼裝電子元件80時的溫度小於第一絕緣層11的玻璃轉化溫度。
在本實施例中，導電物70的材質採用SnBiAg合金，SnBiAg合金為低溫錫膏，即可以在較低溫度下實現電連接，可以減小因壓合導致的漲縮公差，並可以實現節能減碳的效果。SnBiAg合金的熔點為140℃~145℃，SnBiAg合金中可以包括40%±0.5%的錫、48%±0.5%的鉍、2%±0.5%的銀以及10%±0.5%的助焊劑。其中，錫體現導電物70的可焊性以及焊接的強度，鉍用於降低導電物70的熔點，銀可以改善導電物70的潤濕性、加強導電物70與電子元件80以及第一線路層13的連接強度，還可以提升抗疲勞性，助焊劑用於保護導電物70中的金屬粉末不易被氧化，方便導電物70加工。
本申請實施例提供的電路板元件100的製作方法，預先採用中間導電膏43填充第一容納孔15以及第二容納孔35中的空間，以提升形成的電路板60的平整度，從而可以使得電子元件80的安裝不受相關技術中過孔90’區域的限制，有效減少相關技術中過孔90’處含空氣造成空焊，進而可以提升電子元件80的安裝密度，實現電路板元件100的微型化；另外，通過中間導電膏43填孔以連接不同層的線路層，可有效縮短信號層的傳輸路徑，大幅減少高頻傳輸上的信號損失。
請參閱圖11至圖14，在另一些實施例中，還提供一種電路板元件100a的製作方法，與上述製作電路板元件100不同的是：請參閱圖11，在步驟S13的電鍍填充過程中，在通孔23中形成的鍍銅層131a呈環狀形成於通孔23的表面，並與兩層銅層21均連接，從而形成第一容納孔15a。第二容納孔35a的結構與第一容納孔15a的結構相同或者類似，在本實施例中，第一容納孔15a以及第二容納孔35a均為導電通孔。
請參閱圖12，在壓合步驟中，中間基板40a的中間導電膏43a容置於第一容納孔15a以及第二容納孔35a中；壓合步驟之後，中間導電膏43a貫穿第一線路基板10a以及第二線路基板30a。
請參閱圖13和圖14，在防焊層50上形成盲孔51後得到的電路板60a中，中間導電膏43a暴露於防焊層50，後續通過導電物70a連接中間導電膏43a以及電子元件80，從而實現電子元件80的電連接。
請參閱圖9和圖10，本申請還提供一種電路板元件100，包括電路板60、電子元件80以及導電物70，導電物70連接電路板60以及電子元件80。
電路板60包括第一線路基板10、中間基板40、第二線路基板30以及防焊層50，中間基板40位於第一線路基板10以及第二線路基板30之間，防焊層50位於第一線路基板10背離中間基板40的表面以及第二線路基板30背離中間基板40的表面。
第一線路基板10包括第一絕緣層11以及位於第一絕緣層11相對兩表面的第一線路層13，第一線路基板上具有第一容納孔15，第一線路層13圍設形成第一容納孔15。在本實施例中，第一容納孔15為導電盲孔。
第二線路基板30包括第二絕緣層31以及位於第二絕緣層31至少一表面的第二線路層33，第二線路基板30上具有第二容納孔35，第二線路層33圍設形成第二容納孔35。在本實施例中，第二容納孔35為導電盲孔。
中間基板40包括中間絕緣層41以及中間導電膏43，中間導電膏43貫穿並凸伸於中間絕緣層41。凸伸於中間絕緣層41的中間導電膏43容置於第一容納孔15以及第二容納孔35中，中間導電膏43與第一線路層13以及第二線路層33連接。
導電物70貫穿防焊層50並與暴露於防焊層50的第一線路層13連接，導電物70的另一側連接電子元件80。其中，導電物70在中間基板40上的投影與中間導電膏43至少部分重合。
請參閱圖13和圖14，本申請另一實施例提供一種電路板元件100a，在本實施例中，第一容納孔15a以及第二容納孔35a均為導電通孔，凸伸於中間絕緣層41的中間導電膏43a容置於第一容納孔15a以及第二容納孔35a中，中間導電膏43a貫穿第一線路基板10a以及第二線路基板30a。導電物70a貫穿防焊層50並與暴露於防焊層50的中間導電膏43a連接，導電物70a的另一側連接電子元件80。
可以理解，在其他實施例中，第一容納孔15a與第二容納孔35a的其中之一可以為導電盲孔，另一個可以為導電通孔。
本申請實施例提供的電路板元件100，採用中間導電膏43填充第一容納孔15以及第二容納孔35，以提升電路板的平整度，再在第一容納孔15以及第二容納孔35的上方焊接電子元件80，從而可以使得電子元件80的安裝不受相關技術中過孔90’區域的限制，進而可以提升電子元件80的安裝密度，實現電路板元件100的微型化；另外，通過中間導電膏43填孔以連接不同層的線路層，可有效縮短信號層的傳輸路徑，大幅減少高頻傳輸上的信號損失。
以上實施方式僅用以說明本申請的技術方案而非限制，儘管參照以上較佳實施方式對本申請進行了詳細說明，本領域的普通技術人員應當理解，可以對本申請的技術方案進行修改或等同替換都不應脫離本申請技術方案的精神和範圍。
100、100a、100’:電路板元件
10、10a:第一線路基板
11:第一絕緣層
13:第一線路層
131、131a:鍍銅層
15、15a:第一容納孔
20:雙面覆銅板
21:銅層
23:通孔
30、30a:第二線路基板
31:第二絕緣層
33:第二線路層
35、35a:第二容納孔
40、40a:中間基板
41:中間絕緣層
43、43a:中間導電膏
50:防焊層
51:盲孔
60、60a、60’:電路板
70、70a:導電物
70’:焊盤
80、80’:電子元件
90’:過孔
圖1為本申請相關技術提供的電路板元件的立體結構示意圖。
圖2為本申請實施例提供的雙面覆銅板的截面示意圖。
圖3為在圖2所示的雙面覆銅板上形成通孔後的截面示意圖。
圖4為在圖3所示的結構上電鍍填孔後的截面示意圖。
圖5為對圖4所示的結構進行線路製作後得到的第一線路基板的截面示意圖。
圖6為本實施例提供的第一線路基板、中間基板以及第二線路基板的截面示意圖。
圖7為壓合圖6所示的第一線路基板、中間基板以及第二線路基板後的截面示意圖。
圖8為在圖7所示的第一線路基板以及第二線路基板的表面形成防焊層後得到的電路板的截面示意圖。
圖9為在圖8所示的電路板上連接電子元件後得到的電路板元件的截面示意圖。
圖10為本申請實施例提供的電路板元件的立體結構示意圖。
圖11為本申請另一實施例提供的第一線路基板、中間基板以及第二線路基板的截面示意圖。
圖12為壓合圖11所示的第一線路基板、中間基板以及第二線路基板後的截面示意圖。
圖13為在圖12所示的第一線路基板以及第二線路基板的表面形成防焊層並電連接電子元件後得到的電路板元件的截面示意圖。
圖14為本申請另一實施例提供的電路板元件的立體結構示意圖。
無
100:電路板元件
10:第一線路基板
11:第一絕緣層
13:第一線路層
15:第一容納孔
30:第二線路基板
31:第二絕緣層
33:第二線路層
35:第二容納孔
40:中間基板
41:中間絕緣層
43:中間導電膏
50:防焊層
60:電路板
70:導電物
80:電子元件
Claims (10)
- 一種電路板元件的製作方法，其改良在於，包括： 提供第一線路基板，所述第一線路基板包括第一絕緣層以及位於所述第一絕緣層相對兩表面的第一線路層，所述第一線路基板上具有第一容納孔，所述第一線路層圍設形成所述第一容納孔，所述第一容納孔為盲孔； 提供第二線路基板，所述第二線路基板包括第二絕緣層以及位於所述第二絕緣層至少一表面的第二線路層，所述第二線路基板上具有第二容納孔，所述第二線路層圍設形成所述第二容納孔； 提供中間基板，所述中間基板包括中間絕緣層以及中間導電膏，所述中間導電膏貫穿所述中間絕緣層； 將所述中間基板置於所述第一線路基板以及所述第二線路基板之間並壓合，所述中間導電膏容置於第一容納孔並與所述第一線路層連接以及容置於所述第二容納孔並與所述第二線路層連接； 在所述第一線路基板背離所述中間基板的表面設置防焊層，在所述防焊層上形成盲孔，所述盲孔在所述中間基板上的投影與所述中間導電膏至少部分重合，所述第一線路層的部分暴露於所述防焊層；以及 在所述盲孔中填充導電物，將一電子元件通過所述導電物與所述第一線路層電連接，以得到所述電路板元件。
- 如請求項1所述之電路板元件的製作方法，其中，製作形成所述第一線路基板的步驟包括： 提供一雙面覆銅板，所述雙面覆銅板包括第一絕緣層以及位於所述第一絕緣層相對兩表面的銅層； 形成貫穿所述銅層以及所述第一絕緣層的通孔； 電鍍填孔，在其中一所述銅層的表面以及所述通孔中形成鍍銅層，位於所述通孔中的鍍銅層相對於位於所述銅層表面的鍍銅層凹陷，以形成所述第一容納孔；以及 對所述銅層以及所述鍍銅層進行線路製作，以使在所述第一絕緣層相對兩表面形成所述第一線路層，從而得到所述第一線路基板。
- 如請求項1所述之電路板元件的製作方法，其中，在所述壓合步驟之前，所述製作方法還包括在所述第一容納孔和/或所述第二容納孔中填充導電膏的步驟。
- 如請求項1所述之電路板元件的製作方法，其中，所述中間導電膏的材質為銅膏。
- 如請求項1所述之電路板元件的製作方法，其中，所述導電物中包括錫、鉍以及銀。
- 一種電路板元件的製作方法，其改良在於，包括： 提供第一線路基板，所述第一線路基板包括第一絕緣層以及位於所述第一絕緣層相對兩表面的第一線路層，所述第一線路基板上具有第一容納孔，所述第一線路層圍設形成所述第一容納孔，所述第一容納孔為通孔； 提供第二線路基板，所述第二線路基板包括第二絕緣層以及位於所述第二絕緣層至少一表面的第二線路層，所述第二線路基板上具有第二容納孔，所述第二線路層圍設形成所述第二容納孔； 提供中間基板，所述中間基板包括中間絕緣層以及中間導電膏，所述中間導電膏貫穿所述中間絕緣層； 將所述中間基板置於所述第一線路基板以及所述第二線路基板之間並壓合，所述中間導電膏容置於第一容納孔並與所述第一線路層連接以及容置於所述第二容納孔並與所述第二線路層連接，所述中間導電膏穿設於所述第一線路基板； 在所述第一線路基板背離所述中間基板的表面設置防焊層，在所述防焊層上形成盲孔，所述盲孔在所述中間基板上的投影與所述中間導電膏至少部分重合，所述中間導電膏暴露於所述防焊層；以及 在所述盲孔填充導電物，將一電子元件通過所述導電物與所述中間導電膏電連接，以得到所述電路板元件。
- 如請求項6所述之電路板元件的製作方法，其中，製作形成所述第一線路基板的步驟包括： 提供一雙面覆銅板，所述雙面覆銅板包括第一絕緣層以及位於所述第一絕緣層相對兩表面的銅層； 形成貫穿所述銅層以及所述第一絕緣層的通孔； 電鍍填孔，在所述銅層的表面以及所述通孔中形成鍍銅層，位於所述通孔中的鍍銅層呈環狀，並與兩層所述銅層均連接，以形成所述第一容納孔；以及 對所述銅層以及所述鍍銅層進行線路製作，以使在所述第一絕緣層相對兩表面形成所述第一線路層，從而得到所述第一線路基板。
- 一種電路板元件，其改良在於，包括： 第一線路基板，包括第一絕緣層以及位於所述第一絕緣層相對兩表面的第一線路層； 第二線路基板； 中間基板，包括中間絕緣層以及中間導電膏，所述中間導電膏貫穿所述中間絕緣層，所述中間導電膏的部分容置於所述第一線路基板以及所述第二線路基板中； 電子元件，位於所述第一線路基板背離所述中間基板的一側；以及 導電物，在所述中間基板上的投影與所述中間導電膏至少部分重合，所述導電物與所述第一線路層以及所述電子元件連接。
- 如請求項8所述之電路板元件，其中，所述中間導電膏的材質為銅膏。
- 一種電路板元件，其改良在於，包括： 第一線路基板，包括第一絕緣層以及位於所述第一絕緣層相對兩表面的第一線路層； 第二線路基板； 中間基板，包括中間絕緣層以及中間導電膏，所述中間導電膏貫穿所述中間絕緣層，所述中間導電膏的部分容置於所述第一線路基板以及所述第二線路基板中，所述中間導電膏貫穿所述第一線路基板； 電子元件，位於所述第一線路基板背離所述中間基板的一側；以及 導電物，在所述中間基板上的投影與所述中間導電膏至少部分重合，所述導電物與所述中間導電膏以及所述電子元件連接。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2022114610360 | 2022-11-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202423201A true TW202423201A (zh) | 2024-06-01 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH045844A (ja) | Ｉｃ搭載用多層回路基板及びその製造法 | |
| JP2003008209A (ja) | 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法 | |
| JP2008109140A (ja) | 回路基板及びその製造方法 | |
| JPH05198946A (ja) | 多層プリント回路基板の製造方法 | |
| US20100032194A1 (en) | Printed wiring board, manufacturing method for printed wiring board and electronic device | |
| JPH10190232A (ja) | 多層配線基板及びその製造方法 | |
| JP2005302854A (ja) | 部品内蔵両面基板、部品内蔵両面配線板およびその製造方法 | |
| US20100289155A1 (en) | Semiconductor package | |
| JP5108253B2 (ja) | 部品実装モジュール | |
| TW202423201A (zh) | 電路板元件的製作方法以及電路板元件 | |
| TW202112197A (zh) | 電路基板、電路基板之製造方法、及電子機器 | |
| JP6932289B2 (ja) | 複合プリント配線板およびその製造方法 | |
| JP2000236166A (ja) | バイアホール部の接続構造及び配線基板 | |
| CN118055575A (zh) | 电路板组件的制作方法以及电路板组件 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| JP4351939B2 (ja) | 多層配線基板及びその製造方法 | |
| TWI844892B (zh) | 電子封裝結構及其製造方法 | |
| JP2000165045A (ja) | プリント配線基板 | |
| JP7161629B1 (ja) | 部品内蔵基板、及びその製造方法 | |
| US11540396B2 (en) | Circuit board structure and manufacturing method thereof | |
| JP2003198138A (ja) | プリント配線基板の製造方法 | |
| JP2006049457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP2007027504A (ja) | 多層配線基板の製造方法及び製造装置並びに多層配線基板 | |
| JPS6149499A (ja) | フレキシブル多層配線基板 | |
| JP4506196B2 (ja) | 多層配線板の評価方法、配線パターン、及び評価用部材 |