TW202422561A - 記憶體裝置及操作該記憶體裝置的方法 - Google Patents

記憶體裝置及操作該記憶體裝置的方法 Download PDF

Info

Publication number
TW202422561A
TW202422561A TW112135323A TW112135323A TW202422561A TW 202422561 A TW202422561 A TW 202422561A TW 112135323 A TW112135323 A TW 112135323A TW 112135323 A TW112135323 A TW 112135323A TW 202422561 A TW202422561 A TW 202422561A
Authority
TW
Taiwan
Prior art keywords
voltage
line
turn
string
selection
Prior art date
Application number
TW112135323A
Other languages
English (en)
Inventor
許惠銀
劉泫昇
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW202422561A publication Critical patent/TW202422561A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本發明包括記憶體裝置及操作記憶體裝置的方法。該記憶體裝置包括：串，其包括連接在源極線和位元線之間的第一選擇電晶體、記憶體單元和第二選擇電晶體；以及電壓產生器，其被配置為向源極線提供預充電電壓，並向連接到第一選擇電晶體的閘極的第一選擇線選擇性地施加導通電壓或負電壓。電壓產生器被配置為在對串的通道層進行預充電的同時，向源極線施加預充電電壓，在對串的通道層進行預充電的第一時間期間向第一選擇線施加導通電壓，以及在對串的通道層進行預充電的第二時間期間向第一選擇線施加負電壓。

Description

記憶體裝置及操作該記憶體裝置的方法
本揭示內容的各種實施方式總體上涉及記憶體裝置及操作該記憶體裝置的方法，並且更具體地，涉及與程式化操作的執行相關的記憶體裝置和操作該記憶體裝置的方法。 相關申請的交叉引用
本申請主張於2022年11月15日向韓國知識產權局提交的韓國專利申請No. 10-2022-0152859的優先權，其全部公開內容藉由引用併入本文中。
記憶體裝置可以包括儲存資料的記憶體單元陣列、被配置為執行程式化操作、讀取操作或抹除操作的周邊電路、以及被配置為控制周邊電路的控制電路。
記憶體單元陣列可以包括多個記憶體區塊，多個記憶體區塊中的每一個可以包括多個記憶體單元。具有三維結構的記憶體裝置可以包括堆疊在基板上的記憶體單元。例如，在具有三維結構的記憶體裝置中，記憶體區塊可以包括從基板起沿垂直方向延伸的多個串，並且多個串中的每一個可以包括多個記憶體單元。
在多個記憶體區塊當中的被選記憶體區塊的程式化操作期間，可以對包括於被選記憶體區塊中的多個串當中的被選串中所包括的記憶體單元進行程式化。在對被選記憶體單元進行程式化時，需要禁止對未選串中所包括的記憶體單元進行程式化。未選串可以是包括要保持處於抹除狀態的記憶體單元或完成程式化的記憶體單元的串。在程式化操作期間，為了防止或減輕未選串中所包括的未選記憶體單元的臨界電壓增加，可以將未選串的通道層預充電為具有正電壓的電位。例如，為了對未選串進行預充電，可以向連接至串的源極線施加預充電電壓，並且為了將施加至源極線的預充電電壓傳送至串的通道層，可以向源極選擇線施加導通電壓。這裡，源極選擇線可以是源極選擇電晶體的閘極線，所述源極選擇電晶體被配置為將施加到源極線的電壓傳送至串的通道層或者阻斷施加到源極線的電壓到達串的通道層。
根據本揭示內容的實施方式，一種記憶體裝置可以包括：串，其包括連接在源極線和位元線之間的第一選擇電晶體、記憶體單元和第二選擇電晶體；以及電壓產生器，其被配置為向源極線提供預充電電壓，並向連接到第一選擇電晶體的閘極的第一選擇線選擇性地施加導通電壓和負電壓中的至少一種。電壓產生器可以被配置為在對串的通道層進行預充電的同時，向源極線施加預充電電壓，在對串的通道層進行預充電的第一時間期間向第一選擇線施加導通電壓，以及在對串的通道層進行預充電的第二時間期間向第一選擇線施加負電壓。
根據本揭示內容的實施方式，一種操作記憶體裝置的方法可以包括：在第一時間期間向連接到第一選擇電晶體的閘極的第一選擇線施加導通電壓，以便對包括第一選擇電晶體、第二選擇電晶體以及連接在第一選擇電晶體和第二選擇電晶體之間的記憶體單元的串進行預充電；在第二時間期間向第一選擇線施加負電壓，以對串進行預充電；以及在對串進行預充電時，向連接到記憶體單元的閘極的字元線當中的被選字元線施加程式化電壓。
根據本揭示內容的實施方式，一種操作記憶體裝置的方法可以包括：將程式化循環數量與參考數量進行比較；當程式化循環數量小於參考數量時，藉由向連接到串中所包括的第一選擇電晶體、第二選擇電晶體以及連接在第一選擇電晶體和第二選擇電晶體之間的記憶體單元當中的第一選擇電晶體的閘極的第一選擇線施加導通電壓，來對串進行預充電；以及當程式化循環數量等於或大於參考數量時，藉由在第一時間期間向第一選擇線施加導通電壓以及在第二時間期間施加負電壓，對串進行預充電。
根據本揭示內容的實施方式，一種操作記憶體裝置的方法可以包括：將被選頁編號與參考頁編號進行比較；當被選頁編號小於參考頁編號時，藉由向連接到串中所包括的第一選擇電晶體、第二選擇電晶體以及連接在第一選擇電晶體和第二選擇電晶體之間的記憶體單元當中的第一選擇電晶體的閘極的第一選擇線施加導通電壓，來對串進行預充電；以及當被選頁編號等於或大於參考頁編號時，藉由在第一時間期間向第一選擇線施加導通電壓以及在第二時間期間施加負電壓，對串進行預充電。
舉例說明下面公開的具體結構或功能描述，以描述根據本揭示內容的概念的實施方式。根據本揭示內容的概念的實施方式不被解釋為限於以下描述的實施方式，並且可以用其它等同實施方式以各種方式修改和替換根據本揭示內容的概念的實施方式。
在下文中，可以使用第一和第二之類的術語來描述各種組件，但組件不受這些術語的限制。這些術語用於將一個組件與另一組件區分開的目的。
本揭示內容的實施方式提供了能夠提高程式化操作的可靠性的記憶體裝置及操作該記憶體裝置的方法。
本技術的實施方式可以提高記憶體裝置中執行的程式化操作的可靠性。
圖1顯示了記憶體裝置的圖。
參照圖1，記憶體裝置100可以包括記憶體單元陣列110、周邊電路170和控制電路180。
記憶體單元陣列110可以包括第一記憶體區塊BLK1至第j記憶體區塊BLKj。第一記憶體區塊BLK1至第j記憶體區塊BLKj中的每一個可以包括能夠儲存資料的記憶體單元。記憶體區塊可以以三維結構形成。汲極選擇線DSL、字元線WL、源極選擇線SSL和源極線SL可以連接到第一記憶體區塊BLK1至第j記憶體區塊BLKj中的每一個，並且位元線BL可以共同連接至第一記憶體區塊BLK1至第j記憶體區塊BLKj中的每一個。
第一記憶體區塊BLK1至第j記憶體區塊BLKj可以以二維結構或三維結構形成。具有二維結構的記憶體區塊可以包括平行於基板佈置的記憶體單元。具有三維結構的記憶體區塊可以包括在垂直方向上堆疊在基板上的記憶體單元。在本實施方式中，為了便於描述，描述了以三維結構形成的記憶體區塊，但是本實施方式也可以應用於具有二維結構的記憶體區塊。
記憶體單元可以根據程式化方法儲存1位元或2位元或更多位元資料。例如，在一個記憶體單元中儲存1位元資料的方法稱為單層單元(single level cell)方法，並且在一個記憶體單元中儲存2位元資料的方法稱為多層單元(multi-level cell)方法。在一個記憶體單元中儲存3位元資料的方法稱為三層單元(triple level cell)方法，並且在一個記憶體單元中儲存4位元資料的方法稱為四層單元(quad level cell)方法。除此之外，在一個記憶體單元中還可以儲存五位元或更多位元資料。
周邊電路170可以被配置為執行將資料儲存在記憶體單元陣列110中的程式化操作、輸出記憶體單元陣列110中儲存的資料的讀取操作、以及抹除記憶體單元陣列110中儲存的資料的抹除操作。例如，周邊電路170可以包括電壓產生器120、列解碼器130、頁緩衝器組140、行解碼器150和輸入/輸出電路160。
電壓產生器120可以響應於操作碼OPCD而生成用於程式化操作、讀取操作或抹除操作的各種操作電壓Vop。例如，電壓產生器120可以被配置為響應於操作碼OPCD而生成程式化電壓、通過電壓、導通電壓、截止電壓、負電壓、預充電電壓、驗證電壓、讀取電壓或抹除電壓。由電壓產生器120生成的電壓可以施加至經由列解碼器130選擇的記憶體區塊的汲極選擇線DSL、字元線WL、源極選擇線SSL和源極線SL。
程式化電壓可以是在程式化操作期間向字元線WL當中的被選字元線施加的電壓，並且可以用於增加連接到被選字元線的記憶體單元的臨界電壓。通過電壓可以是在程式化操作或讀取操作期間向字元線WL當中的未選字元線施加的電壓，並且可以用於使連接到未選字元線的記憶體單元導通。在程式化操作或讀取操作期間，可以向被選字元線暫時施加通過壓。導通電壓可以是向汲極選擇線DSL或源極選擇線SSL施加的電壓，並且可以用於使汲極選擇電晶體或源極選擇電晶體導通。截止電壓可以是向汲極選擇線DSL或源極選擇線SSL施加的電壓，並且可以用於使汲極選擇電晶體或源極選擇電晶體截止。例如，截止電壓可以設置為0V。
負電壓可以是低於0V的電壓，並且在本實施方式中可以施加至源極選擇線SSL、汲極選擇線DSL或字元線WL。例如，在用高於0V的預充電電壓對未選串的通道層進行預充電的步驟的局部時段中，可以向源極選擇線SSL、汲極選擇線DSL或字元線WL施加負電壓。另選地，在對通道層進行預充電的步驟中，可以向源極選擇線SSL或汲極選擇線DSL施加負電壓或導通電壓。例如，可以在對通道層進行預充電的步驟的局部時段中向源極選擇線SSL或汲極選擇線DSL施加導通電壓，並且在其餘時段中可以向源極選擇線SSL或汲極選擇線DSL施加負電壓。
預充電電壓是高於0V的電壓，並且是在程式化期間用於用正電壓對未選串中的通道層進行預充電的電壓。例如，可以向源極線SL提供預充電電壓。
驗證電壓可以在驗證操作期間用於確定被選記憶體單元的臨界電壓是否增加到目標電位。驗證電壓可以根據目標電位而設置為各種電位並且可以施加至被選字元線。在被選記憶體單元的讀取操作期間，可以向被選字元線施加讀取電壓。例如，讀取電壓可以被設置為根據被選記憶體單元的程式化方法而具有各種電位。抹除電壓可以在抹除操作期間用於抹除被選記憶體區塊中包括的記憶體單元，並且可以施加至源極線SL。
列解碼器130可以被配置為根據列地址RADD向連接到被選記憶體區塊的汲極選擇線DSL、字元線WL、源極選擇線SSL和源極線SL施加操作電壓Vop。例如，列解碼器130可以經由全域線連接到電壓產生器120，並且可以經由汲極選擇線DSL、字元線WL、源極選擇線SSL和源極線SL連接到第一記憶體區塊BLK1至第j記憶體區塊BLKj。
頁緩衝器組140可以包括分別連接到第一記憶體區塊BLK1至第j記憶體區塊BLKj的頁緩衝器(未示出)。每個頁緩衝器(未示出)可以經由位元線BL連接到第一記憶體區塊BLK1至第j記憶體區塊BLKj。在程式化操作期間，頁緩衝器(未示出)可以響應於頁緩衝器控制信號PBSIG而調整向位元線BL施加的電壓的電位以及向位元線BL施加電壓的時間。另外，頁緩衝器(未示出)可以藉由感測位元線BL的電流或電壓來儲存從記憶體單元讀取的資料，並且輸出所儲存的資料。在程式化操作期間，頁緩衝器(未示出)可以向位元線BL施加程式化允許電壓或程式化禁止電壓。程式化允許電壓可以設置為0V或負電壓，而程式化禁止電壓可以設置為正電壓。例如，程式化禁止電壓可以設置為與預充電電壓相同的電位。
行解碼器150可以被配置為使得響應於行地址CADD而在頁緩衝器組140和輸入/輸出電路160之間傳輸資料。例如，行解碼器150可以經由行線(column line)CL連接到頁緩衝器組140並且可以經由行線CL傳輸使能信號。頁緩衝器組140中包括的頁緩衝器(未示出)可以響應於使能信號而經由資料線DL接收或輸出資料。
輸入/輸出電路160可以被配置為經由輸入/輸出線I/O接收或輸出命令CMD、地址ADD或資料。例如，輸入/輸出電路160可以向控制電路180傳輸經由輸入/輸出線I/O從外部控制器接收的命令CMD和地址ADD，並且向行解碼器150傳輸經由輸入/輸出線I/O從外部控制器接收的資料。另選地，輸入/輸出電路160可以經由輸入/輸出線I/O向外部控制器輸出從頁緩衝器組140接收的資料。
控制電路180可以響應於命令CMD和地址ADD而輸出操作碼OPCD、列地址RADD、頁緩衝器控制信號PBSIG和行地址CADD。例如，當輸入到控制電路180的命令CMD是與程式化操作相對應的命令時，控制電路180可以控制周邊電路170，以執行由地址ADD選擇的記憶體區塊的程式化操作。當輸入到控制電路180的命令CMD是與讀取操作相對應的命令時，控制電路180可以控制周邊電路170以執行由地址選擇的記憶體區塊的讀取操作並輸出讀取資料。當輸入到控制電路180的命令CMD是與抹除操作相對應的命令時，控制電路180可以控制周邊電路170以執行被選記憶體區塊的抹除操作。例如，在程式化操作期間，控制電路180可以輸出操作碼OPCD，使得可以根據預充電步驟、程式化電壓施加步驟和驗證步驟的算法生成操作電壓Vop。
根據本實施方式，控制電路180可以輸出操作碼OPCD，使得在預充電步驟的局部時段期間向源極選擇線SSL或汲極選擇線DSL施加導通電壓。可以輸出操作碼OPCD，使得在預充電步驟的其餘時段中向源極選擇線SSL或汲極選擇線DSL施加負電壓。在預充電步驟中，控制電路180可以輸出操作碼OPCD，使得向字元線WL施加通過電壓、0V電壓或負電壓。
圖2是例示了記憶體區塊和頁緩衝器組的連接關係的圖。
參照圖1和圖2，由於第一記憶體區塊BLK1至第j記憶體區塊BLKj的構造是相同的，因此圖2示出了第一記憶體區塊BLK1至第j記憶體區塊BLKj當中的第一記憶體區塊BLK1。第一記憶體區塊BLK1包括連接在第一位元線BL1至第n位元線BLn與源極線SL之間的串ST。由於第一位元線BL1至第n位元線BLn沿Y方向延伸並沿X方向彼此間隔開，因此串ST可以沿Z方向延伸並可以沿X方向和Y方向彼此間隔開。
當描述連接到第n位元線BLn的串ST當中的任意一個串ST作為示例時，串ST可以包括源極選擇電晶體SST、第一記憶體單元MC1至第i記憶體單元MCi、以及汲極選擇電晶體DST。由於圖2所示的第一記憶體區塊BLK1是用於示意性地描述記憶體區塊的結構的圖，因此串ST中所包括的源極選擇電晶體SST、第一記憶體單元MC1至第i記憶體單元MCi以及汲極選擇電晶體DST的數量可以根據記憶體裝置而改變。
包括於不同串ST中的源極選擇電晶體SST的閘極可以連接到第一源極選擇線SSLl和第二源極選擇線SSL2，第一記憶體單元MC1至第i記憶體單元MCi的閘極可以連接至第一字元線WL1至第i字元線WLi，並且汲極選擇電晶體DST的閘極可以連接到第一汲極選擇線DSL1至第四汲極選擇線DSL4。
在第一記憶體單元MC1至第i記憶體單元MCi當中，形成於相同層的記憶體單元可以連接到相同字元線。例如，包括於不同串ST中的第一記憶體單元MC1可以共同連接到第一字元線WL1，並且包括於不同串ST中的第i記憶體單元可以共同連接到第i字元線WLi。包括於不同串ST中並連接到相同字元線的一組記憶體單元成為頁PG。可以以頁PG為單位執行程式化操作和讀取操作，並且可以以記憶體區塊為單位執行抹除操作。
圖3是例示了在記憶體區塊中執行的程式化操作序列的圖。
參照圖3，示出了圖2所示的串ST當中的連接到第一位元線BL1的串。可以對根據第一汲極選擇線DSL1至第四汲極選擇線DSL4當中的被選汲極選擇線而選擇的串執行程式化操作。例如，當第一汲極選擇線DSL1是被選汲極選擇線時，第一串ST1可以成為被選串。此時，由於其餘的第二汲極選擇線DSL2至第四汲極選擇線DSL4成為未選汲極選擇線，所以第二串ST2至第四串ST4可以成為未選串。
可以在Y方向或Z方向上執行程式化操作。例如，假設第一字元線WL1是被選字元線並且依次選擇第一串ST1至第四串ST4。當第一字元線WL1是被選字元線時，其餘的第二字元線WL2至第i字元線WLi可以成為未選字元線。在對包括於第一串ST1中的第一記憶體單元MC1進行程式化之後，可以對包括於第二串ST2中的第一記憶體單元MC1進行程式化。當第一串ST1或第二串ST2是被選串時，連接至第一串ST1和第二串ST2的第一源極選擇線SSL1可以成為被選源極選擇線，而第二源極選擇線SSL2可以是未選源極選擇線。在此方法中，當對連接到第一字元線WL1的第一記憶體單元MC1進行程式化時，被選字元線可以改變為第二字元線WL2，並且可以對連接到第二字元線WL2的第二記憶體單元MC2進行程式化。
當假設根據上述序列執行程式化操作時，可以在同一串中依次對第一記憶體單元MC1至第i記憶體單元MCi進行程式化。因此，除了上述序列之外，程式化操作的序列還可以根據記憶體裝置以各種方式改變。
圖4是例示了程式化操作的流程圖。
參照圖4，程式化操作可以包括預充電步驟(S41)、程式化電壓施加步驟(S42)、驗證步驟(S43)和程式化電壓增加步驟(S44)。
在預充電步驟S41中，可以將未選串的通道層預充電到正電壓電位，並且可以向被選串的通道層施加程式化允許電壓。在本實施方式的預充電步驟S41中，可以藉由將施加到源極線的預充電電壓直接傳送到通道層並將正電荷移動到通道層，來對未選串的通道層進行預充電。將預充電電壓直接傳送到通道層可以是將負電荷傳送到通道層。換言之，電子可以移動到通道層，因此可以增加通道的電位。將正電荷移動到通道層可以將電洞移動到通道層。隨著電洞移動到通道層，通道的電位可以增加。
當對未選串的通道層進行預充電時，可以執行程式化電壓施加步驟(S42)。在程式化電壓施加步驟(S42)中，可以向連接到被選頁的被選字元線施加程式化電壓。當程式化電壓被施加到被選字元線時，包括於被選串中的被選記憶體單元的臨界電壓可以增加。此時，可以向未選字元線施加通過電壓。
在驗證步驟S43中，可以確定包括於被選頁中的被選記憶體單元的程式化是否完成。例如，可以向被選字元線施加驗證電壓，並且可以向未選字元線施加通過電壓。當被選記憶體單元的所有臨界電壓達到目標電位時，驗證步驟(S43)可以通過(pass)，而當被選記憶體單元當中的單元的臨界電壓沒有達到目標電位時，驗證步驟(S43)(S43)可能失敗(fail)。
當驗證步驟失敗時，可以執行程式化電壓增加步驟(S44)。在程式化電壓增加步驟(S44)中，可以將在先程式化循環中使用的程式化電壓設置為與步階電壓(step voltage)一樣高。步階電壓可以是在記憶體裝置中設置的電壓並且可以是恒定的而與程式化循環的數量無關；或者可以設置為隨著程式化循環的數量增加而逐級減小。
當程式化電壓增加了步階電壓時，可以再次執行預充電步驟(S41)。
在上述方法中，可以重複步驟S41至S44，直到驗證步驟S43通過。當驗證步驟(S43)通過時，可以新選擇下一頁，並且也可以對新選擇的頁執行上述步驟S41至S44。
圖5是例示了根據本揭示內容的第一實施方式的程式化操作的圖。
參照圖5，在根據第一實施方式的程式化操作中，可以按照在向源極選擇線SSL施加導通電壓Von之後施加負電壓Vneg的序列，來執行預充電步驟。根據第一實施方式的程式化操作具體描述如下。
當預充電步驟開始時，可以向被選位元線Sel_BL施加作為程式化允許電壓的0V，並且可以向未選位元線Unsel_BL施加高於0V的程式化禁止電壓Vinh。在實施方式中，當開始預充電步驟時，可以向被選位元線Sel_BL施加作為程式化允許電壓的0V，並且可以向未選位元線Unsel_BL施加高於0V的第一預充電電壓1Vpre或高於0V的第二預充電電壓2Vpre。為了將施加到被選位元線Sel_BL和未選位元線Unsel_BL的電壓傳送到被選串和未選串，可以向汲極選擇線DSL施加導通電壓Von。例如，可以向被選汲極選擇線Sel_DSL和未選汲極選擇線Unsel_DSL施加導通電壓Von。導通電壓Von可以設置為高於0V的正電壓。
可以向被選字元線Sel_WL和未選字元線Unsel_WL施加0V電壓或低於0V的負電壓Vneg。
在向源極線SL施加第一預充電電壓1Vpre的狀態下，可以向源極選擇線SSL施加導通電壓Von。例如，可以向被選源極選擇線Sel_SSL和未選源極選擇線Unsel_SSL施加導通電壓Von。在預充電時段(即，PRECHARGE)中的第一時間T1期間，可以向源極選擇線SSL施加導通電壓Von。在第一預充電電壓1Vpre施加至源極線SL的狀態下在第一時間T1期間施加導通電壓Von之後，可以向源極選擇線SSL施加低於0V的負電壓Vneg。也就是說，向源極選擇線SSL施加的導通電壓Von可以降低到負電壓Vneg。在比第一時間T1長的第二時間T2期間，可以向源極選擇線SSL施加負電壓Vneg。例如，第二時間T2可以設置為比第一時間T1長至少兩倍。向字元線Sel_WL和Unsel_WL施加的負電壓Vneg可以與向源極選擇線SSL施加的負電壓Vneg相同，或者可以設置為在向源極選擇線SSL施加的負電壓Vneg與0V之間的電壓。下面更具體地描述在預充電時段中向源極選擇線SSL施加電壓的方法。
當在第一時間Tl期間向源極選擇線SSL施加導通電壓Von時，由於源極選擇電晶體藉由導通電壓Von而導通，所以施加至源極線SL的第一預充電電壓1Vpre可以被傳送到通道層。也就是說，電子可以移動到串的通道層，因此可以增加通道的電位。在使用導通電壓Von的預充電時段中，通道層的電位可以快速增加，但是隨著被程式化記憶體單元數量的增加，可能無法穿過通道的電子數量可以增加，因此通道的電位可以隨著與源極線SL的距離的增加而減小。
在第一實施方式中，可以添加用於向源極選擇線SSL施加負電壓Vneg的時段，以減輕作為使用導通電壓Von的預充電時段的缺點的通道電位降低。當負電壓Vneg被施加至源極選擇線SSL時，藉由負電壓Vneg可以在源極選擇電晶體中產生漏電流，並且藉由漏電流產生的電洞可以移動到通道層。也就是說，通道層的電位可以經由輸入通道層的電洞而增加。由於電洞不受記憶體單元的臨界電壓的影響，所以通道層的電位可以增加到恒定電位而與被程式化記憶體單元的數量無關。然而，電洞移動到通道層的端部可能需要很長時間。因此，可以在第一時間T1期間執行使用導通電壓Von的預充電時段，並且可以在比第一時間T1長的第二時間T2期間執行使用負電壓Vneg的預充電時段。第一時間T1可以設置為比在其中僅使用導通電壓Von的現有預充電時段中所設置的時間短的時間。
當預充電步驟結束時，可以執行程式化電壓施加步驟(即，PROGRAM VOLTAGE APPLY：程式化電壓施加)。
當程式化電壓施加步驟開始時，可以向未選汲極選擇線Unsel_DSL、被選源極選擇線Sel_SSL和未選源極選擇線Unsel_SSL施加0V電壓。當0V電壓被施加到未選汲極選擇線Unsel_DSL、被選源極選擇線Sel_SSL和未選源極選擇線Unsel_SSL時，連接至未選汲極選擇線Unsel_DSL、被選源極選擇線Sel_SSL和未選源極選擇線Unsel_SSL的選擇電晶體可以截止。因此，未選串可以浮置。
向源極線SL施加的第一預充電電壓1Vpre可以降低到第二預充電電壓2Vpre，並且通過電壓Vpass可以被施加至被選字元線Sel_WL和未選字元線Unsel_WL。當在作為在先時段的預充電時段中向被選字元線Sel_WL和未選字元線Unsel_WL施加0V電壓或負電壓Vneg，然後在程式化電壓施加時段中向被選字元線Sel_WL和未選字元線Unsel_WL施加具有正電壓的通過電壓Vpass時，在未選串中可以出現通道升壓。
當在預定時間期間施加通過電壓Vpass時，可以向被選字元線Sel_WL施加程式化電壓Vpgm。當程式化電壓Vpgm施加至被選字元線Sel_WL時，被選串的通道層的電位與程式化電壓Vpgm之間的電壓差增加，因此被選記憶體單元的臨界電壓可以增加。此時，由於未選串被浮置，因此通道層的電位與程式化電壓Vpgm之間的電壓差低於被選串的電壓差。因此，包括於未選串中的未選記憶體單元的臨界電壓不會增加。當在預定時間期間施加程式化電壓Vpgm時，可以透過向被選字元線Sel_WL施加通過電壓Vpass來降低被選字元線Sel_WL的電位。當程式化電壓施加步驟結束時，可以執行驗證步驟(即，VERIFY：驗證)。如本文中關於參數所使用的詞語“預定”(諸如預定時間)意味著在過程或算法中使用該參數之前確定該參數的值。對於一些實施方式，在過程或算法開始之前確定參數的值。在其它實施方式中，在過程或算法期間但是在過程或算法中使用該參數之前確定參數的值。
在驗證步驟中，由於需要準確地感測被選記憶體單元的臨界電壓，因此可以對位元線BL、汲極選擇線DSL、字元線Sel_WL和Unsel_WL、源極選擇線SSL和源極線SL進行放電和初始化。當對所有線進行放電時，可以向位元線BL施加第二預充電電壓2Vpre，並且可以向被選汲極選擇線Sel_DSL施加導通電壓Von。可以向未被選汲極選擇線Unsel_DSL持續施加0V電壓。
隨後，可以向未選字元線Unsel_WL施加通過電壓Vpass，並且可以向被選字元線Sel_WL施加驗證電壓Vvf。當驗證電壓Vvf施加至被選字元線Sel_WL時，可以透過向被選源極選擇線Sel_SSL施加導通電壓Von，使源極選擇電晶體導通。可以向未選源極選擇線Unsel_SSL持續施加0V電壓。當在0V電壓被施加至源極線SL的狀態下被選源極選擇電晶體導通時，位元線BL的電壓可以根據記憶體單元的臨界電壓保持為第二預充電電壓2Vpre(51)或者可以降低(52)。例如，由於完成程式化的記憶體單元的臨界電壓高於驗證電壓Vvf，所以完成程式化的記憶體單元截止。由於位元線BL和源極線SL藉由截止的記憶體單元而彼此電阻斷，所以位元線BL的電位可以保持為第二預充電電壓2Vpre(51)。由於未完成程式化的記憶體單元的臨界電壓低於驗證電壓Vvf，因此未程式化的記憶體單元導通。由於位元線BL和源極線SL藉由導通的記憶體單元而彼此電連接，所以位元線BL的電位可以低於第二預充電電壓2Vpre(52)。
在上述步驟中，由於串的通道層在預充電步驟中藉由施加到源極選擇線SSL的電壓以各種方法被預充電，因此下面具體描述對通道層進行預充電的各種方法。
圖6A是例示了導通方法的預充電操作的圖。
參照圖6A，示出了串的截面CSa和例示了根據通道位置的通道電位的曲線圖GRa。
在源極線SL上，源極選擇線SSL和字元線WL1至WL5可以彼此間隔開地堆疊，並且阻擋層Box、電荷俘獲層CT、穿隧絕緣層Tox、以及通道層CH_L可以垂直穿過字元線WL1至WL5和源極選擇線SSL。源極選擇線SSL和字元線WL1至WL5可以由導電層形成。阻擋層Box和穿隧絕緣層Tox可以由氧化物層形成，而電荷俘獲層CT可以由氮化物層形成。通道層CH_L可以由諸如摻雜多晶矽之類的導電層形成。
當0V電壓施加至字元線WL1至WL5並且高於(+)0V的導通電壓Von施加至源極選擇線SSL時，電子e可以移動穿過通道層CH_L。也就是說，由於源極選擇電晶體藉由施加至源極選擇線SSL的導通電壓Von而導通，所以提供到源極線SL的第一預充電電壓1Vpre可以經由通道而施加到通道層CH_L。當源極選擇電晶體導通時，由於源極線SL與通道層CH_L直接電連接，因此電子e可以移動到通道層CH_L，從而可以對串進行預充電。然而，隨著串中被程式化的記憶體單元的數量增加，出現臨界電壓高的時段。因此，隨著距源極選擇線SSL的距離增加，可能無法穿過通道層CH_L的電子e的數量可以增加。因此，通道電位可以隨著距源極選擇線SSL的距離增加而從高到低降低。
因此，在第一實施方式中，可以選擇性地使用導通方法和閘極誘導汲極洩漏(GIDL)方法來確保通道層的預充電電位。下面具體描述GIDL方法。
圖6B是例示了GIDL方法的預充電操作的圖。
參照圖6B，示出了串的截面CSb和例示了根據通道位置的通道電位的曲線圖GRb。
即使0V電壓施加至字元線WL1至WL5，當低於(-)0V的負電壓Vneg施加至源極選擇線SSL時，在與源極選擇電晶體相鄰的通道層CH_L中可能出現漏電流。例如，當負電壓Vneg施加至源極選擇線SSL時，通道層CH_L的電子e可以移動到遠離穿隧絕緣層Tox的區域。此時，在位於通道層CH_L的另一區域中的電子e在源極選擇線SSL的方向上移動的同時，可以將電洞H引入通道層CH_L。由於電洞H不受臨界電壓的影響，因此由源極選擇電晶體產生的電洞H沿著通道層CH_L移動，從而可以對通道層CH_L進行預充電。由於經由GIDL產生的電洞H是在每個串中所包括的源極選擇電晶體中產生的，所以未選串的通道層CH_L可以被預充電到恒定電位。
圖7是例示了根據本揭示內容的第一實施方式的通道層的電位變化的圖。
參照圖7，由於在程式化操作開始時存在許多已抹除的記憶體單元，因此可以藉由導通方法71快速增加通道層的電位。也就是說，在導通方法71中，由於高於(+)0V的導通電壓Von被施加至源極選擇線，因此提供給源極線的預充電電壓可以直接傳送至通道層。
然而，由於被程式化的記憶體單元的數量隨著程式化操作的進行而增加，所以通道層的電位增加到目標電位Pt所需的時間可以增加(72)。
因此，如在第一實施方式中，當在第一時間T1期間使用導通方法71對通道層進行預充電，然後在第二時間T2期間使用GIDL方法73對通道層進行預充電時，通道層的電位可以在第二時間T2內增加到目標電位Pt。
因此，在實施方式中，即使未選串的數量增加，通道層被預充電所需的最大時間也可以增加或者可以抑制通道升壓的降低。
圖8是例示了根據本揭示內容的第二實施方式的程式化操作的圖。
參照圖8，在根據第二實施方式的程式化操作中，可以按照在向源極選擇線SSL施加負電壓Vneg之後施加導通電壓Von的序列執行預充電步驟。下面具體描述根據第二實施方式的程式化操作。
當預充電步驟開始時，可以向被選位元線Sel_BL施加作為程式化允許電壓的0V，並且可以向未選位元線Unsel_BL施加高於0V的程式化禁止電壓Vinh。在實施方式中，當預充電步驟開始時，可以向被選位元線Sel_BL施加作為程式化允許電壓的0V，並且可以向未選位元線Unsel_BL施加高於0V的第一預充電電壓1Vpre或高於0V的第二預充電電壓2Vpre。為了將施加至被選位元線Sel_BL和未選位元線Unsel_BL的電壓傳送給被選串和未選串，可以向汲極選擇線DSL施加導通電壓Von。例如，可以向被選汲極選擇線Sel_DSL和未選汲極選擇線Unsel_DSL施加導通電壓Von。導通電壓Von可以設置為高於0V的正電壓。
可以向被選字元線Sel_WL和未選字元線Unsel_WL施加0V電壓或低於0V的負電壓Vneg。在向源極線SL施加第一預充電電壓1Vpre的狀態下，可以向源極選擇線SSL施加低於0V的負電壓Vneg。例如，可以向被選源極選擇線Sel_SSL和未選源極選擇線Unsel_SSL施加負電壓Vneg。可以在預充電時段中的第三時間T3期間向源極選擇線SSL施加負電壓Vneg。第三時間T3可以與參照圖5描述的第二時間T2相同。在向源極線SL施加第一預充電電壓1Vpre的狀態下，在第三時間T3期間向源極選擇線SSL施加負電壓Vneg之後，可以向源極選擇線SSL施加高於0V的導通電壓Von。可以在比第三時間T3短的第四時間T4期間向源極選擇線SSL施加導通電壓Von。例如，第四時間T4可以設置為比第三時間T3短至少1/2。另選地，第四時間T4可以與參照圖5描述的第一時間T1相同。向字元線Sel_WL和Unsel_WL施加的負電壓Vneg可以與向源極選擇線SSL施加的負電壓Vneg相同，或者可以設置為在向源極選擇線SSL的負電壓Vneg與0V之間的電壓。
在第三時間T3過去之後，當向源極選擇線SSL施加導通電壓Von時，由於源極選擇電晶體藉由導通電壓Von而導通，因此施加到源極線SL的第一預充電電壓1Vpre可以傳送至通道層。也就是說，電子可以移動到串的通道層，因此通道的電位可以增加。在程式化操作開始時，通道層的電位可以在使用導通電壓Von的預充電時段中快速增加，但是隨著被程式化記憶體單元數量的增加，可能無法穿過通道的電子數量可以增加，因此通道的電位可以隨著距源極線SL的距離增加而降低。
因此，如在第二實施方式中，可以藉由選擇性地執行使用負電壓Vneg的預充電操作和使用導通電壓Von的預充電操作，來補充使用負電壓Vneg或導通電壓Von的缺點。
當預充電步驟結束時，可以執行程式化電壓施加步驟。
當程式化電壓施加步驟開始時，可以向未選汲極選擇線Unsel_DSL、被選源極選擇線Sel_SSL和未選源極選擇線Unsel_SSL施加0V電壓。當0V電壓施加到未選汲極選擇線Unsel_DSL、被選源極選擇線Sel_SSL和未選源極選擇線Unsel_SSL時，連接至未選汲極選擇線Unsel_DSL、被選源極選擇線Sel_SSL和未選源極選擇線Unsel_SSL的選擇電晶體可以截止。因此，未選串可以被浮置。
施加至源極線SL的第一預充電電壓1Vpre可以降低到第二預充電電壓2Vpre，並且可以向被選字元線Sel_WL和未選字元線Unsel_WL施加通過電壓Vpass。當在作為在先時段的預充電時段中向被選字元線Sel_WL和未選字元線Unsel_WL施加0V電壓或負電壓Vneg，然後在程式化電壓施加時段中向被選字元線Sel_WL和未選字元線Unsel_WL施加具有正電壓的通過電壓Vpass時，在未選串中可以出現通道升壓。
當在預定時間期間施加通過電壓Vpass時，可以向被選字元線Sel_WL施加程式化電壓Vpgm。當程式化電壓Vpgm施加至被選字元線Sel_WL時，被選串的通道層的電位與程式化電壓Vpgm之間的電壓差增加，因此被選記憶體單元的臨界電壓可以增加。此時，由於未選串浮置，因此通道層的電位與程式化電壓Vpgm之間的電壓差低於被選串的電壓差。因此，包括於未選串中的未選記憶體單元的臨界電壓不增加。當在預定時間期間施加程式化電壓Vpgm時，可以藉由向被選字元線Sel_WL施加通過電壓Vpass降低被選字元線Sel_WL的電位。
當程式化電壓施加步驟結束時，可以執行驗證步驟。
在驗證步驟中，由於需要準確感測被選記憶體單元的臨界電壓，因此可以對位元線BL、汲極選擇線DSL、字元線Sel_WL和Unsel_WL、源極選擇線SSL、以及源極線SL進行放電和初始化。當對所有線進行放電時，可以向位元線BL施加第二預充電電壓2Vpre，並且可以向被選汲極選擇線Sel_DSL施加導通電壓Von。可以向未選汲極選擇線Unsel_DSL持續施加0V電壓。
隨後，可以向未選字元線Unsel_WL施加通過電壓Vpass，並且可以向被選字元線Sel_WL施加驗證電壓Vvf。當驗證電壓Vvf施加到被選字元線Sel_WL時，可以藉由向被選源極選擇線Sel_SSL施加導通電壓Von來使源極選擇電晶體導通。可以向未選源極選擇線Unsel_SSL持續施加0V電壓。當在向源極線SL施加0V電壓的狀態下被選源極選擇電晶體導通時，位元線BL的電壓可以根據記憶體單元的臨界電壓可以保持為第二預充電電壓2Vpre(81)或者可以降低(82)。例如，由於完成程式化的記憶體單元的臨界電壓高於驗證電壓Vvf，所以完成程式化的記憶體單元截止。由於位元線BL和源極線SL藉由截止的記憶體單元彼此電阻斷，所以位元線BL的電位可以保持為第二預充電電壓2Vpre(81)。由於未完成程式化的記憶體單元的臨界電壓低於驗證電壓Vvf，因此未程式化的記憶體單元導通。由於位元線BL和源極線SL藉由導通的記憶體單元彼此電連接，所以位元線BL的電位可以低於第二預充電電壓2Vpre(82)。
圖9是例示了根據本揭示內容的第三實施方式的程式化操作的流程圖。
參照圖9，在第三實施方式中，在被選頁的程式化操作期間，當程式化循環數量小於參考數量時，可以按照導通方法執行預充電步驟，而當程式化循環數量大於參考數量時，可以透過導通方法和GIDL方法混合來執行預充電步驟。
下面具體描述根據第三實施方式的程式化操作。
當被選頁的程式化操作開始時，程式化循環數量PL被設置為0(S91)。程式化循環可以包括預充電步驟、程式化電壓施加步驟和驗證步驟。當程式化循環開始時，程式化循環的數量PL被設置為藉由將先前程式化循環數量PL加1而獲得的數量(S92)。
將程式化循環數量PL和參考計數Cref彼此進行比較(S93)。當程式化循環數量PL小於參考數量Cref(否)時，可以僅按照使用導通電壓Von的導通方法來執行預充電步驟(S94)。可以根據記憶體裝置不同地設置參考數量Cref。例如，可以在記憶體裝置的測試操作中設置參考數量Cref。在測試操作中，可以將其中導通方法的預充電步驟所需時間迅速增加的程式化循環的數量設置為參考數量。
在步驟S93中，當程式化循環數量PL等於或大於參考數量Cref(是)時，可以執行將使用導通電壓Von的導通方法和使用負電壓Vneg的GIDL方法組合的預充電步驟(S95)。
在步驟S94或步驟S95中執行預充電步驟之後，可以執行向被選字元線施加程式化電壓(S96)。當在預定時間期間向被選字元線施加程式化電壓時，可以執行確定被選記憶體單元的臨界電壓的驗證步驟(S97)。
當驗證步驟(S97)失敗時，執行增加程式化電壓(S98)，並且由於需要執行下一程式化循環，因此程式化循環的數量被設置為藉由將在先程式化循環數量增加1而獲得的數量(S92)。
在上述方法中可以執行步驟S91至S98，並且當在步驟S97中驗證步驟通過時，可以結束對被選頁的程式化操作。
圖10是例示了根據本揭示內容的第三實施方式的程式化循環的圖。
參照圖10，示出了參考數量Cref設置為6的程式化操作，作為示例。
在程式化循環數量PL為1到5的時段中，可以按照導通方法執行預充電步驟。例如，程式化循環可以包括對未選串的通道層進行預充電的預充電步驟、向被選字元線施加程式化電壓以增加被選記憶體單元的臨界電壓的程式化電壓施加步驟、以及用於確定被選記憶體單元的臨界電壓的驗證步驟。當按照導通方法執行預充電步驟時，可以向源極選擇線SSL施加高於0V的導通電壓Von。當導通電壓Von施加至源極選擇線SSL時，由於源極選擇電晶體導通，因此提供給源極線的預充電電壓被傳送到通道層，因此可以對通道層進行預充電。
當程式化循環數量PL為與參考數量Cref相同的6時，可以按照其中導通方法和GIDL方法混合的方法執行預充電步驟。例如，在預定時間期間向源極選擇線SSL施加高於0V的導通電壓Von之後，可以向源極選擇線SSL施加低於0V的負電壓Vneg。當導通電壓Von施加到源極選擇線SSL時，由於源極選擇電晶體藉由導通電壓而導通，所以提供給源極線的預充電電壓可以被傳送到通道層，因此可以對通道層進行預充電。當負電壓Vneg施加到源極選擇線SSL時，源極選擇電晶體可以截止，但是隨著負電荷(電子)由於負電壓而移動，可能出現漏電流，並且在正電荷由於負電荷的移動而被引入通道層的同時可以對通道層進行預充電。另選地，可以在預充電步驟中在向源極選擇線SSL施加負電壓Vneg之後施加導通電壓Von。在程式化循環數量PL等於或大於參考數量Cref的其餘時段中，可以按照其中導通方法和GIDL方法混合的方法執行預充電步驟。
圖11是例示了根據本揭示內容的第四實施方式的程式化操作的流程圖。
參照圖11，在第四實施方式中，可以根據被選頁將導通方法或GIDL方法選擇性地應用於預充電時段。下面具體描述根據第四實施方式的程式化操作。
當被選記憶體區塊的程式化操作開始時，由於首先選擇的頁成為第一頁，所以被選頁編號Np可以設置為1(S111)。被選頁編號Np可以是在程式化操作期間選擇的頁的順序。
隨後，可以確定被選頁編號Np是否等於或大於參考頁編號Nref(S112)。當被選頁編號Np小於參考頁編號Nref(否)時，可以僅按照使用導通電壓Von的導通方法執行預充電步驟(S113)。參考頁編號Nref可以在記憶體區塊中所包括的頁數量內設置，並且可以根據記憶體裝置不同地設置。例如，參考頁編號Nref可以在記憶體裝置的測試操作中設置。可以按照導通方法執行測試操作。例如，在按照導通方法執行的預充電時段中，可以將其中通道層電位迅速下降或者通道層電位增加的時間長於參考時間的頁編號作為參考頁編號Nref。
在步驟S112中，當被選頁編號Np等於或大於參考頁編號(Nref)(是)時，可以執行其中使用導通電壓Von的導通方法和使用負電壓Vneg的GIDL方法混合的預充電步驟(S114)。
在步驟S113或步驟S114中執行預充電步驟之後，可以執行向被選字元線施加程式化電壓(S115)。當在預定時間期間向被選字元線施加程式化電壓時，可以執行確定被選記憶體單元的臨界電壓的驗證步驟(S116)。
當驗證步驟(S116)失敗時，可以執行增加程式化電壓(S117)，並且可以再次執行被選頁的程式化操作。例如，可以執行步驟S112至S117，直到驗證步驟S116通過為止。
當被選頁的驗證步驟(S116)通過時，可以執行確定被選頁編號Np是否為最後頁編號(S118)。當被選頁編號Np不是被選記憶體區塊中的最後頁編號(否)時，可以選擇下一頁。當選擇了下一頁時，向被選頁編號Np增加1(S119)。
可以按上述方法執行步驟S112至S119。當在步驟S118中被選擇頁編號Np是最後的Np(是)時，可以結束被選記憶體區塊的程式化操作。
圖12是例示了根據本揭示內容的第四實施方式的程式化操作的電路圖。
參照圖11和圖12，假設從源極線SL到第一位元線BL1執行程式化操作並且參考頁編號Nref是5。
在被選記憶體區塊中，可以首先程式化連接到第一字元線WL1的第一頁。由於第一頁的頁編號是1並且參考頁編號Nref是5，所以可以按照使用導通電壓Von的導通方法來執行預充電步驟。可以按照導通方法對頁編號Np低於參考頁編號Nref的第一頁至第四頁執行預充電步驟。
可以對頁編號Np等於或大於參考頁編號Nref的第五頁至第i頁執行其中使用導通電壓Von的導通方法和使用負電壓Vneg的GIDL方法混合的預充電步驟。
圖13是例示了根據本揭示內容的第五實施方式的程式化操作的圖。
參照圖13，在第五實施方式中，可以在預充電步驟的局部時段期間向被選字元線Sel_WL和未選字元線Unsel_WL施加通過電壓Vpass。下面具體描述根據第五實施方式的程式化操作。
當預充電步驟開始時，可以向被選位元線Sel_BL施加作為程式化允許電壓的0V，並且可以向未選位元線Unsel_BL施加高於0V的程式化禁止電壓Vinh。在實施方式中，當開始預充電步驟時，可以向被選位元線Sel_BL施加作為程式化允許電壓的0V，並且可以向未選位元線Unsel_BL施加高於0V的第一預充電電壓1Vpre或高於0V的第二預充電電壓2Vpre。為了將施加至被選位元線Sel_BL和未選位元線Unsel_BL的電壓傳送給被選串和未選串，可以向汲極選擇線DSL施加導通電壓Von。例如，可以向被選汲極選擇線Sel_DSL和未選汲極選擇線Unsel_DSL施加導通電壓Von。導通電壓Von可以設置為高於0V的正電壓。
在向源極線SL施加第一預充電電壓1Vpre的狀態下，可以向源極選擇線SSL施加導通電壓Von。例如，可以向被選源極選擇線Sel_SSL和未選源極選擇線Unsel_SSL施加導通電壓Von。可以在預充電時段的第一時間T1期間向源極選擇線SSL施加導通電壓Von。在向源極線SL施加第一預充電電壓1Vpre的狀態下在第一時間T1期間施加導通電壓Von之後，可以向源極選擇線SSL施加低於0V的負電壓Vneg。也就是說，向源極選擇線SSL施加的導通電壓Von可以降低到負電壓Vneg。可以在比第一時間T1長的第二時間T2期間向源極選擇線SSL施加負電壓Vneg。例如，第二時間T2可以設置為比第一時間T1長至少兩倍。下面更具體描述在預充電時段中向源極選擇線SSL施加電壓的方法。
當在第一時間T1期間向源極選擇線SSL施加導通電壓Von時，由於源極選擇電晶體藉由導通電壓Von導通，所以施加到源極線SL的第一預充電電壓1Vpre可以傳送到通道層。也就是說，電子可以移動到串的通道層，因此通道的電位可以增加。在使用導通電壓Von的預充電時段中，通道層的電位可以迅速增加，但是隨著被程式化記憶體單元數量的增加，可能無法穿過通道的電子數量可以增加，因此通道的電位可以隨著距源極線SL的距離增加而降低。
在第一時間T1期間向源極選擇線SSL施加導通電壓Von之後，可以向源極選擇線SSL施加負電壓Vneg。當負電壓Vneg施加至源極選擇線SSL時，可以藉由負電壓Vneg在源極選擇電晶體中產生漏電流，並且由漏電流產生的電洞可以移動到通道層。也就是說，通道層的電位可以藉由輸入通道層的電洞而增加。由於電洞不受記憶體單元的臨界電壓的影響，所以通道層的電位可以增加到恒定電位而與被程式化記憶體單元的數量無關。然而，電洞移動到通道層的端部可以需要很長時間。因此，可以在第一時間T1期間執行使用導通電壓Von的預充電時段，並且可以在比第一時間T1長的第二時間T2期間執行使用負電壓Vneg的預充電時段。第一時間T1可以設置為比在其中僅使用導通電壓Von的現有預充電時段中所設置的時間短的時間。
為了改善電子在通道層中的移動，在向源極選擇線SSL施加導通電壓Von的同時，可以向被選字元線Sel_WL和未選字元線Unsel_WL施加通過電壓Vpass。為了在預充電步驟之後執行的程式化電壓施加步驟中產生通道升壓，在向源極選擇線SSL施加負電壓Vneg的同時，將被選字元線Sel_WL和非選字元線Unsel_WL的電位降低到0V或者低於0V的負電壓Vneg。
當預充電步驟結束時，可以執行程式化電壓施加步驟。
當程式化電壓施加步驟開始時，可以向未選汲極選擇線Unsel_DSL、被選源極選擇線Sel_SSL和未選源極選擇線Unsel_SSL施加0V電壓。當0V電壓施加至未選汲極選擇線Unsel_DSL、被選源極選擇線Sel_SSL和未選源極選擇線Unsel_SSL時，連接至未選汲極選擇線Unsel_DSL、被選源極選擇線Sel_SSL和未選源極選擇線Unsel_SSL的選擇電晶體可以截止。因此，未選串可以浮置。
向源極線SL施加的第一預充電電壓1Vpre可以降低到第二預充電電壓2Vpre，並且可以向被選字元線Sel_WL和未選字元線Unsel_WL施加通過電壓Vpass。當在作為在先時段的預充電時段中向被選字元線Sel_WL和未選字元線Unsel_WL施加0V電壓或低於0V的負電壓Vneg，然後在程式化電壓施加時段中向被選字元線Sel_WL和未選字元線Unsel_WL施加具有正電壓的通過電壓Vpass時，在未選串中可以出現通道升壓。
當在預定時間期間施加通過電壓Vpass時，可以向被選字元線Sel_WL施加程式化電壓Vpgm。當程式化電壓Vpgm施加至被選字元線Sel_WL時，被選串的通道層的電位與程式化電壓Vpgm之間的電壓差增加，因此被選記憶體單元的臨界電壓可以增加。此時，由於未選串浮置，因此通道層的電位與程式化電壓Vpgm之間的電壓差低於被選串的電壓差。因此，包括於未選串中的未選記憶體單元的臨界電壓不會增加。當在預定時間期間施加程式化電壓Vpgm時，藉由向被選字元線Sel_WL施加通過電壓Vpass，可以降低被選字元線Sel_WL的電位。
當程式化電壓施加步驟結束時，可以執行驗證步驟。
在驗證步驟中，由於需要準確感測被選記憶體單元的臨界電壓，因此可以對位元線BL、汲極選擇線DSL、字元線Sel_WL和Unsel_WL、源極選擇線SSL、以及源極線SL進行放電和初始化。當對所有線進行放電時，可以向位元線BL施加第二預充電電壓2Vpre，並且可以向被選汲極選擇線Sel_DSL施加導通電壓Von。可以向未選汲極選擇線Unsel_DSL持續施加0V電壓。
隨後，可以向未選字元線Unsel_WL施加通過電壓Vpass，並且可以向被選字元線Sel_WL施加驗證電壓Vvf。當驗證電壓Vvf施加到被選字元線Sel_WL時，可以藉由向被選源極選擇線Sel_SSL施加導通電壓Von使源極選擇電晶體導通。可以向未選源極選擇線Unsel_SSL持續施加0V電壓。當被選源極選擇電晶體在向源極線SL施加0V電壓的狀態下導通時，位元線BL的電壓根據記憶體單元的臨界電壓可以保持為第二預充電電壓2Vpre或者可以降低。例如，由於完成程式化的記憶體單元的臨界電壓高於驗證電壓Vvf，所以完成程式化的記憶體單元截止。由於位元線BL和源極線SL藉由截止的記憶體單元彼此電阻斷，所以位元線BL的電位可以保持為第二預充電電壓2Vpre。由於未完成程式化的記憶體單元的臨界電壓低於驗證電壓Vvf，因此未程式化的記憶體單元導通。由於位元線BL和源極線SL藉由導通的記憶體單元彼此電連接，所以位元線BL的電位可以低於第二預充電電壓2Vpre。
圖14是例示了根據本揭示內容的第六實施方式的程式化操作的圖。
參照圖14，在根據第六實施方式的程式化操作的預充電步驟中，可以向源極選擇線SSL施加導通電壓Von，並且在向汲極選擇線DSL施加導通電壓Von之後，可以向汲極選擇線DSL施加負電壓Vneg。
當預充電步驟開始時，可以向被選位元線Sel_BL施加作為程式化允許電壓的0V，並且可以向未選位元線Unsel_BL施加高於0V的程式化禁止電壓Vinh。在實施方式中，當預充電步驟開始時，可以向被選位元線Sel_BL施加作為程式化允許電壓的0V，並且可以向未選位元線Unsel_BL施加高於0V的第一預充電電壓1Vpre或高於0V的第二預充電電壓2Vpre。為了將施加至被選位元線Sel_BL和未選位元線Unsel_BL的電壓傳送給被選串和未選串，可以向汲極選擇線DSL施加導通電壓Von。例如，可以向被選汲極選擇線Sel_DSL和未選汲極選擇線Unsel_DSL施加導通電壓Von。導通電壓Von可以設置為高於0V的正電壓。
可以向被選字元線Sel_WL和未選字元線Unsel_WL施加0V電壓或低於0V的負電壓Vneg。
可以向源極線SL施加第一預充電電壓1Vpre，並且可以向源極選擇線SSL施加導通電壓Von。源極選擇線SSL可以包括被選源極選擇線Sel_SSL和未選源極選擇線Unsel_SSL。在預充電時段期間可以向源極選擇線SSL施加導通電壓Von。
在向汲極選擇線DSL施加導通電壓Von之後，可以施加負電壓Vneg。例如，可以在第一時間T1期間向被選汲極選擇線Sel_DSL和未選汲極選擇線Unsel_DSL施加導通電壓Von。在第一時間T1期間施加導通電壓Von之後，可以在比第一時間T1長的第二時間T2期間向汲極選擇線DSL施加負電壓Vneg。
也就是說，向汲極選擇線DSL施加的導通電壓Von可以降低到負電壓Vneg。可以在比第一時間T1長的第二時間T2期間向汲極選擇線DSL施加負電壓Vneg。例如，第二時間T2可以設置為比第一時間T1長至少兩倍。
當預充電步驟結束並程式化電壓施加步驟開始時，源極選擇線SSL的電位可以降低至0V。在第六實施方式中，程式化電壓施加步驟和驗證步驟與第五實施方式的程式化電壓施加步驟和驗證步驟相同，因此省略重複描述。
圖15是例示了根據本揭示內容的第七實施方式的程式化操作的圖。
參照圖15，在根據第七實施方式的程式化操作的預充電步驟中，可以向源極選擇線SSL施加導通電壓Von，並且在向汲極選擇線DSL施加導通電壓Von之後，可以向汲極選擇線DSL施加負電壓Vneg。在向汲極選擇線DSL施加導通電壓Von的同時，可以向被選字元線Sel_WL和未選字元線Unsel_WL施加通過電壓Vpass。在預充電步驟中，在向汲極選擇線DSL施加負電壓Vneg的同時，可以向被選字元線Sel_WL和未選字元線Unsel_WL施加0V電壓或低於0V的負電壓Vneg。
在第七實施方式中，程式化電壓施加步驟和驗證步驟與第五實施方式的程式化電壓施加步驟和驗證步驟相同，因此省略重複描述。
圖16是例示了根據本揭示內容的第八實施方式的程式化操作的圖。
參照圖16，在根據第八實施方式的程式化操作的預充電步驟中，在向源極選擇線SSL和汲極選擇線DSL施加導通電壓Von之後，可以施加負電壓Vneg。源極選擇線SSL包括被選源極選擇線Sel_SSL和未選源極選擇線Unsel_SSL。汲極選擇線DSL包括被選汲極選擇線Sel_DSL和未選汲極選擇線Unsel_DSL。
在預充電步驟中，在向源極選擇線SSL和汲極選擇線DSL施加導通電壓Von或負電壓Vneg的同時，可以向被選字元線Sel_WL和未選字元線Unsel_WL施加0V電壓或低於0V的負電壓Vneg。
在第八實施方式中，程式化電壓施加步驟和驗證步驟與第五實施方式的程式化電壓施加步驟和驗證步驟相同，因此省略重複描述。
圖17是例示了根據本揭示內容的第九實施方式的程式化操作的圖。
參照圖17，在根據第九實施方式的程式化操作的預充電步驟中，在向源極選擇線SSL和汲極選擇線DSL施加導通電壓Von之後，可以施加負電壓Vneg。源極選擇線SSL包括被選源極選擇線Sel_SSL和未選源極選擇線Unsel_SSL。汲極選擇線DSL包括被選汲極選擇線Sel_DSL和未選汲極選擇線Unsel_DSL。
在預充電步驟中，在向源極選擇線SSL和汲極選擇線DSL施加導通電壓Von的同時，可以向被選字元線Sel_WL和未選字元線Unsel_WL施加通過電壓Vpass。在預充電步驟中，在向源極選擇線SSL和汲極選擇線DSL施加負電壓Vneg的同時，可以向被選字元線Sel_WL和未選字元線Unsel_WL施加0V電壓或低於0V的負電壓Vneg。
圖18是例示了應用了本揭示內容的記憶體裝置的記憶卡系統的圖。
參照圖18，記憶卡系統3000包括控制器3100、記憶體裝置3200和連接器3300。
控制器3100連接到記憶體裝置3200。控制器3100被配置為訪問記憶體裝置3200。例如，控制器3100可以被配置為控制記憶體裝置3200的程式化操作、讀取操作或抹除操作或控制後臺操作。控制器3100被配置為提供記憶體裝置3200與主機之間的介面。控制器3100被配置為驅動用於控制記憶體裝置3200的韌體。例如，控制器3100可以包括諸如隨機存取記憶體(RAM)、處理單元、主機介面、記憶體介面和糾錯電路之類的組件。
控制器3100可以藉由連接器3300與外部裝置進行通信。控制器3100可以根據特定通信標準與外部裝置(例如，主機)進行通信。例如，控制器3100被配置為藉由諸如以下的各種通信標準中的至少一種與外部裝置通信：通用串列匯流排(USB)、多媒體卡(MMC)、嵌入式MMC(eMMC)、周邊組件互連(PCI)、PCI快速(PCI-E)、高級技術附件(ATA)、串列ATA、平行ATA、小型電腦系統介面(SCSI)、增強型小型磁盤介面(ESDI)、整合驅動電子裝置(IDE)、FireWire(火線)、通用閃存(UFS)、Wi-Fi、Bluetooth(藍牙)和NVMe。例如，連接器3300可以由上述各種通信標準中的至少一種來定義。
記憶體裝置3200可以包括多個記憶體單元，並且可以與圖1所示的記憶體裝置100等同地構造。因此，記憶體裝置3200可以藉由選擇性地應用導通預充電方法和GIDL預充電方法來執行程式化操作。
控制器3100和記憶體裝置3200可以整合到一個半導體裝置中以構造記憶卡。例如，控制器3100和記憶體裝置3200可以整合到一個半導體裝置中以構造諸如以下的記憶卡：PC卡(個人電腦記憶卡國際協會(PCMCIA))、緊湊型快閃記憶卡(CF)、智能媒體卡(SM或SMC)、記憶棒、多媒體卡(MMC、RS-MMC、微型MMC或eMMC)、SD卡(SD、迷你SD、微型SD或SDHC)和通用閃存(UFS)。
圖19是例示了應用本揭示內容的記憶體裝置的固態驅動器(SSD)系統的圖。
參照圖19，SSD系統4000包括主機4100和SSD 4200。SSD 4200藉由信號連接器4001與主機4100交換信號並藉由電源連接器4002接收電力。SSD 4200包括控制器4210、多個記憶體裝置4221至422n、輔助電源4230和緩衝器記憶體4240。
控制器4210可以響應於從主機4100接收的信號而控制多個記憶體裝置4221至422n。例如，該信號可以是基於主機4100與SSD 4200之間的介面的信號。例如，信號可以是由諸如以下的介面中的至少一種定義的信號：通用串列匯流排(USB)、多媒體卡(MMC)、嵌入式MMC(eMMC)、周邊組件互連(PCI)、PCI快速(PCI-E)、高級技術附件(ATA)、串列ATA、平行ATA、小型電腦系統介面(SCSI)、增強型小型磁盤介面(ESDI)、整合驅動電子裝置(IDE)、FireWire(火線)、通用快閃記憶體儲存件(UFS)、Wi-Fi、Bluetooth(藍牙)和NVMe。
多個記憶體裝置4221至422n可以包括被配置為儲存資料的多個記憶體單元。多個記憶體裝置4221至422n中的每一個可以與圖1所示的記憶體裝置100等同地構造。因此，多個記憶體裝置4221至422n中的每一個可以藉由選擇性地應用導通預充電方法和GIDL預充電方法來執行程式化操作。多個記憶體裝置4221至422n可以藉由通道CH1至CHn與控制器4210通信。
輔助電源4230藉由電源連接器4002連接到主機4100。輔助電源4230可以從主機4100接收電源電壓並充入電源電壓。輔助電源4230可以在來自主機4100的供電不暢時提供SSD 4200的電源電壓。例如，輔助電源4230可以位於SSD 4200中或者可以位於SSD 4200外部。例如，輔助電源4230可以位於主板上並且可以向SSD 4200提供輔助電源。
緩衝器記憶體4240用作SSD 4200的緩衝器記憶體。例如，緩衝器記憶體4240可以暫時儲存從主機4100接收到的資料或從多個記憶體裝置4221至422n接收到的資料，或者可以暫時儲存多個記憶體裝置4221至422n的元資料(meta data)(例如，映射表)。緩衝器記憶體4240可以包括諸如DRAM、SDRAM、DDR SDRAM和LPDDR SDRAM之類的揮發性記憶體，或者諸如FRAM、ReRAM、STT-MRAM和PRAM之類的非揮發性記憶體。
51:第二預充電電壓 52:低於第二預充電電壓 71:導通方法 72:增加 73:GIDL方法 100:記憶體裝置 110:記憶體單元陣列 120:電壓產生器 130:列解碼器 140:頁緩衝器組 150:行解碼器 160:輸入/輸出電路 170:周邊電路 180:控制電路 CL:行線 CMD:命令 ADD:地址 OPCD:操作碼 RADD:列地址 PBSIG:頁緩衝器控制信號 CADD:行地址 CSa:串的截面 GRa:通道電位的曲線圖 BLKj:第j記憶體區塊 BL:位元線 DL:資料線 DSL:汲極選擇線 DST:汲極選擇電晶體 PG:頁 S41-S44:步驟 S91-S98:步驟 S111-S119:步驟 SSL:源極選擇線 SST:源極選擇電晶體 SL:源極線 ST:串 Sel_WL:被選字元線 Sel_BL:被選位元線 Sel_DSL:被選汲極選擇線 Sel_SSL:被選源極選擇線 Unsel_WL:未選字元線 Unsel_BL:未選位元線 Unsel_DSL:未選汲極選擇線 Unsel_SSL:未選源極選擇線 I/O:輸入/輸出線 MCi:第i記憶體單元 Von:導通電壓 Vinh:禁止電壓 1Vpre:第一預充電電壓 2Vpre:第二預充電電壓 Vpgm:程式化電壓 Vneg:負電壓 Vvf:驗證電壓 Vpass:通過電壓 Vop:操作電壓 Box:阻擋層 CT:電荷俘獲層 Tox:穿隧絕緣層 CH_L:通道層 T1:第一時間 T2:第二時間 PL:程式化循環數量 Cref:參考計數 Np:被選頁編號 Nref:參考頁編號
[圖1]顯示了記憶體裝置的圖。
[圖2]顯示了記憶體區塊和頁緩衝器組的連接關係的圖。
[圖3]顯示了在記憶體區塊中執行的程式化操作序列的圖。
[圖4]顯示了程式化操作的流程圖。
[圖5]顯示了根據本揭示內容的第一實施方式的程式化操作的圖。
[圖6A]顯示了導通方法的預充電操作的圖。
[圖6B]顯示了閘極誘導汲極洩漏(GIDL)方法的預充電操作的圖。
[圖7]顯示了根據本揭示內容的第一實施方式的通道層的電位變化的圖。
[圖8]顯示了根據本揭示內容的第二實施方式的程式化操作的圖。
[圖9]顯示了根據本揭示內容的第三實施方式的程式化操作的流程圖。
[圖10]顯示了根據本揭示內容的第三實施方式的程式化循環的圖。
[圖11]顯示了根據本揭示內容的第四實施方式的程式化操作的流程圖。
[圖12]顯示了根據本揭示內容的第四實施方式的程式化操作的電路圖。
[圖13]顯示了根據本揭示內容的第五實施方式的程式化操作的圖。
[圖14]顯示了根據本揭示內容的第六實施方式的程式化操作的圖。
[圖15]顯示了根據本揭示內容的第七實施方式的程式化操作的圖。
圖16]顯示了根據本揭示內容的第八實施方式的程式化操作的圖。
[圖17]顯示了根據本揭示內容的第九實施方式的程式化操作的圖。
[圖18]顯示了應用本揭示內容的記憶體裝置的記憶卡系統的圖。
[圖19]顯示了應用本揭示內容的記憶體裝置的固態驅動器(SSD)系統的圖。
51:第二預充電電壓
52:低於第二預充電電壓
BL:位元線
DSL:汲極選擇線
SSL:源極選擇線
SL:源極線
Sel_WL:被選字元線
Sel_BL:被選位元線
Sel_DSL:被選汲極選擇線
Sel_SSL:被選源極選擇線
Unsel_WL:未選字元線
Unsel_BL:未選位元線
Unsel_DSL:未選汲極選擇線
Unsel_SSL:未選源極選擇線
Von:導通電壓
Vinh:禁止電壓
2Vpre:第二預充電電壓
Vpgm:程式化電壓
Vneg:負電壓
Vvf:驗證電壓
Vpass:通過電壓

Claims (34)

  1. 一種記憶體裝置，該記憶體裝置包括：  串，該串包括連接在源極線和位元線之間的第一選擇電晶體、記憶體單元和第二選擇電晶體；以及 電壓產生器，該電壓產生器向所述源極線提供預充電電壓，並向連接到所述第一選擇電晶體的閘極的第一選擇線選擇性地施加導通電壓和負電壓中的至少一種， 其中，所述電壓產生器在對所述串的通道層進行預充電的同時，向所述源極線施加所述預充電電壓，在對所述串的通道層進行預充電的第一時間期間向所述第一選擇線施加所述導通電壓，以及在對所述串的通道層進行預充電的第二時間期間向所述第一選擇線施加所述負電壓。
  2. 根據請求項1所述的記憶體裝置，其中，所述導通電壓被設置為高於所述記憶體單元的臨界電壓的正電壓。
  3. 根據請求項1所述的記憶體裝置，其中，所述電壓產生器在所述第一時間期間向所述第一選擇線施加所述導通電壓，然後在所述第二時間期間向所述第一選擇線施加所述負電壓。
  4. 根據請求項1所述的記憶體裝置，其中，所述電壓產生器在所述第二時間期間向所述第一選擇線施加所述負電壓，然後在所述第一時間期間向所述第一選擇線施加所述導通電壓。
  5. 根據請求項1所述的記憶體裝置，其中，所述第二時間被設置為比所述第一時間長。
  6. 根據請求項1所述的記憶體裝置，其中，所述第二時間被設置為是所述第一時間的至少兩倍長。
  7. 根據請求項1所述的記憶體裝置，其中，所述電壓產生器在向所述第一選擇線施加所述導通電壓或所述負電壓的同時，向連接到所述第二選擇電晶體的閘極的第二選擇線施加所述導通電壓。
  8. 根據請求項1所述的記憶體裝置，其中，所述電壓產生器在向所述第一選擇線施加所述導通電壓或所述負電壓的同時，向連接到所述第二選擇電晶體的閘極的第二選擇線施加所述導通電壓或所述負電壓。
  9. 根據請求項1所述的記憶體裝置，其中，所述電壓產生器在向所述第一選擇線施加所述導通電壓或所述負電壓的同時，向連接到所述記憶體單元的閘極的字元線施加0V電壓和低於0V的負電壓中的一種。
  10. 根據請求項9所述的記憶體裝置，其中，向所述字元線施加的所述負電壓等於向所述第一選擇線施加的所述負電壓。
  11. 根據請求項9所述的記憶體裝置，其中，向所述字元線施加的所述負電壓被設置為在向所述第一選擇線施加的所述負電壓與0V電壓之間的電壓。
  12. 根據請求項1所述的記憶體裝置，其中，所述電壓產生器在向所述第一選擇線施加所述導通電壓的同時向連接到所述記憶體單元的閘極的字元線施加通過電壓，以及在向所述第一選擇線施加所述負電壓的同時向所述字元線施加0V電壓和所述負電壓中的一種。
  13. 根據請求項1所述的記憶體裝置，其中，所述電壓產生器在所述位元線是未選位元線時，在對所述通道層進行預充電的同時向所述位元線施加所述預充電電壓。
  14. 根據請求項1所述的記憶體裝置，其中，所述電壓產生器在所述位元線是被選位元線時，在對所述通道層進行預充電的同時向所述位元線施加0V電壓。
  15. 根據請求項1所述的記憶體裝置，其中，所述電壓產生器在對所述通道層進行預充電之後向所述第一選擇線施加0V電壓。
  16. 根據請求項1所述的記憶體裝置，其中，所述預充電電壓被生成為高於0V的正電壓。
  17. 一種操作記憶體裝置的方法，該方法包括以下步驟： 在第一時間期間向連接到第一選擇電晶體的閘極的第一選擇線施加導通電壓，以便對包括所述第一選擇電晶體、第二選擇電晶體以及連接在所述第一選擇電晶體和所述第二選擇電晶體之間的記憶體單元的串進行預充電； 在第二時間期間向所述第一選擇線施加負電壓，以對所述串進行預充電；以及 在對所述串進行預充電時，向連接到所述記憶體單元的閘極的字元線當中的被選字元線施加程式化電壓。
  18. 根據請求項17所述的方法，其中，所述導通電壓被設置為高於0V的正電壓，使得電子經由所述第一選擇電晶體移動到所述串的通道。
  19. 根據請求項17所述的方法，其中，所述負電壓被設置為低於0V的電壓，使得電洞從所述第一選擇電晶體移動到所述串的通道。
  20. 根據請求項17所述的方法，其中，在施加所述導通電壓之後執行施加所述負電壓。
  21. 根據請求項17所述的方法，其中，在施加所述負電壓之後執行施加所述導通電壓。
  22. 根據請求項17所述的方法，其中，所述第二時間被設置為比所述第一時間長。
  23. 根據請求項17所述的方法，其中，在向所述第一選擇線施加所述導通電壓和所述負電壓中的一種的同時，向連接到所述第二選擇電晶體的閘極的第二選擇線施加所述導通電壓。
  24. 根據請求項17所述的方法，其中，在向所述第一選擇線施加所述導通電壓和所述負電壓中的一種的同時，向連接到所述第二選擇電晶體的閘極的第二選擇線施加所述導通電壓和所述負電壓中的一種。
  25. 根據請求項17所述的方法，其中，在向所述第一選擇線施加所述導通電壓或所述負電壓的同時，向連接到所述記憶體單元的閘極的字元線施加0V電壓或負電壓。
  26. 根據請求項17所述的方法，其中，在向所述第一選擇線施加所述導通電壓的同時向連接到所述記憶體單元的閘極的字元線施加通過電壓，以及在向所述第一選擇線施加所述負電壓的同時向所述字元線施加0V電壓和負電壓中的一種。
  27. 一種操作記憶體裝置的方法，該方法包括以下步驟： 將程式化循環數量與參考數量進行比較； 當所述程式化循環數量小於所述參考數量時，藉由向連接到串中所包括的第一選擇電晶體、第二選擇電晶體以及連接在所述第一選擇電晶體和所述第二選擇電晶體之間的記憶體單元當中的所述第一選擇電晶體的閘極的第一選擇線施加導通電壓，來對所述串進行預充電；以及 當所述程式化循環數量等於或大於所述參考數量時，藉由在第一時間期間向所述第一選擇線施加所述導通電壓以及在第二時間期間施加負電壓，對所述串進行預充電。
  28. 根據請求項27所述的方法，其中，當所述程式化循環數量等於或大於所述參考數量時，在所述第一時間期間向所述第一選擇線施加所述導通電壓之後，在所述第二時間期間向所述第一選擇線施加所述負電壓。
  29. 根據請求項27所述的方法，其中，當所述程式化循環數量等於或大於所述參考數量時，在所述第二時間期間向所述第一選擇線施加所述負電壓之後，在所述第一時間期間向所述第一選擇線施加所述導通電壓。
  30. 根據請求項27所述的方法，其中，所述導通電壓被設置為高於所述記憶體單元的臨界電壓的正電壓。
  31. 根據請求項27所述的方法，其中，所述第二時間被設置比所述第一時間長。
  32. 一種操作記憶體裝置的方法，該方法包括以下步驟： 將被選頁編號與參考頁編號進行比較； 當所述被選頁編號小於所述參考頁編號時，藉由向連接到串中所包括的第一選擇電晶體、第二選擇電晶體以及連接在所述第一選擇電晶體和所述第二選擇電晶體之間的記憶體單元當中的所述第一選擇電晶體的閘極的第一選擇線施加導通電壓，來對所述串進行預充電；以及 當所述被選頁編號等於或大於所述參考頁編號時，藉由在第一時間期間向所述第一選擇線施加所述導通電壓以及在第二時間期間施加負電壓，對所述串進行預充電。
  33. 根據請求項32所述的方法，其中，當所述被選頁編號等於或大於所述參考頁編號時，在所述第一時間期間向所述第一選擇線施加所述導通電壓之後，在所述第二時間期間向所述第一選擇線施加所述負電壓。
  34. 根據請求項32所述的方法，其中，在所述被選頁編號等於或大於所述參考頁編號時，在所述第二時間期間向所述第一選擇線施加所述負電壓之後，在所述第一時間期間向所述第一選擇線施加所述導通電壓。
TW112135323A 2022-11-15 2023-09-15 記憶體裝置及操作該記憶體裝置的方法 TW202422561A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0152859 2022-11-15
KR1020220152859A KR20240071118A (ko) 2022-11-15 2022-11-15 메모리 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
TW202422561A true TW202422561A (zh) 2024-06-01

Family

ID=91023853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112135323A TW202422561A (zh) 2022-11-15 2023-09-15 記憶體裝置及操作該記憶體裝置的方法

Country Status (5)

Country Link
US (1) US20240161834A1 (zh)
KR (1) KR20240071118A (zh)
CN (1) CN118053478A (zh)
DE (1) DE102023124589A1 (zh)
TW (1) TW202422561A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220152859A (ko) 2021-05-10 2022-11-17 삼성전자주식회사 무선 통신 시스템에서 복수 슬롯을 통한 신호 전송 방법 및 장치

Also Published As

Publication number Publication date
US20240161834A1 (en) 2024-05-16
KR20240071118A (ko) 2024-05-22
DE102023124589A1 (de) 2024-05-16
CN118053478A (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
US10790024B2 (en) Semiconductor device and operating method of the semiconductor device
KR102656828B1 (ko) 메모리 장치 및 이의 동작 방법
KR102468994B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20190123981A (ko) 메모리 장치 및 이의 동작 방법
KR20200040021A (ko) 메모리 장치 및 이의 동작 방법
KR20170129516A (ko) 반도체 메모리 장치 및 이의 동작 방법
US10360978B2 (en) Semiconductor memory device for performing coding program and operating method thereof
US8942048B2 (en) Semiconductor device and method of operating the same
KR20180003197A (ko) 반도체 메모리 장치의 프로그램 방법
KR20210062502A (ko) 메모리 장치 및 그 동작 방법
US11551763B2 (en) Semiconductor memory device and method of operating the same
KR20240012088A (ko) 메모리 장치 및 이의 동작 방법
KR20230166442A (ko) 메모리 장치 및 이의 동작 방법
TW202422561A (zh) 記憶體裝置及操作該記憶體裝置的方法
US20240069746A1 (en) Memory device and method of operating the same
US20240220142A1 (en) Memory device and method of operating the same
US20240145008A1 (en) Memory device and operating method of the memory device
US20240177780A1 (en) Memory device and operating method of the memory device
US20240012568A1 (en) Memory device and operating method of the memory device
JP2010027141A (ja) 不揮発性半導体記憶装置とその読み出し方法
KR20240052367A (ko) 메모리 장치 및 이의 동작 방법
CN118538269A (zh) 存储器装置及其操作方法
KR20240077026A (ko) 메모리 장치 및 이의 동작 방법
KR20220099063A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20220030092A (ko) 메모리 장치 및 이의 동작 방법