TW202420594A - 雙向雙基極雙極性結型電晶體及其操作方法和系統 - Google Patents

雙向雙基極雙極性結型電晶體及其操作方法和系統 Download PDF

Info

Publication number
TW202420594A
TW202420594A TW112143302A TW112143302A TW202420594A TW 202420594 A TW202420594 A TW 202420594A TW 112143302 A TW112143302 A TW 112143302A TW 112143302 A TW112143302 A TW 112143302A TW 202420594 A TW202420594 A TW 202420594A
Authority
TW
Taiwan
Prior art keywords
terminal
fet
emitter
base
collector
Prior art date
Application number
TW112143302A
Other languages
English (en)
Inventor
Ｒ 丹尼爾 布達爾
健康 步
余睿陽
穆迪特 康納
Original Assignee
美商理想能量有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商理想能量有限公司 filed Critical 美商理想能量有限公司
Publication of TW202420594A publication Critical patent/TW202420594A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/04166—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit in bipolar transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/68—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors specially adapted for switching ac currents or voltages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Electronic Switches (AREA)

Abstract

本公開涉及雙向雙基極雙極性結型電晶體及其操作方法和系統，例如一種操作雙側雙基極雙極性結型電晶體的方法，該方法包括：使第一負載電流從電源模組的上端子導通至電晶體的上基極、通過電晶體、從下基極導通至電源模組的下端子；然後回應於斷言第一中斷訊號，通過斷開下主FET並使第一關斷電流通過電晶體的下集射極換向至下端子，中斷第一負載電流從下基極流向下端子；通過電晶體阻斷電流從上端子流向下端子。

Description

雙向雙基極雙極性結型電晶體及其操作方法和系統
本申請涉及雙向雙基極雙極性結型電晶體的技術領域，具體涉及PNP雙向雙基極雙極性結型電晶體的操作方法和系統。
雙側雙基極（Double-Sided Double-Base，DSDB）雙極性結型電晶體（Bipolar Junction Transistor，BJT）（下文簡稱DSDB-BJT）是一種結型電晶體，構造有體區第一側上的基極和集射極以及體區第二側（與第一側相反）上不同的獨立基極和發射極。當外置驅動器正確配置時，電流可以選擇性沿任一方向流經DSDB-BJT的集射極，因此DSDB-BJT器件視為雙向器件。基於雙向性，集射極視為集電極還是發射極取決於外加電壓的極性以及流經DSDB-BJT的電流方向。
DSDB-BJT器件可以構造為NPN器件，從上集射極到下集射極為常斷或常非導通（反之亦然）。DSDB-BJT器件也可以構造為PNP器件，從上集射極到下集射極為常閉或常導通（反之亦然）。
本公開至少一個示例涉及一種操作具有雙向雙基極雙極性結型電晶體的電源模組的方法，該方法包括：使第一負載電流從電源模組的上端子導通至電晶體的上基極、通過電晶體、從下基極導通至電源模組的下端子；然後回應於斷言第一中斷訊號，通過斷開下主FET（FET = field-effect transistor，場效電晶體）並使第一關斷電流通過電晶體的下集射極換向至下端子，中斷第一負載電流從下基極流向下端子；通過電晶體阻斷電流從上端子流向下端子。
上述示例方法中，在導通期間，該方法還包括：將電荷載流子注入到上集射極中，該方法還可包括：回應於斷言第一中斷訊號，停止將電荷載流子注入到上集射極中。停止注入電荷載流子還可包括：停止注入電荷載流子達預定非零時段之後通過斷開下主FET來中斷第一負載電流。
上述示例方法中，中斷第一負載電流還可包括：利用100伏以下崩潰電壓的下主FET來中斷第一負載電流；阻斷電流還可包括：在上端子與下端子之間施加600伏以上電壓時進行阻斷。
上述示例方法中，使第一切斷電流換向還可包括：將下集射極耦合至下端子。將下集射極耦合至下端子還可包括：通過電壓源或電流源將下集射極耦合至下端子。
上述示例方法還可包括：在阻斷從上端子到下端子的電流之後：使第二負載電流從電源模組的下端子導通至下基極、通過電晶體、從上基極導通至上端子；然後回應於斷言第二中斷訊號，通過斷開上主FET並使第二關斷電流通過上集射極換向至上端子，中斷第二負載電流從上基極流向上端子；通過電晶體阻斷電流從下端子流向上端子。中斷第二負載電流還可包括：利用100伏以下崩潰電壓的上主FET來中斷第二負載電流；阻斷電流從下端子流向上端子還可包括：在下端子與上端子之間施加600伏以上電壓時進行阻斷。
本公開又一示例涉及一種開關組件，包括：上端子、下端子和上控制輸入；電晶體，限定上基極、上集射極、下基極和下集射極；上主FET，限定耦合至上端子的第一引線、耦合至上基極的第二引線和閘極；下主FET，限定耦合至下基極的第一引線、耦合至下端子的第二引線和閘極；控制器，耦合至上控制輸入、上主FET的閘極和下主FET的閘極，並用於上端子與下端子之間的第一施加電壓。控制器可配置為：斷言上主FET的閘極以使上主FET導通，將電晶體佈置成從上基極至下基極導通，並斷言下主FET的閘極以使下主FET導通，以便第一負載電流從上端子流向下端子；感測取消斷言上控制輸入；回應於取消斷言上控制輸入，取消斷言下主FET的閘極以中斷來自下基極的第一負載電流。
上述示例開關組件中，電晶體的崩潰電壓可以是600伏以上，下主FET的崩潰電壓可以是100伏以下。
上述示例開關組件中，電晶體的崩潰電壓可以是大約1200伏，下主FET的崩潰電壓可以是80伏以下。
上述示例開關組件還可包括：上CE源極（CE = common emitter，共射極）和上CE FET，上CE源極佈置成通過上CE FET選擇性將電荷載流子注入到上集射極中；其中，當控制器將電晶體佈置成從上基極至下基極導通時，控制器還配置為使上CE FET導通以將電荷載流子注入到上集射極中；其中，當控制器感測到取消斷言上控制輸入時，控制器還配置為使上CE FET不導通以停止將電荷載流子注入到上集射極中。當控制器使上CE FET不導通時，控制器可配置為使上CE FET不導通達預定非零時段之後取消斷言下主FET的閘極。當控制器感測到取消斷言上控制輸入時，控制器還可配置為使上集射極電浮置。
上述示例開關組件還可包括：下CE FET，限定耦合至下集射極的第一引線、耦合至下端子的第二引線以及耦合至控制器的閘極；其中，當控制器感測到取消斷言上控制輸入時，控制器還配置為斷言下CE FET的閘極以使關斷電流換向至下端子。上述開關組件還可包括：下CE源極，佈置成通過下CE FET選擇性從下集射極提取電荷載流子；其中，當控制器感測到取消斷言上控制輸入時，控制器還可配置為使下CE FET導通以從下集射極提取電荷載流子。
上述示例開關組件還可包括：耦合至控制器的下控制輸入；其中，對於上端子與下端子之間的第二施加電壓，該第二施加電壓與第一施加電壓極性相反，控制器還可配置為：斷言下主FET的閘極以使得下主FET導通，將電晶體佈置成從下基極至上基極導通，並斷言上主FET的閘極以使上主FET導通，以便第二負載電流從下端子流向上端子；感測取消斷言下控制輸入；回應於取消斷言下控制輸入，取消斷言上主FET的閘極以中斷來自上基極的第二負載電流。上述示例開關組件還可包括：下CE源極和下CE FET，下CE源極佈置成通過下CE FET選擇性將電荷載流子注入到下集射極中；其中，當控制器將電晶體佈置成從下基極至上基極導通時，控制器還可配置為使下CE FET導通以將電荷載流子注入到下集射極中；其中，當控制器感測到取消斷言下控制輸入時，控制器還可配置為使下CE FET不導通以停止將電荷載流子注入到下集射極中。
本公開另一示例涉及操作雙向雙基極雙極性結型電晶體的第二示例方法，該方法包括：通過向電晶體的上集射極供應電流並使電晶體的下集射極電浮置，使電晶體從上基極至下基極導通；然後通過使上集射極電浮置、使下基極電浮置並通過電晶體的下集射極導通關斷電流，使電晶體不導通。
上述第二示例方法中，使下基極電浮置還可包括：使下主電控開關不導通，該下主電控開關的第一引線耦合至下基極。
上述第二示例方法中，使電晶體導通還可包括：閉合耦合至上端子與上基極之間的上主電控開關；閉合耦合至下端子與下基極之間的下主電控開關。使所述電晶體不導通還可包括：斷開上主電控開關；通過與上主電控開關相關聯的二極體使關斷電流導通至上基極；通過斷開下主電控開關而使關斷電流從下基極換向至下集射極。
定義
各術語用於指代特定的系統組件。不同公司可能用不同名稱來引用某個組件，本文無意區分名稱相異但功能相同的組件。下述內容和請求項中，術語「包括」和「包含」採取開放式使用，故應解釋為表示「包括但不限於……」。此外，術語「耦合」旨在表示間接或直接連接。因此，如果第一器件耦合至第二器件，則該連接可以是通過直接連接或通過經由其他器件和連接的間接連接。
提及所列參數時的「大約」應指所列參數加減所列參數的百分之十（+/-10％）。
「斷言（Assert）」應指創建或維持布林訊號（Boolean Signal）第一預定狀態。根據電路設計者的判斷，布林訊號可以斷言為高位準或具有較高電壓，布林訊號也可以斷言為低位準或具有較低電壓。同理，「取消斷言（De-assert）」應指創建或維持與斷言狀態相反的布林訊號第二預定狀態。
「FET」應指場效應電晶體（Field Effect Transistor），諸如結閘FET（JFET）或金氧矽FET（MOSFET）。
提及電控開關（例如，FET）時的「閉合（Closing）」應指使電控開關導通。例如，閉合用作電控開關的FET可能意味著使FET驅動至完全導通狀態。
提及電控開關（例如，FET）時的「斷開（Opening）」應指使電控開關不導通。
「雙側雙基極雙極性結型電晶體」應指體區第一面或第一側上具有基極和集射極並且體區第二面或第二側上也有基極和集射極的結型電晶體。第一側上的基極和集射極不同於第二側上的基極和集射極。
PNP雙向器件的「集射極區（Collector-Emitter Region）」應指與N型摻雜的體基板和/或基極區成結的P型摻雜區域。集射極區中載流子濃度變化（例如，P轉變為P+）的部分不應視為不同的摻雜類型。
「集射極（Collector-Emitter）」是指直接耦合至集射極區的電引腳或端子。存在介入引線鍵合和鍵合焊盤不應排除集射極直接耦合至集射極區。
「上集射極（Upper Collector-Emitter）」應指雙側雙基極雙極性結型電晶體中位於電晶體體區第一側上的集射極，而不應解讀為隱含集射極相對於重力的位置。
「下集射極（Lower Collector-Emitter）」應指雙側雙基極雙極性結型電晶體中位於電晶體體區第二側（與第一側相反）上的集射極，而不應理解為隱含集射極相對於重力的位置。
PNP雙向器件的「基極區（Base Region）」應指與N型摻雜體基板相鄰接的N型摻雜區域。基極區中載流子濃度變化（例如，N轉變為N+）的部分不應視為不同的摻雜類型。
「基極（Base）」應指直接耦合至基極區的電引腳或端子。存在介入引線鍵合和鍵合焊盤不應排除基極直接耦合至基極區。
「上基極（Upper Base）」應指雙側雙基極雙極性結型電晶體中位於電晶體第一側上的基極，而不應理解為隱含基極相對於重力的位置。
「下基極（Lower Base）」應指雙側雙基極雙極性結型電晶體中位於電晶體第二側（與第一側相反）上的基極，而不應理解為隱含基極相對於重力的位置。
術語「輸入（Input）」和「輸出（Output）」用作名詞時是指連接（例如電氣、軟體），而不應理解為要求動作的動詞。例如，計時器電路可以定義時脈輸出。示例計時器電路可以在時脈輸出上創建或驅動時脈訊號。在直接以硬體（例如在半導體基板上）實施的系統中，這些「輸入」和「輸出」定義了電連接。在以軟體實施的系統中，這些「輸入」和「輸出」分別定義了由實施功能的指令讀取或寫入的參數。
「控制器（Controller）」應指單獨或組合的各個電路組件、專用積體電路（ASIC）、含控制軟體的微控制器、含控制軟體的精簡指令集電腦（RISC）、數位訊號處理器（DSP）、含控制軟體的處理器、可程式設計邏輯器件（PLD）、現場可程式設計閘陣列（FPGA）或可程式設計片上系統（PSOC），其配置為讀取輸入並回應輸入驅動輸出。
本申請主張申請日為2022年11月9日、申請號為US 63/382,924、名稱為「Methods and Systems of Operating a PNP Bi-Directional Double-Base Bipolar Junction Transistor (B-TRAN)」美國臨時申請的權益，該臨時申請全文引用歸併本文。
下述內容涉及本發明各種實施例。儘管所述一個或多個實施例可能為優選實施例，但本公開實施例不應解釋或另用為限制本公開包含請求項在內的保護範圍。另外，本領域技術人員將會理解，下述內容應用廣泛，闡述任何實施例僅僅表明該實施例的示例，而不旨在隱含本公開包含請求項在內的保護範圍局限於該實施例。
各種示例涉及操作PNP雙側雙基極（DSDB）雙極性結型電晶體（BJT）（下文簡稱為DSDB-BJT）的方法和系統。本說明書首先涉及相關技術領域中NPN型DSDB-BJT操作方法和系統。申請日為2021年11月30日、申請號為US 17/537,726、共同待審且共同轉讓的美國專利申請描述了一種使用DSDB-BJT器件的電源模組，其中流經DSDB-BJT器件的主電流從上集射極流向下集射極，反之亦然。圖1示出了使用NPN型DSDB-BJT的電源模組的部分電氣示意框圖。具體地，從圖1可以看出DSDB-BJT 100，限定了上集射極112、上基極114、下集射極120和下基極122。如電路符號所示，DSDB-BJT 100呈NPN型。NPN型DSDB-BJT為常斷或常非導通器件。DSDB-BJT 100與驅動器電路相關聯，以使DSDB-BJT 100佈置成任一方向上選擇性導通。具體地，上集射極112和上基極114可以與上驅動器130相關聯，下集射極120和下基極可以與下驅動器132相關聯。上驅動器130設計構造為選擇性：使上基極114浮置；使上基極114與上端子140短接；在從上端子140到下端子142導通期間，將電荷載流子注入到上基極114中以降低DSDB-BJT 100的VCEON。同理，下驅動器132設計構造為選擇性：使下基極122浮置；使下基極122與下端子142短接；在從下端子142到上端子140導通期間，將電荷載流子注入到下基極122中以降低DSDB-BJT 100的VCEON。
在圖1的示例中，NPN型DSDB-BJT 100佈置用於電流沿任一方向流動的共源共閘（Cascode）工作。具體地，DSDB-BJT 100與耦合至下集射極120和下端子142之間的下電控開關（下文簡稱為開關144）相關聯。開關144選定實施為當上端子140外加電壓為正極性時，中斷從上端子140通過上集射極112和下集射極120流向下端子142的負載電流。相關地，DSDB-BJT 100與耦合至上端子140和上集射極112之間的上電控開關（下文簡稱為開關146）相關聯。開關146選定實施為當下端子142外加電壓為正極性時，中斷從下端子142通過下集射極120和上集射極112流向上端子140的負載電流。因此，圖1使用DSDB-BJT 100的佈置中，由施加到上基極114和下基極122的電壓和電流來控制負載電流流經上集射極112和下集射極120。
上述共同待審且共同轉讓的專利申請表明，可以使用PNP型DSDB-BJT來實施類似的電源模組。圖2示出了使用PNP型DSDB-BJT的電源模組的部分電氣示意框圖。具體地，從圖2可以看出DSDB-BJT 200。如電路符號所示，DSDB-BJT 200呈PNP型。DSDB-BJT 200限定上集射極112、上基極114、下集射極120和下基極122。PNP電晶體為常開或常導通器件，因此上驅動器130和下驅動器132會設計構造為在電源模組阻斷電流期間將DSDB-BJT 200佈置成不導通。又如前述，即使在電源模組實施PNP型DSDB-BJT 200的情況下，DSDB-BJT也可以佈置用於共源共閘工作，其中開關144或開關146根據電流方向來實施電流中斷。
同時參照圖1和圖2，本說明書的發明人確信，本領域普通技術人員若用PNP型DSDB-BJT實施電源模組則會實施圖2所示設計，其中集射極用作通過DSDB-BJT器件的主要負載電流路徑。換言之，本領域普通技術人員將實施這樣一種設計：使負載電流流經集射極，隨著外加電壓極性變化，施加到上基極114和下基極122的受控電壓和電流顯著降低。
但事實表明，圖2佈置中PNP型DSDB-BJT無法充分減低導通時器件上的正向壓降VCEON。即，對於圖1的DSDB-BJT 100，可以通過將少數載流子注入到體區或基極區來減低器件上的正向壓降VCEON。將基極偏置在集射極充當集電極的器件同側，進一步降低VCEON。BTRAN同側的基極稱為c基極，反之三端子PNP電晶體中基極位於集電極反側。
本說明書的發明人發現，如果流經PNP器件的主負載電流是通過基極而不是集射極承載，則可實現降低PNP型DSDB-BJT上的正向壓降VCEON，並且少數載流子通過集射極提供和/或注入到器件電性為正的一側。
圖3示出了根據各種實施例使用PNP型DSDB-BJT的電源模組的部分電氣示意框圖。具體地，從圖3可以看出DSDB-BJT 300，限定了上集射極302、上基極304、下集射極306和下基極308。如電路符號所示，DSDB-BJT 300呈PNP型，但具有從區域上基極304到區域下基極308的連續基極區。相關技術領域的NPN或PNP器件中，基極區夾置於集電極與發射極之間。DSDB-BJT 300與驅動器電路相關聯，以便控制DSDB-BJT 300的導通。具體地，上集射極302和上基極304可以與上驅動器310相關聯，下集射極306和下基極308可以與下驅動器312相關聯。上驅動器310設計構造為選擇性：使上集射極302浮置；使上基極304浮置；將上集射極302與上端子314短接；將少數載流子注入到上基極304與下基極308之間的漂移區。同理，下驅動器312設計構造為選擇性：使下集射極306浮置；使下基極308浮置；將下集射極306與下端子316短接；將少數載流子注入到下基極308與上基極304之間的漂移區。將少數載流子注入到漂移區會顯著降低DSDB-BJT 300在導通期間的VCEON。
在圖3的示例中，DSDB-BJT 300佈置用於電流沿任一方向流動的共源共閘工作。具體地，DSDB-BJT 300與耦合至下基極308和下端子316之間的下電控開關（下文簡稱為下主開關318）相關聯。下主開關318選定實施為當上端子314外加電壓為正極性時，中斷從上端子314通過基極304和308流向下端子316的負載電流。相關地，DSDB-BJT 300與耦合至上端子314和上基極304之間的上電控開關（下文簡稱為上主開關320）相關聯。上主開關320選定實施為當下端子316外加電壓為正極性時，中斷從下端子316通過下基極308和上基極304流向上端子314的負載電流。因此，與圖2的佈置相反，圖3使用PNP型DSDB-BJT 300的佈置中，由施加到上集射極302和下集射極306的電壓和電流來控制主負載電流流經上基極304和下基極308。本說明書下面更詳細介紹了示例DSDB-BJT 300。
圖4示出了示例PNP型DSDB-BJT的橫截面剖視圖。具體地，圖4示出了具有上面或上側400和下面或下側402的DSDB-BJT 300。「上」和「下」為任意命名，僅為敘述方便起見。上側400面向與下側402相反的方向。換言之，正交於上側400的向外向量（未具體示出的向量）與正交於下側402的向外向量（未具體示出的向量）指向相反的方向。
上側400包括上集射極區404與漂移區或體基板406成結。上側400還限定上基極區408佈置於上集射極區404之間。上集射極區404彼此耦合形成上集射極302。上基極區408彼此耦合形成上基極304。同理，下側402包括下集射極區410與體基板406成結。下側402還限定下基極區412佈置於下集射極區410之間。下集射極區410彼此耦合形成下集射極306。下基極區412彼此耦合形成下基極308。
在示例DSDB-BJT 300中，上集射極區404和下集射極區410為P型，上基極區408和下基極區412為N型。在示例系統中，淺層P+區域提供了從上集射極區404和下集射極區410到金屬化層（未具體編號）進而到相應上集射極302和下集射極306的歐姆接觸。此外，在示例系統中，淺層N+接觸摻雜提供了從上基極區408和下基極區412到金屬化層（未具體編號）進而到相應上基極304和下基極308的歐姆接觸。本示例中，任選的電介質填充溝槽414提供了基極區與集射極區之間的橫向分隔。
這些示例情況下，與上側400相關聯的各種結構和摻雜意味著與下側402相關聯的各種結構和摻雜的鏡像。但某些情況下，上側400相關聯的各種結構和摻雜與下側402上各種結構和摻雜是在不同的時間構建，因此兩側之間的結構和摻雜可能存在些微差異，這些差異歸因於製造公差，但不會對器件作為雙向雙基極雙極性結型電晶體的工作產生不利影響。
根據示例實施例和請求項，基於摻雜類型和成結來定義區域作為基極區或集射極區的狀態。由此可見，端子或連接作為基極或集射極的狀態是基於端子所耦合的底層區域。具體地，PNP型DSDB-BJT 300的集射極區應指與N型摻雜的體基板和/或基極區成結的P型摻雜區域。仍參照圖4考慮上集射極區404，示例P型上集射極區404與N型體基板406成結。在DSDB-BJT 300情況下，由於連續的N型摻雜（即，體基板406中的N-到上基極區408中的N再到用於形成歐姆接觸的N+），體基板406實際上是基極區。集射極區中載流子濃度不同但摻雜類型相同（例如，P轉變為P+）的部分不應視為不同的摻雜類型。
同理，DSDB-BJT 300的基極區應指與N型摻雜體基板相鄰接的N型摻雜區域。仍參照圖4考慮上基極區408，示例上基極區408為N型，與N型摻雜體基板相鄰接。再者，在DSDB-BJT 300情況下，由於連續的N型摻雜，體基板406實際上是基極區。基極區中載流子濃度不同但摻雜類型相同（例如，N-轉變為N再轉變為N+）的部分不應視為不同的摻雜類型。
因此，端子或連接作為基極或集射極的狀態並非由主負載電流路徑和/或控制電壓或電流施加位置來定義；相反，端子或連接作為基極或集射極的狀態是由電晶體器件內的摻雜類型來定義。從上基極304到下基極308的電追蹤僅存在N型區域，載流子濃度變化不會改變從上基極304到下基極308都是N型區域的事實。然而，從上集射極302到下集射極306存在PN結，即P型上集射極區404與N型體基板406成結，N型體基板406與P型下集射極區410成結。
圖5A至圖5G簡要示出了PNP型DSDB-BJT與示例外部電連接來說明幾種工作狀態的橫截面圖。具體地，圖5A至圖5G示出了DSDB-BJT 300佈置用於跨過或通過基極區承載主負載電流的七種示例狀態，這七種狀態是（從左到右）：被動關斷（圖5A）、主動關斷（圖5B）、二極體導通（圖5C）、被動導通（圖5D）、主動導通（圖5E）、預關斷（圖5F）、雙向阻斷（圖5G）。下面依次解決各種狀態。
首先參照圖5A，圖5A示出了示例上端子314和下端子316。上端子314與下端子之間存在簡要示出的DSDB-BJT 300，限定了上集射極302、上基極304、下集射極306和下基極308。在圖5A至圖5G的示例中，假設外加電壓與上端子314相關聯的極性相比下端子316為正。在圖5A的被動關斷佈置示例中，DSDB-BJT 300具有電浮置的上集射極302，上基極304耦合至上端子314，下集射極306耦合至下端子316，下基極308電浮置。在圖5A的佈置中，一些情況下，DSDB-BJT 300可以具有600伏以上（某些情況下大約1200伏）的崩潰電壓。因此，由於下集射極306與上基極304之間形成反向偏置的PN結，故沒有明顯的電流流經DSDB-BJT 300。圖5A的示例狀態稱為「被動關斷（Passive OFF）」，因為圖5A的電氣佈置可以用純被動組件（例如二極體和電阻器）來實施，因此驅動器電路無需工作電源來實施圖5A的佈置。
圖5B示出了DSDB-BJT 300的主動關斷佈置示例。具體地，上集射極302電浮置，上基極304耦合至上端子314，下集射極306通過電壓源500耦合至下端子316，下基極308電浮置。電壓源500向下集射極306提供負偏置。如下詳述，從導通狀態之一（也如下所述）轉變為非導通狀態的過程中，電壓源500可以加速DSDB-BJT 300轉變為非導通狀態。在圖5B的佈置中，一些情況下，DSDB-BJT 300可以具有600伏以上（一些情況下大約1200伏）的崩潰電壓。因此，在主動關斷佈置中，由於下集射極306與上基極304之間形成反向偏置的PN結，故沒有明顯的電流流經DSDB-BJT 300。圖5B的示例狀態稱為「主動關斷（Active OFF）」，因為在圖5B的電氣佈置中，相關聯的驅動器電路使用工作電源來實施該佈置（例如，為電壓源500供電）。
圖5C示出了DSDB-BJT 300的二極體導通（Diode ON）佈置示例。具體地，上集射極耦合至上端子314，上基極304電浮置，下集射極306電浮置，下基極308耦合至下端子316。在二極體導通佈置中，由上集射極302和體基板形成的PN結正向偏置，因此電流從上端子314流向下端子316。圖5C佈置中的DSDB-BJT 300兩端的壓降約為二極體正向壓降，大約0.7伏。圖5C的二極體導通佈置與NPN型DSDB-BJT（未示出）的二極體導通佈置相一致，但實際上二極體導通佈置只能在有限的情況下使用，也可能根本不可用。
圖5D示出了DSDB-BJT 300的被動導通佈置示例。具體地，上集射極302電浮置，上基極304耦合至上端子314，下集射極306電浮置，下基極308耦合至下端子316。圖5D佈置中的DSDB-BJT 300兩端的壓降是基於基板電阻（例如，對於260μm厚的基板，大約2歐姆）。圖5D的示例狀態稱為「被動導通（Passive ON）」，因為該導通狀態不涉及注入電荷載流子來嘗試降低正向壓降VCEON（如圖5E的主動導通佈置所示）。
圖5E示出了DSDB-BJT 300的主動導通（Active ON）佈置示例。具體地，上集射極302通過電壓源502耦合至上端子314，上基極304耦合至上端子314，下集射極306電浮置，下基極308耦合至下端子316。電壓源502提供了上集射極302相對於上基極304正偏置，電壓源502可以提供任何合適的偏置電壓（例如，0.2V-2V）。電壓源502跨PN結將電荷載流子注入到體基板中，從而在30安培（A）的主電流流經基極時，將基極間的正向壓降VCEON降低到約0.2V，而不存在電荷載流子注入的情況下，則約為10-20V。
圖5F示出了DSDB-BJT 300的預關斷（Pre-Turn OFF）佈置示例。具體地，上集射極302耦合至上端子314，上基極304耦合至上端子314，下集射極306耦合至下端子316，下基極308耦合至下端子316。一種等效佈置可以省略上集射極302耦合至上端子314。在圖5F的預關斷佈置中，DSDB-BJT 300在端子314和316間的電阻增加，同時將額外的少數載流子推出基極區。基極區回到本征摻雜密度時出現最高電阻（例如，當少數載流子密度從約1E17/cm 3（導通態高少數注入）降至約5E13/cm 3（基板本征摻雜）時，比電阻Rsp可能從0.2 mOhm.cm 2增至2 Ohm.cm 2。少數載流子密度變化會增大上端子314與下端子316之間的壓降。例如，對於Rsp為0.2 mOhm.cm 2的30A負載，圖5F的預關斷佈置從上端子314到下端子316呈現約60V壓降。
圖5G的雙向阻斷（Bi-directional Blocking）示例中，對於DSDB-BJT 300，上集射極302耦合至上端子314，上基極304電浮置，下集射極306耦合至下端子，下基極308電浮置。因此，沒有明顯的電流流經DSDB-BJT 300。在圖5G的佈置中，DSDB-BJT 300的崩潰電壓取決於任一極性的PN結反向崩潰電壓。PN結反向崩潰電壓由結型決定，並考慮到與VCEON的權衡。例如，對於5E13/cm 3摻雜的300μm厚N型基板，P型區與N型區之間的崩潰電壓可超過1200V。
許多情況下，DSDB-BJT 300將佈置成從圖5A的被動關斷佈置或圖5B的主動關斷佈置直接轉變為圖5E的主動接通佈置，而不實施中間佈置或狀態。即，圖5C的二極體導通佈置和圖5D的被動導通佈置是可選配置，但仍可在某些情況下使用。關於從導通轉變為不導通，許多情況下，DSDB-BJT 300將從圖5E的主動導通佈置直接轉變為圖5B的主動關斷佈置、圖5A的被動關斷佈置或圖5G的雙向阻斷佈置，而不實施中間佈置或狀態。即，圖5C的二極體導通佈置、圖5D的被動導通佈置和圖5F的預關斷佈置是從導通轉變為不導通的可選中間配置，但仍可在某些情況下使用。
圖5A至圖5G的示例是針對上端子314外加電壓為正極性的情況。然而，示例DSDB-BJT 300為對稱器件，現在瞭解如何控制電流流經示例極性的DSDB-BJT，接下來控制電流反向流動。
圖6示出了示例電源模組或開關組件的部分電氣示意框圖。具體地，示例開關組件600包括PNP型DSDB-BJT 300和驅動器602。圖中通過具有兩個發射極和兩個基極的示例電路符號顯示DSDB-BJT 300。電路符號顯示了上集射極302、上基極304、下集射極306和下基極308。示例驅動器602限定了耦合至上集射極302的上集射極端子608、耦合至上基極304的上導通端子610、耦合至下集射極306的下集射極端子612以及耦合至下基極308的下導通端子614。上基極304通過上導通端子610耦合至開關組件600的上端子314。下基極308通過下導通端子614耦合至開關組件600的下端子316。
示例驅動器602包括控制器616、電隔離器618和隔離變壓器620。示例驅動器602包括多個電控開關和電荷載流子源，以便將DSDB-BJT 300置於各種導通模式和非導通模式。具體地，示例驅動器602包括開關622，開關622具有耦合至上端子314的第一引線、耦合至上集射極302的第二引線以及耦合至控制器616的控制輸入。示例開關622顯示為單刀單擲開關，但實際上開關622也可以是FET，其控制輸入為FET的閘極。因此，當開關622因斷言其控制輸入而導通時，上集射極302耦合至上端子314。
驅動器602還包括說明性顯示為電池的電荷載流子源624。電荷載流子源624的負極引線耦合至上端子314。另一個電控開關626（下文簡稱為開關626）具有耦合至電荷載流子源624正極端子的第一引線、耦合至上集射極302的第二引線以及耦合至控制器616的控制輸入。示例開關626也顯示為單刀單擲開關，但實際上開關626可以是FET，其控制輸入為FET的閘極。因此，當開關626導通時，電荷載流子源624耦合至上端子314與上集射極302之間。驅動器602還包括另一個電荷載流子源628（說明性顯示為電池）。電荷載流子源628的正極引線耦合至上端子314。另一個電控開關630（下文簡稱為開關630）具有耦合至電荷載流子源628負極端子的第一引線、耦合至上集射極302的第二引線以及耦合至控制器616的控制輸入。示例開關630也顯示為單刀單擲開關，但實際上開關630可以是FET，其控制輸入為FET的閘極。因此，當開關630導通時，電荷載流子源628耦合至上端子314與上集射極302之間。
驅動器602還包括上主開關320，上主開關320具有耦合至上端子314的第一引線、限定耦合至上基極304的上導通端子610的第二引線以及耦合至控制器616的控制輸入。如前所述，示例上主開關320顯示為單刀單擲開關，但實際上該上主開關320可以是FET，其控制輸入為FET的閘極。因此，當上主開關320例如因斷言其控制輸入而導通時，上端子314耦合至上基極304。
下面闡述DSDB-BJT 300下側，示例驅動器602還包括開關632，開關632具有耦合至下端子316的第一引線、耦合至下集射極306的第二引線以及耦合至控制器616的控制輸入。示例開關632顯示為單刀單擲開關，但實際上開關632也可以是FET，其控制輸入為FET的閘極。因此，當開關632因斷言其控制輸入而導通時，下集射極306耦合至下端子316。
驅動器602還包括說明性顯示為電池的電荷載流子源634。電荷載流子源634的負極引線耦合至下端子316。另一個電控開關636（下文簡稱為開關636）具有耦合至電荷載流子源634正極端子的第一引線、耦合至下集射極306的第二引線以及耦合至控制器616的控制輸入。示例開關636顯示為單刀單擲開關，但實際上開關636可以是FET，其控制輸入為FET的閘極。因此，當開關636導通時，電荷載流子源634耦合至下端子316與下集射極306之間。示例驅動器602還包括另一個電荷載流子源638（說明性顯示為電池）。電荷載流子源638的正極引線耦合至下端子316。另一個電控開關640（下文簡稱為開關640）具有耦合至電荷載流子源638負極端子的第一引線、耦合至下集射極306的第二引線以及耦合至控制器616的控制輸入。示例開關640顯示為單刀單擲開關，但實際上開關640可以是FET，其控制輸入為FET的閘極。因此，當開關640導通時，電荷載流子源638耦合至上端子314與下集射極306之間。
示例驅動器602還包括下主開關318，下主開關318具有耦合至下端子316的第一引線、限定耦合至下基極308的下導通端子614的第二引線以及耦合至控制器616的控制輸入。如前所述，示例下主開關318顯示為單刀單擲開關，但實際上下主開關318可以是FET，其控制輸入為FET的閘極。因此，當下主開關318例如因斷言其控制輸入而導通時，上端子314耦合至下基極308。
控制器616限定分別耦合至上主開關320、開關630、開關626、開關622、開關632、開關636、開關640和下主開關318的控制輸入642和控制輸入644以及控制輸出646、控制輸出648、控制輸出650、控制輸出652、控制輸出654、控制輸出656、控制輸出657和控制輸出658。當控制輸入642被斷言時，控制器616設計構造為將DSDB-BJT 300佈置成從上端子314至下端子316導通。相反，當控制輸入642被取消斷言時，控制器616設計構造為將DSDB-BJT 300佈置成阻斷電流從上端子314流向下端子316。同理，當控制輸入644被斷言時，控制器616設計構造為將DSDB-BJT 300佈置成從下端子316至上端子314導通。相反，當控制輸入644被取消斷言時，控制器616設計構造為將DSDB-BJT 300佈置成阻斷電流從下端子316流向上端子314。當控制輸入642和644都被斷言時，控制器816將DSDB-BJT 300佈置成使電流在兩個方向上流動（例如，AC斷路器服務），而當控制輸入642和644都被取消斷言時，控制器616阻斷電流在兩個方向上流動。
DSDB-BJT 300的非導通佈置取決於所施加電壓的極性。因此，示例控制器616還可以限定極性輸入660，其接收所施加極性的布林指示。在示例驅動器602中，比較器662具有耦合至上端子314的第一輸入（由氣泡框「A」所示的連接）以及耦合至下端子316的第二輸入。比較器662限定耦合至極性輸入660的比較輸出。雖然圖6示出了第一輸入和第二輸入直接耦合至相應的導通端子，但實際上，當不導通時DSDB-BJT 300兩端的電壓可能很大（例如1200V），因此第一輸入和第二輸入中每一者均可經由各自的分壓器電路耦合至各自的導通端子。又一些情況下，可以由開關組件600外部的系統和器件確定所施加的極性，並且布林訊號通過電隔離器618發送到極性輸入660。
DSDB-BJT 300從不導通轉變為導通再轉變回不導通可以是多步過程。為了實施這個多步過程，控制器616可以是單獨電路部件、專用積體電路（ASIC）、含控制軟體的微控制器、精簡指令集電腦（RISC）、數位訊號處理器（DSP）、含控制軟體的處理器、可程式設計邏輯器件（PLD）、現場可程式設計閘陣列（FPGA）、可程式設計片上系統（PSOC）和/或上述組合，其配置為讀取控制輸入642和控制輸入644、讀取極性輸入660並驅動控制輸出來實施DSDB-BJT 300的模式轉換。
在示例系統中，開關組件600呈電浮置。示例驅動器602實施電隔離器618，以便在開關組件600的電域中接收控制輸入642和控制輸入644。示例電隔離器618可以採取任何合適形式，諸如光耦合器或電容式隔離器件。不管電隔離器618的精確性如何，外部控制訊號（例如布林訊號）可以耦合至電隔離器618的控制輸入664和控制輸入666。電隔離器618又將控制訊號傳遞到開關組件600的電域。本示例中，外部控制訊號通過後變成控制器616的控制輸入642和644。
下麵闡述隔離變壓器620。開關組件600內的各種器件可以使用工作電源。例如，控制器616可以使用匯流排電壓和功率來實施DSDB-BJT 300的各種工作模式。此外，系統內的電荷載流子源實際上可以實施為開關電源轉換器形式的單獨電壓源，也可以使用開關電源轉換器來實施的單獨電流源。實施電荷載流子源的開關電源轉換器可以使用匯流排電壓和功率。設置隔離變壓器620以在開關組件600的電域內提供工作電源。外部系統（未具體示出）可以提供隔離變壓器620的初級引線668和初級引線670之間的交流（AC）訊號（例如，15V AC）。隔離變壓器620在次級引線672和次級引線674上產生AC電壓。隔離變壓器620次級引線上的AC電壓可以提供給AC-DC變電器676，AC-DC變電器676對AC電壓進行整流並通過相對於公共端678的匯流排電壓VBUS（例如，3.3V、5V、12V）來供電。AC-DC變電器676的供電可以由開關組件600的各種組件使用。其他情況下，可能存在多個隔離變壓器（例如，DSDB-BJT每側各一個）。此外，可以使用具有多個次級繞組的單個隔離變壓器。下面闡述在開關組件600背景下使DSDB-BJT 300導通和/或不導通的示例佈置。
舉例而言，考慮上端子314施加電壓為正極性的情況。還會考慮施加到電隔離器618的控制輸入664被取消斷言，因此施加到控制器616的控制輸入642的控制訊號被取消斷言。基於控制輸入642的取消斷言狀態，控制器616設計構造為將DSDB-BJT 300置於非導通佈置，其中將所施加極性（例如，由控制器616通過極性輸入660讀取的極性）考慮在內。因此，在示例佈置中，上主開關320導通，下主開關318不導通，並且（1）開關632導通（被動關斷）；或者（2）開關640導通（主動關斷）。一些示例中，通過控制器616斷言控制輸出646而使上主開關320導通。但其他情況下，如下文詳述，上主開關320實施為具有內置體二極體的FET。因此，上主開關320的導通性可以至少最初是基於正向偏置實施上主開關320的FET的體二極體的施加電壓。當下主開關318佈置成阻斷相反極性的電流時，可能存在類似的佈置和/或操作。
仍鑒於上端子314處正極性的示例佈置，此時考慮到施加到電隔離器618的控制輸入664的控制訊號被斷言，因此施加到控制器616的控制輸入642的控制訊號被斷言。在示例開關組件600中，基於斷言，控制器616可以設計構造為將DSDB-BJT 300直接置於主動導通佈置（圖5E）。為此，控制器616可以斷言控制輸出646（若尚未斷言）以使上主開關320導通，斷言控制輸出650以使開關626導通，斷言控制輸出658以使下主開關318導通，使其餘控制輸出取消斷言或保持取消斷言。又一些情況下，為了將DSDB-BJT 300置於導通狀態，控制器616可以設計構造為使開關626導通達預定時段（例如，大約0.1μs到5μs），之後使下主開關318導通。使開關626導通之後再使下主開關318導通可以將集射極302充電到上基極304的電容，從而一旦使下主開關318導通便使DSDB-BJT 300加快完全導通。
任選地，再就上端子314處正極性的情況，控制器616可以設計構造為使DSDB-BJT 300通過中間導通佈置之後達成主動導通佈置。例如，控制器616可以暫時將DSDB-BJT 300置於被動導通佈置（圖5D），其中通過斷言控制輸出646以使上主開關320導通，斷言控制輸出658以使下主開關318導通，使其餘控制輸出取消斷言或保持取消斷言。使用時，被動導通佈置可以持續預定時段（例如，大約0.1μs到5μs）。如中間導通狀態的另一示例，控制器616可以暫時將DSDB-BJT 300置於二極體導通佈置（圖5C），其中通過斷言控制輸出652以使得開關622導通，斷言控制輸出658以使下主開關318導通，使其餘控制輸出取消斷言或保持取消斷言。使用時，二極體導通佈置可以持續預定時段（例如，大約0.1μs到5μs）。實際上，上主開關320可以具有內置體二極體或者與分立並聯二極體相關聯，從而無法實施二極體導通佈置，因為當上端子314處正極性時，體二極體或分立並聯二極體將正向偏置。如果下主開關318具有體二極體或分立並聯二極體，則當下端子316處正極性時，可能存在類似無法實施二極體導通佈置的情況。但在中間導通佈置之後，控制器616將DSDB-BJT 300置於主動導通佈置。
在主動導通佈置中，對於上端子314處正極性，電荷載流子源624將電荷載流子注入到上集射極302中。將電荷載流子注入到上集射極302增加了DSDB-BJT 300漂移區內的電荷載流子數，這會降低基極304和308間測得的VCEON。某一示例中，電荷載流子源624注入電荷載流子可以將基極304和308間的VCEON降至約0.2V，此時流經基極304和308的電流約為30A至100A。電荷載流子源624可以採取0.5V至5.0V（包含本數）的任何合適電壓，一些情況下採取0.6V至1.5V。
仍參照圖6，仍然鑒於上端子314處正極性，進一步考慮到施加到電隔離器618的控制輸入664從斷言轉變為取消斷言，因此施加到控制器616的控制輸入642的控制訊號從斷言轉變為取消斷言。基於這種轉變，控制器616設計構造為再次將DSDB-BJT 300置於非導通佈置。在示例情況下，控制器616可以根據DSDB-BJT 300的導通狀態而直接實施如前所述的被動關斷佈置或主動關斷佈置。在其他情況下，控制器616可以關斷開關626達預定時間量（例如，大約0.1μs到5μs）之後斷開下主開關318，這會減少漂移區中的少數載流子，繼而降低換向電流的峰值和/或縮短換向電流的持續時間。此外，關於改變上主開關320狀態和下主開關318狀態的時序，當具有假定極性的DSDB-BJT 300轉變為非導通狀態時，可以使下主開關318不導通，但當通過開關組件600的電流下降時，上主開關320可以在預定時段內（例如，大約450奈秒（ns，nanosecond）以下時段內）保持導通狀態，這可以縮短與上主開關320相關聯的體二極體的反向恢復時間。
任選地，控制器616可以設計構造為使DSDB-BJT 300通過中間導通佈置之後達成非導通佈置。例如，控制器616可以暫時將DSDB-BJT 300置於二極體導通佈置（圖5C）、被動導通佈置（圖5D）或預關斷佈置（圖5F）。使用時，主動導通與主動關斷之間的中間佈置可以持續預定時段（例如，大約0.1μs到5μs）。
參照圖6闡述的示例操作是上端子314處正極性的情況。然而，示例DSDB-BJT 300和相關驅動器同樣對稱，現在瞭解如何將DSDB-BJT 300佈置成各種導通狀態和非導通狀態，接下來控制電流反向流動。
圖6的開關組件顯示了示例DSDB-BJT 300佈置用於共源共閘工作。這樣的佈置中，主要通過上主開關320和下主開關318實施中斷流經器件的電流（例如，從導通轉變為不導通）。例如，當上端子314處正極性時，流經開關組件600的電流最初被下主開關318中斷，然後被DSDB-BJT 300實施進一步阻斷。相反，當下端子316處正極性時，流經開關組件600的電流最初被上主開關320中斷，然後被DSDB-BJT 300實施進一步阻斷。由此可知，由於阻斷是由DSDB-BJT 300實施，因此上主開關320和下主開關318的崩潰電壓會顯著低於DSDB-BJT 300的崩潰電壓。例如，上主開關320和下主開關318各自的崩潰電壓可以是100V以下，某些情況下80V以下，而DSDB-BJT 300的崩潰電壓可以是600V以上，某些情況下約為1200V。
在通過基極304和308從導通狀態轉變為非導通狀態時，相對少量電流（截止電流）可以瞬間流經正極性反側的集射極。例如，在上端子314處正極性以及電流從上基極304通過DSDB-BJT 300流出下基極308的情況下，由下主開關318中斷電流可能導致關斷電流瞬間流經下集射極306。換言之，當通過DSDB-BJT 300的負載電流被下主開關318中斷時，隨著下PN結變成反向偏置，關斷電流在短時段內通過下集射極306換向（請注意，在假設情況下，下集射極306在導通期間呈電浮置）。因此，被動關斷佈置（圖5A）和主動關斷佈置（圖5B）為關斷電流提供到下端子316的電流路徑。在主動關斷佈置的情況下（圖5B），電荷載流子源638（對應於圖5B的電壓源500）可以通過從體區提取電荷載流子來加速DSDB-BJT 300轉變為非導通狀態，並且更快速地反向偏置下集射極306與體區之間形成的PN結。現在瞭解到當上端子314處正電壓時電流通過下集射極306換向，即可直接說明當下端子316處正電壓時電流通過上集射極302換向。
圖7示出了示例開關組件的部分電氣示意圖。具體地，圖7示出了示例DSDB-BJT 300以及部分示例驅動器602。驅動器602同樣可以具有隔離變壓器、AC-DC變電器、電隔離器、控制器和比較器，但圖7的簡圖中省略了這些組件。為了闡述起見，圖7上側示出了上主開關320、開關622、開關626和開關630以及示例電荷載流子源624和電荷載流子源628，下側示出了下主開關318、開關632、開關636和開關640以及示例電荷載流子源634和電荷載流子源368。
如上所述，許多開關都實施為FET。在圖7的示例開關組件中，上主開關320顯示為FET，具有耦合至上端子314的源極、耦合至上基極304的汲極、限定控制輸入的閘極以及耦合至源極與汲極之間的體二極體。當上端子314施加電壓為正極性時，體二極體被正向偏置，使上主開關320導通（控制器616（圖6）無需動作）。在DSDB-BJT 300的導通狀態期間，控制器616驅動閘極以使FET導通來降低總壓降。在示例情況下，用於實施上主開關320的FET的崩潰電壓可以是100V以下，某些情況下約為80V，但事實上DSDB-BJT 300的崩潰電壓可以是600V以上，某些情況下約為1200V。
示例開關622顯示為一對背靠背FET。具體地，開關622顯示為第一FET（其源極耦合至上端子314）以及第二FET（其源極耦合至上集射極302），並且FET的汲極彼此耦合。FET的閘極可以單獨耦合至控制器616（圖6），或者閘極可以彼此耦合並由控制器616作為單個單元驅動。每個FET均有體二極體，在所示的佈置中，體二極體的陰極彼此耦合。儘管存在體二極體，但背靠背FET仍可實現雙向電流阻斷以及雙向電流流動。上端子314處正極性的情況下，開關622可以在任選的二極體導通佈置（圖5C）或任選的預關斷佈置（圖5F）期間導通。然而，在主動導通佈置期間（圖5E），開關622可以不導通（例如，以使其他器件能夠將電荷載流子注入到上集射極302中）。因此，對於上端子314處正極性的情況，當閘極被取消斷言時，儘管第一FET的體二極體被正向偏置，但背靠背FET仍會阻斷電流流動。在下端子316處正極性的情況下，開關622轉變為被動關斷佈置時也可導通（儘管使用開關622被動關斷將發生在為驅動器602供電的情況下）。例如，被動關斷佈置中的關斷電流可以由開關622承載。
類似地，開關626顯示為一對背靠背FET。具體地，開關626顯示為FET 700（其源極耦合至電荷載流子源624）以及FET 702（其源極耦合至上集射極302），並且FET 700和FET 702的汲極彼此耦合。FET 700和FET 702的閘極可以單獨耦合至控制器616（圖6），或者閘極可以彼此耦合並由控制器616作為單個單元驅動。FET 700和FET 702各自具有體二極體，在所示的佈置中，體二極體的陰極彼此耦合。儘管存在體二極體，但背靠背FET仍可實現雙向電流阻斷以及雙向電流流動。在上端子314處正極性的情況下，可以利用電荷載流子源624通過FET 700和FET 702將電荷載流子注入到上集射極302來實施主動導通佈置。在其他模式下，從電荷載流子源624流向上集射極302的電流可以被FET 702阻斷，但事實上FET 700的體二極體可以被電荷載流子源624正向偏置。
仍鑒於開關626以及電阻器704和電阻器706（以及與下側開關636相關聯的相應電阻器708和電阻器710），體二極體可以用於啟用上電安全模式。即，電阻器704和電阻器706確保開關組件600上電時的競爭條件不會引起無意中通過DSDB-BJT 300導通。具體地，開關組件600可以具有耦合至整個系統內的上端子314和下端子316。在AC-DC變電器676（圖6）上電之前和/或在控制器616有機會自舉到工作狀態之前，電壓可以採取任一極性出現在上端子314和下端子316。舉例而言，考慮控制器616工作之前在下端子316出現正極性的上電狀況。在此情況下，實施下主開關318的FET體二極體呈導通。此外，開關626的FET 702的體二極體會被正向偏置，導致關斷電流和/或漏電流從上集射極302流向上端子314，從而實施被動關斷佈置（圖5A）。當上端子314出現正極性時，發生類似佈置，其中漏電流流經FET 712的體二極體、電阻器708和電阻器710。因此，即使不存在控制器616進行控制的情況下，DSDB-BJT 300也進入非導通安全模式，而不管施加到上端子314和下端子316間的電壓極性如何。
根據示例系統，可以隨時間選擇性利用不同電壓來實施主動導通佈置（圖5E）。具體地，示例開關組件600還包括電荷載流子源718（說明性顯示為電池），其負極引線耦合至上端子314。開關（說明性顯示為FET 720）具有耦合至電荷載流子源718正極引線的源極、耦合至上集射極302的汲極以及耦合至控制器616（圖6）的控制輸入或閘極。在上端子314處正極性的情況下，可以首先由FET 720和電荷載流子源718實施主動導通佈置。因此，在主動導通佈置中，電荷載流子源718可以首先以第一速率將電荷載流子注入到上集射極302中。在預定時段後，控制器616可以設計構造為降低電荷載流子注入速率，其中通過使FET 720不導通並且基本上同時使開關626導通，因此使用電荷載流子源624以較低速率將電荷載流子注入到上集射極302中。即，一旦使用電荷載流子源718來驅動VCEON降低，便可使用電荷載流子源624來維持降低的VCEON。現在瞭解，使用電荷載流子源624和718實施上端子314處正極性的主動導通佈置，即可說明使用電荷載流子源638和電荷載流子源716（以及開關714）實施下端子316處正極性的主動導通佈置。
仍參照圖7，特別是上側，開關630顯示為單個FET，具有耦合至上集射極302的源極、耦合至電荷載流子源628負極引線的汲極、限定耦合至控制器616的控制輸入的閘極（圖6）以及耦合至源極與汲極之間的體二極體。當FET本身不導通時，與電荷載流子源628相關聯的電壓可以使FET的體二極體保持反向偏置，因此開關630可能不需要背靠背FET。二極體722部署在FET的源極與上集射極302之間，以便在功率損耗和/或啟動情況下阻斷電流從上端子314流向上集射極302。具體地，二極體722的陽極耦合至上集射極302並且其陰極耦合至開關630的體二極體陰極。如上所述，當下端子316處正極性時，開關630和電荷載流子源628可用於實施主動斷開佈置。當上端子314處正極性時，由開關640、電荷載流子源624和二極體724提供類似的功能。
圖7還將下主開關318顯示為FET，具有耦合至下端子316的源極、耦合至下基極308的汲極、限定控制輸入的閘極以及耦合至源極與汲極之間的體二極體。當下端子316處正極性時，體二極體被正向偏置，從而使下主開關318導通（控制器616（圖6）無需動作）。在DSDB-BJT 300的導通狀態期間，控制器616驅動閘極以使FET導通來降低總壓降。在示例情況下，用於實施下主開關318的FET的崩潰電壓可以是100V以下，某些情況下約為80V，但事實上DSDB-BJT 100的崩潰電壓可以是600V以上，某些情況下約為1200V。
採取類似於開關622的方式，開關632可以實施為背靠背FET。此外，採取類似方式，開關636可以實施為背靠背FET。考慮到施加電壓的極性，開關632和636操作的描述與開關622和開關626的描述重複，故此不再贅述。
當如圖7所示各種開關實施為具有體二極體的FET時，可以由控制器616（圖6）更便捷快速地實施狀態轉換。舉例而言，考慮到上端子314處正極性以及驅動器602使DSDB-BJT 300置於主動導通佈置。在此情況下，上主開關320導通，開關626或FET 720導通，下主開關318導通，其餘開關不導通。現在考慮驅動器602接收使DSDB-BJT 300不導通的命令（例如，控制輸入642（圖6）被取消斷言）。當如圖所示開關實施為FET時，將驅動器602佈置成實施主動關斷模式可能涉及使控制器616（圖6）取消斷言所有FET的所有閘極。基於體二極體正向偏置且導通，上主開關320保持導通。下主開關318中斷電流並且其體二極體被反向偏置。電流中斷使關斷電流換向流經開關636的FET 712的體二極體以及電阻器708和710。在示例情況下的某個時刻，控制器616可以使開關640導通以實施主動關斷佈置，但時序無關緊要。換言之，倘若僅為減少時序約束，控制器616可以設計構造為暫時實施被動關斷佈置之後再實施主動關斷佈置。接下來類似地說明下端子316處正電壓時中斷電流流動。
圖6和圖7所示的各種電荷載體源說明性顯示為電池。但實際上，這些電荷載流子源可以是單獨的DC-DC變流器，或者對於同一側具有對應極性的電荷載流子源（例如，電荷載流子源624和電荷載流子源718），可以實施電壓輸出受控的單個DC-DC變流器。其他情況下，DC-DC變流器可以實施為受控的電流源而非電壓源。
圖8示出了根據至少一些實施例的方法。具體地，該方法開始（步驟800）並包括：使第一負載電流從電源模組的上端子導通至電晶體的上基極、通過電晶體、從下基極導通至電源模組的下端子（步驟802）；然後回應於斷言第一中斷訊號，通過斷開下主FET並使第一關斷電流通過電晶體的下集射極換向至下端子，中斷第一負載電流從下基極流向下端子（步驟804）；通過電晶體阻斷電流從上端子流向下端子（步驟806）。此後，該方法結束（步驟808）。
圖9示出了根據至少一些實施例的方法。具體地，該方法開始（步驟900）並包括：通過向電晶體的上集射極供應電流並使電晶體的下集射極電浮置，使電晶體從上基極至下基極導通（步驟902）；然後通過使上集射極電浮置、使下基極電浮置並通過電晶體的下集射極導通關斷電流，使電晶體不導通（步驟904）。此後，該方法結束（步驟906）。
雖然上主開關和下主開關在完全導通時均有相應的壓降，但實施為功率FET時，與相關DSDB-BJT的正向壓降（例如0.2V到0.6V）相比，正向壓降很小（例如0.01V到0.1V），許多情況下可忽略不計。還應注意，從導通轉變為不導通的過程中，流經正極性反側的集射極的關斷電流可能具有約等於負載電流的峰值電流；然而，雖然集射極區和連接可能未設計為長時間處理滿載電流，但本說明書的發明人通過模擬發現，給定關斷電流瞬態性質（例如，1μs到3μs），即使關斷電流的峰值等於負載電流，也不會對器件工作產生任何不利影響。
圖式中的許多電連接顯示為無中間器件的直接耦合，但上述內容中並未明確這樣表述。本段應作請求項的前置基礎，對於圖中顯示為無中間器件的電連接，將任何電連接稱為「直接耦合」。此外，本段不應否定基極通過電晶體電連接到集射極可以稱為「直接耦合」。
上述內容旨在說明本發明原理和各種實施例。一旦充分理解上述公開內容，本領域技術人員將清楚明瞭許多變化和修改。所附請求項旨在解釋為包含所有此類變化和修改。
100:DSDB-BJT 112:上集射極 114:上基極 120:下集射極 122:下基極 130:上驅動器 132:下驅動器 140:上端子 142:下端子 144:開關 146:開關 200:DSDB-BJT 300:DSDB-BJT 302:上集射極 304:上基極 306:下集射極 308:下基極 310:上驅動器 312:下驅動器 314:上端子 316:下端子 318:下主開關 320:上主開關 368:電荷載流子源 400:上側 402:下側 404:上集射極區 406:體基板 408:基極區 410:下集射極區 412:下基極區 414:充溝槽 500:電壓源 502:電壓源 600:開關組件 602:驅動器 608:上集射極端子 610:上導通端子 612:下集射極端子 614:下導通端子 616:控制器 618:電隔離器 620:隔離變壓器 622:開關 624:電荷載流子源 626:開關 628:電荷載流子源 630:開關 632:開關 634:電荷載流子源 636:開關 638:電荷載流子源 640:開關 642:控制輸入 644:控制輸入 646:控制輸出 648:控制輸出 650:控制輸出 652:控制輸出 654:控制輸出 656:控制輸出 657:控制輸出 658:控制輸出 660:極性輸入 662:比較器 664:控制輸入 666:控制輸入 668:初級引線 670:初級引線 672:次級引線 674:次級引線 676:AC-DC變電器 678:公共端 700:FET 702:FET 704:電阻器 706:電阻器 708:電阻器 710:電阻器 712:FET 714:開關 716:電荷載流子源 718:電荷載流子源 720:FET 722:二極體 724:二極體 800:步驟 802:步驟 804:步驟 806:步驟 808:步驟 900:步驟 902:步驟 904:步驟 906:步驟 816:控制器
圖1示出了使用NPN型DSDB-BJT的電源模組的部分電氣示意框圖； 圖2示出了使用PNP型DSDB-BJT的電源模組的部分電氣示意框圖； 圖3示出了根據至少一些實施例使用PNP DSDB-BJT的電源模組的部分電氣示意框圖； 圖4示出了根據至少一些實施例PNP DSDB-BJT的橫截面剖視圖； 圖5A至圖5G簡要示出了根據至少一些實施例NPN型DSDB-BJT與示例外部電連接來說明NPN型DSDB-BJT的幾種工作狀態； 圖6示出了根據至少一些實施例開關組件的部分電氣示意框圖； 圖7示出了根據至少一些實施例開關組件的部分電氣示意圖； 圖8示出了根據至少一些實施例的方法； 圖9示出了根據至少一些實施例的方法。
300:DSDB-BJT
302:上集射極
304:上基極
306:下集射極
308:下基極
310:上驅動器
312:下驅動器
314:上端子
316:下端子
318:下主開關
320:上主開關

Claims (11)

  1. 一種操作具有雙向雙基極雙極性結型電晶體的電源模組的方法，包括： 使第一負載電流從所述電源模組的上端子導通至所述電晶體的上基極、通過電晶體、從下基極導通至所述電源模組的下端子；然後回應於斷言第一中斷訊號： 通過斷開下主FET並使第一關斷電流通過所述電晶體的下集射極換向至所述下端子，中斷第一負載電流從所述下基極流向所述下端子； 通過所述電晶體阻斷電流從所述上端子流向所述下端子。
  2. 如請求項1所述操作具有雙向雙基極雙極性結型電晶體的電源模組的方法， 其中，在導通期間，所述方法還包括：將電荷載流子注入到上集射極中； 所述方法還包括：回應於斷言所述第一中斷訊號，停止將電荷載流子注入到所述上集射極中。
  3. 如請求項1至2任一項所述操作具有雙向雙基極雙極性結型電晶體的電源模組的方法， 其中，中斷第一負載電流還包括：利用100伏以下崩潰電壓的下主FET來中斷所述第一負載電流； 其中，阻斷電流還包括：在所述上端子與所述下端子之間施加600伏以上電壓時進行阻斷。
  4. 如請求項1至3任一項所述操作具有雙向雙基極雙極性結型電晶體的電源模組的方法，其中，使第一關斷電流換向還包括：將所述下集射極耦合至所述下端子。
  5. 一種開關組件，包括： 上端子、下端子和上控制輸入； 電晶體，限定上基極、上集射極、下基極和下集射極； 上主FET，限定耦合至所述上端子的第一引線、耦合至所述上基極的第二引線和閘極； 下主FET，限定耦合至所述下基極的第一引線、耦合至所述下端子的第二引線和閘極； 控制器，耦合至所述上控制輸入、所述上主FET的閘極和所述下主FET的閘極，對於所述上端子與所述下端子之間的第一施加電壓，所述控制器配置為： 斷言所述上主FET的閘極以使所述上主FET導通，將所述電晶體佈置成從所述上基極至所述下基極導通，並斷言所述下主FET的閘極以使所述下主FET導通，以便第一負載電流從所述上端子流向所述下端子； 感測取消斷言所述上控制輸入；回應於取消斷言所述上控制輸入： 取消斷言所述下主FET的閘極，以中斷來自所述下基極的第一負載電流。
  6. 如請求項5所述的開關組件，其中，所述電晶體的崩潰電壓為600伏以上，所述下主FET的崩潰電壓為100伏以下。
  7. 如請求項5至6任一項所述的開關組件，還包括： 上CE源極和上CE FET，所述上CE源極佈置成通過所述上CE FET選擇性將電荷載流子注入到所述上集射極中； 其中，當所述控制器將所述電晶體佈置成從所述上基極至所述下基極導通時，所述控制器還配置為使所述上CE FET導通以將電荷載流子注入到所述上集射極中； 其中，當所述控制器感測到取消斷言所述上控制輸入時，所述控制器還配置為使所述上CE FET不導通以停止將電荷載流子注入到所述上集射極中。
  8. 如請求項7所述的開關組件，其中，當所述控制器使所述上CE FET不導通時，所述控制器配置為使所述上CE FET不導通達預定非零時段之後取消斷言所述下主FET的閘極。
  9. 如請求項7所述的開關組件，其中，當所述控制器感測到取消斷言所述上控制輸入時，所述控制器還配置為使所述上集射極電浮置。
  10. 如請求項5至9中任一項所述的開關組件，還包括： 下CE FET，限定耦合至所述下集射極的第一引線、耦合至所述下端子的第二引線以及耦合至所述控制器的閘極； 其中，當所述控制器感測到取消斷言所述上控制輸入時，所述控制器還配置為斷言所述下CE FET的閘極以使關斷電流換向至所述下端子。
  11. 如請求項10所述的開關組件，還包括： 下CE源極，佈置成通過所述下CE FET選擇性從所述下集射極提取電荷載流子； 其中，當所述控制器感測到取消斷言所述上控制輸入時，所述控制器還配置為使所述下CE FET導通以從所述下集射極提取電荷載流子。
TW112143302A 2022-11-09 2023-11-09 雙向雙基極雙極性結型電晶體及其操作方法和系統 TW202420594A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263382924P 2022-11-09 2022-11-09
US63/382,924 2022-11-09
US18/483,939 2023-10-10
US18/483,939 US20240154029A1 (en) 2022-11-09 2023-10-10 Methods and systems of operating a pnp bi-directional double-base bipolar junction transistor

Publications (1)

Publication Number Publication Date
TW202420594A true TW202420594A (zh) 2024-05-16

Family

ID=88697522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112143302A TW202420594A (zh) 2022-11-09 2023-11-09 雙向雙基極雙極性結型電晶體及其操作方法和系統

Country Status (3)

Country Link
US (1) US20240154029A1 (zh)
TW (1) TW202420594A (zh)
WO (1) WO2024102546A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411557B2 (en) * 2020-05-18 2022-08-09 Ideal Power Inc. Method and system of operating a bi-directional double-base bipolar junction transistor (B-TRAN)
EP4260375A1 (en) * 2020-12-10 2023-10-18 Ideal Power Inc. Method and system of operating a bi-directional double-base bipolar junction transistor (b-tran)

Also Published As

Publication number Publication date
WO2024102546A1 (en) 2024-05-16
US20240154029A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
US11888030B2 (en) Method and system of operating a bi-directional double-base bipolar junction transistor (B-TRAN)
CN107371382B (zh) 具有双基极双极结型晶体管的优化操作的电路、方法和系统
CN108781076B (zh) 具有防止意外导通的被动部件的双基极连接式双极晶体管
EP0065269B1 (en) Switching device and circuit
US11804835B2 (en) Method and system of operating a bi-directional double-base bipolar junction transistor (B-TRAN)
US9742385B2 (en) Bidirectional semiconductor switch with passive turnoff
JPH07236229A (ja) オフラインブートストラップ型スタートアップ回路
JP2004215458A (ja) 半導体スイッチング素子の駆動回路
US10547250B2 (en) Rectifier device
EP1046194A1 (en) Bi-directional semiconductor switch, and switch circuit for battery-powered equipment
TW202420594A (zh) 雙向雙基極雙極性結型電晶體及其操作方法和系統
CN108028603B (zh) 用于操作双基双向功率双极晶体管的方法及驱动电路
CN116667835A (zh) 具有绝缘栅双极晶体管和单极开关装置的半导体开关模块
JP2020513689A (ja) 高電圧および高電流スイッチング用の電源デバイス
CN110767651A (zh) 功率半导体器件
CN216490435U (zh) 一种单片集成氮化镓芯片
KR830001097B1 (ko) 게이트 다이오드 스위치용 제어회로
KR100270952B1 (ko) 절연게이트 바이폴라 트랜지스터로 구성된 전력용 스위칭소자
CN118199378A (zh) 用于电源转换设备的控制装置
JPS6147667A (ja) 静電誘導サイリスタの制御回路