CN116667835A - 具有绝缘栅双极晶体管和单极开关装置的半导体开关模块 - Google Patents

具有绝缘栅双极晶体管和单极开关装置的半导体开关模块 Download PDF

Info

Publication number
CN116667835A
CN116667835A CN202310136779.9A CN202310136779A CN116667835A CN 116667835 A CN116667835 A CN 116667835A CN 202310136779 A CN202310136779 A CN 202310136779A CN 116667835 A CN116667835 A CN 116667835A
Authority
CN
China
Prior art keywords
transistor
gate
unit
diode
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310136779.9A
Other languages
English (en)
Inventor
罗曼·巴布尔斯科
弗兰克·普菲尔施
让娜·汉塞尔
卡特娅·瓦施内克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116667835A publication Critical patent/CN116667835A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Power Conversion In General (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

半导体开关模块(50)包括绝缘栅双极型晶体管(10)和单极开关装置(20)。绝缘栅双极型晶体管(10)包括第一晶体管单元(TC1)和补充单元(TC2)，其中，第一晶体管单元(TC1)包括第一栅极(151)和第一源极(111)，并且其中，补充单元(TC2)包括第二栅极(152)和补充电极(11S)。单极开关装置(20)基于宽带隙材料并且包括第三栅极(153)和第三源极(113)。第三栅极(153)和第二栅极(152)彼此电连接并且与第一栅极(151)断开。第一源极(111)、补充单元(SC)和第三源极(113)彼此电连接。

Description

具有绝缘栅双极晶体管和单极开关装置的半导体开关模块
技术领域
本公开内容的示例涉及包括绝缘栅双极晶体管的半导体开关模块。具体地，本公开内容涉及用于功率电子装置的开关模块。
背景技术
转换电能的电路(例如DC至AC转换器、AC至AC转换器和AD/DC转换器)以及驱动大感性负载的电路(例如电机驱动电路)通常包括功率半导体开关，例如IGBT(绝缘栅双极晶体管)和MOSFET(金属氧化物半导体场效应晶体管)。
N沟道IGBT包括n沟道MOSFET，n沟道MOSFET具有作为漏极的轻n掺杂漂移区和在与n导电漂移区相邻的背面上的p导电背面发射极。轻掺杂的n导电漂移区允许相对高的反向电压。在导通状态下，电子从n导电源极区通过MOSFET的n沟道流入n导电漂移区。当电子到达背面发射极时，背面发射极将空穴发射至漂移区中。尽管漂移区的低掺杂，当IGBT导通时，在n导电漂移区中产生的电子/空穴等离子体确保漂移区的相对低的电阻。
在关断时，空穴通过与n沟道MOSFET的n导电源极区并联电连接的重掺杂p导电接触区从漂移区排出。在从导通状态至关断状态的每个转变处的空穴电流有助于装置的开关损耗。在IGBT中，由于关断空穴电流引起的开关损耗高于单极开关装置中的开关损耗。
一直需要以较小的额外工作来进一步改善功率电子装置的装置特性。
发明内容
为此，本公开内容涉及包括绝缘栅双极型晶体管和单极开关装置的半导体开关模块。绝缘栅双极型晶体管包括至少第一晶体管单元和至少补充单元，其中，第一晶体管单元包括第一栅极和第一源极，并且其中，补充单元包括第二栅极和补充电极。单极开关装置基于宽带隙材料，并包括第三栅极和第三源极。第三栅极和第二栅极彼此电连接并且与第一栅极断开。第一源极、补充电极和第三源极彼此电连接。
本发明内容还涉及操作包括绝缘栅双极晶体管和单极开关装置的半导体开关模块的方法。绝缘栅双极型晶体管包括第一晶体管单元和第二晶体管单元，其中，第一晶体管单元包括第一栅极和第一源极，并且其中，第二晶体管单元包括第二栅极和第二源极。单极开关装置基于宽带隙材料，并包括第三栅极和第三源极。第三栅极和第二栅极彼此电连接并且与第一栅极断开。第一源极、第二源极和第三源极彼此电连接。方法包括在导通第一晶体管单元之后导通单极开关装置和第二晶体管单元，并且在关断第一晶体管单元之前关断单极开关装置和第二晶体管单元。
本领域技术人员在阅读以下具体实施方式并查看附图后将认识到另外的特征和优点。
附图说明
附图被包括以提供对本实施方式的进一步理解，并且被结合在本说明书中并构成本说明书的一部分。附图示出了半导体装置的实施方式并且与说明书一起用于说明实施方式的原理。在所附具体实施方式和权利要求中描述了另外的实施方式。各种所示实施方式的特征可以彼此组合。
图1A是根据实施方式的具有并联电路的半导体开关模块的示意性电路图，并联电路包括单极开关装置和具有第一晶体管单元和补充单元的IGBT。
图1B是根据实施方式的具有并联电路的半导体开关模块的示意性电路图，并联电路包括单极开关装置和具有两组独立控制的晶体管单元的IGBT。
图2A是根据包括栅极驱动电路和两个混合开关模块的实施方式的半导体开关模块的示意电路图。
图2B是示出图2A的半导体开关模块的两个控制信号的示意性时间图。
图2C示出了IGBT和SiC-MOSFET的简化正向电流/电压特性，以讨论图2A的半导体开关模块的效果。
图3A是根据具有实现短路保护的栅极驱动电路的实施方式的半导体开关模块的示意电路图。
图3B是示出图3A的半导体开关模块的两个控制信号的示意性时间图。
图4A是根据具有实现过电流保护的栅极驱动器电路的实施方式的半导体开关模块的示意性电路图。
图4B是示出图4A的半导体开关模块的两个控制信号的示意性时间图。
图5是根据包括实现各种工作模式的栅极驱动电路的实施方式的半导体开关模块的示意性电路图。
图6是根据另一实施方式的用于驱动半桥结构中的混合开关组件的半导体开关模块的示意电路图。
图7是根据实施方式的可用于半导体开关模块的具有晶体管单元和可控反向二极管结构的RC-IGBT的一部分的示意性垂直截面图。
图8是根据具有二极管区的实施方式的可用于半导体开关模块的具有两个独立控制的晶体管单元群组的另一RC-IGBT的一部分的示意性垂直横截面图。
图9是根据具有阻挡层的实施方式的可用于半导体开关模块的具有两个独立控制的晶体管单元群组的另一RC-IGBT的一部分的示意性垂直横截面图。
图10和图11示出了IGBT和SiC-MOSFET的简化正向电流/电压特性，以讨论具有可控反向二极管结构的半导体开关模块的实施方式的效果。
图12、图13和图14示出了根据涉及可控反向二极管结构的各种实施方式的半导体开关模块的控制信号的时间图。
图15示出了根据涉及轻负载模式的实施方式的半导体开关模块的控制信号的时间图。
图16是示出IGBT和SiC-MOSFET的关断损耗对负载电流的依赖性以讨论根据实施方式的轻负载模式的影响的简化图。
图17、图18、图19和图20示出了根据与用于提高IGBT寿命的增强模式相关的各种实施方式的半导体开关模块的控制信号的时间图。
图21是根据涉及具有第三晶体管单元的IGBT的实施方式的可用于半导体开关模块的具有两个独立受控的晶体管单元组的另一RC-IGBT的一部分的示意性垂直截面图。
图22是根据涉及具有辅助二极管结构作为补充单元的IGBT的实施方式的可用于半导体开关模块的具有两个独立控制的晶体管单元群组的另一RC-IGBT的一部分的示意性垂直横截面图。
具体实施方式
在下面的详细描述中，参照形成该详细描述的一部分的附图，并且在附图中通过图示的方式示出了可以实践半导体装置的特定实施方式。在不脱离本公开内容的范围的情况下，可以利用其他实施方式，并且可以进行结构或逻辑上的改变等。例如，针对一个实施方式示出或描述的特征可以用在其他实施方式上或与其他实施方式结合使用以得到另外的实施方式。本公开内容旨在包括这样的修改和变型。使用特定语言来描述示例，这不应被解释为限制所附权利要求的范围。附图不是按比例绘制的，而是仅用于说明目的。如果没有另外说明，则对应的元件在不同附图中用相同的附图标记表示。
术语“具有”、“含有”、“包括”、“包含”等是开放性的，并且这些术语指示存在所陈述的结构、元件或特征，但不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另外明确指示。
术语“电连接”描述电连接元件之间的永久性低电阻欧姆连接，例如相关元件之间的直接接触或经由金属和/或重掺杂半导体材料的低电阻连接。
术语“功率半导体装置”是指具有至少30V(例如48V、100V、600V、1.6kV、3.3kV或更高)的高电压阻断能力并且具有至少200mA(例如1A、10A或更多)的标称导通状态电流或正向电流的半导体装置。
MOSFET(金属氧化物半导体场效应晶体管)是电压控制的装置，并且包括所有类型的IGFET(绝缘栅场效应晶体管)，其具有基于掺杂半导体材料和/或金属的栅电极并且具有由氧化物和/或除氧化物之外的介电材料制成的栅电介质。
欧姆接触描述两个导体之间、特别是半导体材料与金属之间的非整流电结。根据欧姆定律，欧姆接触在电流-电压(I-V)图的第一象限和第三象限中具有线性或近似线性的I-V曲线。
针对物理尺寸给定的范围包括边界值。例如，参数y从a到b的范围读作a≤y≤b。这同样适用于具有一个边界值如“至多”和“至少”的范围。
术语“在......上”不应被解释为仅意指“直接在......上”。而是，如果一个元件位于另一元件“上”(例如，某一层位于另一层“上”或者在基板“上”)，则另外的部件(例如，另外的层)可以位于两个元件之间(例如，如果某一层在基板“上”，则另外的层可以位于该层与所述基板之间)。
半导体层中的两个相邻掺杂区形成半导体结。导电类型相同并且具有不同掺杂浓度的两个相邻掺杂区形成单极结，例如沿两个掺杂区之间的边界表面的n/n+或p/p+结。在单极结处，与单极结正交的掺杂剂浓度分布可以示出台阶或转折点，在该台阶或转折点处掺杂剂浓度分布从凹变为凸，或者反之亦然。具有互补导电性的两个相邻掺杂区形成pn结。
附图通过在掺杂类型“n”或“p”旁边指示“-”或“+”来说明相对掺杂浓度。例如，“n-”意指比“n”掺杂区的掺杂浓度低的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区高的掺杂浓度。具有相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
实施方式涉及半导体开关模块。半导体开关模块可以包括绝缘栅双极晶体管和单极开关装置。绝缘栅双极型晶体管可以包括至少第一晶体管单元和至少补充单元。第一晶体管单元包括第一栅极和第一源极。补充单元包括第二栅极和补充电极。单极开关装置基于宽带隙材料，并包括第三栅极和第三源极。第三栅极和第二栅极彼此电连接并且与第一栅极断开。第一源极、补充电极和第三源极彼此电连接。
绝缘栅双极型晶体管可以是反向导电IGBT(RC-IGBT)或非反向导电IGBT。宽带隙材料可以是氮化镓(GaN)、砷化镓(GaAs)或碳化硅(Sic)。绝缘栅双极晶体管和单极开关装置形成混合半导体开关。
可以彼此独立地控制第一栅极和第三栅极。施加至第一栅极的激活第一栅极信号VG1导通第一晶体管单元。施加至第二栅极和第三栅极的激活第二栅极信号VG2导通单极开关装置并且改变补充单元的工作模式。补充单元可以包括第二晶体管单元，其中，激活第二栅极信号VG2也导通第二晶体管单元。或者，补充单元可以包括辅助二极管结构，其中，激活第二栅极信号VG2可以改变辅助二极管结构的二极管特性。
第一源极、补充电极和第三源极可以电连接至第一负载端子L1，其形成混合半导体开关的发射极端子。
IGBT还可以包括公共漏极/集电极结构。当第一晶体管单元导通时，第一晶体管单元在第一源极与漏极/集电极结构之间传导负载电流部分。
IGBT可以包括多个相同或几乎相同的第一晶体管单元，其并联电连接在第一负载端子L1与漏极/集电极结构之间，并且可以由第一栅极信号VG1控制。
IGBT可以包括多个相同或几乎相同的补充单元，其并联电连接在第一负载端子L1与漏极/集电极结构之间，并且可以由第二栅极信号VG2控制。
单极开关装置包括漏极。当单极开关装置导通时，单极开关装置在第三源极与漏极之间传导单极负载电流部分。
IGBT的漏极/集电极结构可以电耦接至第二负载端子L2。单极开关装置的漏极可以电连接至第二负载端子L2。第二负载端子形成混合半导体开关的集电极端子。
通过允许与补充单元同步并且独立于第一晶体管单元来控制单极开关装置，半导体开关模块可以在各种模式下工作，模式可以在以少量的额外工作减少电损耗和/或提高装置鲁棒性。
根据实施方式，补充单元包括第二晶体管单元，其中，补充电极形成第二晶体管单元的第二源极。
换句话说，半导体开关模块可以包括绝缘栅双极晶体管和单极开关装置。绝缘栅双极型晶体管可以包括至少第一晶体管单元和至少第二晶体管单元。第一晶体管单元包括第一栅极和第一源极。第二晶体管单元包括第二栅极和第二源极。单极开关装置基于宽带隙材料，并包括第三栅极和第三源极。第三栅极和第二栅极彼此电连接并且与第一栅极断开。第一源极、第二源极和第三源极彼此电连接。
施加至第一栅极的激活第一栅极信号VG1导通第一晶体管单元。施加至第二栅极和第三栅极的激活第二栅极信号VG2导通第二晶体管单元和单极开关装置。
当第一晶体管单元和第二晶体管单元中的至少一个导通时，IGBT导通。当第一晶体管单元和第二晶体管单元两者都关断时，IGBT关断。
第一晶体管单元、第二晶体管单元和单极开关装置可以具有正阈值电压Vth1、Vth2、Vth3。当第一栅极信号VG1变为激活并且第一栅极信号VG1的电压电平超过第一晶体管单元的阈值电压Vth1时，第一晶体管单元导通。当第二栅极信号VG2的电压电平超过第二晶体管单元的阈值电压Vth2时，第二晶体管单元导通。当第二栅极信号VG2的电压电平超过单极开关装置的阈值电压Vth3时，单极开关装置导通。当第二栅极信号VG2的电压电平超过第二阈值电压Vth2和第三阈值电压Vth3两者时，第二栅极信号VG2是激活的。当第二栅极信号VG2的电压电平下降至低于第二阈值电压Vth2和第三阈值电压Vth3两者时，第二栅极信号VG2是非激活的。
第一晶体管单元和第二晶体管单元可以具有相同的阈值电压。特别地，第一晶体管单元、第二晶体管单元和单极开关装置可以具有相同或至少近似相同的第一阈值电压Vthn。
第一源极、第二源极和第三源极可以电连接至第一负载端子L1，其形成混合半导体开关的发射极端子。
IGBT还可以包括公共漏极/集电极结构。当第一晶体管单元导通时，第一晶体管单元在第一源极与漏极/集电极结构之间传导负载电流部分。当第二晶体管单元导通时，第二晶体管单元在第二源极与漏极/集电极结构之间传导负载电流部分。
IGBT可以包括多个相同或几乎相同的第一晶体管单元，其并联电连接在第一负载端子L1与漏极/集电极结构之间，并且可以由第一栅极信号VG1控制。
IGBT可以包括多个相同或几乎相同的第二晶体管单元，其并联电连接在第一负载端子L1与漏极/集电极结构之间，并且可以由第二栅极信号VG2控制。
单极开关装置包括漏极。当单极开关装置导通时，单极开关装置在第三源极与漏极之间传导单极负载电流部分。
IGBT的漏极/集电极结构可以电耦接至第二负载端子L2。单极开关装置的漏极可以电连接至第二负载端子L2。第二负载端子形成混合半导体开关的集电极端子。
通过允许与第二晶体管单元同步并且独立于第一晶体管单元来控制单极开关装置，半导体开关模块可以在各种模式下工作，模式可以以少量的额外工作减少电损耗和/或提高装置鲁棒性。
根据实施方式，半导体开关模块还可以包括传导损耗降低单元，其在导通第一晶体管单元之后导通单极开关装置和第二晶体管单元，并且在关断第一晶体管单元之前关断单极开关装置和第二晶体管单元。
特别地，传导损耗降低单元控制第一栅极信号VG1，使得其仅在第二栅极信号VG2已经变为非激活之后的关断延迟tdelay_off之后变为非激活。如果第一晶体管单元、第二晶体管单元和单极开关装置是n沟道装置，则传导损耗降低单元控制第一栅极信号VG1和第二栅极信号VG2，使得第一栅极信号VG1的下降沿以至少关断延迟tdelay_off滞后于第二栅极信号VG2的下降沿。
可以根据IGBT的半导体主体的厚度来选择关断延迟tdelay_off。例如，针对包括基于硅并且具有厚度th0的半导体主体的RC-IGBT，可以根据等式#1选择以μs为单位的关断延迟tdelay_off，其中，fmin等于10并且fmax等于40：
#1:fmin×th0[μm]<tdelay_off[ns]<fmax×th0[μm]
例如，关断延迟tdelay_off可以是至少1μs，例如至少2μs或至少5μs。
此外，传导损耗降低单元控制第二栅极信号VG2，使得其仅在第一栅极信号VG1已经变为激活之后的导通延迟tdelay_on之后变为激活。如果第一晶体管单元、第二晶体管单元和单极开关装置是n沟道装置，则传导损耗降低单元控制第一栅极信号VG1和第二栅极信号VG2，使得第二栅极信号VG2的上升沿比第一栅极信号VG1的上升沿滞后至少导通延迟tdelay_on。导通延迟tdelay_on可以是例如至少1μs，例如至少2μs或至少5μs。
当第二栅极信号VG2激活时，单极开关装置提供与第一晶体管单元和第二晶体管单元并联的另一低阻抗路径，使得可以减少传导损耗。
由于单极开关装置仅在第一晶体管单元导通之后的某个时间开始并且在第一晶体管单元截止之前的某个时间结束的时间段内导通，因此单极开关装置仅在低正向偏置下开关，使得仅出现低开关损耗。因此，单极开关装置可以专门设计用于低传导损耗，并且不需要与单极开关装置中降低的开关损耗的要求折衷。
此外，在第一晶体管单元之前关断第二晶体管单元减少了在IGBT的导通状态结束时IGBT中的电荷载流子等离子体。因此，可以减少IGBT关断期间较少的电荷载流子流动和IGBT中的关断开关损耗。
半导体开关模块可以包括集成传导损耗降低单元的栅极驱动电路。传导损耗降低单元可以是永久激活的或者可以是可控的。例如，双栅极驱动器单元可以在几种模式下工作，其中，传导损耗降低单元仅在传导损耗降低模式下工作。
传导损耗降低模式可以仅在正向偏置(象限I工作模式)下激活，或者在正向偏置和反向偏置(象限I和III工作模式)两者下都激活。
根据实施方式，半导体开关模块还可以包括短路保护单元，短路保护单元被配置成在第一晶体管单元已经被导通之后检测到短路状况的情况下省略导通单极开关装置和第二晶体管单元。
特别地，栅极驱动电路可以以短路保护模式工作。短路保护模式可以由短路检测信号SCD触发。在短路保护模式下，当在导通第一晶体管单元之后已经检测到短路状况时，短路保护单元是激活的，并且省略导通单极开关装置和第二晶体管单元。此外，当在导通第一晶体管单元之后检测到短路状态时，短路保护单元可以关断第一晶体管单元。一旦短路状态不再存在并且短路检测信号SCD变为非激活，则栅极驱动电路退出短路保护模式。
为此，半导体开关模块(例如，栅极驱动电路)可以包括短路感测电路，短路感测电路被配置成适当的感测信号，并且在感测信号超过指示短路状况的阈值时输出短路检测信号SCD。
根据实施方式，半导体开关模块还可以包括过电流保护单元，当检测到过电流状态时，过电流保护单元关断单极开关装置和第二晶体管单元，并且当过流状况结束时，过流保护单元导通单极开关装置和第二晶体管单元。
特别地，栅极驱动电路可以以过电流保护模式工作。过电流保护模式可以由过电流检测信号OCD触发。在过电流保护模式下，过电流保护单元是激活的，并且关断单极开关装置和第二晶体管单元，特别是在第一晶体管单元已经导通之后。一旦过流状况不再存在并且过流检测信号OCD变为非激活，则栅极驱动电路退出过流保护模式。
为此，半导体开关模块(例如栅极驱动电路)可以包括过电流感测电路，过电流感测电路被配置成监测适当的感测信号，并且当感测信号超过指示过电流状况的阈值时输出过电流检测信号SCD。
根据实施方式，半导体开关模块的IGBT可以包括与第一晶体管单元和第二晶体管单元并联电连接的辅助单元。通过施加至第二栅极的第二栅极信号VG2，辅助单元的工作模式可以在第一辅助单元模式与第二辅助单元模式之间切换。IGBT可以包括多个相同或几乎相同的辅助单元，其并联电连接在第一负载端子L1与漏极/集电极结构之间，并且可以由第二栅极信号VG2控制。
辅助单元可以具有二极管结构，其中，第一辅助单元模式是具有较高正向电压的标准二极管模式，并且其中，第二辅助单元模式是具有较低正向电压的增强二极管模式。
或者，辅助单元可以具有场效应晶体管结构，其中，第一辅助单元模式为晶体管关断模式，并且其中，第二辅助单元模式为晶体管导通模式。
根据实施方式，半导体开关模块的IGBT可以包括与第一晶体管单元和第二晶体管单元并联电连接的反向二极管结构。通过施加至第二栅极的第二栅极信号VG2，反向二极管结构的工作模式可以在增强二极管模式与标准二极管模式之间切换。反向二极管结构在增强二极管模式下的正向导电率高于标准二极管模式下的正向导电率。
反向二极管结构是上述辅助单元的第一实施方式。
IGBT可以包括并联电连接在第一负载端子L1与漏极/集电极结构之间，并且可以由第二栅极信号VG2控制的多个相同或几乎相同的反向二极管结构。IGBT还包括漏极/集电极结构与第二负载端子之间的一个或更多个欧姆连接，例如通过形成在漏极/集电极结构与IGBT背面上的第二金属化之间的第一导电类型的第一区。反向二极管结构和漏极/集电极结构与第二金属化之间通过第一区的欧姆连接形成RC-IGBT的反向导电二极管(RC二极管)。当在混合半导体开关的第一负载端子(发射极)与第二负载端子(集电极)之间施加正电压时，RC二极管处于正向传导模式。
在增强二极管模式下，IGBT承载反向电流的相当大的部分，其可以是IGBT的导通状态中的负载电流的数量级。特别地，在增强二极管模式下，RC二极管可以承载通过混合开关模块的反向电流的至少40％，例如至少70％或至少90％。因此，IGBT经受的温度波动可以相对较小，特别是与确保晶体管单元与反向二极管结构之间的强热耦接的IGBT设计组合。低温纹波可以延长IGBT的工作寿命。
另一方面，在标准二极管模式下，RC二极管可以承载通过混合开关模块的反向电流的至多40％，例如至多20％或至多3％。在标准二极管模式下，单极开关装置的体二极管或额外的半导体二极管可以接管反向电流的较大部分，并且半导体开关模块可以高效率工作。
根据实施方式，半导体开关模块的反向二极管结构可以包括沟槽电极结构，沟槽电极结构包括与第二栅极电连接的沟槽电极，以及与沟槽电极结构的侧壁接触的掺杂二极管区。
由于反向二极管结构的沟槽电极与第二栅极电连接，因此第二栅极信号VG2可以施加至沟槽电极，并且第二栅极信号VG2的电压电平可以例如，通过沿沟槽电极结构的侧壁形成反向沟道来控制掺杂二极管区中的正向导电率。
根据与n沟道第一晶体管单元和第二晶体管单元相关的示例，掺杂二极管区是p导电的，并且施加至二极管沟槽电极的足够负的电势可以仅在增强二极管模式下通过掺杂二极管区沿二极管沟槽电极在累积层中累积空穴。特别地，累积层可以在低于负第二阈值电压Vthp的电压下形成，其中，当第二栅极电压VG2低于第二阈值电压Vthp(VG2<Vthp)时，反向二极管结构处于增强二极管模式，而当第二栅极电压VG2高于第二阈值电压Vthp(VG2>Vthp)时，反向二极管结构处于标准二极管模式。
根据实施方式，半导体开关模块的IGBT可以包括与第一晶体管单元和第二晶体管单元并联电连接的反向二极管结构。通过施加至第一栅极的第一栅极信号VG1，反向二极管结构的工作模式可以在增强二极管模式与标准二极管模式之间切换。反向二极管结构在增强二极管模式下的正向导电率高于在标准二极管模式下的正向导电率。
在该实施方式中，可以基于施加至第一栅极的第一栅极电压来控制反向二极管结构的工作模式。
根据实施方式，半导体开关模块的反向二极管结构可以包括沟槽电极结构，沟槽电极结构包括与第一栅极电连接的沟槽电极，以及与沟槽电极结构的侧壁接触的掺杂二极管区。
根据实施方式，半导体开关装置可以包括多个均匀分布的反向二极管结构。特别地，多个反向二极管结构的沟槽电极可以均匀地分布在半导体主体的水平面中。
例如，多个第一晶体管单元中的每个、多个第二晶体管单元中的每个和多个反向二极管结构中的每个包括形成在从半导体主体的第一表面延伸至半导体主体中的沟槽电极结构中的沟槽电极，并且反向二极管结构的沟槽电极均匀地分布在半导体主体的水平面中。
于是，反向二极管结构的不多于三个或不多于两个的沟槽电极可以形成为彼此直接相邻，其间没有第一晶体管单元和/或第二晶体管单元。反向二极管结构可以高度均匀地分布在半导体主体的水平面上，其中，相邻反向二极管结构之间的第一晶体管单元和第二晶体管单元的数量可以在半导体主体的至少大部分上大致相同。反向二极管结构、第一晶体管单元和第二晶体管单元彼此强交错，使得反向二极管结构和晶体管单元强热耦接。
根据实施方式，半导体开关模块的IGBT可以包括至少一个二极管区和至少一个晶体管区，其中，反向二极管结构形成在至少一个二极管区中，并且其中，第一晶体管单元和第二晶体管单元形成在至少一个晶体管区中。例如，IGBT可以包括一个单二极管区和一个单晶体管区。
第一晶体管单元和第二晶体管单元不存在于至少一个二极管区中，并且至少一个晶体管区不包含反向二极管结构。反向二极管结构和晶体管单元仅弱热耦接。
至少一个二极管区的总水平面积与至少一个晶体管区的总水平面积之比可以在1：2至1：5的范围内，例如1：3至1：4。
根据实施方式，半导体开关模块还可以包括反向电流控制单元，其响应于二极管控制信号DCS的电平变化将反向二极管结构切换至增强二极管模式。反向电流控制单元可以集成在栅极驱动电路中。
反向电流控制单元有助于选择反向二极管结构的工作模式之一作为特定应用的标准工作模式和/或响应于工作者命令或内部条件的改变而改变反向二极管结构的工作模式。在增强二极管模式下的工作可以延长IGBT的工作寿命，而在标准二极管模式下的工作可以提高半导体开关模块的功率效率。
根据实施方式，半导体开关模块还可以包括二极管模式控制单元，其被配置成响应于第二模式控制信号MC2而激活二极管控制信号DCS。二极管模式控制单元可以集成在栅极驱动电路中。
特别地，内部条件的改变，例如达到预定的工作点、超过预定的工作时间、达到预定的温度或温度预算，可以激活第二模式控制信号MC2，并且激活第二模式控制信号MC2可以触发二极管控制信号DCS的激活。
根据实施方式，半导体开关模块还可以包括浪涌电流控制单元，其响应于检测到浪涌电流事件而激活二极管控制信号DCS。浪涌电流控制单元可以集成在栅极驱动器电路中。
特别地，栅极驱动电路可以以浪涌电流控制模式工作。浪涌电流控制模式可以由浪涌电流检测信号SCD触发。浪涌电流控制模式可以仅在反向偏置下激活(象限III工作模式)。
在检测到浪涌电流之前，反向二极管结构可以在标准二极管模式下，其具有比单极开关装置的体二极管更低的正向电导率和更高的正向压降，使得单极开关装置承载大部分反向电流。响应于检测到浪涌电流事件，浪涌电流控制单元变为激活，并确保反向二极管结构变为增强型二极管模式或保持在增强型二极管模式。在增强二极管模式下，反向二极管结构两端的电压降可以低于单极开关装置的体二极管两端的电压降，使得反向二极管结构占用浪涌电流的更大部分，并且可以有效地保护单极开关装置免受由浪涌电流事件引起的热退化。
一旦浪涌电流条件被去除并且不再存在，栅极驱动器电路就可以退出浪涌电流控制模式。
根据实施方式，半导体开关模块还可以包括轻负载模式单元，其中，当存在轻负载状况时，请负载模式单元在导通第一晶体管单元之前导通单极开关装置和第二晶体管单元。
特别地，轻负载模式单元可以被配置成在第一轻负载模式下临时操作IGBT和单极开关装置，其中，在第一轻负载模式下，轻负载模式单元是激活的并且仅导通单极开关装置和第二晶体管单元，而第一晶体管单元保持关断。
根据另一实施方式，在轻负载状态的情况下，轻负载模式单元在导通第一晶体管单元之前导通单极开关装置和第二晶体管单元，并且在关断第一晶体管单元之后关断单极开关装置和第二晶体管单元。
特别地，轻负载模式单元可以被配置成在第二轻负载模式下临时操作IGBT和单极开关装置。在第二轻负载模式下，轻负载模式单元是激活的，并且在导通第一晶体管单元之前导通单极开关装置和第二晶体管单元，并且在关断第一晶体管单元之后关断单极开关装置和第二晶体管单元。
任何轻负载模式可以由指示轻负载状态的轻负载信号LLS激活。任何轻负载模式可以仅在正向偏置(象限I工作模式)下激活，或者在正向偏置和反向偏置(象限I和III工作模式)两者下都激活。
在轻负载条状况下，诸如SiC-MOSFET的单极开关装置通常表现出比IGBT更低的导通和开关损耗。因此，增加单极开关装置的负载电流分量可以减少半导体开关模块中的总传导损耗。
另一实施方式涉及操作包括IGBT和单极开关装置的半导体开关模块的方法。IGBT包括第一晶体管单元和第二晶体管单元，其中，第一晶体管单元包括第一栅极和第一源极，并且其中，第二晶体管单元包括第二栅极和第二源极。单极开关装置基于宽带隙材料，并包括第三栅极和第三源极。第三栅极和第二栅极与第一栅极电连接和断开。第一源极、第二源极和第三源极彼此电连接。方法可以包括在导通第一晶体管单元之后导通单极开关装置和第二晶体管单元，并且在关断第一晶体管单元之前关断单极开关装置和第二晶体管单元。
根据实施方式，IGBT还可以包括与第一晶体管单元和第二晶体管单元并联电连接的反向二极管结构，其中，反向二极管结构的工作模式可以通过施加至第二栅极的第二栅极信号VG2在增强二极管模式与标准二极管模式之间切换，并且其中，反向二极管结构在增强二极管模式下的正向电导率高于在标准二极管模式下的正向电导率。操作半导体开关模块的方法可以包括响应于二极管控制信号的电压电平改变将反向二极管结构切换至增强二极管模式。
根据实施方式，方法还可以包括：当检测到过电流或短路状况时，关断单极开关装置和第二晶体管单元；以及当不再存在过电流状况时，导通单极开关装置和第二晶体管单元。
图1A示出了包括绝缘栅双极晶体管10和单极开关装置20的半导体开关模块50。绝缘栅双极型晶体管10包括第一晶体管单元TC1和补充单元SC。每个第一晶体管单元TC1包括第一栅极151和第一源极111。每个补充单元SC包括第二栅极152和补充电极11S。绝缘栅双极型晶体管10还包括用于第一晶体管单元TC1和补充补充SC的公共漏极/集电极结构130。当第一晶体管单元TC1导通时，电流在第一源极111与公共漏极/集电极结构130之间流动。
单极开关装置20可以是SiC-MOSFET，并且包括第三栅极153、第三源极113和漏极133。当单极开关装置20导通时，电流在单极开关装置20的第三源极113与漏极133之间流动。
半导体开关模块50的第一栅极端子G1电连接至第一晶体管单元TC1的第一栅极151。半导体开关模块50的第二栅极端子G2电连接至补充单元SC的第二栅极152和单极开关装置20的第三栅极153。
半导体开关模块50的第一负载端子L1电连接至第一源极111、补充电极11S和第三源极113。第二负载端子L2电连接至绝缘栅双极型晶体管10的公共漏极/集电极结构130和单极开关装置20的漏极133。
一方面的第一栅极151和另一方面的第三栅极153和第二栅极152可以被分别控制，使得半导体开关模块50可以在减少电损耗和/或以少量的额外工作改善装置鲁棒性的各种模式下工作。
图1B示出了另一半导体开关模块50，其包括绝缘栅双极型晶体管10和单极开关装置20。绝缘栅双极型晶体管10包括第一晶体管单元TC1和第二晶体管单元TC2。每个第一晶体管单元TC1包括第一栅极151和第一源极111。每个第二晶体管单元TC2包括第二栅极152和第二源极112。绝缘栅双极型晶体管10还包括用于第一晶体管单元TC1和第二晶体管单元TC2的公共漏极/集电极结构130。当第一晶体管单元TC1导通时，电流在第一源极111与公共漏极/集电极结构130之间流动，而当第二晶体管单元TC2导通时，电流在第二源极112与公共漏极/集电极结构130之间流动。
单极开关装置20可以是SiC-MOSFET，并且包括第三栅极153、第三源极113和漏极133。当单极开关装置20导通时，电流在单极开关装置20的第三源极113与漏极133之间流动。
半导体开关模块50的第一栅极端子G1电连接至第一晶体管单元TC1的第一栅极151。半导体开关模块50的第二栅极端子G2电连接至第二晶体管单元TC2的第二栅极152和单极开关装置20的第三栅极153。
半导体开关模块50的第一负载端子L1电连接至第一源极111、第二源极112和第三源极113。第二负载端子L2电连接至绝缘栅双极型晶体管10的公共漏极/集电极结构130和单极开关装置20的漏极133。
当第一晶体管单元TC1和第二晶体管单元TC2中的至少一个导通时，IGBT 10导通。当第一晶体管单元TC1和第二晶体管单元TC2两者都关断时，IGBT 10关断。
第一晶体管单元TC1和第二晶体管单元TC2以及单极开关装置20可以具有正阈值电压Vth1、Vth2、Vth3。当第一栅极信号VG1变为激活并且第一栅极信号VG1的电压电平超过第一晶体管单元TC1的阈值电压Vth1时，第一晶体管单元TC1导通。
第一晶体管单元TC1和第二晶体管单元TC2可以具有相同的阈值电压。特别地，第一晶体管单元TC1、第二晶体管单元TC2和单极开关装置20可以具有相同或至少近似相同的第一阈值电压Vthn。
施加至第一栅极151的激活第一栅极信号VG1导通第一晶体管单元TC1。施加至第二栅极152和第三栅极153的激活第二栅极信号VG2导通第二晶体管单元TC2和单极开关装置20。第一栅极151和第三栅极153可以被分别控制，使得半导体开关模块50可以在各种模式下工作，这些模式降低了电损耗和/或以少量的额外工作改进了装置鲁棒性。
半导体开关模块50可以包括IGBT 10和单极开关装置20，作为并排安装在模块衬底上的裸露或封装半导体管芯。
或者，IGBT 10和单极开关装置20可以集成在安装在模块衬底上的混合开关模块40中。混合开关模块40可以包括将IGBT和单极开关装置集成为裸露半导体管芯的集成电路封装，和/或可以包括其上安装有IGBT10和单极开关装置20的辅助衬底。混合开关模块40还包括第一负载端子L1、第二负载端子L2、连接至第一栅极的第一栅极端子G1，以及连接至第二栅极和第三栅极的第二栅极端子G2。
半导体开关模块50可以是包括用于功率转换和/或电感负载控制的半桥或全桥电路的其他部件的功率模块。
图2A至图2C涉及集中于减少传导损耗的实施方式。
为此，参照图1所述的绝缘栅双极型晶体管10和单极开关装置20可以与图2A所示的传导损耗降低单元401组合。
传导损耗降低单元401可以在硬件和/或软件中实现为更高级控制单元的功能模块。或者，半导体开关组件50包括栅极驱动电路400，并且传导损耗降低单元401可以集成在栅极驱动电路400中，如图2A所示。
栅极驱动电路400生成并输出第一栅极信号VG1和第二栅极信号VG2，并且可以以具有不同定时和/或具有用于第一栅极信号VG1和第二栅极信号VG2的不同电压电平的各种模式工作。
传导损耗降低单元401可以是永久激活的或者可以是可控的。例如，栅极驱动电路400包括接收第一模式控制信号MC1的输入接口。只要第一模式控制信号MC1不激活，传导损耗降低单元401就不激活，并且栅极驱动电路400可以以标准模式工作。
在标准模式下，栅极驱动电路400可以同时导通单极开关装置20、第一晶体管单元TC1和第二晶体管单元TC2，并且可以同时关断单极开关装置20、第一晶体管单元TC1和第二晶体管单元TC2。
激活第一模式控制信号MC1激活传导损耗降低单元401，使得栅极驱动电路400以传导损耗降低模式工作。
图2B示出了在传导损耗降低模式下第一栅极信号VG1和第二栅极信号VG2的时序。栅极驱动电路400在t＝t1时导通第一栅极信号VG1，在t＝t1之后在t＝t2时导通第二栅极信号VG2，在t＝t2之后在t＝t3时关断第二栅极信号VG2，并且在t＝t3之后在t＝t4时关断第一栅极信号VG1。
传导损耗降低单元401控制第一栅极信号VG1和第二栅极信号VG2，使得第二栅极信号VG2的上升沿比第一栅极信号VG1的上升沿滞后导通延迟tdelay_on，并且使得第一栅极信号VG1的下降沿比第二栅极信号VG2的下降沿滞后关断延迟tdelay_off。
单极开关装置20提供与第一晶体管单元TC1和第二晶体管单元TC2并联的低阻抗路径，使得可以降低传导损耗，尤其是针对轻负载状况。
由于单极开关装置20仅在t＝t2与t＝t3之间的时间段内导通，因此单极开关装置20仅在低正向偏置下开关，使得在单极开关装置20中不发生开关损耗。因此，单极开关装置20可以专门设计用于低传导损耗，并且不需要与单极开关装置20中降低的开关损耗的要求折衷。
此外，在第一晶体管单元TC1之前关断第二晶体管单元TC2减少了在IGBT的导通状态结束时IGBT 10中的电荷载流子等离子体，从而减少了IGBT 10中的开关损耗。
在图2C中，线511示出了IGBT的典型输出特性，线511示出了作为单极开关装置的示例的SiC-MOSFET的输出特性。
针对小于IC1的负载电流IC，SiC-MOSFET两端的电压降小于IGBT两端的电压降，而大于IC1并且小于IC2的负载电流IC导致IGBT两端的电压降小于SiC-MOSFET两端的电压降。因此，SiC-MOSFET减小了半导体开关模块50的传导损耗，特别是在轻负载状况下。
此外，SiC-MOSFET在限定的偏置电压下导通和关断，允许使用具有更大的总沟道宽度和更大的饱和电流的SiC-MOSFET，而不是与IGBT的所有晶体管单元同步地切换SiC-MOSFET，如标准单栅IGBT的情况。
图3A和图3B涉及短路保护。
图3A示出了集成在栅极驱动电路400中的短路保护单元402。或者，短路保护单元402可以是更高级控制单元的功能模块。在这两种情况下，短路保护单元402可以用硬件、软件或两者的组合来实现。
短路检测电路监测感测电压或感测电流，感测电压或感测电流的幅度可以用于检测短路状况，并且当检测到短路状况时输出激活短路检测信号SCD。激活短路检测信号SCD激活短路保护单元402，使得栅极驱动电路400开始以短路保护模式工作。
在图3B中，在t＝t1之后的t＝tsc处检测短路状态。在t＝tsc时，栅极驱动电路变为短路保护模式。在短路保护模式下，第二栅极信号VG2在t＝t2之后保持非激活。导通单极开关装置20和第二晶体管单元TC2被省略。如图所示，第一栅极信号VG1可以不改变。可替选地，短路保护模式以与第二栅极信号VG2相同的方式控制第一栅极信号VG1，并且在t＝tsc时将第一栅极信号VG1的电压电平改变为低于Vthp。
图4A和图4B涉及过电流保护。
图4A示出了集成在栅极驱动电路400中的过电流保护单元409。可替选地，过电流保护单元409可以是更高级控制单元的功能模块。在这两种情况下，过电流保护单元409可以用硬件、软件或两者的组合来实现。
过电流检测电路监测感测电压或感测电流，感测电压或感测电流的幅度可以用于检测过电流状况，并且当检测到过电流状况时输出激活过电流检测信号OCD。激活过电流检测信号OCD激活过电流保护单元409，使得栅极驱动电路400开始以过电流保护模式工作。
图4B示出了在t＝t2时导通第二栅极信号VG2之后在t＝t21时改变为过电流保护模式的第一栅极信号VG1和第二栅极信号VG2。在过电流保护模式下，第二栅极信号VG2保持非激活，直至过电流条件结束并且栅极驱动电路400退出过电流保护模式。过电流状态可以在t＝t22处结束，其中，t22可以在如图所示的t＝t4之前或之后。例如，过电流保护模式可以以t＝t4结束，使得过电流检测电路在第一栅极信号VG1的下一个开关脉冲之前返回至初始状态。
图5涉及半导体开关组件50，其包括具有可控反向二极管结构RD的反向导电IGBT10，可控反向二极管结构RD与第一晶体管单元TC1和第二晶体管单元TC2并联电连接。第二栅极信号VG2在标准二极管模式与增强二极管模式之间切换反向二极管结构RD的工作模式，其中，在增强二极管模式下反向二极管结构RD的正向导电率高于标准二极管模式下的正向导电率。
单极开关装置20被示出为具有体二极管BD，并且栅极驱动电路400被示出为具有用于控制IGBT 10和单极开关装置20的各种模式的各种控制单元。
特别地，栅极驱动电路400包括参照图2A所述的传导损耗降低单元401、参照图3A所述的短路保护单元402和参照图4A所述的过电流保护单元409。
反向电流控制单元403响应于二极管控制信号DCS的电平变化将反向二极管结构RD切换至增强二极管模式。反向电流控制单元403有助于选择反向二极管结构RD的工作模式之一作为特定应用的标准工作模式和/或响应于工作者命令或内部条件的改变而改变工作模式。在增强二极管模式下工作反向二极管结构RD可以延长单极开关装置的工作寿命，而在标准二极管模式下工作可以提高半导体开关模块50的功率效率。
二极管模式控制单元404响应于激活第二模式控制信号MC2而激活二极管控制信号DCS，激活第二模式控制信号MC2可以通过内部条件的改变而被激活，内部条件的改变例如达到预定的工作点、届满预定的工作时间、达到预定的温度或温度预算。
浪涌电流控制单元405响应于检测到浪涌电流事件而激活二极管控制信号DCS。
轻负载模式单元406在导通第一晶体管单元TC1之前导通单极开关装置20和第二晶体管单元TC2，或者根据有源轻负载信号LLS省略导通第一晶体管单元TC1。轻负载模式可以仅在正向偏置(象限I工作模式)下激活，或者在正向偏置和反向偏置(象限I和III工作模式)两者下都激活。
特别是在轻负载状况下，增加单极开关装置的负载电流部分还可以减少总的电损耗。轻负载模式单元406可以根据由用户设置或由于内部状态改变而生成的控制信号在不同的轻负载模式之间切换。
另一控制单元可以是用于提高IGBT寿命的增强模式的控制单元。用于提高IGBT寿命的增强模式的控制单元可以根据由用户设置或由于内部状态改变而生成的控制信号在用于提高IGBT寿命的不同增强模式之间切换。
栅极驱动电路400可以包括一个、一些或全部控制单元。
在图6中，半导体开关模块50是以半桥结构的具有两个混合开关模块40的智能功率模块。电感负载30连接至两个混合开关模块40之间的节点。被配置为双栅极驱动器的栅极驱动器电路400生成并输出用于形成高侧开关的混合开关模块40的第一栅极信号VG1HS和第二栅极信号VG2HS，以及用于形成低侧开关的混合开关模块40的第一栅极信号VG1LS和第二栅极信号VG2LS。栅极驱动电路400可以包括针对图5所示的半导体开关模块50描述的控制单元的任意组合。半导体开关模块50可以包括用于功率转换和/或电感负载控制的半桥或全桥电路的其他部件。
半导体开关模块50可以包括IGBT 10、单极开关装置20和栅极驱动电路400(如果适用的话)作为裸露半导体管芯或封装半导体管芯。
半导体开关模块50包括模块衬底，其中，混合开关模块40的部件和栅极驱动电路400(如果适用的话)作为裸露管芯或作为封装半导体管芯并排安装在模块衬底的同一侧上。可替选地，每个混合开关模块40的部件集成在一个集成电路封装中，并且混合开关模块和栅极驱动电路400(如果适用的话)并排安装在模块基板的同一侧上。
图7至图9示出了具有第一晶体管单元TC1和第二晶体管单元TC2和可控反向二极管结构RD的IGBT 10的垂直截面图，可控反向二极管结构RD适用于如参照图5所述的半导体开关模块50。所示出的示例涉及具有第一导电类型为n导电类型且第二导电类型为p导电类型的n沟道IGBT。针对p沟道IGBT，每个掺杂区的导电类型改变为互补类型。
每个IGBT 10包括主要由单晶半导体材料例如硅(Si)形成的半导体主体100。半导体本体100在前侧上具有平坦的第一表面101。在平行于第一表面101的水平面中，半导体主体100具有矩形形状。第一表面101的法线限定平行于z轴的垂直方向。与垂直方向正交的方向是平行于x轴和y轴的横向(水平方向)。
半导体主体100包括多层漏极/集电极结构130。漏极/集电极结构130水平延伸穿过半导体主体100，并包括第一导电类型的轻掺杂漂移区131、沿半导体主体100背面上的第二表面102形成的重掺杂集电极层，以及在漂移区131与集电极层之间的第一导电类型的缓冲层138，其中，缓冲层138中的平均净掺杂剂浓度至少是漂移区131中的两倍高。集电极层包括至少一个第一导电类型的第一区139和至少一个互补的第二导电类型的第二区137，其中，每个第一区139和每个第二区137从缓冲层138延伸至第二表面102。
沟槽电极结构150从第一表面101延伸至漂移区131中。每个沟槽电极结构150包括沟槽电极155和将沟槽电极155与半导体本体100分开的沟槽电介质159。沟槽电极结构150可以是条形的，具有沿y轴的水平纵向延伸和沿x轴的宽度延伸。或者，沟槽电极结构150可以沿两个水平轴具有近似相等的尺寸。
第二导电类型的掺杂区120形成在相邻沟槽电极结构150之间的半导体台面175中。掺杂区120形成在第一表面101与漏极/集电极结构130之间的半导体台面中。在至少一些半导体台面175中，在第一表面101与掺杂区120之间形成第一导电类型的源极区110。在第一表面101上和沟槽电极结构150的部分上形成层间电介质210。
在前侧，接触结构315从第一金属化310通过层间电介质中的开口延伸至半导体主体100或延伸至半导体主体100中，并形成与源极区110和掺杂区120的欧姆接触，掺杂区120可以包括重掺杂接触部分。第一金属化层310可以形成或可以与第一负载端子L1电连接。
与正面相对，第二金属化层320和集电极层的第一区域139和第二区域137形成欧姆接触。第二金属化层320可以形成或可以与第二负载端子L2电连接。
每个第一晶体管单元TC1包括第一沟槽电极结构150，其中，第一沟槽电极结构150的沟槽电极155形成电连接至第一栅极端子G1的第一栅极151，并且其中，每个第一沟槽电极结构150沿侧壁部分与至少一个源区110直接接触。施加至第一栅极端子G1的激活第一栅极信号VG1控制在至少一个源极区110与漏极/集电极结构130之间沿第一沟槽电极结构150的电流。
每个第二晶体管单元TC2和每个反向二极管结构RD包括第二沟槽电极结构150，其中，第二沟槽电极结构150的沟槽电极155形成电连接至第二栅极端子G2的第二栅极152。
每个第二晶体管单元TC2包括与第二沟槽电极结构150的侧壁部分直接接触的第一导电类型的至少一个源极区。施加至第二栅极端子G2的有源第二栅极信号VG2控制在至少一个源极区110和漏极/集电极结构130之间沿第二晶体管单元TC2的第二沟槽电极结构150的电流。
在半导体开关模块50的反向二极管结构RD中，施加至第二栅极端子G2的有源第二栅极信号VG2不控制在第一负载端子L1与漏极/集电极结构130之间沿反向二极管结构RD的第二沟槽电极结构150正向的电流，这是因为源极区110不是沿第二沟槽电极结构150的侧壁形成的，或者沿第二沟槽电极结构150的侧壁形成的源极区110没有电连接至第一金属化310。在反方向上，第二栅极信号VG2的电压电平影响电荷载流子等离子体密度和IGBT的反向导电二极管的正向电压。
每个掺杂区120可以包括两个第一部分121、两个第二部分122，或者一个第一部分121和一个第二部分122，其中，每个第一部分121沿第二沟槽电极结构150的侧壁将电连接至第一金属化310的源极区110与漏极/集电极结构130分开。第一部分121形成第一晶体管单元TC1和第二晶体管单元TC2的体区121。每个第二部分122沿第二沟槽电极结构150的侧壁将未连接至第一金属化310的源极区110与漏极/集电极结构130分离，和/或沿第二沟槽电极结构150的侧壁从第一表面101连续地延伸至漏极/集电极结构130。第二部分122形成掺杂二极管区122。
施加至反向二极管结构RD的沟槽电极155的足够负电势在沿反向二极管结构RD的第二沟槽电极结构150的侧壁延伸穿过掺杂二极管区122的累积层中累积空穴，并引起增强二极管模式。累积层改善了反向二极管结构RD的正向导电性。
具体地，当第二栅极信号VG2的电压电平比累积层形成的负第二阈值电压Vthp更负时(VG2<Vthp)，反向二极管结构RD处于增强二极管模式。针对高于负第二阈值电压Vthp(VG2>Vthp)的第二栅极信号VG2的电压电平，反向二极管结构处于具有较低正向电导率的标准二极管模式。
图7示出了反向二极管结构RD在半导体主体100上均匀分布的示例。特别地，第一晶体管单元TC1和第二晶体管单元TC2和反向二极管结构以包括至少一个第一晶体管单元TC1、至少一个第二晶体管单元TC2和至少一个反向二极管结构RD的单位单元的重复图案布置。在图7的示例中，单位单元包括一个第一晶体管单元TC1、一个第二晶体管单元TC2和一个反向二极管结构RD。
集电极层的第一区139和第二区137可以均匀分布。在所示出的实施方式中，第一区139的数量和第二区137的数量等于单位单元的数量，并且第一区139与反向二极管结构RD垂直对准。
反向二极管结构RD、第一晶体管单元TC1和第二晶体管单元TC2彼此强交错，使得反向二极管结构RD与第一晶体管单元TC1和第二晶体管单元TC2彼此强热耦接。
在图8中，反向二极管结构RD集中在半导体主体100的一个或更多个相邻二极管区610中。集电极层可以包括数量等于二极管区610的数量的第一区139，其中，每个第一区139与二极管区610之一垂直对准。每个二极管区610包括多个反向二极管结构RD，并且没有第一晶体管单元TC1和第二晶体管单元TC2。
绝缘栅双极型晶体管10还包括至少一个晶体管区620，其中，一个或更多个晶体管区620没有反向二极管结构RD，并包括所有第一晶体管单元TC1和第二晶体管单元TC2。
反向二极管结构RD和第一晶体管单元TC1和第二晶体管单元TC2仅弱热耦接。
图9中的IGBT 10与图7中的IGBT 10的不同之处在于漏极/集电极结构130还包括形成在掺杂区120与漂移区131之间的第一导电类型的阻挡层134。
在图10中，线521示出了作为单极开关装置的示例的SiC-MOSFET的第一象限和第三象限输出特性，线511示出了在标准二极管模式下工作的RC-IGBT的第一象限和第三象限输出特性，线512示出了在增强二极管模式下工作的相同IGBT的输出特性。在第三象限中，针对比线511低的反向电流，线512与线521交叉。因此，在增强二极管模式下，IGBT以较低的电流电平接收反向电流，从而可以避免SiC-MOSFET的过大的反向电流。
图11示出了另一线513，其示出了在低于第一阈值电压Vthn并且高于用于线512所指示的工作方法的电压电平的第二栅极信号的电压电平下工作的RC-IGBT的第三象限输出特性。
第二栅极信号VG2的不同电压电平有助于反向偏置模式下的进一步调节。
图12至图14中的每个示出了使用参照图7、图8和图9描述的可控反向二极管结构RD的工作模式的第一栅极信号VG1和第二栅极信号VG2的两个时间图。图12至图14中每个的上部时间图示出了在正向偏置(象限I工作模式)下的第一栅极信号VG1和第二栅极信号VG2。图12至图14中每个的下部时间图示出了在反向偏置(象限III工作模式)下的第一栅极信号VG1和第二栅极信号VG2。
图12示出了当图5的栅极驱动电路400以浪涌电流控制模式工作时的时间图。当第一栅极信号VG1和第二栅极信号VG2的电压电平超过第一阈值电压Vthn时，第一晶体管单元TC1和第二晶体管单元TC2导通。当第一晶体管单元TC1和第二晶体管单元TC2关断时，第一栅极信号VG1和第二栅极信号VG2的电压电平比第二阈值电压Vthp更负。
下部图示出了标准工作方法中的反向偏置(象限III工作)下的第一栅极信号VG1和第二栅极信号VG2。由于第二栅极信号VG2控制反向二极管结构RD的沟槽电极，因此二极管反向结构在t＝t2与t＝t3之间的第二晶体管单元TC2的导通时间ton2期间处于标准二极管模式，并且可以具有比单极开关装置20的体二极管更高的正向电压降，使得单极开关装置20承载大部分反向电流。
响应于在t＝ts时检测到浪涌电流事件，浪涌电流控制模式变为激活。在浪涌电流控制模式下，栅极驱动器电路输出所修改的第二栅极信号VG21，只要浪涌电流控制模式激活，所修改的第二栅极电压VG21就保持在低于第二阈值电压Vthp的电压电平。因此，反向二极管结构RD在第二晶体管单元TC2的完整导通时间ton2保持在增强二极管模式下。在增强二极管模式下，反向二极管结构RD的正向电压较低，例如低于单极开关装置的体二极管的正向电压，使得反向二极管结构RD占据浪涌电流的较大部分，并且可以有效地保护单极开关装置免受由浪涌电流事件引起的热退化。
更详细地，栅极驱动电路控制第一栅极信号VG1，使得在正向偏置(象限I工作模式)和反向偏置(象限III工作模式)两者下，第一栅极信号VG1的电压电平在t＝t1与t＝t4之间的导通时间ton1高于第一阈值电压Vthn，并且在第一晶体管单元TC1的导通时间ton1之外低于第二阈值电压Vthp。栅极驱动电路400还控制第二栅极信号VG2，使得在正向偏置(象限I工作模式)和反向偏置(象限III工作模式)两者下，第二栅极信号VG2的电压电平在t＝t2与t＝t3之间的导通时间ton2高于第一阈值电压Vthn，并且在第二晶体管单元TC2的导通时间ton2之外低于第二阈值电压Vthp。
当在t＝ts检测到浪涌电流事件时，栅极驱动器电路控制所修改的第二栅极信号VG21，使得即使在导通时间ton2的至少一部分期间，所修改的第二栅极信号VG21的电压电平也低于第二阈值电压Vthp，其中，在导通时间ton2期间第二晶体管单元TC2在反向偏置下导通(象限III工作模式)。
在图13中，栅极驱动电路以与图12的示例中相同的方式控制第一栅极信号VG1和第一晶体管单元TC1。此外，栅极驱动电路以与图12的示例中相同的方式在正向偏置下控制第二栅极信号VG2，并在反向偏置下控制第二栅极信号VG21使得第二栅极信号VG21在导通时间ton2高于第一阈值电压Vthn并且在第二晶体管单元TC2的导通时间ton2之外低于第一阈值电压Vthn但高于第二阈值电压Vthp。
当在t＝ts处检测到浪涌电流事件时，栅极驱动器电路400控制所修改的第二栅极信号VG22，使得即使在导通时间ton2的至少一部分，所修改的第二栅极信号VG22的电压电平也低于第二阈值电压Vthp，其中，在导通时间ton2期间第二晶体管单元TC2在反向偏置下导通。
在图14中，栅极驱动电路以与图12的示例相同的方式控制第一栅极信号VG1和第一晶体管单元TC1。此外，栅极驱动电路控制第二栅极信号VG2，使得在正向偏置(象限I工作模式)和反向偏置(象限III工作模式)两者下，第二栅极信号VG2的电压电平在导通时间ton2高于第一阈值电压Vthn，并且在第二晶体管单元TC2的导通时间ton2之外低于第二阈值电压Vthp但高于第三阈值电压Vthp2。
当在t＝ts检测到浪涌电流事件时，栅极驱动器电路400控制所修改的第二栅极信号VG21，使得即使在导通时间ton2的至少一部分，所修改的第二栅极信号VG21的电压电平也低于第三阈值电压Vthp2，其中，在导通时间ton2期间第二晶体管单元TC2在反向偏置下导通。
更详细地，第二栅极信号VG2的电压电平高于Vthp，例如针对二极管正向传导阶段中的低空穴注入效率高于Vthn，针对去饱和阶段中的低空穴注入效率低于第二阈值电压Vthp并且高于第三阈值电压Vthp2，并且针对浪涌电流模式下的高空穴注入效率低于第三阈值电压Vthp2。
图15示出了在轻负载模式下第一栅极信号VG1和第二栅极信号VG2的时序。控制第二栅极信号VG2，使得在正向偏置下，第二栅极信号VG2的电压电平在t＝t1与t＝t4之间的导通时间ton2高于第一阈值电压Vthn，并且在第二晶体管单元TC2的导通时间ton2之外低于第二阈值电压Vthp。控制第一栅极信号VG1，使得在正向偏置下，第一栅极极信号VG1的电压电平在t＝t2与t＝t3之间的导通时间ton1内高于第一阈值电压Vthn，并且在第一晶体管单元TC1的导通时间ton1之外低于第二阈值电压Vthp。
因此，单极开关装置20和第二晶体管单元TC2在第一晶体管单元TC1导通之前导通，并且在第一晶体管单元TC1关断之后关断。
轻负载模式可以仅在正向偏置(象限I工作模式)下激活，或者在正向偏置和反向偏置(象限I和III工作模式)两者下都激活。
通常，在轻负载状况下，诸如SiC-MOSFET的单极开关装置20示出了比具有相当额定电流的绝缘栅双极晶体管更小的导通和关断开关损耗。增加单极开关装置的负载电流部分可以减少总的传导损耗。
在图16中，线531示出了根据IGBT的负载电流I的关断开关损耗Eoff，线532示出了根据具有与IGBT大致相同的额定电流的SiC-MOSFET的负载电流I的关断开关损耗Eoff。针对高达约25A的较低负载电流，SiC-MOSFET示出了比IGBT更低的关断开关损耗Eoff。针对高于约25A的较高负载电流，IGBT示出了比SiC-MOSFET更低的关断开关损耗Eoff。
因此，针对低负载电流增加单极开关装置的负载电流部分，如上述轻负载模式可能的，也可以减少关断开关损耗。
图17至图20示出了通过使用参照图7、图8和图9所述的可控反向二极管结构RD和第二晶体管单元TC2来改善IGBT寿命的各种增强模式的第一栅极信号VG1和第二栅极信号VG2的其他时间图。图17至图20中每个的上部时间图示出了在正向偏置(象限I工作模式)下的第一栅极信号VG1和第二栅极信号VG2。图17至图20中每个的下部时间图示出了在反向偏置(象限III工作模式)下的第一栅极信号VG1和第二栅极信号VG2。尽管图17至图20示出了可测量的导通延迟tdelay_on和可测量的关断延迟tdelay_off，但是在下面的每个实施方式中，导通延迟tdelay_on和/或关断延迟tdelay_off也可以是0s，即t1＝t2和/或t3＝t4。
图17示出了当图5的栅极驱动电路400以用于提高IGBT寿命的增强模式工作时的时间图。当第一栅极信号VG1和第二栅极信号VG2的电压电平超过第一阈值电压Vthn时，第一晶体管单元TC1和第二晶体管单元TC2导通，并且在反向二极管结构RD的二极管区中形成反向沟道。当第一栅极信号VG1和第二栅极信号VG2的电压电平下降至第二阈值电压Vthp以下时，第一晶体管单元TC1和第二晶体管单元TC2关断，并且在反向二极管结构RD的二极管区中不形成反向沟道。
下部图示出了标准工作方法中的反向偏置(象限III工作)下的第一栅极信号VG1和第二栅极信号VG2。在t＝t2与t＝t3之间的第二晶体管单元TC2的导通时间ton2期间，第二栅极信号VG2的正电平正偏置反向二极管结构RD的沟槽电极。在反向二极管结构RD的二极管区中不形成空穴累积层。RC-IGBT的反向二极管在标准二极管模式下，其具有比单极开关装置20的体二极管高的正向电压降，使得单极开关装置20承载大部分反向电流。混合半导体开关受益于单极开关装置20的体二极管的低传导损耗。
响应于栅极驱动电路的内部或外部信号，用于提高IGBT寿命的增强模式变为激活。在用于提高IGBT寿命的增强模式下，栅极驱动器电路输出所修改的第二栅极信号VG21，其在象限III工作模式的总持续时间保持在低于第二阈值电压的电压电平。在反向二极管结构的二极管区与沟槽电极结构的底部之间的漏极/集电极结构的一部分中沿沟槽电极结构形成空穴反型层。空穴反型层在象限III工作模式的总持续时间调用RC-IGBT的反向二极管的增强二极管模式。
在增强二极管模式下，RC-IGBT承载反向电流的相当大的部分，反向电流的相当大的部分可以是RC-IGBT的导通状态下的负载电流的数量级。因此，可以操作混合半导体开关，使得RC-IGBT仅经受相对较小的温度波动，特别是与确保晶体管单元与反向二极管结构之间的强热耦接的IGBT设计组合。低温纹波可以延长IGBT的工作寿命。
更详细地，栅极驱动电路控制第一栅极信号VG1，使得在正向偏置(象限I工作模式)和反向偏置(象限III工作模式)两者下，第一栅极信号VG1的电压电平在t＝t1与t＝t4之间的导通时间ton1高于第一阈值电压Vthn，并且在第一晶体管单元TC1的导通时间ton1之外低于第二阈值电压Vthp。栅极驱动电路还控制第二栅极信号VG2，使得在正向偏置(象限I工作模式)下，第二栅极信号VG2的电压电平在t＝t2与t＝t3之间的导通时间ton2高于第一阈值电压Vthn，并且在第二晶体管单元TC2的导通时间ton2之外低于第二阈值电压Vthp。
在用于提高IGBT寿命的增强模式下，栅极驱动器电路控制所修改的第二栅极信号VG21，使得所修改的第二栅极信号VG21的电压电平在象限III工作模式的整个持续时间低于第二阈值电压Vthp。
图18涉及用于提高IGBT寿命的另一增强模式。栅极驱动器电路控制第二栅极信号VG2，使得在用于提高IGBT寿命的增强模式下，第二栅极信号VG2的电压电平在象限III工作模式的整个持续时间低于第一阈值电压Vthn但高于第二阈值电压Vthp。在反向二极管结构RD的二极管区中不形成或仅形成弱空穴累积层。在反向二极管结构RD的二极管区与沟槽电极结构的底部之间的漏极/集电极结构的一部分中沿沟槽电极结构不形成或仅形成弱空穴反型层。
流经RC-IGBT的电流仍可足够高以确保足够低的温度波动。由于没有完全应用二极管增强，因此注入更少的空穴并且IGBT中的电荷载流子等离子体密度更低，使得开关损耗低于图17的实施方式中的开关损耗。另一方面，RC二极管的正向电压以及由此的传导损耗高于图17的实施方式。
因此，图18的用于提高IGBT寿命的增强模式更适合于较高的开关频率，而图17的用于提高IGBT寿命的增强模式更适合于较低的开关频率。栅极驱动电路可以允许根据开关频率选择图17和图18的增强模式之一。
图19中的所修改的第二栅极信号VG21与图17中的所修改的第二栅极信号VG21的不同之处在于第一晶体管单元TC1的导通时间ton1结束时的去饱和时间tdes3的去饱和脉冲，其中，在去饱和时间tdes3期间，所修改的第二栅极信号VG21的电压电平比第二阈值电压Vthp更正。在去饱和脉冲的持续时间，空穴累积层停止存在，导致载流子等离子体密度降低。图19的实施方式受益于在反向导电时段的大部分上的RC-IGBT的反向二极管的增强二极管模式，并且通过及时减小电荷等离子体密度来减小开关损耗。去饱和脉冲的长度可以等于或近似等于关断延迟tdelay_off的长度。
在所示实施方式中，所修改的第二栅极信号VG21超过第一阈值电压Vthn，使得第二晶体管单元TC2可以有助于耗尽电荷载流子，并且去饱和时间tdes3不晚于t＝t4结束。例如，导通时间ton1和去饱和时间tdes3可以同步结束。
根据另一实施方式(未示出)，所修改的第二栅极信号VG21不超过第一阈值电压Vthn(例如，VG21＝0V)，使得第二晶体管单元TC2保持在关断状态，并且去饱和时间tdes3甚至可以晚于t＝t4结束。在混合半导体开关用作半桥电路的低侧开关或高侧开关的情况下，去饱和脉冲可以延伸至半桥电路中的相反开关的导通过程中。
图20所示的工作模式与图19所示的工作模式的不同之处在于，在反向偏置(象限III工作模式)下用于第一晶体管单元TC1的所修改的第一栅极信号VG11。所修改的第一栅极信号VG11和所修改的第二栅极信号VG21的上升沿和下降沿可以是同步的。所修改的第一栅极信号VG11和所修改的第二栅极信号VG21的电压电平在去饱和时间tdes3比第二阈值电压Vthp更正，并且在去饱和时间tdes3之外下降至第二阈值电压Vthp以下。特别地，所修改的第一栅极信号VG11和所修改的第二栅极信号VG21的电压电平可以在去饱和时间tdes3超过第一阈值电压Vthn。所修改的第一门信号VG11和所修改的第二门信号VG21的电压电平针对反向偏置下的整个工作(象限III工作)可以相等或近似相等。与图19的实施方式相比，该实施方式受益于在反向工作时间的大部分上更密集的电荷载流子等离子体和更有效的去饱和。
如参照图20所述的同步控制第一栅极信号VG1和第二栅极信号VG2的相同原理可以应用于其他实施方式，特别是应用于参照图17、图18和图19讨论的用于IGBT寿命改进的每个增强模式。
根据另一实施方式(未示出)，半导体开关模块包括具有如图7、图8和图9所示结构的IGBT，并且包括单极开关装置。然而，在该实施方式中，反向二极管结构RD连接至第一栅极G1。例如，对应于反向二极管结构RD的第二沟槽电极155连接至第一栅极端子G1。因此，在该实施方式中，可以基于第一栅极信号VG1的电压电平来控制反向二极管结构RD的工作模式。在该实施方式中，在正向偏置下的工作模式(象限I工作模式)如图20所描述和所示。反向偏置下的工作模式(象限III工作模式)使用用于第一晶体管单元TC1和反向二极管结构RD的所修改的第一栅极信号VG11，并且使用与在正向偏置工作模式下相同的第二栅极信号VG2。也就是说，在该实施方式的反向偏置工作模式下，所修改的第一栅极信号VG11的电压电平在去饱和时间tdes3比第二阈值电压Vthp更正，并且在去饱和时间tdes3之外下降至低于第二阈值电压Vthp。特别地，所修改的第一栅极信号VG11的电压电平可以在去饱和时间tdes3超过第一阈值电压Vthn。第二栅极信号的电压电平在第二晶体管单元TC2的导通时间ton2期间比第一阈值电压Vthn更正，并且在第二晶体管单元TC2的导通时间ton2之外比第二阈值电压Vthp更负。因此，反向二极管结构RD在反向偏置工作模式(象限III工作模式)下在第二晶体管单元TC的完整导通时间ton2保持在增强二极管模式下，对半导体开关模块的反向导电性有很大贡献。在该实施方式的变型中，可以存在第二晶体管单元TC2的导通时间ton2与去饱和时间tdes3的交叠，使得第二栅极信号VG2的电压电平比第一阈值电压Vthn更正，并且所修改的第一栅极信号VG11的电压电平比第二阈值电压Vthp更正，或者比第一阈值电压Vthn更正。在半桥配置中，如图6所示，第二栅极信号针对正向偏置工作(象限I工作模式)和反向偏置工作(象限III工作模式)可以是相同的，同时如上所述选择第一栅极信号。独立于半导体开关模块是处于正向偏置工作模式还是处于反向偏置工作模式，第一栅极信号或第二栅极信号中的至少一个比第二阈值电压Vthp更正，或者甚至比第一阈值电压Vthn更正。
图21所示的IGBT 10与图8所示的IGBT 10的不同之处在于辅助单元形成为第三晶体管单元TC3。第三晶体管单元TC3的沟槽电极155电连接至第二栅极端子G2。第三晶体管单元TC3在到集电极层的最靠近的第二区域137的横向距离上不同于第二晶体管单元TC2。与第二晶体管单元TC2相比，第三晶体管单元TC3至集电极层的最靠近的第二区域137具有更大的横向距离。每个第三晶体管单元TC3对总电流的贡献小于任何第二晶体管单元TC2。当第二栅极信号VG2的电压电平低于第一阈值电压Vthn时，第三晶体管单元TC3关断(在晶体管关断模式下)。当第二栅极信号VG2的电压电平超过第一阈值电压Vthn时，第三晶体管单元TC3导通(在晶体管导通模式下)。
每个第二晶体管单元TC2包括可以直接形成在第二区137之一之上的源极区110。相反，任何第三晶体管单元TC3的源极区110都不与第二区137之一横向交叠。换句话说：每个第三晶体管单元TC3的每个源极区110不仅与任何第二区137垂直地间隔开并且横向地间隔开，例如至少间隔开沟槽电极结构150的平均横向宽度。
在所示出的实施方式中，第三晶体管单元TC3形成于二极管区610中，直接在相邻的第一区139上方，并且与晶体管区620横向分离。
当与图19和图20所示的用于提高IGBT寿命的增强模式下使用的去饱和脉冲组合时，第三晶体管单元TC3导通以用于去饱和脉冲。具体地，第三晶体管单元TC3的沟槽电极155处的正电势引起反转沟道，反转沟道将电子从漏极/集电极结构130直接排至源极区110和接触结构315，并且防止空穴从第三晶体管单元TC3的体区121注入漏极/集电极结构130。因此，第三晶体管单元TC3在去饱和时间tdes3期间促进高效去饱和。
图22所示的IGBT 10与图7所示的IGBT 10的不同之处在于补充单元形成为辅助二极管结构AD。辅助二极管结构AD的沟槽电极155电连接至第二栅极端子G2。辅助二极管结构AD与反向二极管结构RD的不同之处在于到集电层的最近的第一区139的横向距离。与反向二极管结构RD相比，辅助二极管结构AD至集电极层最近的第一区139的横向距离更大。每个辅助二极管结构AD对总反向电流的贡献小于任何反向二极管结构RD。
具体地，IGBT 10不具有如先前附图中所述的第二晶体管单元TC2。在第一栅极信号VG1在去饱和时段tdelay_off期间(象限I工作)低于第一阈值电压Vthn的轻负载工作模式下，超过第一阈值电压Vthn的第二栅极信号VG2的电压电平仅保持导通单极开关装置20，而IGBT 10保持完全关断。在轻负载状况下，混合半导体开关在很大程度上受益于单极开关装置20中的低正向传导损耗和低开关损耗。

Claims (15)

1.一种半导体开关模块(50)，包括：
绝缘栅双极型晶体管(10)，其包括至少第一晶体管单元(TC1)和至少一个补充单元(SC)，其中，所述第一晶体管单元(TC1)包括第一栅极(151)和第一源极(111)，其中，所述补充单元(SC)包括第二栅极(152)和补充电极(11S)；以及
单极开关装置(20)，其基于宽带隙材料并且包括第三栅极(153)和第三源极(113)，
其中，所述第三栅极(153)和所述第二栅极(152)电连接，并且与所述第一栅极(151)断开连接，并且其中，所述第一源极(111)、所述补充电极(11S)和所述第三源极(113)彼此电连接。
2.根据权利要求1所述的半导体开关模块，
其中，所述补充单元(SC)包括第二晶体管单元(TC2)，并且其中，所述补充电极(11S)形成所述第二晶体管单元(TC2)的第二源极(112)。
3.根据权利要求2所述的半导体开关模块，还包括：
传导损耗降低单元(401)，其被配置成在导通所述第一晶体管单元(TC1)之后导通所述单极开关装置(20)和所述第二晶体管单元(TC2)，并且在关断所述第一晶体管单元(TC1)之前关断所述单极开关装置(20)和所述第二晶体管单元(TC2)。
4.根据权利要求2至3中任一项所述的半导体开关模块，还包括：
短路保护单元(402)，其被配置成在检测到短路状况的情况下，忽略导通所述单极开关装置(20)和所述第二晶体管单元(TC2)。
5.根据权利要求2至4中任一项所述的半导体开关模块，还包括：
过电流保护单元(409)，其被配置成在检测到过电流状况的情况下，关断所述单极开关装置(20)和所述第二晶体管单元(TC2)。
6.根据权利要求2至5中任一项所述的半导体开关模块，
其中，所述绝缘栅双极型晶体管(10)包括与所述第一晶体管单元(TC1)和所述第二晶体管单元(TC2)并联电连接的反向二极管结构(RD)，其中，所述反向二极管结构(RD)的工作模式能够通过施加至所述第二栅极(152)的第二栅极信号而在增强二极管模式与标准二极管模式之间切换，并且其中，所述反向二极管结构(RD)在所述增强二极管模式下的正向电导率高于在所述标准二极管模式下的正向电导率。
7.根据权利要求6所述的半导体开关模块，
其中，所述反向二极管结构(RD)包括沟槽电极结构(150)，所述沟槽电极结构(150)包括与所述第二栅极(152)电连接的沟槽电极(155)，其中，掺杂二极管区(122)与所述沟槽电极结构(150)的侧壁接触。
8.根据权利要求6所述的半导体开关模块，还包括：
多个均匀分布的反向二极管结构(RD)。
9.根据权利要求6所述的半导体开关模块，
其中，所述绝缘栅双极型晶体管(10)包括至少一个二极管区(610)和至少一个晶体管区(620)，其中，所述反向二极管结构(RD)形成在所述至少一个二极管区(610)中，并且其中，所述第一晶体管单元(TC1)和所述第二晶体管单元(TC2)形成在所述至少一个晶体管区(620)中。
10.根据权利要求6至9中任一项所述的半导体开关模块，还包括：
反向电流控制单元(403)，其被配置成响应于二极管控制信号的电平变化而将所述反向二极管结构(RD)切换至所述增强二极管模式。
11.根据权利要求10所述的半导体开关模块，还包括：
二极管模式控制单元(404)，其被配置成响应于第二模式控制信号而激活二极管控制信号。
12.根据权利要求10至11中任一项所述的半导体开关模块，还包括：
浪涌电流控制单元(405)，其被配置成响应于检测到浪涌电流事件而激活所述二极管控制信号。
13.根据权利要求2至12中任一项所述的半导体开关模块，还包括：
轻负载模式单元(406)，其被配置成在所述第一晶体管单元(TC1)关断的情况下，并且在存在轻负载状况的情况下，导通所述单极开关装置(20)和所述第二晶体管单元(TC2)。
14.根据权利要求13所述的半导体开关模块，
其中，所述轻负载模式单元(406)还被配置成在导通所述单极开关装置(20)和所述第二晶体管单元(TC2)之后，导通所述第一晶体管单元(TC1)。
15.根据权利要求14所述的半导体开关模块，
其中，所述轻负载模式单元(406)被配置成在轻负载状况的情况下，在关断所述第一晶体管单元(TC1)之后关断所述单极开关装置(20)和所述第二晶体管单元(TC2)。
CN202310136779.9A 2022-02-28 2023-02-20 具有绝缘栅双极晶体管和单极开关装置的半导体开关模块 Pending CN116667835A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22159145.6A EP4235786A1 (en) 2022-02-28 2022-02-28 Semiconductor switching module with insulated gate bipolar transistor and unipolar switching device
EP22159145.6 2022-02-28

Publications (1)

Publication Number Publication Date
CN116667835A true CN116667835A (zh) 2023-08-29

Family

ID=80953378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310136779.9A Pending CN116667835A (zh) 2022-02-28 2023-02-20 具有绝缘栅双极晶体管和单极开关装置的半导体开关模块

Country Status (3)

Country Link
US (1) US20230275576A1 (zh)
EP (1) EP4235786A1 (zh)
CN (1) CN116667835A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108964458B (zh) * 2017-05-25 2023-04-21 太阳能安吉科技有限公司 高效开关电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722581B2 (en) * 2014-07-24 2017-08-01 Eaton Corporation Methods and systems for operating hybrid power devices using driver circuits that perform indirect instantaneous load current sensing
DE102016111127A1 (de) * 2016-06-17 2017-12-21 Infineon Technologies Ag Elektrische Baugruppe, die eine bipolare Transistorvorrichtung mit isoliertem Gate und eine Transistorvorrichtung mit breiter Bandlücke enthält
DE102017105712A1 (de) * 2017-03-16 2018-10-04 Infineon Technologies Austria Ag Transistorbauelement

Also Published As

Publication number Publication date
EP4235786A1 (en) 2023-08-30
US20230275576A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
US10200028B2 (en) Electric assembly including a reverse conducting switching device and a rectifying device
US11410989B2 (en) Semiconductor device having overload current carrying capability
US10367057B2 (en) Power semiconductor device having fully depleted channel regions
CN110061050B (zh) 半导体器件和具有势垒区的绝缘栅双极型晶体管
CN110943125B (zh) 半导体装置
JP3243902B2 (ja) 半導体装置
KR101655519B1 (ko) 역-도전 절연 게이트 바이폴라 트랜지스터 및 게이트 구동기 회로를 갖는 전자 회로
Treu et al. Strategic considerations for unipolar SiC switch options: JFET vs. MOSFET
US8093660B2 (en) Semiconductor device
US7986005B2 (en) Short circuit limiting in power semiconductor devices
EP3678190A1 (en) Semiconductor device
US10886909B2 (en) Electric assembly including an insulated gate bipolar transistor device and a wide-bandgap transistor device
US10461739B2 (en) Transistor device
US10475909B2 (en) Electric assembly including a bipolar switching device and a wide bandgap transistor
US7582939B2 (en) Semiconductor diode, electronic component and voltage source inverter
US20230275576A1 (en) Semiconductor switching module with insulated gate bipolar transistor and unipolar switching device
US5621229A (en) Semiconductor device and control method
EP2766933B1 (en) Systems, devices, and methods with integrable fet-controlled lateral thyristors
CN108028603B (zh) 用于操作双基双向功率双极晶体管的方法及驱动电路
US10580873B2 (en) Power semiconductor device having a field electrode
US10950690B2 (en) Power electronic arrangement
GB2575810A (en) Power semiconductor device
US20230307531A1 (en) Dual Gate Power Semiconductor Device and Method of Controlling a Dual Gate Power Semiconductor Device
US20220406928A1 (en) Semiconductor device with diode chain connected to gate metallization
US20230290869A1 (en) Dual Gate Power Semiconductor Device and Method of Controlling a Dual Gate Power Semiconductor Device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication