TW202420543A - 封裝結構及其形成方法 - Google Patents

Abstract

一種封裝結構包括第一基板、第二基板、晶片、第一導線以及第二導線。第一基板包括頂面、底面、窗口與第一導電墊。底面相對於頂面。窗口連通頂面與底面。第一導電墊位於底面上。第二基板位於第一基板上。第二基板分離於第一基板且包括第二導電墊。第二導電墊面向第一基板的頂面且從窗口暴露。晶片位於第二基板上。晶片包括第三導電墊。第三導電墊面向第一基板的頂面。第一導線連接第一導電墊至第二導電墊。第二導線連接第二導電墊至第三導電墊。

Description

封裝結構及其形成方法

本揭露有關於封裝結構與形成封裝結構的方法。

一個DDR5的動態隨機存取記憶體(DRAM)封裝結構可以通過基板/電路板以及接合在基板/電路板上的記憶體晶片來形成。舉例而言，一個面朝下且面向基板以配置被接合的記憶體晶片能夠通過銅柱凸塊連接至直接位於基板下方的導電墊。然而，這將花費許多時間在用於連接的銅柱凸塊的形成上。

因此，如何提供一種技術方案，能夠以快速的流程提供由晶片接合至基板上所形成之封裝結構，是所屬領域技術人員所欲解決的問題之一。

本揭露的一態樣有關於一種封裝結構。

根據本揭露的一或多個實施方式，一種封裝結構包括第一基板、第二基板、晶片、第一導線以及第二導線。第一基板包括頂面、底面、窗口與第一導電墊。底面相對於頂面。窗口連通頂面與底面。第一導電墊位於底面上。第二基板位於第一基板上。第二基板分離於第一基板且包括第二導電墊。第二導電墊面向第一基板的頂面且從窗口暴露。晶片位於第二基板上。晶片包括第三導電墊。第三導電墊面向第一基板的頂面。第一導線連接第一導電墊至第二導電墊。第二導線連接第二導電墊至第三導電墊。

在本揭露的一或多個實施方式中，封裝結構進一步包括黏著層。黏著層位於第一基板與晶片之間。黏著層覆蓋第三導電墊與第二導線。

在一些實施方式中，第二基板的第二導電墊進一步包括第一部分與第二部分。第一部分連接第一導線且從窗口暴露。第二部分連接第二導線且從被黏著層與第一基板覆蓋。

在本揭露的一或多個實施方式中，封裝結構進一步包括填充於晶片與第一基板之間的空間的黏著層。黏著層包括第一黏著層部分與第二黏著層部分。第一黏著層部分覆蓋第二基板的側壁且延伸至第一基板與第二基板之間。第二黏著層部分填充於晶片於第二基板之間的間隙。第二基板被夾持於第一黏著層部分與第二黏著層部分之間。

在本揭露的一或多個實施方式中，第一導線的部分是延伸至第一基板與第二基板之間。

在本揭露的一或多個實施方式中，第二導電墊通過穿過窗口的第二導線連接至第三導電墊。

在本揭露的一或多個實施方式中，封裝結構進一步包括模製化合物。模製化合物覆蓋第一導電墊與第一導線。

在一些實施方式中，第二導電墊包括第一部分與第二部分。第一部分連接第一導線、從第一基板的窗口暴露且被模製化合物覆蓋。第二部分連接第一導線且被第一基板覆蓋。

在本揭露的一或多個實施方式中，封裝結構進一步包括導電凸塊。導電凸塊位於第一基板的底面上。

本揭露的一態樣有關於一種封裝結構。

根據本揭露的一或多個實施方式，一種封裝結構包括第一基板、第二基板、晶片、第一導線與第二導線。第一基板具有第一導電墊。第二基板位於第一基板上且具有第二導電墊。晶片位於第一基板上且具有第三導電墊。第二基板位於第一基板與晶片之間。第一導線連接第一導電墊至第二導電墊。第二導線連接第二導電墊至第三導電墊。

在本揭露的一或多個實施方式中，第一基板包括窗口。窗口暴露第二基板的第二導電墊。第二導電墊通過穿過窗口的第二導線連接至第三導電墊。

在本揭露的一或多個實施方式中，封裝結構進一步包括填充於第一基板與晶片之間的空間的黏著層。黏著層包括第一黏著層部分與第二黏著層部分。第一黏著層部分覆蓋第二基板的側壁且延伸至第一基板與第二基板之間。第二黏著層部分填充於晶片與第二基板之間的間隙。第二基板被夾持在第一黏著層部分與第二黏著層部分之間。

在本揭露的一或多個實施方式中，第一基板包括第一底面與第一頂面。第一導電墊位於第一底面上。第一頂面相對於第一底面。第二基板包括在第二底面與第二頂面。第二底面分離於第一頂面。第二頂面上配置有第二導電墊且相對於第二底面。晶片的第三導電墊面向第一頂面。

在本揭露的一或多個實施方式中，第一導線的部分延伸至第一基板與第二基板之間。

本揭露的一態樣有關於一種形成封裝結構的方法。

根據本揭露的一或多個實施方式，一種形成封裝結構的方法包括多個流程。提供具有第一導電墊的第一基板、具有第二導電墊的第二基板與具有第三導墊墊的晶片，其中第一基板包括頂面、相對於頂面的底面與連通頂面與底面的窗口。貼附第二基板於晶片上。接合第一導線於第二導電墊與第三導電墊之間。貼附第一基板於第二基板上。第二導電墊的部分從第一基板的窗口暴露。接合第二導線於第一導電墊與第二導電墊之間。

在本揭露的一或多個實施方式中，貼附第二基板至晶片上包括多個流程。貼附黏著層於晶片的表面上。第三導電墊位於晶片的表面。通過黏著層貼附第二基板至晶片的表面上。

在本揭露的一或多個實施方式中，貼附第一基板至第二基板上包括多個流程。在第一導線接合於第二導電墊與第三導電墊之後，貼附覆蓋第一導線的黏著層於晶片與第二基板上。通過黏著層貼附第一基板的頂面至第二基板上。

在本揭露的一或多個實施方式中，形成封裝結構的方法以下流程。形成覆蓋從第一基板之窗口暴露之第二導線的模製化合物。

在本揭露的一或多個實施方式中，形成封裝結構的方法以下流程。形成導電凸塊於第一基板的底面上。

在本揭露的一或多個實施方式中，形成封裝結構的方法以下流程。在第二導線形成之後，翻轉第一基板、第二基板與晶片。

綜上所述，晶片與基板能夠通過位於二者之間的額外基板接合在一起，並且使得製造封裝結構的時間能夠縮短。

應當理解，上述一般性描述與以下詳細描述都僅是示例，旨在對所要求保護的揭露內容提供進一步解釋。

下文係舉實施例配合所附圖式進行詳細說明，但所提供之實施例並非用以限制本揭露所涵蓋的範圍，而結構運作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭露所涵蓋的範圍。另外，圖式僅以說明為目的，並未依照原尺寸作圖。為便於理解，下述說明中相同元件或相似元件將以相同之符號標示來說明。

另外，在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞，將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。

在本文中，「第一」、「第二」等等用語僅是用於區隔具有相同技術術語的元件或操作方法，而非旨在表示順序或限制本揭露。

此外，「包含」、「包括」、「提供」等相似的用語，在本文中都是開放式的限制，意指包含但不限於。

進一步地，在本文中，除非內文中對於冠詞有所特別限定，否則「一」與「該』可泛指單一個或多個。將進一步理解的是，本文中所使用之「包含」、「包括」、「具有」及相似詞彙，指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件，但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件，與/或其中之群組。

晶片與基板/電路板能夠接合在一起，以形成封裝結構。舉例而言，記憶體裝置的具有積體電路之記憶體晶片可以接合在基板上，以形成記憶體封裝結構。

在一些實施方式中，可以通過球形格點陣列(ball grid array，簡稱BGA)的封裝製程來接合晶片至基板上。BGA封裝製程能夠通過形成導電球體在晶片上來實現，舉例而言，導電球體可以是多個銅柱導電凸塊，這些導電球體形成在晶片上以被用於接合，並且導電球體能夠電性連接晶片至基板。窗口型BGA(簡稱wBGA)封裝能夠進一步通過具有開放式窗口的基板來實現。然而，這些封裝方法將會需要花費許多時間來形成用於連接的導柱凸塊。

在一些實施方式中，用於電性連接晶片與設計之連接導線的導電墊能夠提供在基板上以被接合，進而在晶片接合在基板上之後，實現整體結構設計的功能。多個用於連接的銅柱凸塊可在晶片接合在基板之前形成在晶片上，而這樣將浪費許多時間在形成銅柱凸塊在晶片上。一旦晶片的類型改變，則導電墊、在內部之連接導線與形成之銅柱凸塊之前設計分布配置將會失效。為了實現快速測試由晶片與基板形成之封裝結構的目的，需要高效率的封裝技術。

請參照第1A圖與第1B圖。第1A圖根據本揭露之一實施方式繪示封裝結構100的示意性視圖。第1B圖根據本揭露之一實施方式繪示沿第1A圖之線段L-L’的剖面圖。

如第1A圖所示，在本揭露的一或多個實施方式中，封裝結構包括基板110與一或多個晶片130。基板110可以認為是具有多個導電墊與多個連接導線在内部的電路板。在本實施方式中，複數個晶片接合在基板110的頂面上。多個晶片沿水平的方向X與方向Y排列。在一些實施方式中，相比於第1A圖中形成在基板110上之多個晶片130的數量，可以使用到更多數量或更少數量的晶片130配置在基板110之上。在一些實施方式中，一或多個晶片包括多個記憶體裝置與其內部的多個積體電路，並且封裝結構100可以被認為是記憶體封裝結構。

應留意到，為了簡單說明的目的，一些元件未繪示於第1A圖上。舉例而言，在一些實施方式中，形成在基板110之頂面上的多個連接導線未繪示於第1A圖中。此外，為了清楚說明的目的，覆蓋多個晶片130的模製化合物(如後續第1B圖所繪示的模製化合物161)未繪示於第1A圖中。

請參照第1B圖，以進一步說明多個晶片130中的其中一者與基板110接合的示意性局部剖面圖。應留意到，為了簡單說明的目的，部分元件未繪示於第1B圖中。舉例而言，在一些實施方式中，提供以連接多個導電墊與多個導電凸塊的複數個連接導線未繪示於第1B圖的示意剖面圖上。

如第1B圖所示，多個晶片130中的其中一者接合至基板110之上。晶片130是位於基板110的頂面(例如參照後續圖式所標示的頂面110T)。晶片130具有複數個導電墊131。在本實施方式中，晶片130是一個面朝下(face-down)晶片。意即，多個導電墊131是位於晶片130面向基板110之頂面的表面(例如參照後續圖式所標示的頂面130T)上，使得晶片130的多個導電墊131是位於晶片130與基板110之間。

進一步地，如第1B圖所示，在本實施方式中，封裝結構100包括位於基板110與晶片130之間的基板120。基板120包括複數個導電墊121。如第1B圖所示，基板120的導電墊121是位於基板110與晶片130之間，且多個導電墊121的其中一者與基板110之間的距離是小於多個導電墊131的其中一者與基板110之間的距離。

在第1B圖中，基板110包括窗口(即，例如後續圖式中繪示的窗口110W)，並且窗口連通基板110相對的頂面與底面(即，例如在後續圖式中，窗口110W連通相對的頂面110T與底面110B)。基板110的窗口可以被認為是用於連接的開口。位於基板110與晶片130之間的基板120是對準基板110的窗口，使得多個導電墊121從基板110的窗口暴露。

如第1B圖所示，在本實施方式中，沿方向Y，二個導電墊131之間的距離是大於窗口110W(即後續圖式中的窗口110W)的寬度。如此，多個導電墊131能夠通過在第一基板110與晶片130之間的第二基板120與多個導電墊121電性連接至多個導電墊111。在一些實施方式中，窗口110W的寬度能夠根據Joint Electron Device Engineering Council (JEDEC)標準來設置，使得窗口110W的寬度受限於一個設計的數值。

在一些實施方式中，沿方向Y，在二個導電墊131之間的距離大於二個導電墊111之間的距離。

在本實施方式中，封裝結構100進一步包括複數個導線140與複數個導線145。如第1B圖所示，多個導線145的其中一者的兩端是分別連接至晶片130之多個導電墊131中的其中一者以及基板120之多個導電墊121中的其中一者，多個導線140的其中一者的兩端是分別連接至基板120之多個導電墊121中的其中一者以及基板110之多個導電墊111中的其中一者。多個導線140延伸通過基板110的窗口。多個導線145中的每一者是延伸於基板120與基板110之間。

在一些實施方式中，多個導線140與多個導線145可以是多個金線。在一些實施方式中，多個導線140與多個導線145可包括適用於接合的導電材料。

如第1B圖所示，在本實施方式中，封裝結構100包括黏著層150，請且晶片130與基板120通過黏著層150接合於基板110之上。具體而言，在本實施方式中，黏著層150包括第一黏著層部分151與第二黏著層部分152。基板120通過在基板120與晶片130之間的第一黏著層部分151接合至晶片130。晶片130通過填充於晶片130與基板110之間空間的第二黏著層部分152接合至基板110。在一些實施方式中，第一黏著層部分151的材料是相同於第二黏著層部分151的材料。在一些實施方式中，第一黏著層部分151與第二黏著層部分152可以在不同的製程中形成。

在本實施方式中，封裝結構100進一步包括模製化合物160與模製化合物161。如第1B圖所示，從基板110之窗口暴露的多個導電墊121、在基板110之底面上的多個導電墊111與連接多個導電墊111與多個導電墊121且穿過基板110之窗口的多個導線140是被模製化合物160所覆蓋。晶片130、黏著層150與基板110的頂面是被模製化合物161所覆蓋。模製化合物160與模製化合物161能夠保護封裝結構100暴露的元件。

在第1B圖中，封裝結構100進一步包括複數個導電凸塊170。多個導電凸塊170是位於相對晶片130所接合至頂面之基板110的底面上。在一些實施方式中，多個導電凸塊170能夠通過在基板110內部的一或多個導線電性連接至一或多個導電墊。在一些實施方式中，多個導電凸塊可以是錫金屬焊球。

綜合以上，晶片130係通過位於晶片130與基板110之間的基板120電性連接至基板110，基板110例如是電路板。如此，不需要形成額外的導電柱凸塊在晶片130之上。

如第1B圖所示，基板110、基板120與晶片130係沿方向Z堆疊。在本實施方式中，沿垂直於方向Z的方向Y，基板120的寬度小於基板110的寬度或晶片130的寬度。在本實施方式中，在方向Y上，基板120的寬度大於基板110之窗口的寬度。在一些實施方式中，基板120的在方向Y上的寬度可以小於、等於或是大於基板110之窗口在方向Y上的寬度，並且基板120的多個導電墊121仍能夠從基板110的窗口暴露。

參照第1A圖與第1B圖，在本揭露的一或多個實施方式中，一或多個基板120可以分別位於多個晶片130與基板110之間。這些位於多個晶片130與基板110之間的一或多個基板120能夠在一相同的流程中接合於多個晶片130與基板110之間。詳情請見後續的討論。

請參照第2圖以及第3圖至第12圖，以說明形成封裝結構100的多個流程。第2圖根據本揭露之一實施方式繪示形成封裝結構(例如封裝結構100)的方法200的流程圖，其中方法200包括流程201至流程209。第3圖至第12圖根據本揭露之一實施方式繪示在形成封裝結構的方法的多個流程中的多個剖面示意圖。

參照第2圖與第3圖。在流程201，提供具有一或多個導電墊131的晶片130，其中導電墊131可以被認為是在晶片130上的第三導電墊。面朝上的晶片130包括頂面130T與在方向Z上相對於頂面130T的底面130B。

在本實施方式中，晶片130包括位於晶片130的頂面130T之上的複數個導電墊131。多個導電墊131可以連接至晶片130內部的電路或裝置。舉例而言，在一些實施方式中，晶片130可以是包括複數個記憶單元與多個積體電路在內部的DRAM晶片，並且多個記憶單元可包括多個電容與多個電晶體。多個導電墊131能夠作為晶片130的多個電性連接端。

參照第2圖與第4圖。在流程202，貼附黏著層於晶片130之頂面130T的中心區域。在第4圖中，黏著層的第一黏著層部分151形成於多個導電墊131的其中二者之間。第一黏著層部分151係用以進一步貼附多個元件於晶片130的頂面130T。在一些實施方式中，第一黏著層部分151可以是晶粒黏著薄膜(die attach film，簡稱DAF)。

參照第2圖與第5圖。進入到流程203。在流程203，貼附基板120於晶片130的頂面130T上，其中在本實施方式中，基板120通過黏著層的第一黏著層部分151貼附至基板120上，並且基板120可以被認為是第二基板。

如第5圖所示，基板120包括頂面120T與相對於頂面120T之底面120B。基板120的側壁120S連接於頂面120T與底面120B之間。基板120的底面120B通過位於二個導電墊131之間的第一黏著層部分151貼附至晶片130的頂面130T。

在本實施方式中，如第5圖所示，多個導電墊121是嵌入至頂面120T內，從而減少多個導電墊121在方向Z上佔據基板120的厚度。應留意到，基板120可以事先在其他的製程中製造，如此一來，貼附基板120將只會佔用到很少的時間。

參照第2圖與第6圖。進入到流程204，接合第二導線於第二基板的第二導電墊與晶片的第三導電墊之間。在本實施方式中，如第6圖所示，於流程204中，通過多個導線145接合基板120的多個導電墊121至晶片130的多個導電墊131。多個導線145可以認為是多個第二導線。多個導線145的每一者具有分別連接至多個導電墊131中相應一者與多個導電墊121中相應一者的兩端。多個導線145的每一者的一部分是延伸至多個導電墊121中相應一者的一頂部之上。

如第6圖所示，在本實施方式中，黏著層部分151在方向Z上的厚度是大於多個導電墊131中任一者在方向Z上的厚度，使得基板120的側壁120S在方向Y上能夠從二個導電墊131之間暴露。

參照第2圖與第7圖。在流程205，貼附另一黏著層於晶片130上。如第7圖所示，流程205的另一黏著層為第二黏著層部分152。第二黏著層部分152形成以覆蓋暴露的多個導電墊131、基板120的側壁120S以及多個導電墊121中任一者的部分1212。多個導電墊121中每一者的部分1211從第二黏著層部分152暴露。接合多個導電墊121與多個導電墊131的多個導線145也被第二黏著層部分152覆蓋。

在一些實施方式中，第二黏著層部分152也可以是晶粒黏著薄膜(DAF)。在本實施方式中，第一黏著層部分151與第二黏著層部分152可以一起被認為一個黏著層150。在黏著層150形成之後，多個導電墊121中每一者的部分1211與基板120之頂面120T的部分從黏著層150暴露。

應留意到，位於多個導電墊121之多個部分1212上的多個導線145也都被黏著層150的第二黏著層部分152所覆蓋，使得多個導線145都完全被黏著層150所圍繞。如此，黏著層150也能夠用以保護多個導線145，避免其他元件非預期地接觸導線145。

參照第2圖與第8圖，並進入至流程206，在本實施方式中，通過黏著層150之第一黏著層部分151以外的第二黏著層部分152將基板110貼附至晶片130的頂面130T。基板110可以認為是第一基板。如第8圖所示，基板110包括頂面110T、相對於頂面110T之底面110B與連通頂面110T與底面110B之窗口110W。在本實施方式中，暴露的頂面120T與多個導電墊121的多個暴露部分1211對準基板110的窗口110W且從窗口110W暴露。基板120的多個導電墊121以及晶片130的多個導電墊131面向基板110的頂面110T。

如第8圖所示，在基板110通過黏著層150貼附至晶片130上後，在方向Z上基板110與基板120之間具有間隙g1，在方向Z上基板120與晶片130之間具有間隙g2。基板120通過黏著層150在方向Y上與基板110與晶片130的邊緣間隔開來，且基板120通過黏著層150在方向Z上與基板110與晶片130間隔開。

在本實施方式中，間隙g1允許多個導線145延伸至多個導電墊121。在本實施方式中，間隙g2是大於多個導電墊131中任一者的厚度。在一些實施方式中，間隙g2是小於多個導電墊131中任一者的厚度。

參照第7圖與第8圖。在本實施方式中，其中一個導電墊121的部分1211與部分1212之間的界面與基板110之窗口110W的邊緣對齊。在一些實施方式中，黏著層150可以延伸超出基板110的窗口110W。基板110係配置以確保多個導線145被黏著層150所覆蓋，然而，仍存在從窗口110W暴露並且未被黏著層150覆蓋之導電墊121的部分1212。導電墊121未被覆蓋的部分1212在後續流程中用於電性連接至導電墊111。

在本實施方式中，多個導電墊111是嵌入至基板110的底面110B，以進一步減少多個導電墊111在方向Z上佔據的厚度。

參照第2圖與第9圖。在流程207，通過窗口110W接合複數個導線140於第一基板110的多個第一導電墊111與第二基板120的多個第二導電墊121之間，其中多個導線140可以被認為是連接於多個第一導電墊111與多個第二導電墊121之間的多個第一導線。

在執行流程207之後，晶片130通過基板120的多個導電墊121電性連接至基板110的多個導電墊。

參照第2圖與第10圖。在流程208，通過模製化合物160模製晶片130與第一基板110，其中模製化合物160進一步模製到從第一基板110之窗口110W暴露的多個導線140。在本實施方式中，模製化合物160是形成以覆蓋導線140、基板120暴露的頂面120T、黏著層150的多個側壁、以及基板110的窗口110W與底面110B的部分。如此一來，模製化合物160能夠保護到多個導線140與基板120的多個導電墊121。在本實施方式中，如第10圖所示，進一步通過模製化合物161來模製基板110的頂面110T(例如第8圖繪示的頂面110T)、黏著層150之第二黏著層部分152的側壁以及晶片130的底面130B。

參照第2圖與第11圖。在流程209，形成多個導電凸塊170於第一基板110的底面110B上，且多個導電凸塊170是位在模製化合物160與模製化合物161以外的部分。在一些實施方式中，多個導電凸塊170可以通過在基板110內部的多個電路連接至基板110上的一或多個導電墊(例如導電墊111)。

請參照第12圖。接續流程209，在一些實施方式中，翻轉接合在一起的基板110、基板120與晶片130，而能夠提供作為封裝結構100。在方向Z上按照由下而上的順序，第二基板120堆疊在第一基板110上，晶片130堆疊在第二基板120上。第一基板110包括位於底面110B上的多個第一導電墊111。多個第一導電墊111通過穿過基板110之窗口110W的第一導線140接合至第二基板120的第二導電墊121。面朝下的晶片130包括多個第三導電墊131，並且多個第三導電墊131是位於面對基板110的頂面130T(如第3圖所示)。第二導電墊121通過第二導線145接合至第一導電墊111。

如此一來，晶片130通過基板120電性連接至基板110。基板120可視為隔開晶片130與基板110的跳接基板(jump substrate)，並且晶片130與基板110之間不需要再設置導電柱狀凸塊。綜上所述，在晶片130與基板110之間增加基板120所形成的封裝結構100，可減少晶片130封裝於基板110之上的封裝時間。

在一些實施方式中，如第1A圖所示，可將更多數量的晶片130接合於基板110上，以類似的方式形成封裝結構100。即，基板110可包括多個窗口110W，多個窗口110W位於方向X和方向Y上的不同位置，多個基板120可通過類似上述的流程201至流程204同時接合至多個晶片130，並且分別通過類似於流程205至流程207的操作將多個晶片130通過多個基板120接合到基板110。

雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何本領域具通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

對本領域技術人員來說顯而易見的是，在不脫離本公開的範圍或精神的情況下，可以對本揭露的實施例的結構進行各種修改和變化。 鑑於前述，本揭露旨在涵蓋本發明的修改和變化，只要它們落入所附的保護範圍內。

100:封裝結構 110:基板 110B:底面 110T:頂面 110W:窗口 111:導電墊 120:基板 120B:底面 120S:側壁 120T:頂面 121:導電墊 1211, 1212:部分 130:晶片 130B:底面 130T:頂面 131:導電墊 140, 145:導線 150:黏著層 151,152:黏著層部分 160, 161:模製化合物 170:導電凸塊 200:方法 201~209:流程 g1,g2:間隙 L-L’:線段 X,Y,Z:方向

本揭露的優點與圖式，應由接下來列舉的實施方式，並參考附圖，以獲得更好的理解。這些圖式的說明僅僅是列舉的實施方式，因此不該認為是限制了個別實施方式，或是限制了發明申請專利範圍的範圍。 第1A圖根據本揭露之一實施方式繪示封裝結構的示意性視圖； 第1B圖根據本揭露之一實施方式繪示沿第1A圖之線段L-L’的剖面圖； 第2圖根據本揭露之一實施方式繪示形成封裝結構的方法的流程圖；以及 第3圖至第12圖根據本揭露之一實施方式繪示在形成封裝結構的方法的多個流程中的多個剖面示意圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:封裝結構

110:基板

111:導電墊

120:基板

121:導電墊

130:晶片

131:導電墊

140,145:導線

150:黏著層

151,152:黏著層部分

160,161:模製化合物

170:導電凸塊

Y,Z:方向

Claims (20)

1. 一種封裝結構，包括： 一第一基板，包括一頂面、相對於該頂面的一底面、連通該頂面與該底面的一窗口以及位於該底面上的一第一導電墊； 一第二基板，位於該第一基板上，其中該第二基板分離於該第一基板且包括一第二導電墊，該第二導電墊面向該第一基板的該頂面且從該窗口暴露； 一晶片，位於該第二基板上，其中該晶片包括一第三導電墊，該第三導電墊面向該第一基板的該頂面； 一第一導線，連接該第一導電墊至該第二導電墊；以及 一第二導線，連接該第二導電墊至該第三導電墊。
2. 如請求項1所述之封裝結構，進一步包括： 一黏著層，位於該第一基板與該晶片之間，其中該黏著層覆蓋該第三導電墊與該第二導線。
3. 如請求項2所述之封裝結構，其中該第二基板的該第二導電墊進一步包括： 一第一部分，連接該第一導線且從該窗口暴露；以及 一第二部分，連接該第二導線且被該黏著層與該第一基板覆蓋。
4. 如請求項1所述之封裝結構，進一步包括填充於該晶片與該第一基板之間之一空間的一黏著層，其中該黏著層包括： 一第一黏著層部分，覆蓋該第二基板的一側壁且延伸至該第一基板與該第二基板之間；以及 一第二黏著層部分，填充於該晶片與該第二基板之間的一間隙，其中該第二基板被夾持於該第一黏著層部分與該第二黏著層部分之間。
5. 如請求項1所述之封裝結構，其中該第一導線的一部分是延伸至該第一基板與該第二基板之間。
6. 如請求項1所述之封裝結構，其中該第二導電墊通過穿過該窗口的該第二導線連接該第三導電墊。
7. 如請求項1所述之封裝結構，進一步包括： 一模製化合物，覆蓋該第一導電墊與該第一導線。
8. 如請求項7所述之封裝結構，其中該第二導電墊包括： 一第一部分，連接該第一導線、從該第一基板的該窗口暴露且被該模製化合物覆蓋；以及 一第二部分，連接該第一導線且被該第一基板覆蓋。
9. 如請求項1所述之封裝結構，進一步包括： 一導電凸塊，位於該第一基板的該底面上。
10. 一種封裝結構，包括： 一第一基板，具有一第一導電墊； 一第二基板，位於該第一基板上且具有一第二導電墊； 一晶片，位於該第一基板上且具有一第三導電墊，其中該第二基板位於該第一基板與該晶片之間； 一第一導線，連接該第一導電墊至該第二導電墊；以及 一第二導線，連接該第二導電墊至該第三導電墊。
11. 如請求項10所述之封裝結構，其中該第一基板包括一窗口，該窗口暴露該第二基板的該第二導電墊，並且該第二導電墊通過穿過該窗口的該第二導線連接至該第三導電墊。
12. 如請求項10所述之封裝結構，進一步包括填充於該第一基板與該晶片之間之一空間的一黏著層，其中該黏著層包括： 一第一黏著層部分，覆蓋該第二基板的一側壁且延伸至該第一基板與該第二基板之間；以及 一第二黏著層部分，填充於該晶片與該第二基板之間的一間隙，其中該第二基板被夾持在該第一黏著層部分與該第二黏著層部分之間。
13. 如請求項10所述之封裝結構，其中該第一基板包括一第一底面與一第一頂面，該第一導電墊位於該第一底面上，該第一頂面相對該第一底面，該第二基板包括一第二底面與一第二頂面，該第二底面分離於該第一頂面，該第二頂面上配置有該第二導電墊且相對於該第二底面，並且該晶片的該第三導電墊面向該第一頂面。
14. 如請求項10所述之封裝結構，其中該第一導線的一部分延伸至該第一基板與該第二基板之間。
15. 一種形成封裝結構的方法，包括： 提供具有一第一導電墊的一第一基板、具有一第二導電墊的一第二基板與具有一第三導電墊的一晶片，其中該第一基板包括一頂面、相對該頂面的一底面與連通該頂面與該底面的一窗口； 貼附該第二基板於該晶片上； 接合一第一導線於該第二導電墊與該第三導電墊之間； 貼附該第一基板於該第二基板上，其中該第二導電墊的一部分從該第一基板的該窗口暴露；以及 接合一第二導線於該第一導電墊與該第二導電墊之間。
16. 如請求項15所述之方法，其中貼附該第二基板至該晶片上包括： 貼附一黏著層於該晶片的一表面上，其中該第三導電墊位於該表面上；以及 通過該黏著層貼附該第二基板至該晶片的該表面上。
17. 如請求項15所述之方法，其中貼附該第一基板至該第二基板上包括： 在該第一導線接合於該第二導電墊與該第三導電墊之後，貼附一黏著層於該晶片與該第二基板上，其中該黏著層覆蓋該第一導線；以及 通過該黏著層貼附該第一基板的該頂面至該第二基板上。
18. 如請求項15所述之方法，進一步包括： 形成一模製化合物，其中該模製化合物覆蓋從該第一基板之該窗口暴露的該第二導線。
19. 如請求項15所述之方法，進一步包括： 形成一導電凸塊於該第一基板的一底面上。
20. 如請求項15所述之方法，進一步包括： 在該第二導線形成之後，翻轉該第一基板、該第二基板與該晶片。

Images