TW202418610A - 無摻雜連接結構、無摻雜連接單元及無摻雜連接結構的製造方法 - Google Patents

Abstract

提供了具有無摻雜連接的結構及製造方法。示例性的結構包括：基底；形成在基底中且具有第一導電類型的第一區；位於基底之上的上覆層；形成在上覆層中且具有第二導電類型的井區；橫向相鄰於井區且延伸穿過上覆層而與第一區電接觸的導電插塞；以及位於導電插塞與井區之間的鈍化層。

Description

無摻雜連接結構及方法

各種半導體器件使用二極體。二極體可以構建為包括P型基底及位於基底上方的N型埋入層（NBL）的積體電路的一部分。此類二極體的陽極可以包括位於NBL上方的高電壓P型井（HVPW）及位於HVPW上方的P+區。二極體的陰極可以包括位於NBL上方的高電壓N型井（HVNW）及位於HVNW上方的N+區。

此類二極體可能會在材料界面處產生不需要的電子場區，從而導致缺陷引起的電子產生率及界面處的高缺陷密度區。再者，此類二極體可能會出現電子洩漏路徑。此外，由摻雜區形成的此種摻雜連接路徑所需的空間可能會限制元件的縮小，且可能在元件縮小時導致過早邊緣擊穿（PEB）。

以下公開內容提供用於實施所提供標的物的不同特徵的許多不同實施例或實例。下文描述組件及佈置的具體實例以簡化本公開。當然，這些僅是實例，且無意進行限制。

為了簡潔起見，在本文中可以不詳細描述與半導體器件製造有關的典型技術。此外，可以將本文描述的各種任務及製程併入具有本文未詳細描述的附加功能的更全面程序或製程中。特別地，半導體器件製造中的各種製程是眾所周知的，因此，為了簡潔起見，本文將僅簡要提及或者將完全省略許多典型的製程且不提供眾所周知的製程細節。本領域技術人員在完整閱讀本公開內容後將顯而易見的是，本文公開的結構可與多種技術一起使用，且可被併入多種半導體器件及產品中。此外，應注意的是，半導體器件結構包括變化數量的組件，且圖示中示出的單一組件可以代表多個組件。

此外，為了易於說明，本文中可使用例如“在…上方（over）”、“上覆的（overlying）”、“在…上面（above）”、“上部的（upper）”、“在…頂部（top）”、“在…下方（under）”、“下覆的（underlying）”、“在…下面（below）”、“下部的（lower）”、“在…底部（bottom）”等空間相對性用語來描述圖中所說明的一個元件或特徵與另一元件或特徵的關係。除圖中所繪示的取向以外，所述空間相對性用語還旨在囊括器件在使用或操作中的不同取向。可以其他方式對設備取向（旋轉90度或處於其他取向），且同樣地可據此對本文中所使用的空間相對性描述語加以解釋。當使用例如上列的那些空間相對性用語來相對於第二元件描述第一元件時，第一元件可以直接在另一元件上，或者可以存在中間的元件或層。當將元件或層指稱為“在”另一元件或層“上”時，所述元件或層是直接在另一元件或層上且接觸另一元件或層。

如本文所用，“材料層”或作為“材料”的層包括至少50重量%的已識別材料，例如至少60重量%的已識別材料，例如至少75重量%的已識別材料或至少90重量%的已識別材料。舉例而言，鍺層及作為鍺的層中的每一者都是至少50重量%的鍺、至少60重量%的鍺、至少75重量%的鍺、或至少90重量%的鍺的層。

另外，本公開可在各種實例中重複使用參考編號及/或字母。此重複使用是出於簡明及清晰的目的，而並非自身指示所論述的各種實施例及/或配置之間的關係。

本文在特定上下文中，即在單光子雪崩二極體（SPAD）圖像感測器的上下文中論述各種實施例。SPAD圖像感測器可以檢測強度非常低的入射輻射（例如，單個光子）。SPAD圖像感測器包括以陣列排列的多個SPAD單元。SPAD單元分別包括pn接面、淬滅電路及讀取電路。pn接面在遠高於其擊穿電壓的反向偏壓下操作。在操作期間，光生載子移動到pn接面的耗盡區（即倍增區）並觸發雪崩效應，從而可以檢測到信號電流。

雖然本文中實施例的描述是關於SPAD結構，但實施例並不限於此種結構。舉例而言，實施例可與異質接面二極體（例如P-Ge/i-Si/N-Si結構）一起使用，或者可與可受益於本文描述的連接結構（例如通過矽的垂直導電路徑）的其他結構一起使用。

在某些實施例中，摻雜區位在形成於磊晶層（例如磊晶矽層）中的空腔內。在示例性實施例中，摻雜區是鍺。在典型設計中，在空腔界面處（例如在矽/鍺界面處）可能存在高缺陷密度。提供本文的實施例以降低空腔界面處的缺陷密度。

此外，在典型的處理中，重摻雜的插塞區通常從電接點向下延伸到摻雜的掩埋區。這些重摻雜的插塞區與矽空腔中的摻雜區橫向間隔開，並且具有相反的導電類型。隨著特徵尺寸的減小，矽空腔的邊界與重摻雜插塞區之間的空間太小，無法執行有效的離子植入，而且可能導致過早邊緣擊穿（PEB）。

此外，鍺區的側壁與重摻雜的插塞區之間的矽面積減少會導致擊穿風險，從而造成矽器件發生故障。

本文的實施例允許在單元之內及之間減少間隔。因此，本文的實施例提高了包括單元的器件的填充因子。

在本文的示例性實施例中，位在鍺區下面的摻雜掩埋區的電連接由金屬連接形成。金屬連接避免在矽/鍺界面周圍產生電子場區。因此，可以降低缺陷引起的電子產生率並且可以改善暗電流（DC）。再者，可以藉由減少鍺區與電連接之間的必要距離及/或藉由減少電連接與圍繞每個單元的深溝槽隔離之間的必要距離來提高填充因子（FF）。另外，可以降低因鍺磊晶質量的差異而對器件性能造成的影響幅度。此外，可以避免過早的邊緣擊穿，還可以消除主動區外的電子洩漏路徑。

在示例性實施例中，鈍化金屬連接電連接到在鍺區下面的摻雜掩埋區。舉例而言，金屬連接可以被鈍化層包圍，鈍化層例如氧化物或高k介電材料。鈍化層防止電子場形成且消除洩漏路徑。因為從摻雜區到金屬插塞沒有電子逃逸路徑，所以避免了漏電流。

再者，由於從空腔界面到金屬插塞的距離僅受製程能力的限制，因此填充因子得到改善，且提高了減少佔用面積的能力。另外，電串擾也減少了。

本文的實施例提供用於形成電連接至掩埋摻雜區，其中處理不包括摻雜或離子植入製程。相反地，電連接形成僅依賴於蝕刻及沈積製程。

圖1是結構100的示意性剖視圖，結構100例如二極體結構，例如單光子雪崩二極體（SPAD）結構。如圖所示，結構100包括基底110，例如矽基底。再者，結構100包括位於基底110之上的上覆層120，例如磊晶層。在示例性實施例中，上覆層是矽。再者，包括電介質及金屬線的互連層130可以設置在結構100之上，用於電連接至結構100與其他半導體組件整合。下界面111界定於基底110的頂面與層120的底面之間的接觸處。上界面121界定於層120的頂面與層130的底面之間的接觸處。

如圖所示，第一區或埋入摻雜層140位於基底110中。在示例性實施例中，埋入摻雜層140重摻雜有第一導電類型，例如N型。可以將埋入摻雜層140稱為接觸層或N++接觸片。埋入摻雜層140從第一端141水平延伸到第二端142，且埋入摻雜層140包括在第一端141與第二端142之間的中央區143。

如圖所示，可以在埋入摻雜層140的端141及端142上面形成更重摻雜區150。在示例性實施例中，更重摻雜區150被重摻雜有第一導電類型，例如N型。在某些實施例中，可以將更重摻雜區150視為埋入摻雜層140的一部分。

如圖所示，在上覆層120中形成第二區或摻雜區160。示例性摻雜區160重摻雜有第二導電類型，例如P型。可以將摻雜區160稱為電荷片或P+電荷片。

如進一步圖示的，結構100包括形成在上覆層120中的空腔122，使得空腔界面125位於空腔122與上覆層120之間。

井區或材料區170位於空腔122中。在示例性實施例中，材料區170是鍺並且可以稱為鍺井。在示例性實施例中，材料區170摻雜有第二導電類型，例如P型。材料區170可稱為吸附層。

如圖所示，空腔122及材料區170直接位於（即在垂直方向上）埋入摻雜層140的中央區143之上，但不直接位於埋入摻雜層140的端141及端142之上。

在圖1中，孔126形成在上覆層120中，且從上界面121延伸到下界面111，即完全穿過上覆層120。

此外，如圖所示，金屬連接或插塞180位於孔126中，且從與埋入摻雜層140的接觸（通過更重摻雜區150）延伸到上界面121。每個金屬插塞180與材料區170橫向隔開。

在某些實施例中，圖1的剖視圖中所示的孔126是遠離且圍繞材料區170的環形孔或通道的相對部分。在此類實施例中，每個圖示的金屬插塞180都是環形插塞180的一部分。具體而言，在剖視圖中，第一插塞部分181接觸埋入摻雜區140的第一端141，第二插塞部分182接觸埋入摻雜區140的第二端142。在某些實施例中，掩埋摻雜區140在水平方向上延伸超過環形插塞180，且插塞180與掩埋摻雜區140之間的接觸是環形的。

在其他實施例中，圖1的剖視圖中所示的孔126是與其他的孔不同的，即不連接的。在此類實施例中，每個圖示的金屬插塞180都是不同的金屬插塞180且沒有實體連接。

如圖所示，鈍化層190也位於孔126中。在示例性實施例中，鈍化層190位於金屬連接180與材料區170之間。舉例而言，示例性鈍化層190在橫向方向上（即徑向上）完全包圍金屬連接180。僅金屬連接180的底面（與較重摻雜區150電接觸）及金屬連接180的頂面（與下面描述的上覆接觸件電連接）未與鈍化層190接觸。鈍化層190將金屬連接180與上覆層120完全分開。

在金屬插塞180為環形的實施例中，鈍化層190包括位於金屬插塞180與材料區170之間的內鈍化層191且可以包括位於金屬插塞180與深溝槽隔離之間的外鈍化層192（如下面所說明）。

在金屬插塞180包括不同列的實施例中，鈍化層190可以是橫向圍繞金屬插塞180的單一連續層。

如圖所示，層130包括介電材料135以及分別到陰極131、陰極132及陽極133的電連接136。如圖所示，電連接136與金屬插塞180或材料區170電接觸。

如圖1所示，金屬插塞180具有高度H1，磊晶層120具有高度H2，高度H1大於或等於高度H2。在某些實施例中，磊晶層120的高度H2為0.5至10微米（μm）。

圖1進一步說明了可選處理技術的結果。具體而言，蝕刻停止層殘餘物221位於孔126基部的上覆層120中。假使使用蝕刻停止層來準確地形成孔126，則將存在蝕刻停止層殘餘物221。假使不使用蝕刻停止層，則不會存在蝕刻停止層殘餘物。

現在參照圖2，根據其中孔126是環形的實施例圖示出包括圖1的結構100的單個單元200的俯視圖。這樣的實施例可以稱為具有環型金屬連接件。例如，圖1的剖視圖可以沿圖2中的線1—1截取。在圖2中，金屬插塞及鈍化層統稱為鈍化金屬插塞，編號為210。如圖所示，孔126及鈍化金屬插塞210位於與材料區170相距距離201處。

圖3說明單元200（例如圖2的單元200）的陣列300。如圖所示，在陣列300中，每個單元200藉由深溝槽隔離（DTI）310與相鄰的單元200分開並絕緣。每個鈍化金屬插塞210位於與每個相應的深溝槽隔離（DTI）310相距距離301處。

現在參照圖4，根據其中孔126是不同的且沒有實體連接的實施例圖示出包括圖1的結構100的單個單元400的俯視圖。這樣的實施例可以稱為四柱型金屬連接件。例如，圖1的剖視圖可以沿圖4中的線1—1截取。如上，金屬插塞及鈍化層統稱為鈍化金屬插塞，編號為410。如圖所示，孔126及鈍化金屬插塞410位於與材料區170相距距離401處。

圖5圖示單元400（例如圖4的單元400）的陣列500。如圖所示，在陣列500中，每個單元400都藉由深溝槽隔離（DTI）510與相鄰的單元400分開並絕緣。每個鈍化金屬插塞410都位於與每個相應的深溝槽隔離（DTI）510相距距離501處。

現在參照圖6，圖示出用於製造結構的方法600。方法600可以結合圖7至圖15來描述，圖7至圖15是在連續製造階段的結構的例如沿圖2或圖4中的線1—1截取的剖面圖。

交叉參照圖6及圖7，方法600包括在操作S610摻雜基底110以形成第一區或埋入摻雜層140。另外，操作S610可以包括形成更重摻雜區150。在某些實施例中，操作S610包括進行N摻雜以形成N摻雜（N）區110及重N摻雜（N+）區150。

交叉參照圖6及圖8至圖9，方法600包括在可選的操作S620在基底110的頂面111之上形成蝕刻停止層220且圖案化蝕刻停止層220以將蝕刻停止層220僅定位在更重摻雜區150之上的位置。如所指出的，某些實施例可以包括形成蝕刻停止層220，而其他某些實施例不包括形成蝕刻停止層220。

交叉參照圖6及圖10，方法600包括在操作S630在基底110之上形成上覆層120。在示例性實施例中，上覆層120是藉由磊晶形成的矽。在示例性實施例中，上覆層120形成為具有0.5至10微米（μm）的垂直厚度或高度。另外，方法600包括在操作S640在上覆層120中形成空腔122。

交叉參照圖6及圖11，方法600包括在可選的操作S650摻雜上覆層120以形成第二區或摻雜區160。例如，當形成結構時，方法600可以包括摻雜上覆層120以形成第二區或摻雜區160。另一方面，當形成諸如P-Ge/i-Si/N-Si結構的異質接面二極體時，方法600可以省略形成第二區或摻雜區160。

此外，方法600包括在操作S660在空腔中形成材料區170。例如，可以藉由在空腔中磊晶生長鍺來形成材料區170。

交叉參照圖6及圖12，方法600包括在操作S670蝕刻出通過上覆層120到達基底110的孔126。例如，可以使用乾式蝕刻製程來形成孔126。在示例性實施例中，操作S670涉及矽深溝槽蝕刻製程。如上所述，孔126可以是單個環形孔或多個不同的孔。在包括蝕刻停止層220的實施例中，可以藉由在蝕刻停止層220處完成來控制深溝槽蝕刻製程。然後，如圖所示，操作S670可以包括剝離通過深溝槽蝕刻製程暴露的蝕刻停止層220。如此一來，孔126落在基底110中的更重摻雜區150上。在不使用可選蝕刻停止層220的實施例中，深溝槽蝕刻製程可以完成並落在基底110中的更重摻雜區150上。

交叉參照圖6及圖13，方法600包括在操作S680沿孔126的側壁127形成鈍化層190。具體而言，鈍化層190完全覆蓋且密封側壁127，使得上覆層120與鈍化層190內的其餘孔126分離。在示例性實施例中，執行選擇性製程以在側壁127上而不在更重摻雜區150的表面上形成鈍化層190。在示例性實施例中，鈍化層190是氧化矽或高k介電材料。

交叉參照圖6及圖14，方法600包括在操作S690填充孔126以在鈍化層190內部形成金屬連接件或插塞180且與更重摻雜區150接觸。因此，無需對導電路徑進行任何摻雜即可形成與埋入摻雜層140的導電連接。

交叉參照圖6及圖15，方法600可以包括在操作S700的進一步處理，例如沉積及圖案化電介質及導電層，以形成期望地電連接到金屬插塞180或材料區170的陰極131及陰極132以及陽極133。應注意，在圖15的製造結構100中，根據未使用蝕刻停止層220的實施例未圖示出蝕刻停止層殘餘物221。圖1圖示出包括蝕刻停止層殘餘物221的製造結構100。

雖然圖1至圖15圖示出在SPAD結構的上下文中的結構100，但是無摻雜連接的實施例不限於此。舉例而言，圖16圖示處於異質接面二極體形式的類似結構100。如圖16所示，金屬連接件或插塞180位於孔126中，且從與埋入摻雜層140的接觸（通過更重摻雜區150）延伸到上界面121。每個金屬插塞180與材料區170橫向隔開。另外，各金屬插塞180被鈍化層190包圍。僅金屬連接180的底面（與更重摻雜區150電接觸）及金屬連接180的頂面（與下面描述的上覆接觸電連接）不與鈍化層190接觸。鈍化層190將金屬連接180與上覆層120完全分開。

預期本文描述的連接結構可與未詳細描述或說明的其他器件或結構（例如可利用矽中的垂直電連接路徑的結構）一起使用。

在某些實施例中提供了一種結構，所述結構包括：基底；形成在基底中且具有第一導電類型的第一區；位於基底之上的上覆層；形成在上覆層中且具有第二導電類型的井區；橫向相鄰於井區且延伸穿過上覆層而與第一區電接觸的導電插塞；以及位於導電插塞與井區之間的鈍化層。

在所述結構的某些實施例中，鈍化層圍繞導電插塞。

在所述結構的某些實施例中，第一區從第一端延伸到第二端，且具有在第一端與第二端之間的中央部分；井區位於第一區的中央部分之上；導電插塞包括第一導電插塞部分及第二導電插塞部分；第一導電插塞部分延伸到接觸第一區的第一端；第二導電插塞部分延伸到接觸第一區的第二端；鈍化層的第一部分位於導電插塞的第一導電插塞部分與井區之間；以及鈍化層的第二部分位於導電插塞的第二導電插塞部分與井區之間。在某些實施例中，導電插塞是環形環，且第一導電插塞部分及第二導電插塞部分是環形環的部分。在某些實施例中，第一導電插塞部分不連接到第二導電插塞部分，且鈍化層的所述第一部分不連接到鈍化層的第二部分。

在所述結構的某些實施例中，導電插塞具有第一高度，上覆層具有第二高度，且第一高度大於或等於第二高度。

在所述結構的某些實施例中，上覆層由矽構成且井區由鍺構成。

在所述結構的某些實施例中，鈍化層是氧化物。

在某些實施例中，所述結構還包括深溝槽隔離，且導電插塞位於深溝槽隔離與井區之間。

在某些實施例中提供一種單元，所述單元包括：陽極及陰極；連接到陽極的第一型摻雜井；第二型摻雜埋入層；直接連接到第二型摻雜埋入層及陰極的金屬插塞；以及位於金屬插塞與第一型摻雜井之間的鈍化層。

在所述單元的某些實施例中，鈍化層圍繞金屬插塞。

在某些實施例中，所述單元還包括磊晶層，第一型摻雜井形成在磊晶層中，金屬插塞穿過磊晶層，且鈍化層防止金屬插塞與磊晶層之間的接觸。

在某些實施例中，所述單元還包括界定單元的周邊的深溝槽隔離，且金屬插塞位於深溝槽隔離與第一型摻雜井之間。

在所述單元的某些實施例中，金屬插塞是圍繞第一型摻雜井的環形環。

根據某些實施例提供一種方法，所述方法包括：在基底中形成具有第一導電類型的第一區；形成覆蓋基底的磊晶層；在磊晶層中形成具有第二導電類型的井區；以及形成穿過磊晶層而與第一區接觸的鈍化金屬插塞。

在所述方法的某些實施例中，形成穿過磊晶層而與第一區接觸的鈍化金屬插塞包括：在磊晶層中蝕刻出孔，其中孔接觸第一區；用鈍化層內襯孔；以及用金屬填充孔，其中鈍化層圍繞金屬。

在某些實施例中，所述方法還包括：在形成磊晶層之前在基底之上形成蝕刻停止層，且形成穿過磊晶層而與第一區接觸的鈍化金屬插塞包括：進行蝕刻製程，以在磊晶層中蝕刻出孔，其中蝕刻製程落在蝕刻停止層上；用鈍化層內襯孔；以及用金屬填充孔，其中鈍化層圍繞金屬。

在某些實施例中，所述方法還包括在磊晶層中形成具有第二導電類型的第二區。

在所述方法的某些實施例中，在磊晶層中形成具有第二導電類型的井區包括：蝕刻磊晶層以形成空腔；以及用鍺填充空腔。

在某些實施例中，所述方法還包括形成與井區電連接的陽極以及形成與鈍化金屬插塞電連接的陰極。

前述內容概述若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個態樣。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應意識到此種等效構造並不背離本公開的精神及範圍，且他們可在不背離本公開的精神及範圍的情況下在本文中作出各種改變、替代及更改。

100:結構 110:基底 111:下界面 120:上覆層 121:上界面 122:空腔 125:空腔界面 126:孔 127:側壁 130:層 131, 132:陰極 133:陽極 135:介電材料 136:電連接 140:埋入摻雜層 141:第一端 142:第二端 143:中央區 150:更重摻雜區 160:摻雜區 170:材料區 180:金屬插塞/金屬連接 181:第一插塞部分 182:第二插塞部分 190:鈍化層 191:內鈍化層 192:外鈍化層 200, 400:單元 201, 301, 401, 501:距離 210, 410:鈍化金屬插塞 220:蝕刻停止層 221:蝕刻停止層殘餘物 300, 500:陣列 310, 510:深溝槽隔離 600:方法 H1, H2:高度 S610, S630, S640, S660, S670, S680, S690, S700:操作 S620, S650:可選的操作

結合附圖閱讀以下詳細說明，會最好地理解本公開的各個態樣。應注意，根據行業中的標準慣例，各種特徵未按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1是根據一些實施例的結構的剖面示意圖。 圖2是包括圖1的結構的單元的俯視示意圖。 圖3是根據一些實施例的單元（例如圖2的單元）的陣列的俯視示意圖。 圖4是包括圖1的結構的單元的俯視示意圖。 圖5是根據一些實施例的單元（例如圖4的單元）的陣列的俯視示意圖。 圖6是說明根據一些實施例的方法的流程圖。 圖7至圖15是根據一些實施例在依序製造階段的過程中的結構的剖面示意圖。 圖16是根據一些實施例的另一個結構的剖面示意圖。

100:結構

110:基底

111:下界面

120:上覆層

121:上界面

122:空腔

125:空腔界面

126:孔

130:層

131,132:陰極

133:陽極

135:介電材料

136:電連接

140:埋入摻雜層

141:第一端

142:第二端

143:中央區

150:更重摻雜區

160:摻雜區

170:材料區

180:金屬插塞/金屬連接

181:第一插塞部分

182:第二插塞部分

190:鈍化層

191:內鈍化層

192:外鈍化層

221:蝕刻停止層殘餘物

H1,H2:高度

Claims (20)

1. 一種結構，包括： 基底； 第一區，具有第一導電類型，且形成在所述基底中； 上覆層，位於所述基底之上； 井區，具有第二導電類型，且形成在所述上覆層中； 導電插塞，橫向相鄰於所述井區且延伸穿過所述上覆層而與所述第一區電接觸；以及 鈍化層，位於所述導電插塞與所述井區之間。
2. 如請求項1所述的結構，其中所述鈍化層圍繞所述導電插塞。
3. 如請求項1所述的結構，其中： 所述第一區從第一端延伸到第二端，且具有在所述第一端與所述第二端之間的中央部分； 所述井區位於所述第一區的所述中央部分之上； 所述導電插塞包括第一導電插塞部分及第二導電插塞部分； 所述第一導電插塞部分延伸到接觸所述第一區的所述第一端； 所述第二導電插塞部分延伸到接觸所述第一區的所述第二端； 所述鈍化層的第一部分位於所述導電插塞的所述第一導電插塞部分與所述井區之間；以及 所述鈍化層的第二部分位於所述導電插塞的所述第二導電插塞部分與所述井區之間。
4. 如請求項3所述的結構，其中所述導電插塞是環形環，且其中所述第一導電插塞部分及所述第二導電插塞部分是所述環形環的部分。
5. 如請求項3所述的結構，其中所述第一導電插塞部分不連接到所述第二導電插塞部分，且其中所述鈍化層的所述第一部分不連接到所述鈍化層的所述第二部分。
6. 如請求項1所述的結構，其中所述導電插塞具有第一高度，其中所述上覆層具有第二高度，且其中所述第一高度大於或等於所述第二高度。
7. 如請求項1所述的結構，其中所述上覆層由矽構成且所述井區由鍺構成。
8. 如請求項1所述的結構，其中所述鈍化層是氧化物。
9. 如請求項1所述的結構，還包括深溝槽隔離，其中所述導電插塞位於所述深溝槽隔離與所述井區之間。
10. 一種單元，包括： 陽極及陰極； 第一型摻雜井，連接到所述陽極； 第二型摻雜埋入層； 金屬插塞，直接連接到所述第二型摻雜埋入層及所述陰極；以及 鈍化層，位於所述金屬插塞與所述第一型摻雜井之間。
11. 如請求項10所述的單元，其中所述鈍化層圍繞所述金屬插塞。
12. 如請求項10所述的單元，還包括磊晶層，其中所述第一型摻雜井形成在所述磊晶層中，其中所述金屬插塞穿過所述磊晶層，且其中所述鈍化層防止所述金屬插塞與所述磊晶層之間的接觸。
13. 如請求項10所述的單元，還包括界定所述單元的周邊的深溝槽隔離，其中所述金屬插塞位於所述深溝槽隔離與所述第一型摻雜井之間。
14. 如請求項10所述的單元，其中所述金屬插塞是圍繞所述第一型摻雜井的環形環。
15. 一種方法，包括： 在基底中形成具有第一導電類型的第一區； 形成覆蓋所述基底的磊晶層； 在所述磊晶層中形成具有第二導電類型的井區；以及 形成穿過所述磊晶層而與所述第一區接觸的鈍化金屬插塞。
16. 如請求項15所述的方法，其中形成穿過所述磊晶層而與所述第一區接觸的鈍化金屬插塞包括： 在所述磊晶層中蝕刻出孔，其中所述孔接觸所述第一區； 用鈍化層內襯所述孔；以及 用金屬填充所述孔，其中所述鈍化層圍繞所述金屬。
17. 如請求項15所述的方法，還包括： 在形成所述磊晶層之前在所述基底之上形成蝕刻停止層，其中形成穿過所述磊晶層而與所述第一區接觸的鈍化金屬插塞包括： 進行蝕刻製程，以在所述磊晶層中蝕刻出孔，其中所述蝕刻製程落在所述蝕刻停止層上； 用鈍化層內襯所述孔；以及 用金屬填充所述孔，其中所述鈍化層圍繞所述金屬。
18. 如請求項15所述的方法，還包括在所述磊晶層中形成具有所述第二導電類型的第二區。
19. 如請求項15所述的方法，其中在所述磊晶層中形成具有所述第二導電類型的所述井區包括： 蝕刻所述磊晶層以形成空腔；以及 用鍺填充所述空腔。
20. 如請求項15所述的方法，還包括形成與所述井區電連接的陽極以及形成與所述鈍化金屬插塞電連接的陰極。

Images