CN217426769U - 光电二极管 - Google Patents

光电二极管 Download PDF

Info

Publication number
CN217426769U
CN217426769U CN202220665731.8U CN202220665731U CN217426769U CN 217426769 U CN217426769 U CN 217426769U CN 202220665731 U CN202220665731 U CN 202220665731U CN 217426769 U CN217426769 U CN 217426769U
Authority
CN
China
Prior art keywords
region
photodiode
substantially hemispherical
top surface
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220665731.8U
Other languages
English (en)
Inventor
A·齐默
D·格兰斯基
R·A·比安基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR2103040A external-priority patent/FR3121282B1/fr
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Application granted granted Critical
Publication of CN217426769U publication Critical patent/CN217426769U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

本公开的实施例涉及光电二极管。光电二极管包括第一导电类型的半导体衬底；外延层，覆盖半导体衬底的顶表面；第一导电类型的基本半球形埋置区域，在半导体衬底中，基本半球形埋置第一区域具有与半导体衬底的顶面共面的顶面；第二导电类型的基本半球形核心，第二导电类型不同于第一导电类型，基本半球形核心被包含在基本半球形埋置第一区域内；以及第二导电类型的另外区域，与基本半球形核心对齐并且延伸穿过外延区域，第二导电类型的另外区域的顶面与外延层的顶面共面。利用本公开的实施例有利地最大化了感光体积同事减小了阱的尺寸。

Description

光电二极管
技术领域
本公开总体上涉及光电二极管，并且具体地涉及单光子雪崩二极管(SPAD)及其制造方法。
背景技术
光电二极管是一种半导体器件，具有捕获来自光域的辐射并将其转换为电信号的能力。SPAD光电二极管是由反向偏置到高于其雪崩电压的电压的PN结组成的光电二极管。在这些条件下，耗尽区光生的单载流子可以触发由碰撞电离效应产生的雪崩。由此产生的电流一直流动，直到雪崩熄灭为止。SPAD光电二极管可以检测非常低的光强度辐射，尤其用于单光子检测和光子计数。
除了PN结之外，SPAD光电二极管通常还包括围绕PN结的保护环。特别是，保护环防止在结的外围过早触发光电二极管。它还降低了少数载流子从结的外围进入的可能性。
在光电二极管上表面的平面内，保护环的大小决定了光电二极管的填充系数(FF)。
电子设备越来越小型化，这就需要更小的光电二极管。
需要改进SPAD光电二极管及其制造方法。
实用新型内容
本公开的目的是提供一种光电二极管，已至少部分地解决现有技术中存在的上述问题。
本公开的一方面提供了一种光电二极管，包括：第一导电类型的半导体衬底；外延层，覆盖所述半导体衬底的顶表面；
所述第一导电类型的基本半球形埋置区域，在所述半导体衬底所述基本半球形埋置第一区域具有与所述半导体衬底的所述顶面共面的顶面；第二导电类型的基本半球形核心，所述第二导电类型不同于所述第一导电类型，所述基本半球形核心被包含在所述基本半球形埋置第一区域内；以及所述第二导电类型的另外区域，与所述基本半球形核心对齐并且延伸穿过所述外延区域，所述第二导电类型的另外区域的顶面与外延层的顶面共面。
根据一个或多个实施例，其中所述半导体衬底包括由外围绝缘沟槽界定的阱，并且其中所述基本半球形核心和所述基本半球形埋置区域被形成在所述阱中。
根据一个或多个实施例，其中所述基本半球形核心和所述基本半球形埋置区域在与所述半导体衬底的顶面平行的平面内被定位于所述阱的中心。
根据一个或多个实施例，其中所述基本半球形埋置区域和所述基本半球形核心从所述半导体衬底的顶面延伸到所述半导体衬底中。
根据一个或多个实施例，其中所述半导体衬底从顶面到与顶面相对的底面以递增方式梯度地掺杂。
根据一个或多个实施例，其中所述基本半球形核心在平行于所述半导体衬底的顶面的平面内具有在400nm到800nm之间的直径。
根据一个或多个实施例，其中所述基本半球形埋置区域和所述基本半球形核心形成单光子雪崩二极管SPAD。
根据一个或多个实施例，其中所述外延层具有约500nm的厚度。
根据一个或多个实施例，其中所述外延层的顶面平行于所述半导体衬底的顶面延伸。
根据一个或多个实施例，光电二极管还包括：在所述外延层中的所述第一导电类型的外围区域，所述外围区域环形地围绕与所述基本半球形核心对齐的所述另外区域。
根据一个或多个实施例，其中所述半导体衬底包括由外围绝缘沟槽界定的阱，并且所述外围区域位于所述另外区域和所述外围绝缘沟槽之间。
根据一个或多个实施例，其中所述外围区域被定位为更靠近所述外围绝缘沟槽，而不是更靠近所述另外区域。
根据一个或多个实施例，其中所述外围区域具有的顶面与所述外延层的顶面共面。
根据一个或多个实施例，光电二极管还包括：第一电极，其形成位于所述另外区域上并且与所述另外区域接触的阴极；以及第二电极，其形成位于所述外围区域上并且与所述外围区域接触的阳极。
根据一个或多个实施例，其中所述基本半球形核心具有约500nm的最大高度。
根据一个或多个实施例，其中所述基本半球形埋置区域具有约1μm的最大高度。
利用本公开的实施例有利地最大化了感光体积同事减小了阱的尺寸。
附图说明
上述特征和优点以及其他将在以下以图解方式给出的特定实施例的描述中详细描述，而不限于参考附图，其中：
图1是光电二极管一个实施例的局部俯视示意图。
图2是图1平面AA中的部分横截面示意图。
图3为图1和图2光电二极管制造步骤的横截面图。
图4是图1和图2光电二极管制造中另外个步骤的横截面图。
图5是图1和图2光电二极管的另外个制造步骤的横截面图。
图6是图1和图2光电二极管的另外个制造步骤的横截面图。
图7是图1和图2光电二极管的另外个制造步骤的横截面图。
图8是图1和图2光电二极管的另外个制造步骤的横截面图。
图9是图1和图2光电二极管的另外个制造步骤的横截面图；和
图10是说明光子参与图1和图2所示光电二极管雪崩的概率的图表。
具体实施方式
相似特征已通过各种图中的相似参考来指定。具体而言，各种实施例中常见的结构和/或功能特征可以具有相同的附图标记，并且可以具有相同的结构、尺寸和材料特性。
为了清楚起见，仅对有助于理解本文描述的实施例的操作和元件进行了详细说明和描述。
除非另有说明，否则当参考连接在一起的两个元件时，这表示直接连接，没有除导体以外的任何中间元件；当参考耦合在一起的两个元件时，这表示这两个元件可以连接，或者可以通过一个或多个其他元件耦合。
在以下公开中，除非另有说明，否则当提及绝对位置限定词，如术语“前”、“后”、“上”、“下”、“左”、“右”等，或相对位置限定词，如术语“上方”、“下方”、“上部”、“下部”等，或方位限定词，如“水平”、“竖直”等时，参考图中所示的方向。
除非另有规定，否则“大约”、“大致”、“实质上”和“以…量级”的顺序表示在10％以内，最好在5％以内。
为了使单光子雪崩二极管(SPAD)型光电二极管小型化，人们可以考虑以相同的比例(成比例)减小其各种组件的尺寸，尤其是在集成该光电二极管的电路平面内。然而，为了维持其作用，有源区和光电二极管外围之间的保护环的宽度有一个临界尺寸。
此外，平面中激活区域的表面积越小，填充因子越低。然而，对于激活区域的效率问题，通常寻求高填充因子。
根据本实用新型，衬底中光电二极管的PN结以第一半球形区域和也为半球形的核心的形式提供，第一导电类型的第一半球形区域包括第二导电类型的半球形核心。除其他外，这允许在使光电二极管小型化的同时最大化有源区的大小。
更具体地说，可以设想，通过从衬底表面倾斜注入掺杂剂来形成第一半球形区域，然后通过从衬底表面正常注入掺杂剂来形成半球形核心，并且最后，通过在其中形成PN结的衬底外延形成的层来埋置PN结。
图1和图2分别是光电二极管1的一个实施例的部分顶视图和横截面示意图。更具体地说，图2示出了根据图1的横截面AA的光电二极管1的横截面图。
根据一个优选实施例，光电二极管1是SPAD型光电二极管。
图1和图2中所示的光电二极管1在第一导电类型(例如P型)的半导体衬底11中包括：第一导电类型的埋置第一区域13；以及在埋置第一区域13内，具有与第一导电类型不同的第二导电类型(例如，N型)的核心15。
埋置第一区域13和核心15形成PN结。
衬底11包括，例如，面11s，在图2的方向上的上部，以及面11i，在面11s的对面，在图2的方向上的下部。
衬底11例如被外延层12覆盖(topped)或覆盖。外延层12包括位于衬底11的上表面11s上并与之接触的下表面，以及位于外延层12的下表面的相对侧并与之平行的上层12s。
埋置第一区域13和核心15各自具有基本上半球形的形状。“基本半球形”的定义是指其至少有一个圆形非平面外表面，即形状为球体、椭球体、晶洞(geode)或其他球形轮廓的一部分。
核心15具有由非平面和平面定义的基本实心半球形。换句话说，核心15具有实心球体的一部分、实心椭球的一部分、实心晶洞的一部分或任何其他实心球形的一部分的形状。该平面对应于核心15的上表面或基部，并且与面11s共面。例如，核心15的基部形状类似于圆盘或椭圆盘。
埋置第一区域13集成了核心15并具有基本上空心的半球形，即，其具有空心球体的一部分、空心椭球体的一部分、空心晶洞的一部分或任何其他空心球形的一部分的形状。埋置第一区域13具有与衬底面11s共面的圆形、椭圆形(空隙)或环形基底。埋置第一区域13基部的圆或其环的内周长对应于核心15基部的外周长。
核心15的基部的直径优选在400nm到800nm之间，优选在600nm的范围内。
根据一个实施例，埋置第一区域13和核心15的相应基部与衬底11的表面11s齐平。因此，相对于光电二极管1的面12s，在与外延层12的厚度相对应的深度p处埋置核心15和埋置第一区域13。该深度p例如在200nm和800nm之间，优选在500nm附近。
埋置第一区域13的最大高度h1例如在500nm和1.5μm之间，优选为1μm的量级。核心15具有的最大高度h2例如在200nm和800nm之间，优选为500nm的量级。核心15的埋置第一区域13的最大高度是指在其基部和其底部之间的距离，底部对应于核心15的埋置第一区域13中最靠近面11i的部分。
例如，埋置第一区域13具有等同于在高度h1和h2之间的差的厚度。如果适用，根据所使用的制造技术，埋置第一区域13的厚度在其最大值(垂直于其基底中心)和基部边缘处的最小值之间减小。
根据一个实施例，埋置第一区域13是轻掺杂的(即，包含约小于1018原子/cm3的掺杂原子浓度)，而核心是重掺杂的(即，包含约大于1019原子/cm3的掺杂原子浓度)。
衬底11具有例如1μm到10μm之间的厚度，优选约4.5μm。外延层12具有例如100nm到800nm之间的厚度，优选约500nm。
衬底11优选地梯度地掺杂，从上面11s到相对侧的下面11i增加。换句话说，衬底11中的掺杂剂浓度不均匀，面11i附近衬底11中的掺杂浓度高于面11s附近衬底11中的掺杂浓度。例如，面11i附近衬底11中的掺杂原子浓度为1018原子/cm3，面11s附近衬底11中的掺杂原子浓度为1014原子/cm3。这有助于到达耗尽区之外，即远离PN结，在该耗尽区附近光子的位移。
埋置第一区域13和核心15例如位于延伸到衬底11和外延层12中的阱17中，并且由深沟隔离(DTI)19界定。沟槽19环绕着阱17。例如，当从上面观看时，沟槽19具有圆形或椭圆形环的形状、方形框架的形状或具有圆角的框架(在本领域中被称为方环squircle)(参见，图1)。或者，沟槽19具有任何闭合形状。根据图1和图2所示的实施例，沟槽19延伸穿过衬底11和外延层12的整个厚度。
埋置第一区域13和核心15优选位于平行于面11s的平面中，位于由沟槽19界定的面11s的中心。
根据图1和图2所示的实施例，光电二极管1包括第二区域21。第二区域21优选为第二导电类型，例如N型。第二区域21优选地位于外延层12中，在核心15上并且与核心15接触。第二区域21具有例如圆柱体的形状，其一个基部与面12s共面，另外个基部与面11s共面。例如，圆柱体的基部对应于圆柱体的两个平面和平行面。与面12s共面的第二区域21的基部优选与核心15的基部共面。第二区域21的两个基部的直径优选等于或基本等于核心15的基部的直径。第二区域21优选地从面12s延伸到与深度p对应的深度。
根据图1和图2所示的实施例，光电二极管1包括接触恢复第三区域23。第三区域23优选为第一导电类型，例如P类型。优选地，第三区域23位于阱17中并且与面12s齐平。第三区域23具有例如圆形或椭圆形环的形状、方形框架的形状或具有圆角(squircle)的框架的形状，类似于沟槽19的形状，并且包含在沟槽19内。第三区域21优选地比第二区域21更靠近沟槽19。第三区域23优选地延伸到阱17中，深度在200nm和800nm之间，例如500nm量级。
根据图1和图2所示的实施例，光电二极管1包括两个电极25和27。
电极25(例如阴极)例如位于第二区域21的对面。例如，电极25位于第二区域21中的接触恢复第四区域29上并与之接触，并且与面12s齐平。电极25具有例如平行六面体、圆柱体或截锥的形状。或者，电极25具有允许第二区域21连接到上覆金属层的任何形状。
电极27，例如阳极，位于第三区域23的对面，例如，位于第三区域23之上并与其接触。优选地，在平面图中，电极27具有类似于第三区域23的形状。如有必要，在电极27和区域23之间提供中间区域。
根据一个实施例，衬底由硅制成。
根据一个实施例，第一导电类型的层，即埋置第一区域13、衬底11和第三区域23掺杂有硼(B)原子。根据一个实施例，第二导电类型的层，即核心15和第二区域21掺杂有砷(As)原子。
根据一个实施例，当从上面看时，光电二极管1位于边长小于7μm的正方形内。
图3至图9表示图1和图2光电二极管制造步骤的横截面图。
图3示出了图1和图2所示的光电二极管1的初始结构。
如图1和图2所述，衬底11梯度地掺杂，这降低了光电二极管1的相位抖动。
图4示出了在衬底11中形成埋置第一区域13的步骤。
根据该实施例，第一区域13通过将掺杂原子(例如硼原子)注入衬底11而形成。图4所示的掺杂剂的注入优选地通过包括开口32的掩模31执行。图4所示的掺杂剂的注入优选地从衬底11的上表面11s以倾斜方向进行。
根据一个实施例，埋置第一区域13以角度θ形成，该角度θ相对于垂直于面11s的方向计算，大于20°，例如，在25°和45°之间。
例如，掺杂剂在埋置第一区域13中的倾斜注入使该埋置第一区域13具有与面11s附近的截锥相对应的形状，并且在衬底11的深度上基本呈半球形。
根据一个实施例，埋置第一区域13由掺杂剂的至少两次连续注入形成。举例来说，每个注入以不同的角度θ形成。
根据一个实施例，埋置第一区域13由至少两个连续注入形成，例如四个、六个或八个连续注入。例如，每个注入以结构的不同旋转角度形成，旋转轴与掩模31的上表面(或衬底的上表面11s)正交，并穿过掩模31的开口32的中心(或衬底11的中心)。
根据一个实施例，掺杂原子的注入能量约为40KeV。
注入步骤在整个晶片上进行，以便对单个半导体晶圆所包含的所有结构进行批处理。
图5说明了在埋置第一区域13内形成核心15的步骤。根据一个实施例，核心15通过将掺杂原子(例如砷原子)注入埋置第一区域13而形成。图5所示的掺杂剂的注入优选地通过与图4所示的注入期间使用的相同掩模31来执行。例如，在垂直于面11s的方向上，以非倾斜取向进行图5所示的掺杂剂的注入。由于掩模31的开口32较窄，所以核心15基本上呈半球形。
根据一个实施例，核心15的掺杂原子的注入能量为10KeV量级。
根据图4和图5所示的实施例，尤其是埋置第一区域13的注入类型，埋置第一区域13的基部具有圆形或椭圆形。
根据一个实施例，核心15在埋置第一区域13形成之前形成(即，图5的注入在图4的注入之前执行)。
图6示出了从衬底11进行外延生长以形成外延层12的步骤。
根据图6所示的实施例，衬底11是外延生长的。外延生长从上表面11s全板进行。图6所示的外延生长形成外延层12。外延层12位于面11s上并与面11s接触。外延层12包括面12s，其在图6所示的方向上处于上部。
外延层12优选具有例如500nm量级的200nm到800nm之间的厚度。
在图6所示的步骤结束时，由核心15和埋置第一区域13形成的PN结埋置面12s之下，到达与外延层12的厚度相对应的深度。
图7示出了形成深绝缘沟槽19的步骤。
根据一个实施例，绝缘沟槽19由连续的蚀刻步骤、在由此形成的开口的壁上沉积绝缘涂层的步骤以及填充开口的步骤形成。涂层优选为氧化物，例如氧化硅。例如，填充材料是多晶硅。
根据一个示例性实施例，在该实施例中，在晶片中形成的沟槽19是贯穿的(即，完全穿过衬底11的厚度)，使用粘着线转移技术来保持通过蚀刻挑选出来(singled out)的光电二极管，直到填满沟槽19为止。
根据另外示例性实施例，沟槽19的形成使得其不延伸穿过晶圆的整个厚度，并且在沟槽19形成之后，在衬底11的背面执行减薄操作，使得沟槽19的下表面最终与衬底11的下表面齐平。
衬底11和外延层12在沟槽19内形成阱17。如图7所示，阱17从上表面12s延伸至衬底11的基部。
然后，衬底11在PN结周围形成保护环。
图8示出了用于形成第二区域21和第三区域23的步骤。
根据一个实施例，第二区域21通过将掺杂原子(例如砷原子)注入到与核心15相对的外延层12中而形成。为了形成第二区域21，优选通过与图4和图5所示注入期间使用的相同掩模31执行注入。例如，以垂直于面11s的非倾斜取向执行注入。
根据一个实施例，通过将掺杂原子(例如硼原子)注入外延层12来形成第三区域23。例如，以垂直于面11s的非倾斜取向执行形成第三区域23的注入。
根据一个实施例，为了形成第三区域23，掺杂原子的注入能量为60keV量级。
图9示出了形成接触恢复区域29和电极25和27的步骤。
接触恢复区域29以及电极25和27由微电子行业中半导体器件制造中惯用的技术形成。
图10是说明光子到达图1和图2中所示光电二极管1的耗尽区的概率的图表。
具体地说，该图示出了光子到达光电二极管耗尽区1的概率，该概率是光子在与面11s正交并穿过核心15中心的横截面中的位置的函数。当施加在光电二极管1的端子25和27之间的电压对应于雪崩电压加上过电压时，图10中所示的图形已经实现。雪崩电压优选在17V附近，而过电压优选在4V附近。因此，施加的电压约为21V。
在图10所示的图表中，图9所示平面中的光电二极管1仅被图示了一半，在该平面中，光电二极管1围绕中心轴对称。
图10所示的图表突出显示了PN结周围的保护环，其中光子参与光电二极管1雪崩的概率非常低(概率小于10％)。
从图10还可以明显看出，位于PN结结构中的光子参与光电二极管1雪崩的概率很高(概率大于50％)。此外，可以看出，位于核心结构中的光子参与光电二极管1雪崩的概率较低(概率在10％到40％之间)。
提供以倾斜注入的PN结的一个优点是，它最大化了感光体积，从而增加了填充因子和光子检测概率(PDP)。斜向注入还确保了整个体积中光子的良好收集。此外，低能掺杂剂注入降低了噪声，还减小了阱的尺寸，从而减小了保护环的尺寸，使得阱的直径小于4.48μm。
此外，PN结被埋置的事实有助于通过避免光电二极管表面存在大电场来降低暗计数率(DCR)。
所述实施例和实现方法的一个优点是，它们允许20V量级的雪崩电压。
所述实施例和实现方法的另外个优点是，它们容纳小型光电二极管，例如，其侧面小于7μm，例如小于5μm。
所述实施例和实现方法的又一优点是，它们克服了用于形成核心15和埋置第一区域13的掩模对准问题。
此外，衬底的梯度地掺杂参与了光电二极管相位抖动的降低。
一个实施例解决了已知SPAD光电二极管的全部或部分缺点。
一个实施例提供了一种光电二极管，其在第一导电类型的半导体衬底中具有：第一导电类型的第一基本半球形埋置区域；以及在第一区域内，具有与第一导电类型不同的第二导电类型的基本半球形核心。
一个实施例提供了一种制造光电二极管的方法，包括在第一导电类型的半导体衬底中形成：第一导电类型的第一基本半球形埋置区域；以及在第一区域内，具有与第一导电类型不同的第二导电类型的基本半球形核心。
根据一个实施例，所述核心和所述第一区域形成在由外围绝缘沟槽分隔的阱中。
根据一个实施例，第一区域和核心由衬底的第一面制成。
根据一个实施例，所述核心和所述第一区域在平行于所述衬底的第一面的平面中位于所述阱的中心。
根据一个实施例，第一区域的全部或部分由第一导电类型的掺杂剂以大于20°，优选在25°和45°之间的角度相对于衬底的第一表面的法线倾斜注入形成。
根据一个实施例，第一区域由在衬底的不同旋转角度处连续数次倾斜注入掺杂剂形成，该结构绕与第一面正交的轴旋转，并穿过衬底的中心。
根据一个实施例，在与第一面相对的一侧，以增加的方式从衬底的第一面到衬底的第二面梯度地掺杂衬底。
根据一个实施例，在平行于衬底第一表面的平面内，核心的直径在400nm到800nm之间，优选600nm量级。
根据一个实施例，衬底的第一面上覆盖有外延层。
根据一个实施例，外延层具有约500nm的厚度。
根据一个实施例，外延层形成平行于衬底的第一面的面。
根据一个实施例，所述光电二极管或方法包括：与所述核心对准、在所述核心上且与所述核心接触的第二导电类型的第二区域，所述第二导电类型的第二区域与所述外延层的面齐平。
根据一个实施例，所述方法包括光电二极管或所述方法包括接触恢复的第三环形区域，位于所述第二区域和所述绝缘沟槽之间，所述第三区域距所述绝缘沟槽比距所述第二区域更近，第三区域为第一导电类型，并且第三区域与外延层的表面齐平。
根据一个实施例，第一电极(优选阴极)形成在第二区域上并与之接触，第二电极(优选阳极)形成在第三区域上并与之接触。
根据一个实施例，核心的最大高度约为500nm。
根据一个实施例，第一区域的最大高度约为1μm。
根据一个实施例，使用单个掩模形成第一区域和核心。
根据一个实施例，该方法包括以下连续步骤：通过倾斜注入，在第一导电类型的半导体衬底中形成第一导电类型的第一区域；在第一区域中形成与第一导电类型不同的第二导电类型的基本半球形核心；以及从衬底外延生长以埋置第一区域并形成外延层。
根据一个实施例，该方法包括以下连续步骤：在第一导电类型的半导体衬底中形成与第一导电类型不同的第二导电类型的基本半球形核心；通过倾斜注入，在所述核心下形成所述第一导电类型的第一区域；以及从衬底外延生长以埋置第一区域并形成外延层。
本公开的另一方面提供了一种用于制造光电二极管的方法，包括：在第一导电类型的半导体衬底中形成具有基本半球形形状的所述第一导电类型的第一区域；在所述第一区域内形成与所述第一导电类型不同的第二导电类型的基本半球形核心；在所述第一区域和所述基本半球形核心上外延生长外延半导体层；以及在所述外延半导体层中形成所述第二导电类型的第二区域，所述第二区域位于与所述基本半球形核心对准并且接触的位置。
根据一个或多个实施例，方法还包括：形成界定阱的外围绝缘沟槽，所述基本半球形核心和所述第一区域位于所述阱内。
根据一个或多个实施例，其中形成所述第一区域包括以相对于垂直于所述半导体衬底的顶面的方向在20°到45°之间的角度，执行所述第一导电类型的掺杂剂的倾斜注入。
根据一个或多个实施例，其中执行所述倾斜注入包括：以所述半导体衬底的不同旋转角度执行掺杂剂的连续多个倾斜注入。
根据一个或多个实施例，方法还包括：掺杂所述半导体衬底，以从顶面到与顶面相对的底面梯度地增加掺杂。
根据一个或多个实施例，方法还包括：在所述外延层中形成所述第一导电类型的第三区域，所述第三区域环形包围所述第二区域。
根据一个或多个实施例，方法还包括：形成界定阱的外围绝缘沟槽，所述基本半球形核心和所述第一区域位于所述阱中；其中所述第三区域被定位为更靠近所述外围绝缘沟槽，而不是更靠近所述第二区域。
根据一个或多个实施例，方法还包括：形成第一电极，以提供在所述第二区域上并且与所述第二区域接触的阴极；以及形成第二电极，以提供在所述第三区域上并且与所述第三区域接触的阳极。
根据一个或多个实施例，其中形成所述第一区域和形成所述基本半球形核心包括通过同一掩模执行掺杂剂注入。
根据一个或多个实施例，其中：形成所述第一区域包括在所述半导体衬底中执行倾斜注入；以及形成所述基本半球形核心包括在所述半导体衬底中执行非倾斜注入。
根据一个或多个实施例，其中首先执行所述倾斜注入，然后执行所述非倾斜注入。
根据一个或多个实施例，其中首先执行所述非倾斜注入，然后执行所述倾斜注入。
根据一个或多个实施例，其中所述倾斜注入和所述非倾斜注入通过相同的掩模开口执行。
已经描述了各种实施例和变体。本领域技术人员将理解，可以组合这些实施例的某些特征，并且本领域技术人员将容易产生其他变体。具体而言，掺杂剂、掺杂水平、层和区域的厚度或高度可根据应用而变化。
最后，基于上文提供的功能描述，本文描述的实施例和变体的实际实现在本领域技术人员的能力范围内。

Claims (16)

1.一种光电二极管，其特征在于，包括：
第一导电类型的半导体衬底；
外延层，覆盖所述半导体衬底的顶表面；
所述第一导电类型的基本半球形埋置区域，在所述半导体衬底中，所述基本半球形埋置第一区域具有与所述半导体衬底的所述顶面共面的顶面；
第二导电类型的基本半球形核心，所述第二导电类型不同于所述第一导电类型，所述基本半球形核心被包含在所述基本半球形埋置第一区域内；以及
所述第二导电类型的另外区域，与所述基本半球形核心对齐并且延伸穿过所述外延区域，所述第二导电类型的另外区域的顶面与外延层的顶面共面。
2.根据权利要求1所述的光电二极管，其特征在于，所述半导体衬底包括由外围绝缘沟槽界定的阱，并且其中所述基本半球形核心和所述基本半球形埋置区域被形成在所述阱中。
3.根据权利要求2所述的光电二极管，其特征在于，所述基本半球形核心和所述基本半球形埋置区域在与所述半导体衬底的顶面平行的平面内被定位于所述阱的中心。
4.根据权利要求1所述的光电二极管，其特征在于，所述基本半球形埋置区域和所述基本半球形核心从所述半导体衬底的顶面延伸到所述半导体衬底中。
5.根据权利要求4所述的光电二极管，其特征在于，所述半导体衬底从顶面到与顶面相对的底面以递增方式梯度地掺杂。
6.根据权利要求4所述的光电二极管，其特征在于，所述基本半球形核心在平行于所述半导体衬底的顶面的平面内具有在400nm到800nm之间的直径。
7.根据权利要求1所述的光电二极管，其特征在于，所述基本半球形埋置区域和所述基本半球形核心形成单光子雪崩二极管SPAD。
8.根据权利要求1所述的光电二极管，其特征在于，所述外延层具有约500nm的厚度。
9.根据权利要求1所述的光电二极管，其特征在于，所述外延层的顶面平行于所述半导体衬底的顶面延伸。
10.根据权利要求1所述的光电二极管，其特征在于，还包括：在所述外延层中的所述第一导电类型的外围区域，所述外围区域环形地围绕与所述基本半球形核心对齐的所述另外区域。
11.根据权利要求10所述的光电二极管，其特征在于，所述半导体衬底包括由外围绝缘沟槽界定的阱，并且所述外围区域位于所述另外区域和所述外围绝缘沟槽之间。
12.根据权利要求11所述的光电二极管，其特征在于，所述外围区域被定位为更靠近所述外围绝缘沟槽，而不是更靠近所述另外区域。
13.根据权利要求11所述的光电二极管，其特征在于，所述外围区域具有的顶面与所述外延层的顶面共面。
14.根据权利要求11所述的光电二极管，其特征在于，还包括：
第一电极，其形成位于所述另外区域上并且与所述另外区域接触的阴极；以及
第二电极，其形成位于所述外围区域上并且与所述外围区域接触的阳极。
15.根据权利要求1所述的光电二极管，其特征在于，所述基本半球形核心具有约500nm的最大高度。
16.根据权利要求1所述的光电二极管，其特征在于，所述基本半球形埋置区域具有约1μm的最大高度。
CN202220665731.8U 2021-03-25 2022-03-24 光电二极管 Active CN217426769U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR2103040A FR3121282B1 (fr) 2021-03-25 2021-03-25 Photodiode SPAD
FR2103040 2021-03-25
US17/702,186 2022-03-23
US17/702,186 US20220310867A1 (en) 2021-03-25 2022-03-23 Spad photodiode

Publications (1)

Publication Number Publication Date
CN217426769U true CN217426769U (zh) 2022-09-13

Family

ID=83181806

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210301458.5A Pending CN115132873A (zh) 2021-03-25 2022-03-24 Spad光电二极管
CN202220665731.8U Active CN217426769U (zh) 2021-03-25 2022-03-24 光电二极管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210301458.5A Pending CN115132873A (zh) 2021-03-25 2022-03-24 Spad光电二极管

Country Status (1)

Country Link
CN (2) CN115132873A (zh)

Also Published As

Publication number Publication date
CN115132873A (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
US11329185B2 (en) Avalanche diode along with vertical PN junction and method for manufacturing the same field
US10522696B2 (en) Lateral single-photon avalanche diode and method of producing a lateral single-photon avalanche diode
JP2017005276A (ja) シングルフォトンアバランシェダイオード
US10374114B2 (en) Lateral single-photon avalanche diode and method of producing a lateral single-photon avalanche diode
CN113299786B (zh) 半导体器件及其制造方法
CN112951857A (zh) 包括spad光电二极管的图像传感器
CN111628034A (zh) 光电探测装置的制造方法
US20220310867A1 (en) Spad photodiode
CN114242826A (zh) 单光子雪崩二极管及其形成方法
CN217426769U (zh) 光电二极管
WO2024045364A1 (zh) 单光子探测器及其制作方法
US20230066769A1 (en) Spad structure
US20220149087A1 (en) Single-photon avalanche diode devices with shaped junction regions
JP2012174783A (ja) フォトダイオードおよびフォトダイオードアレイ
CN110690314B (zh) 吸收层与倍增层为分离结构的紫外探测器及其制备方法
KR101283534B1 (ko) 실리콘 광전자 증배 소자의 제조방법
US20230042681A1 (en) Spad pixel for a backside illuminated image sensor
CN221201182U (zh) 无掺杂连接结构及单元
US20240204127A1 (en) Avalanche photodiode
US20230369529A1 (en) Photodiode with orthogonal layer structure
US20240194815A1 (en) Integrated circuit comprising a single photon avalanche diode and corresponding manufacturing method
CN117393634A (zh) 一种雪崩二极管及其制备方法
TW202418610A (zh) 無摻雜連接結構、無摻雜連接單元及無摻雜連接結構的製造方法
CN115719771A (zh) 一种硅基探测器及其制备方法
CN116845121A (zh) 光电转换器件、装置及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant