TW202414603A - 溝槽式閘極功率金氧半場效電晶體之閘極製程方法及其形成之溝槽式閘極結構 - Google Patents

溝槽式閘極功率金氧半場效電晶體之閘極製程方法及其形成之溝槽式閘極結構 Download PDF

Info

Publication number
TW202414603A
TW202414603A TW111136331A TW111136331A TW202414603A TW 202414603 A TW202414603 A TW 202414603A TW 111136331 A TW111136331 A TW 111136331A TW 111136331 A TW111136331 A TW 111136331A TW 202414603 A TW202414603 A TW 202414603A
Authority
TW
Taiwan
Prior art keywords
trench
gate
oxide layer
polycrystalline silicon
heavily doped
Prior art date
Application number
TW111136331A
Other languages
English (en)
Other versions
TWI810076B (zh
Inventor
崔秉鉞
薛立甜
Original Assignee
國立陽明交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立陽明交通大學 filed Critical 國立陽明交通大學
Priority to TW111136331A priority Critical patent/TWI810076B/zh
Priority to US18/107,397 priority patent/US20240105816A1/en
Application granted granted Critical
Publication of TWI810076B publication Critical patent/TWI810076B/zh
Publication of TW202414603A publication Critical patent/TW202414603A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種溝槽式閘極功率金氧半場效電晶體之閘極製程方法及其形成之溝槽式閘極結構，其係提供一電晶體結構，並利用微影蝕刻定義溝槽區域。沿著溝槽沉積閘極氧化層後，形成其中具有間隔的二複晶矽側壁。利用濕蝕刻將複晶矽側壁底下的閘極氧化層去除，以在溝槽底部形成空缺區域。之後，通過氧化複晶矽側壁，形成厚氧化層，使其包覆複晶矽側壁外圍並填充溝槽底部的空缺區域。經厚氧化層包覆的複晶矽側壁之間可選擇性地具有間隔，使溝槽選擇性地被填滿。本發明可有效增加閘極底部的氧化層厚度、降低溝槽轉角曲率、並達到降低閘極-汲極電容之功效。

Description

溝槽式閘極功率金氧半場效電晶體之閘極製程方法及其形成之溝槽式閘極結構
本發明係有關於一種閘極製程技術，特別是一種利用複晶矽氧化，以增加閘極底部氧化層厚度之溝槽式閘極功率金氧半場效電晶體之閘極製程技術。
按，已知溝槽式閘極功率金氧半場效電晶體（UMOSFET，U-METAL-OXIDE-SEMICONDUCTOR FIELD-EFFECT TRANSISTOR）係為目前高功率元件中元件週期（cell pitch）最小，因此單位面積導通阻抗最低的元件。請參考第1圖所示，其係為現有技術一N型溝槽式閘極功率金氧半場效電晶體之基本結構示意圖，如圖所示，當閘極10施以一閘極電壓，使其足夠在P型基體區（圖中示為P-body）12和閘極氧化層13介面產生反轉層，亦即該閘極電壓大於此溝槽式閘極功率金氧半場效電晶體操作之臨界電壓（Threshold voltage）時，則在此情況下，電子會從上方的N+源極14流入反轉層通道，再進入N-漂移區（drift region）15，最終達到背面的N+汲極16。大抵而言，為了形成完整的通道，此溝槽式之閘極10的深度必須超過P型基體區12而深入所述的N-漂移區15。
以現有技術的發展趨勢看來，由於碳化矽（silicon carbide，SiC）材料具有比矽（Si）基材較寬的能帶（bandgap）和更高的崩潰電壓（breakdown voltage），相較之下以碳化矽製成的溝槽式閘極功率金氧半場效電晶體其絕緣可承受的擊穿強度可以達到矽基材的10倍，因此能夠以低阻抗、薄厚度的漂移層實現高耐壓的目標。然而，值得注意的是，在傳統的溝槽式閘極功率金氧半場效電晶體結構中，當在汲極施加大電壓時，其電晶體閘極的底部兩側會因為較小的曲率半徑，常會伴隨產生有電場集中的效應產生，使其崩潰電壓下降。除此之外，對碳化矽材料製成的半導體元件而言，常用的晶片正面是（0001）晶面，溝槽側壁則是（11-20）晶面，一般而言，電子沿（11-20）晶面的遷移率會遠高於沿著（0001）晶面，使電晶體可具有較低的導通電阻，但是（0001）晶面的熱氧化速率遠低於（11-20）晶面，若以熱氧化方式製成電晶體的閘極氧化層，將會使其溝槽底部的厚度薄於側壁，若再加上溝槽底部兩側轉角的電場強化效應，便會使得電晶體因閘極氧化層的崩潰而失效。已知，為了改善此等問題，現有技術遂有相關製程提出利用控制化學氣相沉積（chemical vapor deposition，CVD）的製程參數，使其側壁覆蓋率低於底部覆蓋率，可以讓底部氧化層厚度略厚於側壁，不過，即便利用此種製程，仍無法避免掉溝槽底部兩側轉角的電場強化問題，使得電晶體的耐壓仍然受制於閘極氧化層的崩潰機制。
有鑒於此，另有先前技術，請參考第2圖所示，其係利用在N-漂移區30靠近閘極32的底部附近額外設置有一P型區域31，並利用相鄰溝槽底部的p-n接面空乏的效果，屏蔽溝槽底部，藉此降低閘極氧化層的電場。然而，在電晶體導通時，這些p-n接面所形成的空乏區（depletion area）亦會阻擋電流通過，產生接面場效電晶體（junction gate field-effect transistor，JFET）效應，進而增加元件的導通阻抗，仍具有其無法避免的缺失存在。除此之外，另有現有文獻公開，可在溝槽完成蝕刻之後，先以二氧化矽填滿溝槽，再以化學機械研磨（chemical mechanical planarization，CMP）製程將溝槽外的二氧化矽移除，續以乾蝕刻製程蝕刻溝槽中的二氧化矽，只留下符合需要厚度的二氧化矽，不過使用這種方式必需結合高成本的化學機械研磨製程，具有製程成本過高的問題；除此之外，溝槽底部的氧化層厚度亦難以達到精確的控制數值，因此仍然無法應用於實際量產。
除此之外，另一方面而言，亦有現有文獻提出可利用離子植入（ion implantation）將溝槽底部的碳化矽非晶化，增加其氧化速率，以期以熱氧化方式成長出較厚的氧化層。不過，值得注意的是，在此方式中所進行氧化的氧化溫度會比碳化矽進行再結晶（Recrystallization）所需的溫度來的低，因此極有可能在元件結構中殘留缺陷（defect），進而影響元件性能，因此仍未可達實際應用的層面。
更甚者，已知溝槽式閘極功率金氧半場效電晶體之溝槽閘極的底部由於會與汲極重疊，形成寄生的閘極-汲極電容（C GD），亦稱為反饋電容或是反向轉換電容（C rss），該閘極-汲極電容是影響電晶體開關切換速度以及切換功率消耗的關鍵因素。而在上述所舉的各種保護閘極氧化層的技術中，即便加入屏蔽層或是增加溝槽底部的氧化層厚度，都有降低此閘極-汲極電容的效果，但是更低的閘極-汲極電容仍是現今溝槽式閘極功率金氧半場效電晶體所仍需達到的目標。
緣此，綜上所述，考量到上述所列之眾多問題點，極需要採納多方面的考量。故，本發明之發明人係有感於上述缺失之可改善，且依據多年來從事此方面之相關經驗，悉心觀察且研究之，並配合學理之運用，而提出一種設計新穎且有效改善上述缺失之本發明，其係揭露一種新穎的製程方法，並通過此種新穎的製程方法，可以有效增加溝槽式閘極功率金氧半場效電晶體之閘極底部的氧化層之厚度，並且有效降低溝槽閘極-汲極的寄生電容，同時避免掉諸多先前技術所存在已久的缺失，本申請人將針對其中具體之架構及實施方式，提供詳述於下。
為解決習知技術存在的問題，本發明之一目的係在於提供一種溝槽式閘極功率金氧半場效電晶體之閘極製程方法，通過本發明所揭露之閘極製程方法，其係可通過複晶矽的熱氧化製程，有效地增加閘極底部的氧化層厚度，並降低溝槽轉角的曲率，在相同電壓下，可以降低氧化層中的電場強度，有效提高元件的耐壓能力。
本發明之又一目的係在於提供一種溝槽式閘極功率金氧半場效電晶體之閘極製程方法，以及利用此種製程方法所形成之溝槽式閘極結構，本發明係利用二個相對設置的複晶矽側壁，在閘極中形成間隔，使溝槽並未完全被複晶矽填滿。通過此技術方案，本發明所形成之溝槽式閘極結構，可具有較少的閘極電極和汲極的重疊面積，藉此達到有效降低閘極-汲極電容（C GD）之功效。
為了實現上述之發明目的，本發明係旨在提供一種溝槽式閘極功率金氧半場效電晶體之閘極製程方法，包括以下步驟：
(a)：首先，提供一半導體基板，並在該半導體基板上形成一漂移區。
(b)：之後，在該漂移區中形成一第一重摻雜區。其中，依據本發明之實施例，在形成該第一重摻雜區的步驟中，例如可通過採用一源極離子植入製程，以在該漂移區中形成所述的第一重摻雜區。
(c)：之後，在該第一重摻雜區之相異二側各自形成有一第二重摻雜區與一第三重摻雜區，並且，一基體區係形成於所述的第一重摻雜區、第二重摻雜區、第三重摻雜區與該漂移區之間。
(d)：接著，沉積一硬遮罩層於所述的第一重摻雜區、第二重摻雜區與第三重摻雜區之上，並通過一微影蝕刻製程形成一溝槽。其中，根據本發明之實施例，該溝槽係延伸通過所述的第一重摻雜區與基體區，且該溝槽之底部係終止於漂移區。
在一實施例中，該硬遮罩層之材質係為二氧化矽。
(e)：之後，本發明係沿著該溝槽沉積一閘極氧化層，使該閘極氧化層係至少覆蓋該溝槽之二相對側壁及一底部。根據本發明之實施例，其中，在沉積所述的閘極氧化層的步驟中，較佳地，本發明可通過採用一電漿輔助化學氣相沉積製程，從而沉積所需的閘極氧化層。則在此電漿輔助化學氣相沉積製程中，本發明可使得覆蓋溝槽之底部的閘極氧化層之厚度係為覆蓋溝槽之一相對側壁的閘極氧化層之厚度的兩倍。
(f)：在閘極氧化層沉積完成之後，本發明接著可在覆蓋有閘極氧化層之溝槽的二相對側壁上形成有二複晶矽側壁，使得所述的二複晶矽側壁係設置於該溝槽之底部的閘極氧化層上，其中，一該複晶矽側壁係對應該溝槽之一該相對側壁設置，並且，所述的二複晶矽側壁之間係具有一第一間隔。
詳細而言，根據本發明之一實施例，其中， 在形成所述的二複晶矽側壁的步驟中，例如可通過採用以下製程步驟來形成其中具有該第一間隔的二複晶矽側壁：
(f-1)：首先，通過一低壓化學氣相沉積製程沉積一複晶矽；以及
(f-2)：利用一非等向性蝕刻製程蝕刻該複晶矽，以形成其中具有該第一間隔的該二複晶矽側壁。
依據本發明之實施例，其中，為了在所述的二複晶矽側壁之間留有一定寬度的第一間隔，一該複晶矽側壁的厚度應小於該溝槽之寬度的二分之一。較佳地，一該複晶矽側壁的厚度大約可介於0.2微米至1.0微米之間。
(g)：之後，本發明接著將位於該二複晶矽側壁底下的閘極氧化層去除，使所述的二複晶矽側壁懸空，以在溝槽之底部形成一空缺區域。就實務層面而言，依據本發明之一實施態樣，本發明例如可通過採用一緩衝氧化物刻蝕劑的濕蝕刻製程，從而去除所述溝槽底部之閘極氧化層，以在溝槽之底部形成所述的空缺區域。
(h)：在去除溝槽底部的閘極氧化層以形成空缺區域之後，本發明接續執行一熱氧化製程，以通過氧化前述的二複晶矽側壁，從而形成一厚氧化層。其中，該熱氧化製程之條件包含：可使用氧氣（O 2）、水（H 2O）、或氫氣（H 2）與氧氣（O 2）之混和氣體。舉例來說，通過該熱氧化製程所生成之厚氧化層的厚度例如可介於0.1微米至0.5微米之間，較佳地可為0.2微米。總括來說，熟習本技術領域之具備通常知識的技術人士能夠在不脫離本發明精神之前提下，根據本發明所披露之技術方案進行適當的修飾或變化，惟仍應隸屬本發明之發明範疇。本發明並不以該等所揭之參數及其條件為限。
緣此，通過此一步驟的熱氧化製程，本發明所形成的厚氧化層係包覆該二複晶矽側壁之外圍並填充溝槽之底部的該空缺區域，並且，經該厚氧化層包覆的該二複晶矽側壁之間會具有一第二間隔，使該溝槽並未完全被填滿。
其中，依據本發明之實施例，所述的第二間隔之寬度會小於前述第一間隔之寬度。
如此一來，根據本發明所公開之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，其係可有效利用複晶矽側壁間隔閘極，從而減少閘極電極和汲極的重疊面積，由此達到降低寄生的閘極-汲極電容C GD。同時，本發明亦可利用複晶矽側壁的氧化，增加閘極底部的氧化層厚度，並降低溝槽之轉角曲率。
更進一步而言，本發明在前述步驟(h)中所進行的熱氧化製程，係可選擇性地持續進行該熱氧化製程的時間，以繼續形成所述的厚氧化層，如此一來，所述的第二間隔係可選擇性地消失，從而使得本發明所形成的溝槽係完全地被填滿。大抵而言，在這樣的情況下，依據本發明所教示的技術方案，一旦複晶矽底部的厚氧化層其厚度，足以填滿溝槽底部的空缺區域，那麼，持續進行所述的熱氧化製程，並繼續氧化，從而使所述的第二間隔消失，則亦是可行的。
另一方面而言，本發明亦同時提供一種應用此種溝槽式閘極功率金氧半場效電晶體之閘極製程方法所形成之溝槽式閘極結構，該溝槽式閘極結構主要係包括一溝槽式閘極，其係形成於所述的溝槽中，並且，該溝槽式閘極包括所述的二複晶矽側壁，該二複晶矽側壁之間在進行該熱氧化製程之前係具有前述的第一間隔；以及該厚氧化層，其中，所述的該厚氧化層係包覆該二複晶矽側壁之外圍並填充該溝槽之底部。同時，經該厚氧化層包覆的該二複晶矽側壁之間亦可選擇性地留有所述的第二間隔，使該溝槽係可選擇性地被填滿，或者，使該溝槽選擇性地留有所述的第二間隔，則皆可用以實施本發明之發明目的。
較佳地，根據本發明之實施例，其中，本發明所採用半導體基板之材質例如可為一碳化矽（Silicon Carbide，SiC）基板，但本發明所公開之製程方法及其所形成之溝槽式閘極結構之應用並不限於所舉之碳化矽材料，基於相同原理，本發明所公開之技術方案亦可廣泛及於其它半導體材料，例如：半導體基板之材質亦可為：矽（Si）、氧化鎵（Ga 2O 3）、氮化鋁（AlN）、以及鑽石（Diamond）等等。除此之外，本發明所能應用之電晶體種類亦不限於N通道，也可以是用於P通道的電晶體元件。換言之，根據本發明所公開之製程方法及所形成之溝槽式閘極結構，其中，所使用的半導體基板、漂移區、該第一重摻雜區係具有一第一半導體導電型，第二重摻雜區、第三重摻雜區與基體區係具有一第二半導體導電型，其中，該第一半導體導電型與該第二半導體導電型係為互異的導電型態。
同時，電晶體元件的種類不限於一般的溝槽式閘極功率金氧半場效電晶體（UMOSFET），在本發明之其他實施例中，也可以是應用於其它具有該溝槽式閘極功率金氧半場效電晶體結構的功率元件，例如：絕緣閘極雙極性電晶體（Insulated Gate Bipolar Transistor，IGBT）。由此顯見，本發明具有極高的產業應用性與技術兼容性。
綜上所陳，能夠確信的是，本發明主要係公開了一種溝槽式閘極功率金氧半場效電晶體之閘極製程方法及其形成之溝槽式閘極結構，根據本發明所揭露的製程技術，其係通過在溝槽側壁及底部沉積閘極氧化層，之後，在覆蓋有該閘極氧化層之溝槽的二相對側壁上形成有複晶矽側壁，並使其之間具有一第一間隔。利用去除複晶矽側壁底下的閘極氧化層，使其懸空，以在該溝槽之底部形成空缺區域。之後，通過氧化複晶矽側壁，使一厚氧化層被形成，並且包覆複晶矽側壁之外圍並填充溝槽底部的空缺區域，同時，經該厚氧化層包覆的複晶矽側壁之間係可選擇性地留有一第二間隔，使所述的溝槽可選擇性地被填滿，抑或是，使所述的溝槽可選擇性地仍留有該第二間隔。其中，無論是哪一種實施態樣，通過採用本發明上揭所公開的製程技術，本發明皆能夠有效減少習知閘極電極和汲極的重疊面積，實現降低閘極-汲極電容（C GD）之發明功效。
另一方面而言，通過本發明所公開之製程技術，其亦同時達成增加閘極底部的氧化層厚度、以及降低溝槽轉角處之曲率的發明目的，從而能夠提高元件之崩潰電壓，並且增強元件之耐壓能力。
值得說明的是，本發明所揭實施例係以碳化矽作為一示性例進行說明，其目的係為了使本領域之人士可充分瞭解本發明之技術思想，而並非用以限制本發明之應用。換言之，本發明所公開之製程方法，其係可應用於不限碳化矽基材，亦可及於各種半導體材料。
底下係進一步藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
以上有關於本發明的內容說明，與以下的實施方式係用以示範與解釋本發明的精神與原理，並且提供本發明的專利申請範圍更進一步的解釋。有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
其中，參考本發明之優選實施例，其示例係於附圖中示出，並在其附圖與說明書中，本發明係盡可能使用相同的附圖標記指代相同或相似的元件。
以下本發明所公開之實施方式係為了闡明本發明之技術內容及其技術特點，並為了俾使本領域之技術人員能夠理解、製造、與使用本發明。 然而，應注意的是，該些實施方式並非用以限制本發明之發明範疇。 因此，根據本發明精神的任何均等修改或其變化例，亦應也當涵蓋於本發明之發明範圍內，乃合先敘明。
請參見第3圖所示，本發明係揭露一種溝槽式閘極功率金氧半場效電晶體之閘極製程方法，包括步驟S302、步驟S304、步驟S306、步驟S308、步驟S310、步驟S312、步驟S314、以及步驟S316，通過採用本發明所公開之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，可用以增加其溝槽閘極之底部的氧化層厚度，同時降低溝槽轉角之曲率。以下關於本發明所公開之閘極製程方法，請一併配合參閱本發明圖示第4圖至第12圖所示，其係為應用本發明所揭露製程方法之溝槽式閘極功率金氧半場效電晶體之結構剖面示意圖。首先，對照第3圖步驟S302所述，如第4圖所示，本發明首先提供一半導體基板40，並在該半導體基板40上形成一漂移區42。依據本發明之一較佳實施例，在此步驟中，本發明係採用N型碳化矽做為半導體基板40之材質，在第4圖中係以N型重摻雜基板（N+ sub）示之。之後，在該N型重摻雜基板（N+ sub）正面以磊晶方式成長濃度為1x10 16cm -3，厚度為5.5μm的N型碳化矽磊晶層作為圖中所示的N-漂移區（N-drift）42，形成如本發明第4圖所公開之結構。
之後，對照第3圖步驟S304所述，請參考第5圖所示，本發明接著在該漂移區42中形成有一第一重摻雜區44；詳細而言，本發明在完成前一步驟後，先經過RCA清洗，隨後，沉積二氧化矽作為一阻擋層，並通過微影蝕刻製程定義出N+源極窗口，並進行一源極離子植入後，去除該阻擋層，從而可形成如第5圖所示之第一重摻雜區44，也就是說，依據本發明之實施方式，在該漂移區42中形成第一重摻雜區44的步驟中，其係包括通過採用一源極離子植入製程，以形成所示之第一重摻雜區44。基於本實施例係以N型碳化矽材料作為一示性例進行說明，故於相關圖示中係以N型重摻雜區（N+）示之。
之後，對照第3圖步驟S306所述，請參考第6圖所示，本發明接續重複RCA清洗的步驟，並開始進行P+區域之定義及離子植入，從而在該第一重摻雜區（N+）44之相異二側各自形成有一第二重摻雜區（圖中示為P+）46與一第三重摻雜區（圖中示為P+）48。之後，再一次以二氧化矽作為阻擋層，並通過微影蝕刻製程定義出P型基體區域窗口，進行基體離子植入，之後去除該阻擋層，使一基體區（圖中示為P-body）47係形成於所述的第一重摻雜區44、第二重摻雜區46、第三重摻雜區48與該漂移區42之間，由此，形成本發明第6圖所公開之結構。
隨後，如第3圖中步驟S308所述，本發明接著係沉積一硬遮罩層（hard mask）於前述之第一重摻雜區44、第二重摻雜區46與第三重摻雜區48之上，並通過一微影蝕刻製程以形成一溝槽。詳細而言，請參見本發明圖示第7圖所示，本發明係沉積一硬遮罩層50，在第7圖中係以一斜線區域表示之，該硬遮罩層50之材質例如可為二氧化矽（SiO 2），以作為電晶體溝槽閘極區域的一蝕刻阻擋層。其中，該硬遮罩層50係沉積於所示的第一重摻雜區（N型重摻雜區）44、第二重摻雜區（P型重摻雜區）46與第三重摻雜區（P型重摻雜區）48之上。之後，再如本發明圖示第8圖所示，通過採用一微影蝕刻製程（lithography）定義出電晶體中的一溝槽區域，以形成如第8圖中所示之溝槽（trench）52。
其中，根據本發明之實施例，該溝槽52之深度係延伸通過所述的第一重摻雜區（N型重摻雜區）44與基體區（P-body）47，並以其底部終止於漂移區（N-drift）42。
之後，如第3圖中步驟S310所述，本發明接著便可沿著該溝槽52沉積一閘極氧化層，使該閘極氧化層係至少覆蓋該溝槽52之二相對側壁及一底部，如本發明圖示第9圖所公開，該閘極氧化層90的覆蓋範圍係至少覆蓋於溝槽52之二相對側壁及其底部之上。就實務上而言，依據一實施態樣，當以化學氣相沉積（CVD）方式沉積該閘極氧化層90時，如果是採用低壓化學氣相沉積（low-pressure CVD，LPCVD），則該閘極氧化層90的底部厚度會與側壁厚度接近。相對地，如果是以電漿輔助化學氣相沉積（Plasma Enhanced Chemical Vapor Deposition，PECVD），則該閘極氧化層90的底部厚度大約可以是側壁厚度的1.5至2倍，也就是說，如第9圖所示，覆蓋該溝槽52之底部的閘極氧化層90之厚度可以是覆蓋該溝槽52之側壁的閘極氧化層90之厚度的兩倍。
因此，根據本發明之一較佳實施例，當在執行步驟S310：沉積閘極氧化層90的時候，採用電漿輔助化學氣相沉積（PECVD）製程來進行閘極氧化層90的沉積，會是較佳的作法。
緣此，在沉積完成所述的閘極氧化層90之後，經過適當的鈍化處理以改善閘極氧化層品質後，本發明便接續可如第3圖中步驟S312所述：進行複晶矽側壁的沉積，並且，在二相對複晶矽側壁之間會具有一間隔。請一併參照本發明圖示第10圖所示，詳細來看，二複晶矽側壁（polysilicon sidewall）100係各自形成於覆蓋有該閘極氧化層90之溝槽52的二相對側壁上，使一該複晶矽側壁100係對應溝槽52之一該相對側壁設置，同時，該二複晶矽側壁100係共同設置於溝槽52之底部的閘極氧化層90上，值得注意的是，根據本發明之實施例，此二相對的複晶矽側壁100之間會留有一第一間隔111。
具體上來說，在步驟S312中形成複晶矽側壁100時，本發明係可先通過採用一低壓化學氣相沉積（LPCVD）製程沉積複晶矽，之後，再利用非等向性蝕刻製程蝕刻該複晶矽，以形成其中具有該第一間隔111的二相對複晶矽側壁100。大抵上而言，為了能夠在二相對複晶矽側壁100之間保留足夠寬的第一間隔111，一複晶矽側壁100的厚度應控制在小於溝槽52之寬度的二分之一。依據本發明所公開之技術方案，在一實施例中，一該複晶矽側壁100之厚度例如可控制介於0.2微米至1.0微米之間。
之後，如第3圖中步驟S314所述，本發明接著將位於複晶矽側壁100底下的閘極氧化層90去除，如第11圖所示，從而使該二複晶矽側壁100之底部懸空，以在溝槽52之底部形成一空缺區域（vacancy）122。其中，根據本發明之一實施例，在去除位於該二複晶矽側壁100底下的閘極氧化層90的步驟中，其係包括可通過採用一緩衝氧化物刻蝕劑（Buffer oxide etch，BOE）的濕蝕刻（wet etching）製程，從而去除溝槽底部的該閘極氧化層90，以在溝槽52之底部形成所述的空缺區域122。
依據此結構，最後，如第3圖中步驟S316所述，本發明便可接續進行一熱氧化製程（thermal oxidation process），以通過將複晶矽側壁100氧化後從而形成一厚氧化層（Thick oxide layer）。其中，所採用的熱氧化製程例如可使用氧氣（O 2）、水（H 2O）、或氫氣（H 2）與氧氣（O 2）之混和氣體。可以理解的是，當此熱氧化製程係應用於一碳化矽基板時，則可以預期的是，經由此高溫的熱氧化製程，含氧分子，例如水分子（H 2O），便可以使複晶矽側壁100被氧化成為二氧化矽材質的厚氧化層。舉例來說，在本發明生成厚氧化層的步驟中，請一併對照本發明圖示第12圖，如圖所示，可以明顯看出，在經過熱氧化製程之後，所述的複晶矽側壁100被消耗（體積縮減），從而形成第12圖中所示的厚氧化層200。其中，該厚氧化層200之厚度大約係介於0.1微米至0.5微米之間，較佳地，該厚氧化層200之厚度可為200奈米（0.2微米）。同時，該生成的厚氧化層200係包覆該二複晶矽側壁100之外圍並且同時填充前述溝槽52之底部的空缺區域122。
一般而言，所生成的厚氧化層200之厚度會與其執行熱氧化製程的條件，例如：製程溫度、氧化時間等，而具有一定的製程彈性。值得提醒的是，本發明並不以此處所揭之實施態樣所公開之厚度、尺寸等，抑或是製程參數，包含製程溫度、製程時間、通入氣體等為限制。本領域具通常知識之技術人士，當可在不脫離本發明之精神前提下，自行變化其實施態樣，惟在其均等範圍內，仍應隸屬於本發明之發明範疇。
其中，依據本發明所公開之製程技術，在一實施例中，在進行所述的熱氧化製程過程中，經該厚氧化層200所包覆的複晶矽側壁100之間係可選擇性地具有一定的間隔，也便是本發明第12圖中所示之第二間隔112，使原有的溝槽52並未完全被厚氧化層200所填滿。
有鑑於此，本發明係可藉由溝槽並未被複晶矽完全填滿的技術特點，僅側壁具有複晶矽閘極，而溝槽的中央部分並沒有，因此，使得寄生閘極-汲極間電容C GD便可依照一定的面積比例，相較於完全填滿的閘極結構降低30%至50%左右。
而更進一步而言，請參閱本發明第13圖所示，其係依據本發明又一實施例，當所述的熱氧化製程係持續地拉長時間進行，以持續繼續形成前述的厚氧化層200，從而使得前述第12圖中所示的第二間隔112消失，而讓該溝槽係完全地被填滿，則亦為可行的。承前所述，第二間隔112並非本發明之必要條件，其關鍵在於複晶矽側壁100底部的空缺區域122未被厚氧化層200填滿之前，必須要留有所述的第二間隔112，否則含氧分子無法擴散到底部進行氧化。然而，一旦複晶矽側壁100底部的厚氧化層200，其厚度係足夠厚到能夠填滿該空缺區域122時，那麼，持續進行該熱氧化製程，並使得所述的第二間隔112消失，則亦為可行的。
緣此，可以確信的是，本申請案係提出一種可有效增加閘極底部氧化層厚度的結構與製程方法，其係利用複晶矽側壁間隔閘極，減少閘極電極和汲極的重疊面積，由此達到降低寄生閘極-汲極間電容C GD的發明功效。除此之外，本發明亦可同時利用複晶矽側壁的氧化，增加閘極底部的氧化層厚度，實現降低溝槽轉角曲率的目的，當應用於具有溝槽式閘極功率金氧半場效電晶體結構的任何種類之功率元件上時，便可進一步地改善並優化該功率元件的耐壓能力。
鑒於以上，足以可見，本發明實揭露一種溝槽式閘極功率金氧半場效電晶體之閘極製程方法，及利用該閘極製程方法所形成之溝槽式閘極結構，如本發明圖示第12圖及第13圖所示，利用本發明所公開之閘極製程方法所形成之溝槽式閘極結構包括：一溝槽式閘極以及厚氧化層200。所述之溝槽式閘極係形成於溝槽52中，並包括該二複晶矽側壁100，其中，該溝槽式閘極僅有在其側壁具有複晶矽閘極，而溝槽的中央部分並沒有，如本發明圖示第10圖所示，該二複晶矽側壁100之間在進行熱氧化製程之前會先留有所示的第一間隔111。
之後，通過第11圖所形成的溝槽底部之空缺區域122、以及第12圖與第13圖所示的熱氧化製程形成厚氧化層200，本發明從而可使所形成的厚氧化層200包覆該二複晶矽側壁100之外圍並填充該溝槽底部之空缺區域122，並且，經該厚氧化層200包覆的該二複晶矽側壁100之間可以如第12圖所示之實施例：留有所示的第二間隔112（第二間隔112之寬度會小於第一間隔111之寬度），使該溝槽並未完全被填滿；抑或是，也可以如本發明第13圖所示之實施例：持續進行該熱氧化製程而繼續形成厚氧化層200，使得所述的第二間隔112消失，並且使得該溝槽係完全被填滿由此，通過本發明所公開之製程方法，形成本發明所公開之溝槽式閘極結構。
依據本發明所公開之結構，在此溝槽式閘極結構中，複晶矽側壁100的厚度應小於其溝槽之寬度的一半。舉例而言，在一實施態樣中，複晶矽側壁100的厚度例如可介於0.2微米至1.0微米之間。所形成之厚氧化層200之厚度係介於0.1微米至0.5微米之間，較佳地，可為0.2微米。
如此一來，通過採用本申請人所公開之技術方案及其技術特點，本發明係揭露一種可有效增加閘極底部氧化層厚度的結構與製程方法，同時達成1. 增加閘極底部的氧化層厚度、2. 降低溝槽轉角曲率、以及3. 減少寄生閘極-汲極間電容C GD的三重效果。
至於，在完成本發明所製作之溝槽式閘極結構之後，本技術領域之通常知識人員係可在本發明閘極結構的基礎上，接續進行隨後的後端製程，包括：在閘極金屬層上續沉積一介電層（進行介電層沉積）、進行至少一接觸金屬窗區之定義、接觸窗蝕刻、金屬沉積、以及金屬蝕刻等步驟，基於該些後端製程之技術大致上皆與現行的溝槽式閘極功率金氧半場效電晶體製程相同，因此，本發明係不在此贅述。其原因在於，本發明之發明意旨乃在於如何在溝槽式閘極功率金氧半場效電晶體之溝槽底部形成較厚的閘極氧化層厚度，同時藉由溝槽並未完全被複晶矽填滿的技術特點，使寄生閘極-汲極間電容C GD可有效地被降低，實現減少C GD的發明目的，緣此，通過本發明所公開的製程方法，不僅可增加閘極底部的氧化層厚度，與此同時，更消弭了習見溝槽轉角處電場集中的效應及其衍發的種種問題。
另一方面而言，本申請案之發明人亦注意到，即便本案的溝槽沒有完全填滿複晶矽，使其閘極電阻可能會比填滿的結構高，本發明人亦提出相對應的改善方式，請參見第14圖所示，其改善的方式即是可藉由二氧化矽（圖中所示之斜線部分）填滿溝槽，之後，再通過回蝕刻露出複晶矽側壁100之頂端，接著沉積金屬並進行退火（annealing）以形成金屬矽化物133，如此一來，便可以解決閘極電阻可能較高的缺失。
除此之外，依據本申請人所提供之技術方案，本發明所能應用之電晶體種類亦不限於上述實施例所舉之N通道，也可以是用於P通道的電晶體元件。大抵而言，本發明所公開之半導體基板、該漂移區、第一重摻雜區係具有一第一半導體導電型，第二重摻雜區、第三重摻雜區與基體區係具有一第二半導體導電型，該第一半導體導電型與該第二半導體導電型係為互異的導電型態。也就是說，在一實施例中，當第一半導體導電型為N型時，第二半導體導電型為P型；在又一實施例中，當第一半導體導電型為P型時，則第二半導體導電型為N型，本發明當不以其所應用之電晶體元件的半導體導電型態為其限制，亦不以上揭之數個製程佈局（N通道或P通道）為限。換言之，熟習本領域之技術人士當可依據其實際的產品規格，基於本發明之發明意旨與其精神思想進行均等之修改和變化，惟該等變化實施例仍應落入本發明之發明範疇。
更進一步來看，當應用本發明所請求之製程技術及其所形成之溝槽式閘極結構，電晶體元件的種類不限於一般的溝槽式閘極功率金氧半場效電晶體（UMOSFET），在本發明之其他實施例中，也可以是廣泛及且應用於其它具有該溝槽式閘極功率金氧半場效電晶體結構的功率元件，例如：絕緣閘極雙極性電晶體（IGBT）。由此顯見，本發明相較於現有技術實附有較優的產業兼容性與廣泛應用度。
故，鑒於以上，與現有技術相較之下，可以確信的是通過本發明所公開之實施例及其製程方法，可以在相同電壓下，有效地降低氧化層中的電場強度，增強元件耐壓，進一步地降低電晶體閘極-汲極間電容，極具創新性與實用價值。除此之外，本發明亦可有效地解決溝槽底部兩側轉角的電場強化效應，從而避免了現有技術中尚存之缺失。並且，基於本發明係可有效地應用於碳化矽基材，同時更可廣泛及於各種半導體材料，包含：矽、碳化矽、氧化鎵、氮化鋁、以及鑽石；足以顯見本申請人在此案所請求之技術方案的確具有極佳之產業利用性及競爭力，本發明所揭露之技術特徵、方法手段與達成之功效係顯著地不同於現行方案，實非為熟悉該項技術者能輕易完成者，而應具有專利要件。
以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。
10:閘極 12:P型基體區 13:閘極氧化層 14:N+源極 15:N-漂移區 16:N+汲極 30:N-漂移區 31:P型區域 32:閘極 40:半導體基板 42:漂移區 44:第一重摻雜區 46:第二重摻雜區 47:基體區 48:第三重摻雜區 50:硬遮罩層 52:溝槽 90:閘極氧化層 100:複晶矽側壁 111:第一間隔 112:第二間隔 122:空缺區域 133:金屬矽化物 200:厚氧化層 S302、S304、S306、S308、S310、S312、S314、S316:步驟
第1圖係為現有技術一N型溝槽式閘極功率金氧半場效電晶體之基本結構示意圖。 第2圖係為現有技術在溝槽式閘極功率金氧半場效電晶體之閘極底部形成P型區域之示意圖。 第3圖係為根據本發明實施例溝槽式閘極功率金氧半場效電晶體之閘極製程方法之步驟流程圖。 第4圖係為根據本發明實施例在N型半導體基板上形成N型漂移區之示意圖。 第5圖係為根據第4圖之結構進行源極離子植入後之示意圖。 第6圖係為根據第5圖之結構形成P型重摻雜區及P型基體區之示意圖。 第7圖係為根據第6圖之結構沉積二氧化矽作為硬遮罩層之示意圖。 第8圖係為根據第7圖之結構通過微影蝕刻製程定義出溝槽區域之示意圖。 第9圖係為根據第8圖之結構沉積一閘極氧化層之示意圖。 第10圖係為根據第9圖之結構沉積有複晶矽側壁之示意圖。 第11圖係為根據第10圖之結構將位於複晶矽側壁底下的閘極氧化層去除以在溝槽底部形成空缺區域之示意圖。 第12圖係為根據第11圖之結構進行一熱氧化製程以生成厚氧化層之示意圖。 第13圖係為根據第12圖之結構持續進行該熱氧化製程以繼續形成厚氧化層，從而使溝槽被完全填滿之示意圖。 第14圖係為根據本發明實施例藉由退火形成金屬矽化物以降低閘極電阻之結構示意圖。
40:半導體基板
42:漂移區
46:第二重摻雜區
47:基體區
48:第三重摻雜區
100:複晶矽側壁
112:第二間隔
200:厚氧化層

Claims (22)

  1. 一種溝槽式閘極功率金氧半場效電晶體之閘極製程方法，包括以下步驟： 提供一半導體基板，並在該半導體基板上形成一漂移區； 在該漂移區中形成一第一重摻雜區； 在該第一重摻雜區之相異二側各自形成有一第二重摻雜區與一第三重摻雜區，並且，一基體區係形成於該第一重摻雜區、該第二重摻雜區、該第三重摻雜區與該漂移區之間； 沉積一硬遮罩層於該第一重摻雜區、該第二重摻雜區與該第三重摻雜區之上，並通過一微影蝕刻製程形成一溝槽； 沿著該溝槽沉積一閘極氧化層，使該閘極氧化層係至少覆蓋該溝槽之二相對側壁及一底部； 在覆蓋有該閘極氧化層之該溝槽的該二相對側壁上形成有二複晶矽側壁，其中，該二複晶矽側壁係設置於該溝槽之該底部的該閘極氧化層上，一該複晶矽側壁係對應該溝槽之一該相對側壁設置，並且，該二複晶矽側壁之間係具有一第一間隔； 將位於該二複晶矽側壁底下的該閘極氧化層去除，使該二複晶矽側壁懸空，以在該溝槽之該底部形成一空缺區域；以及 進行一熱氧化製程，以通過氧化該二複晶矽側壁，從而形成一厚氧化層，其中，該厚氧化層係包覆該二複晶矽側壁之外圍並填充該溝槽之該底部的該空缺區域，並且，經該厚氧化層包覆的該二複晶矽側壁之間係具有一第二間隔，使該溝槽並未完全被填滿。
  2. 如請求項1所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，其中，該半導體基板、該漂移區、該第一重摻雜區係具有一第一半導體導電型，該第二重摻雜區、該第三重摻雜區與該基體區係具有一第二半導體導電型，該第一半導體導電型與該第二半導體導電型係為互異的導電型態。
  3. 如請求項1所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，其中，該半導體基板之材質包括矽、碳化矽、氧化鎵、氮化鋁、以及鑽石。
  4. 如請求項1所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，其中，在該漂移區中形成該第一重摻雜區的步驟中，更包括通過一源極離子植入製程，以形成該第一重摻雜區。
  5. 如請求項1所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，其中，該硬遮罩層之材質係為二氧化矽。
  6. 如請求項1所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，其中，該溝槽係延伸通過該第一重摻雜區與該基體區，且該溝槽之該底部係終止於該漂移區。
  7. 如請求項1所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，其中，在沉積該閘極氧化層的步驟中，係包括通過採用一電漿輔助化學氣相沉積製程，從而沉積該閘極氧化層。
  8. 如請求項7所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，其中，覆蓋該溝槽之該底部的該閘極氧化層之厚度係為覆蓋該溝槽之一該相對側壁的該閘極氧化層之厚度的兩倍。
  9. 如請求項1所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，其中，在形成該二複晶矽側壁的步驟中，更包括： 通過一低壓化學氣相沉積製程沉積一複晶矽；以及 利用一非等向性蝕刻製程蝕刻該複晶矽，以形成其中具有該第一間隔的該二複晶矽側壁。
  10. 如請求項1所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，其中，一該複晶矽側壁的厚度係小於該溝槽之寬度的二分之一。
  11. 如請求項1所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，其中，一該複晶矽側壁的厚度係介於0.2微米至1.0微米之間。
  12. 如請求項1所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，其中，在去除位於該二複晶矽側壁底下的該閘極氧化層的步驟中，更包括通過採用一緩衝氧化物刻蝕劑的濕蝕刻製程，從而去除該閘極氧化層，以在該溝槽之該底部形成該空缺區域。
  13. 如請求項1所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，其中，該厚氧化層之厚度係介於0.1微米至0.5微米之間。
  14. 如請求項1所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，其中，該熱氧化製程係可使用氧氣（O 2）、水（H 2O）、或氫氣（H 2）與氧氣（O 2）之混和氣體。
  15. 如請求項1所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，其中，該第二間隔之寬度係小於該第一間隔之寬度。
  16. 如請求項1所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法，更包括：持續進行該熱氧化製程，以繼續形成該厚氧化層並使該第二間隔消失，從而使該溝槽係完全被填滿。
  17. 一種應用如請求項1所述之溝槽式閘極功率金氧半場效電晶體之閘極製程方法所形成之溝槽式閘極結構，包括： 一溝槽式閘極，其係形成於該溝槽中，該溝槽式閘極包括該二複晶矽側壁，並且，該二複晶矽側壁之間在進行該熱氧化製程之前係具有該第一間隔；以及 該厚氧化層，該厚氧化層係包覆該二複晶矽側壁之外圍並填充該溝槽之該底部，並且，經該厚氧化層包覆的該二複晶矽側壁之間係具有該第二間隔，使該溝槽並未完全被填滿。
  18. 如請求項17所述之溝槽式閘極結構，其中，一該複晶矽側壁的厚度係小於該溝槽之寬度的二分之一。
  19. 如請求項17所述之溝槽式閘極結構，其中，一該複晶矽側壁的厚度係介於0.2微米至1.0微米之間。
  20. 如請求項17所述之溝槽式閘極結構，其中，該厚氧化層之厚度係介於0.1微米至0.5微米之間。
  21. 如請求項17所述之溝槽式閘極結構，其中，該第二間隔之寬度係小於該第一間隔之寬度。
  22. 如請求項17所述之溝槽式閘極結構，其中，該厚氧化層係進一步地通過持續進行該熱氧化製程而繼續形成，使得該第二間隔消失，並且使得該溝槽係完全被填滿。
TW111136331A 2022-09-26 2022-09-26 溝槽式閘極功率金氧半場效電晶體之閘極製程方法及其形成之溝槽式閘極結構 TWI810076B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111136331A TWI810076B (zh) 2022-09-26 2022-09-26 溝槽式閘極功率金氧半場效電晶體之閘極製程方法及其形成之溝槽式閘極結構
US18/107,397 US20240105816A1 (en) 2022-09-26 2023-02-08 Gate fabrication method of an u-metal-oxide-semiconductor field-effect transistor and trench gate structure formed thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111136331A TWI810076B (zh) 2022-09-26 2022-09-26 溝槽式閘極功率金氧半場效電晶體之閘極製程方法及其形成之溝槽式閘極結構

Publications (2)

Publication Number Publication Date
TWI810076B TWI810076B (zh) 2023-07-21
TW202414603A true TW202414603A (zh) 2024-04-01

Family

ID=88149544

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111136331A TWI810076B (zh) 2022-09-26 2022-09-26 溝槽式閘極功率金氧半場效電晶體之閘極製程方法及其形成之溝槽式閘極結構

Country Status (2)

Country Link
US (1) US20240105816A1 (zh)
TW (1) TWI810076B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405270B (zh) * 2009-01-07 2013-08-11 Niko Semiconductor Co Ltd 低閘極電荷的溝槽式功率半導體之製造方法及其結構
TWI739653B (zh) * 2020-11-06 2021-09-11 國立陽明交通大學 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法

Also Published As

Publication number Publication date
TWI810076B (zh) 2023-07-21
US20240105816A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
US5976936A (en) Silicon carbide semiconductor device
US20100187602A1 (en) Methods for making semiconductor devices using nitride consumption locos oxidation
JP5243671B1 (ja) 半導体装置及びその製造方法
JP5671779B2 (ja) エピタキシャルウエハの製造方法および半導体装置の製造方法
JP7141758B2 (ja) Ｕ字型ゲートｍｏｓｆｅｔのトレンチコーナー部酸化物層の厚さを増加させる製造方法
JPWO2009050871A1 (ja) 半導体装置およびその製造方法
JPH09260653A (ja) 半導体装置の製造方法
US20110057259A1 (en) Method for forming a thick bottom oxide (tbo) in a trench mosfet
JP2005064520A (ja) トレンチ側壁にひずみ層を有するトレンチ型ｍｏｓゲート素子
JP4842527B2 (ja) 半導体装置の製造方法
US20060086972A1 (en) Semiconductor device and method of manufacturing same
TW201901955A (zh) 溝槽式功率半導體元件及其製造方法
CN117577688A (zh) 一种沟槽型碳化硅mosfet器件及其制造方法
CN111081778A (zh) 一种碳化硅沟槽型mosfet器件及其制造方法
JP5197474B2 (ja) 炭化珪素半導体装置の製造方法
JP6991476B2 (ja) 半導体装置
KR101339271B1 (ko) 반도체 소자의 제조 방법
JP2005150522A (ja) 半導体装置及びその製造方法
WO2023206986A1 (zh) 碳化硅半导体器件及其制作方法
WO2021103125A1 (zh) 半导体功率器件的制造方法及半导体功率器件
TWI856895B (zh) 增加功率電晶體底部閘極氧化層厚度的製程方法及其形成之溝槽式閘極結構
TWI810076B (zh) 溝槽式閘極功率金氧半場效電晶體之閘極製程方法及其形成之溝槽式閘極結構
JP4622905B2 (ja) 絶縁ゲート型半導体装置の製造方法
CN105161526B (zh) 提高垂直导电结构SiC MOSFET沟道迁移率的方法
JP6103453B2 (ja) 半導体装置およびその製造方法