TW202412560A - 製造用於電漿源的電漿產生單元的方法 - Google Patents

製造用於電漿源的電漿產生單元的方法 Download PDF

Info

Publication number
TW202412560A
TW202412560A TW112124263A TW112124263A TW202412560A TW 202412560 A TW202412560 A TW 202412560A TW 112124263 A TW112124263 A TW 112124263A TW 112124263 A TW112124263 A TW 112124263A TW 202412560 A TW202412560 A TW 202412560A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric
substrate
electrode layer
plasma
Prior art date
Application number
TW112124263A
Other languages
English (en)
Inventor
大衛約翰 約根森
菅 吳
弗拉迪米爾 納戈尼
雨果 李維拉
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202412560A publication Critical patent/TW202412560A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01F—MEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F1/00—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow
    • G01F1/56—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow by using electric or magnetic effects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00309—Processes for packaging MEMS devices suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C23C16/45504—Laminar flow
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01F—MEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F1/00—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow
    • G01F1/68—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow by using thermal effects
    • G01F1/684—Structural arrangements; Mounting of elements, e.g. in relation to fluid flow
    • G01F1/688—Structural arrangements; Mounting of elements, e.g. in relation to fluid flow using a particular type of heating, cooling or sensing element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/2406—Generating plasma using dielectric barrier discharges, i.e. with a dielectric interposed between the electrodes
    • H05H1/2418—Generating plasma using dielectric barrier discharges, i.e. with a dielectric interposed between the electrodes the electrodes being embedded in the dielectric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0292—Sensors not provided for in B81B2201/0207 - B81B2201/0285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/093—Conductive package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/05—Aligning components to be assembled
    • B81C2203/052—Passive alignment, i.e. using only structural arrangements or thermodynamic forces without an internal or external apparatus
    • B81C2203/054—Passive alignment, i.e. using only structural arrangements or thermodynamic forces without an internal or external apparatus using structural alignment aids, e.g. spacers, interposers, male/female parts, rods or balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24571—Measurements of non-electric or non-magnetic variables
    • H01J2237/24585—Other variables, e.g. energy, mass, velocity, time, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/2406—Generating plasma using dielectric barrier discharges, i.e. with a dielectric interposed between the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Fluid Mechanics (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Toxicology (AREA)
  • General Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Measuring Volume Flow (AREA)
  • Plasma Technology (AREA)
  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)
  • Measuring Oxygen Concentration In Cells (AREA)

Abstract

一種製造介電阻障放電(DBD)結構的方法，包括在由介電材料組成的基板的外周周圍形成圖案化的電極層。該圖案化的電極層包括圍繞基板外周的多個電極和相鄰電極之間的間隙。該方法進一步包括在圖案化電極層的至少第一區域上沉積介電層以形成DBD結構的DBD區域。

Description

製造用於電漿源的電漿產生單元的方法
本發明係關於製造用於控制電漿處理的部件的方法。特定而言，本發明係關於製造用於電漿源的電極棒的方法，該電漿源例如用於電漿處理的可堆疊電漿源。
電漿處理廣泛應用於半導體工業。電漿可以改變處理氣體的化學性質（例如產生離子、自由基等），在不受與製程溫度相關限制的情況下產生新的物種，產生能量從不到一電子伏特（eV）到數千eV的離子到晶圓通量。存在多種電漿源（例如電容耦合電漿（capacitively coupled plasma; CCP）、電感耦合電漿（inductively coupled plasma; ICP）、微波產生的電漿、電子迴旋共振（electron cyclotron resonance; ECR）等等），涵蓋從幾毫托到幾托的廣泛操作製程範圍。
當今常見的電漿製程規格為製程結果的高均勻性（例如，從晶圓到晶圓邊緣的均勻性）。例如，當今半導體製造中的製程均勻性規格可包括目標為整個晶圓範圍內的約1%~2%，不包括距離晶圓邊緣的1~3mm。隨着研究人員尋找用於控制製程均勻性的新方法和/或發現對用於控制製程均勻性的現有方法的改進，這些嚴格的約束不斷變得更加嚴格。不同的均勻性控制方法可能對某些製程有效，而對另一些製程完全無效。
下文是對本揭示案的簡化概述，以便提供對本揭示案之一些態樣的基本理解。本摘要並非對本揭示案的全面概述。它既不旨在識別本揭示案的關鍵或重要要素，也不旨在描繪本揭示案的特定實現的任何範圍或請求項的任何範圍。其唯一目的是以簡化形式呈現本揭示案的一些概念，作為稍後呈現的更詳細描述的前序。
在一示例性實施例中，一種製造介電阻障放電(dielectric barrier discharge; DBD)結構的方法包括圍繞由介電材料組成的基板的圓周形成一圖案化電極層。該圖案化電極層包括圍繞基板的圓周的複數個電極和複數個電極的相鄰電極之間的間隙。該方法進一步包括在圖案化電極層的至少第一區域上沉積介電層以形成DBD結構的DBD區域。
在一示例性實施例中，一種方法包括藉由研磨加工操作或介質噴砂操作使介電棒的表面粗糙化，以形成介電棒的粗糙化表面。該方法進一步包括藉由金屬化製程或藉由電子束離子輔助沉積（electron beam ion-assisted deposition; EB-IAD）製程在介電棒的粗糙表面上沉積電極層。該電極層包括金屬、金屬合金或導電氧化物中的至少一種。該方法進一步包括藉由加工製程或藉由蝕刻製程移除電極層的至少一部分，以在電極層中形成複數個間隙。複數個間隙中的每個間隙將電極與相鄰電極分開。該方法進一步包括在電極層的至少第一區域上沉積介電層以形成介電阻障放電區域。
在一示例性實施例中，一種方法包括藉由拋光操作使介電棒的表面光滑，以形成介電棒的光滑表面。該方法進一步包括在介電棒的至少光滑表面上沉積遮罩層。該方法進一步包括圖案化遮罩層以暴露介電棒的光滑表面上的複數個電極區域。該方法進一步包括在遮罩層和複數個電極區域上沉積金屬層或導電氧化物層，以在複數個電極區域上形成複數個電極。該方法進一步包括移除遮罩層以形成複數個間隙。複數個間隙中的每個間隙將電極與相鄰電極分開。該方法進一步包括在該複數個電極的至少第一區域上沉積介電層以形成介電阻障放電區域。
如今，電漿製程的共同目標是製程結果的高均勻性（例如，晶圓上至晶圓邊緣的均勻性）。這一目標往往很難實現，因為它涉及許多因素，其中許多因素會干擾其他因素。電漿均勻性、腔室設計、晶圓溫度分佈、偏壓電極設計等只是這些因素的一部分。在當今的半導體製造中，典型的處理均勻性目標為在整個晶圓範圍內約1%至2%，不包括距離邊緣1~3 mm。不同的均勻性控制方法可能對一些製程有效，而對另一些製程完全無用。這些不斷變得更加嚴格的嚴格限制要求新的方法來控制處理均勻性，以取代現有的方法或作為其補充。
如果使用少量供電元件（1-2個線圈；1-2個區域靜電卡盤（electrostatic chuck; ESC）等），以及相應地非常少的全局控制電漿的控制元件的傳統硬體架構係以使用數百個受控元件（每個受控元件僅影響晶圓或其他處理基板（例如，玻璃板）的一小局部區域）的硬體替換，則這些問題可以得到緩解，並且在某些情況下可以消除。傳統系統中使用的類比製程控制可以用数位製程控制來替換。數位控制是用於控制許多相同或相似的受控元件/單元（例如200~1000個區域ESC等）的本機方法。與類比系統不同，在類比系統中，這些少數元件操作相同的時間，但是被加電到仔細調整/控制的位準，而在在數位控制系統中，可以將每個單元（例如像素）加電/啟用到相同位準（例如，通電），但可以控制每個單元的暴露時間。
例如，常見的電漿源可以被相同或相似的小電漿源的二維（2D）陣列所替換，該陣列覆蓋了基板上的整個區域並由同一電源供電。此陣列的可控版本允許接通和關閉單個源或區域，其中每個區域可含有多個源，並且源的數量可能因區域而不同。控制單個區域或源產生電漿的時間（接通），可以控制基板上的處理均勻性。這種方法的困難在於製造能夠耐受真空條件和/或從室溫到攝氏幾百度（例如400C-800C）中任何溫度的處理溫度的電漿源。單個電漿源（例如，電漿單元）的早期設計包括電連接（例如，導線），以將電漿源的第一遠端處的連接點（用於連接到外部電源）與設置在電漿源的第二遠端處的電極電耦合。導線通常位於電漿源的內部。因此，電漿源的早期設計包括導線接觸電極和/或導線接觸外部電源線的密封（例如，真空密封、密封介面等）。這些內部導線和相關的密封件可能導致單個電漿源的過早失效，並且可能引入製造困難。
本揭示案之態樣和實施使用進階的方法來製造單個電漿源（例如電漿單元、介電阻障放電（DBD）結構等）來解決此項技術的這些和其他潛在缺點。在一示例性實施例中，提供具有圓形橫截面或具有不同形狀的橫截面的基板。該基板可能是實質上棒狀的（例如，可能是棒）。圖案化的電極層可以圍繞基板的外周形成。該圖案化的電極層可以包括多對電極和分隔每對相鄰（例如，鄰近）電極的間隙。電極可以從基板的第一遠端延伸到基板的第二遠端（例如，相對端）（例如，從棒的頂部到底部）。電極可以是如本文所述的沉積金屬。安置在基板/棒的外部上的電極可以是經配置為將電力從連接（例如，到外部電源的電連接）傳導到如本文所解釋的DBD區域。電極作為在到電源的連接和DBD區域之間的導體（例如，電導體）消除了單個電漿源的早期設計的導線和密封件等。介電層可以沉積在圖案化電極層的靠近基板的第二遠端的區域上。介電層可以使電極彼此電絕緣，形成DBD區。該DBD區可以基本上形成電容器。在一些實施例中，介電套管可以安置在圖案化電極層的區域上，以在安裝和操作單個電漿源時將圖案化電極層與支撐結構電絕緣。
第1A~1D圖示出了根據本揭示案的態樣的具有電漿源的電漿產生單元102的配置100A~D的電漿源。在一些實施例中，電漿產生單元包括一組可定址電漿元件。在一些實施例中，電漿產生單元（例如，相同或相似的電漿產生單元）的陣列可以被單獨定址到接通或關閉狀態。接通狀態是與電漿產生的啟用相關聯，並且關閉狀態可能與電漿產生的停用相關聯。例如，可定址電漿元件可以使用介電阻障放電（DBD）技術，該技術允許使用單元102（例如，DBD單元）的選擇能力（定址）來獨立操作每個單獨的單元102（例如，微型源）。或者，可定址電漿元件可包括可單獨定址的快門。介電阻障放電的優點在於可以使來自單個電源的共用電壓波形（例如，經配置成提供）同時應用於所有單元102，但是放電將僅發生在先前選擇的（經定址）單元，其可以具有自然的記憶能力，而不需要額外的記憶保持元件。剩餘的單元102將處於閑置的（無放電）。從來自電源（例如AC發電機）的頻率f的交流電壓(±V s）可以在彼等選定的單元中產生一系列2f頻率的相同放電脈衝。每次極性改變後都會出現放電脈衝，任何單元中產生的電漿相關粒子（離子、電子、自由基）的總量與該單元中產生的脈衝數成比例。
可以使用不同的持續時間組合來產生具有單元102的獨立啟用和停用的曝光圖案。在一些實施例中，曝光圖案包括具有映射到單個電漿元件的一組曝光持續時間的資料。電漿元件可經定向在網格中，該網格具有儲存在曝光檔案（例如，圖像檔案）中的單獨啟用指令。在一些實施例中，曝光圖案可以包括不同格式的持續時間值（例如，時間量、電漿脈衝數等），該持續時間值可以映射到單元102，使得每個單元102允許在相關的曝光持續時間內通過或產生電漿相關通量。
如第1A圖所示，單元102可以設置成有組織的結構（例如，網格、形狀等）。每個單元102可以獲得二維空間（X，Y）或（Z，Y）（例如，軸104和軸106）中的位址。前者採用2電極結構，因此兩個電極都用於定址和維持。後者使用3個電極，其中附加電極與Y（掃描）電極一起僅用於定址，而X和Y電極用於維持放電。定址和維持方案都可以用於定址電極。例如，單元可以被分配具有X位址（例如，軸104上的位址）和Y位址（例如，軸106上的位址）的位址。在一些實施例中，曝光圖案（也稱為曝光圖）可以包括大陣列t ik或N ik，其中N是脈衝數，及（i，k）是陣列的節點，具有（i，k）的（x i，y k）坐標，其中曝光圖像中標識的位址對應於該組電漿產生單元102的單元的位址。例如，曝光圖案中的位址可含有指示相關聯的可定址節點（或單元）將在電漿製程期間啟用的持續時間或曝光持續時間的資料。每個單元可以被單獨控制以獨立啟用和/或停用電漿單元。
如第1B圖所示，單元102可以設置成有組織的結構（例如，網格、形狀等）。每個單元可以耦合到鄰近單元，使得一起控制配置100B中的所有單元。例如，當啟用電漿單元102的配置100B時，整個單元陣列也被啟用。電引線的分支可以經配置成使得A分支經由電漿單元將電信號引導到第一方向，並且B分支將電信號引導到第二方向。如將在後面討論，電引線可能導致電漿單元啟用並產生電漿，例如用於基板處理的電漿。
如第1C圖所示，單元102可以設置成有組織的結構（例如，網格、形狀等）。每個單元可以包括對應於第一軸104的第一電引線和對應於第二軸106的第二引線。在這種配置中，可以一起控制每個單元（例如，一個單元與另一個單元一起啟用/停用）。每個單元可以使用第一引線連接到同一列中的其他電漿單元，並使用第二引線連接到同一行中的其他電漿單元，如第1C圖所示。
如第1D圖所示，單元102可以設置成有組織的結構（例如，網格、形狀等）。單元可以被劃分成單獨的區域並被佈線以使得一起啟用/停用位於同一區域的電漿單元。例如由耦合到較暗的「區域1（a，b）」線的單元所示的第一區域被連接到第一區域中，並且由耦合到較亮的「區域2（a，b）」的單元所示的第二區域代表第二區域。如第1D圖所示，這些區域可以被分成陣列的多個位置，例如中心區域和邊界區域。
在一些實施例中，如第1A圖所示連接的單元可以藉由選擇性地對個別單元進行定址和啟用/停用，以類似於第1B~1D圖所示的配置100B~100C進行控制。每個單元102可以包括介電棒，該介電棒具有圍繞介電棒的周邊設置的一對或多對電極。電極可以從介電棒的頂部延伸到介電棒的底部。電極的至少一區域可以塗覆有介電層。電漿放電可以在電極對之間的間隙處產生。在一些實施例中，根據本文描述的實施例製造單元102。
第2圖示出了根據某些實施例的電漿處理系統200，其包括電漿產生組件202和容納電漿源的腔室主體214。處理系統200可包括處理腔室210和電漿源202。電漿源202包括壁220（例如，保持真空和/或氣體輸送容積204）、氣體入口212、由壁220限制的氣體輸送容積204和電漿產生組件230。處理腔室210包括保持內部真空及為電漿源202、基板支撐結構208和氣體出口216提供支撐的腔室主體214。氣體入口212、電漿產生組件230和氣體出口216可以在處理氣體壓力下提供穿過處理系統的饋入氣體流。饋入氣體可以包括空氣、氧氣（O 2）、氮氣（N 2）、氬（Ar）、氨（NH 3）、氦氣(He)和/或其他合適的處理氣體中的任何一種。電漿源202可以包括氣體注射器的氣體膨脹容積（例如，沒有電漿）。電漿源202可以被設計成將電漿輸送（例如，產生電漿或促進電漿流入）到處理腔室210。電漿源經由電漿產生組件230輸送電漿。處理腔室210容納安置在要由處理系統200處理的基板支撐結構208上的基板。處理系統200可以是電漿腔室，包括蝕刻腔室、沉積腔室（包括原子層沉積、化學氣相沉積、物理氣相沉積）等等。例如，電漿腔室可以是用於電漿蝕刻器、電漿清潔器等的腔室。
電漿產生組件230可包括保持結構（有時稱為支撐結構）和電漿產生單元（例如，第1A~D圖的電漿產生單元102）的佈置，這些電漿產生單元與保持結構選擇性耦合（例如，易自保持結構移除但在耦合時保持位置和/或方向）。在一些實施例中，保持結構包括用於保持每個電漿產生單元的框架或骨架。
電漿產生組件230位於基板支撐結構208上定位的基板上方。電漿源202形成內部容積，該內部容積用作氣體輸送容積204。饋入氣體由氣體入口212接收，並經輸送到電漿產生組件230的各種電漿產生單元。例如，饋入氣體進入氣體分配容積204，在電漿產生組件230上方擴散並進入電漿單元。電漿產生於放置在保持結構中的單元，這些單元一起形成電漿產生組件230。將電漿提供給處理腔室210。在一些態樣中，防止電漿流入氣體分配容積204。
第3A圖示出了根據某些實施例的可堆疊電漿源300A的電漿產生元件301。在一些實施例中，可堆疊電漿源300A的部分（例如，連接結構302、壁333、電極352A~B、介電層354等）可對應於第1A~D圖的單元102。
可堆疊電漿源300A可包括結合本文描述的其他附圖討論的元件。例如，可堆疊電漿源300A可以包括連接結構321（例如，蓋結構、金屬板、處理腔室的頂部等。）和保持結構331（例如，外殼結構、骨架、陶瓷面板等。）。連接結構302和保持結構331可形成區域330，該區域330將處理氣流引導至電漿產生單元300B。可以使用氣體進入結構312將處理氣體導入區域330中。在一些實施例中，氣體進入結構312可以對應於第2圖中的氣體入口212。
可堆疊電漿源300A包括電漿產生單元（第3A圖僅示出一個）耦合到連接結構321和保持結構331。電漿產生單元301包括具有一組電極的底座結構。底座結構302可以是介電基板或介電棒。底座結構可以是實心的，或者可以是空心的（例如，管），其中一端或兩端被堵塞。底座結構可以具有任何形狀的橫截面，例如具有圓形、方形、矩形、五邊形、六邊形等的橫截面。在一些實例中，底座結構302由介電材料構成。在一些實例中，底座結構302由氧化鋁、石英或藍寶石製成。然而，底座結構302可以由與本文提供的描述一致的其他材料製成。保持結構331包括安置在電漿產生單元301之間的壁333（僅示出了一個電漿產生單元），但是類似於其他實施例，電漿產生單元的佈置（例如，陣列）可以結合在可堆疊電漿源300A中。電漿產生單元被設計成經由保持結構331的通道332從區域330接收處理氣體及產生電漿相關通量324。在一些實施例中，保持結構331、通道332和/或壁333可以對應於第2圖中的電漿產生組件230。
如第3A圖所示，底座結構可包括沿底座結構302的外表面延伸的電極352A~B。在一些實施例中，電極沿着底座結構303的外周沉積到底座結構302的表面上。底座結構302的底部可以進一步覆蓋有薄介電層354以形成介電阻障放電區域（例如，DBD區域）。例如，電極352A~B可以被充分覆蓋以不暴露在保持結構331下方的任何點（例如，電極352A~B不暴露在處理腔室的真空條件下）。底座結構302可以插入到桿結構314中。桿結構314可以經由連接元件322延伸。在一些實施例中，連接元件322和連接結構321可以對應於第2圖中的壁220。在一些實施例中，桿結構314是介電套管（例如，介電絕緣層)，以將電極352與連接結構321和/或保持結構331電絕緣。在一些實施例中，底座結構302和桿結構314之間的接頭形成密封。在一些實施例中，桿結構314為經被配置將電極與連接結構321電絕緣的絕緣體。在一些實施例中，桿結構314是如本文所述沉積在底座結構302上的介電體。在一些實施例中，底座結構302、電極352、介電層354和/或桿結構314（例如，介電套管、介電絕緣層等）可以形成DBD結構。
如第3A圖所示，在一些實施例中，電極垂直安置並朝向頂部（例如，大氣環境）延伸，其中該等電極可以連接到用於接收啟用/停用信號（例如，來自外部電源）的電連接器。在一些實施例中，電極覆蓋底座結構302的大部分表面區域。如在其他實施例中所討論的，可以使用一對以上的電極。例如，可以使用兩對電極、三對電極等等。在一些實施例中，使用八對電極。相鄰電極（例如，相鄰電極）可以由間隙分開。多對電極可以是並聯連接，例如，以協調相鄰電極的啟用和停用。保持結構331可以具有埋在壁333內的輔助水平電極（例如，形成環的電極），該壁333連接到保持結構331頂部的其他輔助電極。輔助電極可以成排地彼此連接。
第3B圖示出了根據某些實施例的電漿源300A的電漿產生元件300B的橫截面圖。在一些實施例中，電漿產生元件300B可以對應於電漿產生元件301。在一些實施例中，底座結構302的橫截面是圓形（例如，如第3B圖所示）。然而，在一些實施例中，底座結構302可以具有橢圓形橫截面、三角形橫截面、正方形橫截面、矩形橫截面、五邊形橫截面或六邊形橫截面（例如，如第3C所示）。在一些實施例中，底座結構302包括多個平面。在一些實施例中，底座結構302的橫截面在大約5毫米和30毫米之間。例如，底座結構302的橫截面可以具有大約5毫米和30毫米之間的直徑。如本文所討論的，底座結構302可以由第一電極352A部分地（例如，底座結構302的第一部分）限定，並且藉由第二電極352B部分地（例如，底座結構302的第二部分）限定。在一些實施例中，電極可以圍繞底座結構302的方位角方向延伸，並且在其他實施例中，電極可以沿着後一方向延伸（例如，如第3B圖所見）。
在一些實施例中，每個電極352可圍繞底座結構302的圓周形成圖案化的電極層。在一些實施例中，如本文所述，電極352可以沉積在底座結構302的表面上。在一些實例中，電極352藉由金屬化製程、電子束離子輔助（EB-IAD）製程或本文所述的另一製程來沉積。在一些實施例中，電極352的厚度可以在約0.1微米和20微米之間。
在一些實施例中，第一電極352A和第二電極352B由間隙353分開。在一些實施例中，每個間隙353的間隙尺寸為約0.5毫米和8毫米。在存在多對電極的實施例中，間隙353將每個相鄰電極分開。在實施例中，不同的電極對可以具有相同尺寸的間隙或不同尺寸的間隙。如第3B圖所示，電極和底座結構可以由覆蓋層354覆蓋，覆蓋層354可以包括介電材料。覆蓋層354可包括本文描述第一層和/或第二層。在一些實施例中，覆蓋層354沉積在電極352的一區域（例如，圖案化電極層的區域）上以形成介電層。介電層可以藉由電漿噴塗（plasma spray ; PS）技術和/或本文所述的物理氣相沉積（physical vapor deposition; PVD）技術來沉積。在一些實施例中，介電層（例如，覆蓋層354）的厚度在約25微米和1000微米之間。在一些實施例中，覆蓋層354由介電氧化物層（例如，第一層）組成。介電氧化物層可以是選自包括氧化鋁、氧化釔和/或氧化鎂的群組的材料。在一些實施例中，覆蓋層354另外包括沉積在介電層上的金屬氧化物層（例如，第二層）。金屬氧化物層可以包括氧化鋁和/或氧化釔。
第3C圖示出了根據某些實施例的可堆疊電漿源300A的電漿產生元件300C的橫截面圖。在實施例中，電漿產生元件300C可以對應於電漿產生元件301。在一些實施例中，底座結構302（例如，基板）具有如本文所示和描述的六邊形橫截面。在一些實施例中，底座結構302具有三角形橫截面、正方形橫截面、矩形橫截面、五邊形橫截面等。電極352可以沉積在底座結構302的平面上。與在彎曲表面上沉積電極352相比（例如，諸如當底座結構302具有圓形或卵形橫截面時），在底座結構302的平面上沉積電極352可以降低與沉積電極352相關的成本。在一些實施例中，底座結構302的平面可以具有約4毫米和15毫米之間的寬度。
第3D圖示出了根據某些實施例的可堆疊電漿源300A的電漿產生元件300D的側視圖。在實施例中，電漿產生元件300D可對應於電漿產生元件301、電漿產生元件300B和/或電漿產生元件300C。在一些實施例中，電極352沉積在底座結構302的平面上。介電層可以沉積在電極352和間隙353上以形成DBD區域319。在一些實施例中，介電套管315沉積在電極352上以形成絕緣區域。介電套管315可以至少部分地與沉積的介電層重疊。在一些實施例中，介電套管315是電絕緣體，以將電極352與支撐結構（例如，保持結構331、連接結構321）絕緣。真空密封件317可以沉積在介電套管315的端部，以密封介電套管315和介電層（未示出）的介面，和/或密封介電套管315和底座結構302和電極352的（上）端的介面。在一個實施例中，藉由在介電套管和底座結構302之間施加環氧樹脂或其他黏合材料來實現真空密封。環氧樹脂或其他結合材料可以與底座結構302形成足以保持真空的鍵。在一些實施例中，電極352從介電套管315下方向上延伸約1~10 cm，與DBD區域319相對。在一些實施例中，電極352可以從介電套管315下方延伸超過1 cm或小於1 cm，以與電連接器介接（例如，將電極352耦合到外部電源）。電極352可經配置成將電力從頂部遠端（如圖所示）傳導到DBD區域319。
第4A~B圖示出了根據某些實施例的電漿產生單元400A~B的電極配置。電漿生產單元400A~B可對應於實施例中的電漿產生單元102。
在一些實施例中，如第4A圖所示，第一電引線406A可以耦合到第一電極404A，該第一電極404A包繞該底座結構402的外周邊。第二電引線406B可以耦合到第二電極404B，該第二電極404B包繞該底座結構402的外周。這兩個周邊可以在它們之間用介電材料移位一距離。如第4A圖所示。電極404A可完全包繞底座結構，但形成間隙，因此另一電極的引線406B可延伸並接收啟用/停用信號。電極404A和404B可以包括本文描述的其他電極的一個或多個特徵和/或細節。
在一些實施例中，如第4B圖所示，電極452A~B可以沿着底座結構456的外表面安置。電極可以在沿着底座結構456的縱向前進的同時圍繞底座結構延伸。例如，如第4B圖所示，電極可以安置成螺旋結構（例如，螺旋(helical)形、螺旋(spiral)形等）。
第5A~C圖是根據某些實施例的製造可堆疊電漿源的電漿產生單元的方法的流程圖。第5A~C圖的方法可用於製造參考任何前述附圖所示和描述的電漿產生單元。第5A圖是根據某些實施例的製造可堆疊電漿源的電漿產生單元的方法500A的流程圖。第5B圖是根據某些實施例的在電漿產生單元上形成圖案化電極層的方法500B的流程圖。第5C圖是根據某些實施例的藉由遮蔽製程在電漿產生單元上形成圖案化電極層的方法500C的流程圖。
參考第5A圖，在方塊502，圖案化電極層可以圍繞介電基板或棒（例如，第3A~D圖的底座結構302）的外周形成。在一些實施例中，圖案化電極層可以藉由如本文所述的沉積製程、加工製程和/或遮蔽製程來形成。在一些實施例中，圖案化的電極層包括多對電極（例如，一對到八對電極，第3A~D圖的電極352）。電極可以基本上圍繞基板的周邊。電極可以從基板的第一端延伸到基板的相對的第二端（例如，從棒狀基板的頂部延伸到底部）。
相鄰電極（例如，鄰近電極）可由間隙（例如，第3B~D圖的間隙353）分開。每個間隙可以藉由如本文所述的加工製程和/或遮蔽製程形成。在一些實施例中，如本文所述，每個間隙的寬度在大約0.5毫米和8毫米之間。在一些實施例中，每個間隙的寬度在大約1毫米和6毫米之間。然而，在一些實施例中，每個間隙的寬度在大約2毫米和5毫米之間。不同的電極對可以具有相同尺寸的間隙或不同尺寸的間隙。在一些實施例中，如本文所述，圖案化的電極層具有大約0.1微米和20微米之間的厚度。在一些實施例中，圖案化電極層具有厚度在大約0.5微米和10微米之間。在一些實施例中，圖案化電極層具有大約0.3微米和1微米之間的厚度（例如，其中圖案化電極層由拋光石英基板上的ITO或金屬合金製成）。在一些實施例中，圖案化電極層的厚度介於大約6微米和14微米（例如，其中圖案化的電極層由氧化鋁基板上的金屬化金屬製成）。在一些實施例中，圖案化電極層由金屬或金屬合金製成。在一些實例中，圖案化電極層由錳-鉬合金和/或銀-鈀合金和/或鉻、鎳和/或銀的任何合金構成。在一些實施例中，圖案化的電極層可以包括本文所述的其他金屬和/或材料。在一些實例中，圖案化的電極層可以包括TiN、TiB 2、MoSi 2、BaTiO 3、(Fe,Ti) 2O 3、ReO 3、RuO 2、IrO 2、TiO、V 2O 3+Ti等中的一種或多種。在一些實施例中，圖案化電極層包括Inconel或其他高溫鎳基和/或鈷基超合金。在一些實施例中，圖案化的電極層可以包括夾層結構。例如，夾層結構可以包括主要導體層，其夾在另一種金屬（如鉻等）的兩個薄層之間。在一些實例中，夾層結構可以包括諸如Cr-Cu-Cr、Cr-Ag-Cr、Cr-Au-Cr、Cr-Ir-Cr的結構。在一些實施例中，圖案化的電極層可以包括導電氧化物層和/或導電陶瓷層。
在方塊504，第一介電層（例如，第4A~B圖的介電層454）可以沉積在圖案化電極層的區域（例如，第一區域）上。沉積在圖案化電極層的區域上的介電層可以形成電漿產生單元的介電阻障放電（DBD）區域（例如，第3D圖的DBD區域319）。在一些實施例中，如本文所述，介電層可以具有大約25微米和1000微米之間的厚度。在一些實施例中，介電層具有大約20微米和200微米之間的厚度。在一些實施例中，圖案化電極層的接觸墊（例如，電極連接墊、連接區域等）可以在介電層的沉積期間被遮蔽。接觸墊可以安置在基板的上端，並且可以經配置成將電極電耦合到如本文所述的電源。
根據本文描述的實施例的塗層（例如，金屬層、電極層、介電層、介電套管等）可使用沉積製程、化學氣相沉積（chemical vapor deposition; CVD）、電漿增強化學氣相沉積（plasma enhanced chemical vapor deposition; PECVD）、物理氣相沉積（physical vapor deposition; PVD）、電漿增強物理氣相沉積（plasma enhanced physical vapor deposition; PEPVD）和原子層沉積（atomic layer deposition; ALD）來形成。CVD是一種眾所周知的沉積純金屬塗層的技術。在典型的CVD製程中，基板在超高真空條件下暴露於至少一種揮發性前驅物。該至少一種前驅物在基板表面上反應或分解以形成膜。隨後用流經反應室的惰性氣體吹掃反應室。在PECVD製程中，化學反應藉由產生反應性前驅物氣體的電漿而開始。在ALD製程中，藉由將基板的表面反覆暴露於氣態化學前驅物的脈衝來生長薄膜層，氣態化學前驅物以自限制方式一次一個地與表面發生化學反應。CVD和ALD是可用於塗覆高縱橫比特徵的非視線製程。PVD製程也在真空條件下進行，並且典型地涉及濺射和/或蒸發目標材料以形成在基板表面上沉積和/或反應的氣體。PVD（通常包括蒸發、電漿噴霧等。）是視線製程。在PEPVD製程（通常包括離子輔助沉積、離子輔助蒸發沉積、離子輔助濺射沉積、離子電鍍等）中，產生電漿或高能離子以與來自PVD的沉積材料反應，如離子束，並涉及靶材料的濺射或蒸發。PEPVD是一種視線製程，但在基板在沉積製程期間被偏置的情況下可以改變為非視線處理。與ALD相比，PVD和PEPVD可在相對較低的沉積溫度(＜200℃）下沉積相對厚的塗層（最高可達約500µm，或最高可達約250µm，或約5µm至約250µm）。
在一些實施例中，介電層藉由上釉料製程（例如上釉製程）沉積。釉料製程可以類似於（例如，基本上類似於）浸塗製程。在一些實施例中，具有圖案化電極層的基板可以浸入溶液（例如，塗層溶液、釉料溶液等）中，並隨後從溶液中移除。該溶液可在基板和圖案化電極層上固化。在一些實施例中，溶液被乾燥或加熱（例如，基板可以被「燒製」等）以固化基板和圖案化電極層上的溶液。在一些實施例中，藉由釉料製程沉積的介電層是二氧化矽或氧化鋁中的一種。在一些實施例中，第一保護層（例如，薄氧化物層）可以如下所述在釉料製程之前沉積在基板和/或圖案化電極層上。
在一些實施例中，介電層包括氧化物層。在一些實施例中，氧化物層可以包括選自氧化鋁（例如Al 2O 3）、氧化釔（Y 2O 3）和/或氧化鎂（MgO）之一的材料。氧化物層可藉由如本文所述的製程沉積。
在一些實施例中，在方塊505，在第一介電層上形成第二介電層。在實施例中，第二介電層包括金屬氧化物層（例如稀土金屬氧化物層）。金屬氧化物層可以包括選自氧化鋁或氧化釔的材料。金屬氧化物層可藉由如本文所述的製程沉積。第一介電層和第二介電層可以藉由相同的沉積製程或藉由不同的沉積製程來沉積。第二介電層可以是沉積在第一介電層頂部以保護第一介電層的保護層。在一些實例中，第二介電層可以比第一介電層更強（例如，更耐電漿等）。第一介電層和第二介電層可以包括相同的材料或不同的材料（例如，不同的氧化物）。在一個實施例中，第一介電層包括氧化鋁、氧化釔或氧化鎂，並且第二介電層包括氧化鋁。在實施例中，第一介電層可以具有25~200微米的厚度，並且第二介電層可以具有10~50微米的厚度。在一些實施例中，第一或第二介電層由原子層沉積（ALD）。
在一些實施例中，第一介電層或第二介電層中的至少一個包括氧化鋁、氧化釔、氧化鎂、Y 2O 3、Er 2O 3、Y 3Al l5O 12(YAG)、Er 3A l5O 12(EAG)、氧化釔穩定的氧化鋯(YSZ)、SiO 2-Al 2O 3混合物或Y 4Al 2O 9(YAM)。含稀土金屬的氧化物層也可以是YAlO 3(YAP)、Er 4Al 2O 9(EAM)、ErAlO 3(EAP)、Y 2O 3-ZrO 2的固溶體和/或包含Y 4Al 2O 9和Y 2O 3-ZrO 2的固溶體的陶瓷化合物。
關於Y 2O 3-ZrO 2的固溶體，含稀土金屬的氧化物層可以包括濃度為10~90莫耳比率(莫耳%)的Y 2O 3和濃度為10~90莫耳%的ZrO 2。在一些實施例中，Y 2O 3-ZrO 2的固溶體可以包括10~20莫耳%的Y 2O 3和80-90莫耳%的ZrO 2，可以包括20~30莫耳%的Y 2O 3和70~80莫耳%的ZrO 2，可以包括30~40莫耳%的Y 2O 3和60~70莫耳%的ZrO 2，可以包括60~70莫耳%的Y 2O 3和30~40莫耳%的ZrO 2，可以包括70~80莫耳%的Y 2O 3和20~30莫耳%的ZrO 2，可以包括80~90莫耳%的Y 2O 3和10~20莫耳%的ZrO 2，等等。
關於包含Y 4Al 2O 9和Y 2O 3-ZrO 2固溶體的陶瓷化合物，在一個實施例中，陶瓷化合物包括62.93莫耳比率(莫耳%)的Y 2O 3、23.23莫耳%的ZrO 2和13.94莫耳%的Al 2O 3。在另一實施例中，陶瓷化合物可以包括50~75莫耳%範圍內Y 2O 3、10~30莫耳%範圍內的ZrO 2和10~30莫耳%範圍內的Al 2O 3。在另一實施例中，陶瓷化合物可以包括40~100莫耳%範圍內的Y 2O 3、0.1~60莫耳%範圍內的ZrO 2和0.1~10莫耳%範圍內的Al 2O 3。在另一實施例中，陶瓷化合物可以包括40~60莫耳%範圍內的Y 2O 3、30~50莫耳%範圍內的ZrO 2和10~20莫耳%範圍內的Al 2O 3。在另一實施例中，陶瓷化合物可以包括40~50莫耳%範圍內的Y 2O 3、20~40莫耳%範圍內的ZrO 2和20~40莫耳%範圍內的Al 2O 3。在另一實施例中，陶瓷化合物可以包括70~90莫耳%範圍內的Y 2O 3、0.1~20莫耳%範圍內的ZrO 2和10~20莫耳%範圍內的Al 2O 3。在另一實施例中，陶瓷化合物可以包括60~80莫耳%範圍內的Y 2O 3、0.1~10莫耳%範圍內的ZrO 2和20~40莫耳%範圍內的Al 2O 3。在另一實施例中，陶瓷化合物可以包括40~60莫耳%範圍內的Y 2O 3、0.1~20莫耳%範圍內的ZrO 2和30~40莫耳%範圍內的Al 2O 3。在其他實施例中，陶瓷化合物也可以使用其他分配。
任何上述含稀土金屬的氧化物層可以包括微量的其他材料，例如ZrO 2、HfO 2、Al 2O 3、SiO 2、B 2O 3、Er 2O 3、Nd 2O 3、Nb 2O 5、CeO 2、Sm 2O 3、Yb 2O 3或其他氧化物。
在方塊506處，介電套管（例如，第4A圖的桿結構414）可以位於圖案化電極層的區域（例如，第二區域）之上。介電套管可以是絕緣層，以電絕緣圖案化的電極層（例如，第4A-B圖的電極452）。在一些實施例中，介電套管形成電漿產生單元的絕緣區域。在一些實施例中，介電套管使電極與可堆疊電漿源的連接結構（例如，第4A圖的連接結構406、覆蓋結構、金屬板、處理腔室頂部等）絕緣。介電套管可以至少部分地與在方塊504沉積的介電層重疊。介電套管的厚度可以大於如本文所述的介電層的厚度。在一些實例中，介電套管可以具有超過200微米的厚度。在一些實施例中，具有圖案化電極層的基板被插入介電套管中。在一些實施例中，介電套管沉積在圖案化的電極層上（例如，覆蓋電極和間隙）。介電套管可以與介電層部分重疊。在一些實施例中，介電套管由本文所述的介電材料製成（例如，氧化鋁、氧化釔、氧化鎂等）。在一些實施例中，大約1cm的基板和圖案化的電極層可以不被介電套管和/或介電層覆蓋，以促進電極與外部電源的電連接。
在方塊508處，間隙填充物（例如，第4D圖的真空密封件417）可以施加到介電套管的邊緣和/或介電套管和介電基板之間的間隙。可以施加間隙填充物來填充介電套管和基板之間的任何間隙。可以施加間隙填充物以將介電套管結合到圖案化的電極層、介電層和/或基板。在一些實施例中，間隙填充物可以是環氧樹脂、介電黏合劑（例如，介電膠）、介電環氧樹脂和/或介電玻璃。在一些實施例中，使用真空滲透來施加間隙填充物。在一些實施例中，間隙填充物被注入介電套管和基板之間的間隙中。在一些實施例中，間隙填充物是填充到介電套管和基板之間的間隙中的玻璃料。然後可以藉由燒製（例如，加熱，例如在窯中等）來固化玻璃料。在一些實施例中，間隙填充物可以經漆塗到基板上（例如，和/或圖案化電極層上），並且介電套管被推到基板和間隙填充物上。間隙填充物可以在方塊506沉積的介電套管和方塊504沉積的介電層之間的介面處形成真空密封。在施加和固化間隙填充物之後，電漿單元可被清潔和/或準備用於超高真空（ultra-high vacuum; UHV）處理。
第5B圖是根據某些實施例的在電漿產生單元上形成圖案化電極層的方法500B的流程圖。可以執行方法500C，例如，在方法500A的方塊502。在方塊512處，可準備好基板的外表面。在一些實施例中，介電基板（例如，氧化鋁基板）或棒的外表面被粗糙化，以準備在方塊514處將金屬沉積在基板的粗糙表面上。在一些實施例中，基板外表面的粗糙化可以藉由研磨加工操作（例如，研磨等）和/或藉由噴砂製程（例如，噴砂、介質噴砂等）來完成。
在一些實施例中，基板的外表面可藉由抛光製備。在一些實例中，藉由拋光操作使基板的外表面光滑，以形成光滑的表面。在一些實例中，拋光藍寶石基板或石英基板（例如，熔融石英基板）的外表面，以準備在方塊514處（例如，在EB-IAD操作之前），將金屬沉積在基板上。在一些實施例中，基板表面的拋光可以藉由加工操作和/或火焰拋光操作來完成。火焰拋光可以包括將基板的表面暴露於火焰和/或熱以短暫熔化基板的表面。熔化表面的表面張力可以使表面光滑。
在方塊514，金屬可以沉積在基板的外表面上。可以沉積金屬以在基板的外表面上形成電極層。在一些實施例中，金屬可以藉由浸塗製程、藉由漆塗製程和/或藉由絲網印製程沉積在基板上。在一些實施例中，藉由PVD製程（例如，濺射塗層）沉積金屬。在一些實施例中，金屬是藉由無電電鍍（electroless plating; EP）製程沉積。金屬可以藉由前述製程沉積在諸如氧化鋁基板或氧化釔的介電基板上基板。該金屬可以是錳-鉬合金、銀-鈀合金、銅、金、鈀鉑和/或銀中的一種。也可以使用其他導電材料，其可以是其他金屬或其他導電材料（例如，導電氧化物、導電陶瓷等）。在一些實施例中，金屬可以藉由加熱金屬化製程（例如，金屬化製程）在基板表面上金屬化。金屬（例如，或導電材料、導電氧化物、導電陶瓷等）可在金屬化製程期間與基板中的矽反應，以在基板表面上形成金屬矽化物層。在一些實施例中，藉由EB-IAD製程將金屬沉積在基板上。藉由EB-IAD製程沉積的金屬可包括Cr、Ni、Au、Cu、Ag、Pd、Pt、氧化銦錫(indium tin oxide; ITO)、TiN、TiB 2、MoSi 2、BaTiO 3、Fe 2O 3、TiO 3、ReO 3、RuO 2、IrO 2、TiO、或V 2O 3的至少一種。
在方塊516處，電極層（例如，在方塊514處沉積）可被圖案化以形成圖案化的電極層（例如，第3A~B圖的電極352）。在一些實施例中，可以使用選自由加工操作、雷射蝕刻操作和/或遮蔽操作組成的群組的製程來圖案化電極層。在一些實例中，電極層的部分可以被移除（例如，藉由加工工具和/或藉由雷射蝕刻工具）以在電極層中形成間隙（例如，第3B~D圖的間隙353）。
在一些實例中，圖案化電極層的遮蔽操作包括在沉積在基板表面上的電極層上沉積遮罩。然後可以對遮罩進行圖案化。可以例如經由選擇性暴露於輻射（例如，藉由微影術）來圖案化遮罩。然後可以執行蝕刻製程以僅蝕刻遮罩的暴露於輻射的部分或僅蝕刻遮罩的未暴露於輻射的部分，留下電極層的暴露部分。電極層的暴露部分（例如，由圖案化遮罩暴露的電極層的部分）可以被蝕刻（例如，藉由蝕刻製程，例如電漿蝕刻製程、酸蝕刻製程、雷射蝕刻製程、化學蝕刻製程等）以形成間隙353。在完成蝕刻之後，可以移除遮罩。
圖案化電極層可在個別電極之間形成間隙（例如，第3B~D圖的間隙353）。在一些實施例中，藉由圖案化操作在電極層中形成一至八對電極，每個相鄰電極對被間隙隔開。在一些實施例中，多於八對電極形成在電極層中。
第5C圖是根據某些實施例的藉由遮罩製程在電漿產生單元上形成圖案化電極層的方法500C的流程圖。例如，可以在方法500A的方塊502執行方法500C。在方塊522，遮罩層可以沉積在基板（例如，例如棒）的外表面上。遮罩層可以圍繞基板的圓周（例如，外周）沉積。
在方塊524，遮罩層可被圖案化以暴露基板的多個表面區域。在一些實例中，每個表面區域對應於基板表面的將沉積電極的一部分（例如，在方塊526）。暴露的表面區域可以是基板表面上的電極區域。在一些實施例中，基板的表面區域安置在基板的平面上（例如，在基板包括平面的實施例中，例如當基板是具有三角形橫截面、正方形橫截面、矩形橫截面、五邊形橫截面或如第3C圖所示的六邊形橫截面等）。在一些實施例中，相鄰的表面區域可以間隔0.5毫米至8毫米的距離。
在方塊526，金屬層可沉積在遮罩層（例如，藉由EB-IAD製程、藉由印刷製程等）和基板的多個暴露表面區域之上。金屬層可以沉積到基板的表面上以形成單獨的電極（例如，在一些實施例中，一對至八對電極）。在一些實施例中，導電材料層可以沉積在遮罩層和基板的多個暴露表面區域上。在一些實施例中，可以沉積導電氧化物層或導電陶瓷層以形成單個電極。
在方塊528處，可以移除遮罩層，留下電極（例如，第3A~4B圖的電極352）和相鄰電極之間的間隙（例如，第3B圖的間隙353）。在移除遮罩層之後，圖案化的電極層可以保留在基板上。
前面的描述闡述了許多具體細節，例如具體系統、組件、方法等的示例，以便提供良好的對本揭示案的一些實施例的理解。然而，對於熟習此項技術者來說顯而易見的是，可以在沒有這些特定細節的情況下實踐本揭示案的至少一些實施例。在其他情況中，熟知的部件或方法不是或者以簡單的方塊圖格式呈現，以避免不必要地模糊本揭示案。因此，所闡述的具體細節僅僅是示例性。特定的實現可以不同於這些示例性細節，並且仍然被認為在本揭示案的範圍內。
在本說明書中對「一個實施例」或「一實施例」的引用是指結合該實施例描述的特定特徵、結構或特性包括在至少一個實施例中。因此，短語「在一個實施例中」或「在一實施例中」在本說明書的各個地方的出現不一定都指同一實施例。此外，「或」一詞意在表示包容性的「或」，而不是排他性的「或」。當此處使用術語「約」或「大約」時，其意指標稱值精確到±10%以內。
儘管本文的方法的操作以特定的順序示出和描述，但是每個方法的操作的順序可以改變，使得某些操作可以以相反的順序執行，或者使得某些操作可以至少部分地與其他操作同時執行。在另一實施例中，不同操作的指令或子操作可以以間歇和/或交替的方式進行。
應當理解，上述描述旨在說明性的，而不是限制性的。在閱讀和理解上述描述後，許多其他實施例對於熟習此項技術者來說將是顯而易見的。因此，本揭示案的範圍應參照所附請求項以及這些請求項所享有的等同物的全部範圍來決定。
100A:配置 100B:配置 100C:配置 100D:配置 102:電漿產生單元 104:第一軸 106:第二軸 200:處理系統 202:電漿源 204:氣體分配容積 208:基板支撐結構 210:處理腔室 212:氣體入口 214:腔室主體 216:氣體出口 220:壁 230:電漿產生組件 300A:電漿源 300B:電漿產生元件 300C:電漿產生元件 300D:電漿產生元件 301:電漿產生元件 302:底座結構 314:桿結構 315:介電套管 317:真空密封件 319:DBD區域 321:連接結構 322:連接元件 330:區域 331:保持結構 332:通道 333:壁 352:電極 352A:第一電極 352B:第二電極 353:間隙 354:覆蓋層 400:電漿生產單元 402:底座結構 404A:電極 404B:電極 406A:第一電引線 406B:第二電引線 452A:電極 452B:電極 456:底座結構 500A:方法 500B:方法 500C:方法 502:方塊 504:方塊 505:方塊 506:方塊 508:方塊 512:方塊 514:方塊 516:方塊 522:方塊 524:方塊 526:方塊 528:方塊 a:橫坐標 b:縱坐標
本揭示案的附圖中藉由示例的方式而不是藉由限制的方式來示出。
第1A~1D圖示出了根據本揭示案的態樣之具有電漿產生單元的配置的電漿源。
第2圖示出了根據某些實施例的電漿處理系統，該電漿處理系統包括電漿產生組件和容納電漿源的腔室主體。
第3A圖示出了根據某些實施例的可堆疊電漿源的電漿產生單元。
第3B圖示出了根據某些實施例的可堆疊電漿源的電漿產生單元的橫截面圖。
第3C圖示出了根據某些實施例的可堆疊電漿源的電漿產生單元的橫截面圖。
第3D圖示出了根據某些實施例的可堆疊電漿源的電漿產生單元的側視圖。
第4A~4B圖示出了根據某些實施例的可堆疊電漿源的電漿產生單元的實施例。
第5A-C圖是根據某些實施例的製造可堆疊電漿源的電漿產生單元的方法的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
500A:方法
502:方塊
504:方塊
505:方塊
506:方塊
508:方塊

Claims (20)

  1. 一種製造一介電阻障放電(DBD)結構的方法，該方法包括以下步驟： 圍繞由一介電材料組成的一基板的一外周形成一圖案化電極層，該圖案化電極層包括圍繞該基板的該外周的複數個電極和該複數個電極的相鄰電極之間的間隙；以及 在該圖案化電極層的至少一第一區域上沉積一介電層以形成該DBD結構的一DBD區域。
  2. 如請求項1所述之方法，進一步包括以下步驟： 將一介電套管定位在該圖案化電極層的至少一第二區域上，以形成該DBD結構的一絕緣區域，其中該介電套管的一第一厚度大於該介電層的一第二厚度；以及 施加一間隙填充物以填充該介電套管和該基板之間的任何間隙，並將該介電套管結合到該基板。
  3. 如請求項1所述之方法，其中該圖案化電極層的厚度在大約0.1微米和20微米之間，以及其中該介電層的厚度在大約25和1000微米之間。
  4. 如請求項1所述之方法，進一步包括以下步驟： 在該基板的一外表面上沉積一導電材料以形成一電極層；以及 圖案化該電極層以形成該圖案化電極層，其中該圖案化電極層包括一對至八對電極。
  5. 如請求項4所述之方法，其中該圖案化該電極層使用選自由以下組成的群組的一製程來執行： a)加工； b)雷射蝕刻；以及 c)在該電極層上沉積一遮罩層； 圖案化該遮罩； 蝕刻該電極層的由該圖案化遮罩暴露的部分；及 移除該遮罩。
  6. 如請求項4所述之方法，進一步包括以下步驟： 使該基板的該外周邊處的該基板的一表面粗糙化；以及 執行一金屬化製程以將該金屬沉積在該粗糙表面上。
  7. 如請求項4所述之方法，其中沉積該導電材料之步驟包括以下步驟：執行電子束離子輔助沉積（EB-IAD）以沉積該導電材料，其中該導電材料包括一金屬、一金屬合金、一導電氧化物或一導電陶瓷中的至少一種。
  8. 如請求項7所述之方法，其中該導電材料包括Cr、Ni、Au、Cu、Ag、Pd、Pt、ITO、TiN、TiB 2、MoSi 2、BaTiO 3、Fe2O 3、TiO 3、ReO 3、RuO 2、IrO 2、TiO或V 2O 3的至少一種。
  9. 如請求項7所述之方法，進一步包括以下步驟： 在執行該EB-IAD之前，在該基板的該外周邊處拋光該基板的一表面。
  10. 如請求項1所述之方法，其中該圖案化電極層包括錳-鉬合金或一銀-鈀合金中的一種。
  11. 如請求項1所述之方法，其中該介電層包括選自包含氧化鋁、氧化釔、二氧化矽和氧化鎂的群組的一第一氧化物層。
  12. 如請求項1所述之方法，其中沉積該介電層之步驟包括以下步驟：執行一電漿噴塗(PS)製程、一物理氣相沉積(PVD)製程或一釉料製程。
  13. 如請求項1所述之方法，進一步包括以下步驟： 在該介電層上沉積一金屬氧化物層。
  14. 如請求項13所述之方法，其中該金屬氧化物層包括氧化鋁或氧化釔中的至少一種。
  15. 如請求項1所述之方法，其中形成該圖案化電極層之步驟包括以下步驟： 在該基板的該外周上沉積一遮罩層； 圖案化該遮罩層以暴露該基板的複數個表面區域； 在該遮罩層和該基板的該複數個暴露表面區域上沉積一金屬層；以及 移除該遮罩層。
  16. 如請求項1所述之方法，其中該基板的一橫截面具有選自由一圓形、一橢圓形、一正方形、一矩形、一五邊形和一六邊形組成的一群組的一形狀。
  17. 如請求項1所述之方法，其中該等間隙的每個具有介於0.5mm和8mm之間的一間隙尺寸。
  18. 如請求項1所述之方法，其中該介電材料包括氧化鋁、石英或藍寶石中的至少一種。
  19. 一種方法，包括以下步驟： 藉由一研磨加工操作或一介質噴砂操作使一介電棒的一表面粗糙化，以形成該介電棒的一粗糙化表面； 藉由一金屬化製程或藉由一電子束離子輔助沉積（EB-IAD）製程在該介電棒的該粗糙表面上沉積一電極層，其中該電極層包括一金屬、一金屬合金或一導電氧化物中的至少一種； 藉由一加工製程或一蝕刻製程移除該電極層的至少一部分，以在該電極層中形成複數個間隙，其中該複數個間隙中的每個間隙將一電極與相鄰電極分開；以及 在該電極層的至少一第一區域上沉積一介電層以形成一介電阻障放電區域。
  20. 一種方法包括以下步驟： 藉由一拋光操作光滑一介電棒的一表面，以形成該介電棒的一光滑表面； 在該介電棒的至少該光滑表面上沉積一遮罩層； 圖案化該遮罩層以暴露該介電棒的該光滑表面上的複數個電極區域； 在該遮罩層和該複數個電極區域上沉積一金屬層或一導電氧化物層，以在該複數個電極區域上形成複數個電極； 移除該遮罩層以形成複數個間隙，其中該複數個間隙中的每個間隙將一電極與一相鄰電極分開；以及 在該複數個電極的至少一第一區域上沉積一介電層以形成一介電阻障放電區域。
TW112124263A 2022-03-30 2023-06-29 製造用於電漿源的電漿產生單元的方法 TW202412560A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IN202241018801 2022-03-30
US17/853,584 US20230319971A1 (en) 2022-03-30 2022-06-29 Methods of manufacturing plasma generating cells for a plasma source
US17/853,584 2022-06-29

Publications (1)

Publication Number Publication Date
TW202412560A true TW202412560A (zh) 2024-03-16

Family

ID=88192918

Family Applications (4)

Application Number Title Priority Date Filing Date
TW112102690A TW202338303A (zh) 2022-03-30 2023-01-19 用於感測器的封裝及其製造方法
TW112103014A TW202402656A (zh) 2022-03-30 2023-01-30 用於感測器的包裝和其製造方法
TW112103055A TW202407295A (zh) 2022-03-30 2023-01-30 用用於感測器的包裝和其製造方法
TW112124263A TW202412560A (zh) 2022-03-30 2023-06-29 製造用於電漿源的電漿產生單元的方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW112102690A TW202338303A (zh) 2022-03-30 2023-01-19 用於感測器的封裝及其製造方法
TW112103014A TW202402656A (zh) 2022-03-30 2023-01-30 用於感測器的包裝和其製造方法
TW112103055A TW202407295A (zh) 2022-03-30 2023-01-30 用用於感測器的包裝和其製造方法

Country Status (3)

Country Link
US (4) US20230319971A1 (zh)
TW (4) TW202338303A (zh)
WO (4) WO2023191939A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12061103B2 (en) * 2021-05-10 2024-08-13 Applied Materials, Inc. Packaging design for a flow sensor and methods of manufacturing thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980204A (en) * 1987-11-27 1990-12-25 Fujitsu Limited Metal organic chemical vapor deposition method with controlled gas flow rate
JPH0429338A (ja) * 1990-05-24 1992-01-31 Nippon Mektron Ltd Ｉｃの搭載用回路基板及びその搭載方法
US6369451B2 (en) * 1998-01-13 2002-04-09 Paul T. Lin Solder balls and columns with stratified underfills on substrate for flip chip joining
JP3555017B2 (ja) * 1999-09-22 2004-08-18 三菱電機株式会社 感熱式流量センサ
JP3785319B2 (ja) * 2000-12-11 2006-06-14 株式会社日立製作所 流量計測装置
US7652374B2 (en) * 2006-07-31 2010-01-26 Chi Wah Kok Substrate and process for semiconductor flip chip package
US7848002B2 (en) * 2006-12-26 2010-12-07 Silicon Quest Kabushiki-Kaisha Method for aligning die to substrate
US8015989B2 (en) * 2008-06-09 2011-09-13 Applied Materials, Inc. Method and apparatus for dampening pressure fluctuations in a fluid delivery system
US9003877B2 (en) * 2010-06-15 2015-04-14 Honeywell International Inc. Flow sensor assembly
DE112012005626B4 (de) * 2012-01-10 2021-08-12 Hitachi Automotive Systems, Ltd. Durchflussmessvorrichtung
KR101417273B1 (ko) * 2012-05-22 2014-08-06 광운대학교 산학협력단 대기압 플라즈마 소스
KR20170040654A (ko) * 2015-10-05 2017-04-13 주식회사 에프티넷 연면방전과 공간방전을 동시에 사용하는 복합형 유전체 장벽 방전 전극
KR101866545B1 (ko) * 2016-11-02 2018-06-11 배준형 복 수개의 봉형 전극과 유전관을 이용하여 활성종을 생산하는 플라즈마 살균기
US10409295B2 (en) * 2016-12-31 2019-09-10 Applied Materials, Inc. Methods and apparatus for enhanced flow detection repeatability of thermal-based mass flow controllers (MFCS)
US11266003B2 (en) * 2017-06-13 2022-03-01 Zaka-Ul-Islam Mujahid Method and apparatus for generating plasma using a patterned dielectric or electrode
JP7524068B2 (ja) * 2018-04-03 2024-07-29 ラム リサーチ コーポレーション Ｍｅｍｓコリオリ・ガス流量制御器
DE102019102544A1 (de) * 2019-02-01 2020-08-06 Vacuumschmelze Gmbh & Co. Kg Verfahren zur vorbehandlung von edelstahlsubstraten vor dem löten mittels nanokristalliner lötfolien
DE112020004723T5 (de) * 2019-10-01 2022-06-15 Tanaka Denshi Kogyo K.K. Drahtbondstruktur, hierfür verwendeter Bonddraht und Halbleitervorrichtung
DE102020124138A1 (de) * 2020-09-16 2022-03-17 Tdk Electronics Ag Vorrichtung und Verfahren zur Erzeugung einer dielektrischen Barriereentladung

Also Published As

Publication number Publication date
TW202338303A (zh) 2023-10-01
WO2023191939A1 (en) 2023-10-05
US20230319971A1 (en) 2023-10-05
WO2024006273A1 (en) 2024-01-04
US20230314197A1 (en) 2023-10-05
WO2023191944A1 (en) 2023-10-05
US20230313376A1 (en) 2023-10-05
WO2023191945A1 (en) 2023-10-05
TW202402656A (zh) 2024-01-16
TW202407295A (zh) 2024-02-16
US20230314193A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US20200325073A1 (en) Slurry plasma spray of plasma resistant ceramic coating
KR102557349B1 (ko) 처리 챔버의 내부식성 접지 차폐부
CN107916399B (zh) 稀土氧化物的顶部涂层的离子辅助沉积
JP5079729B2 (ja) プラズマ処理装置
US20160042924A1 (en) Plasma generation chamber with smooth plasma resistant coating
TW202412560A (zh) 製造用於電漿源的電漿產生單元的方法
TW202138188A (zh) 稀土氧化物系抗電漿腐蝕薄膜塗層
JP2008526026A (ja) プラズマ処理システムにおける副生成物堆積減少方法並びに構造
CN104241183B (zh) 静电吸盘的制造方法，静电吸盘及等离子体处理装置
WO2017176893A1 (en) Solution precursor plasma spray of ceramic coating for semiconductor chamber applications
JP2021516871A (ja) 静電チャックおよびその突出部を製造するための方法
CN107435139A (zh) 气体分配器及基板处理装置
CN111357096A (zh) 发热部件
JP4138196B2 (ja) 強誘電体薄膜の製造方法及びその製造装置
CN104241181B (zh) 静电吸盘的制造方法，静电吸盘及等离子体处理装置
CN104241182B (zh) 静电吸盘的制造方法，静电吸盘及等离子体处理装置
JPH11269643A (ja) 成膜装置およびそれを用いた成膜方法
US20240026521A1 (en) Plasma-resistant member having stacked structure and method for fabricating the same
JP2023146739A (ja) 基板を処理する装置、及び基板を処理する方法