TW202412271A - 半導體元件 - Google Patents

Abstract

本發明提供一種半導體元件，包含：第一主動圖案，位於基底上，第一主動圖案在相對於第一方向及第二方向具有銳角的第三方向上延伸，第一方向及第二方向實質上平行於基底的上部表面且實質上彼此垂直；第一導電填充圖案，位於第一主動圖案的中心部分的上部表面上，第一導電填充圖案具有平行四邊形的形狀；閘極結構，在第一主動圖案的上部部分中在第一方向上延伸；以及位元線結構，位於第一導電填充圖案上且在第二方向上延伸。

Description

半導體裝置

[相關申請案的交叉參考]

本申請案基於且主張2022年9月13日在韓國智慧財產局申請的韓國專利申請案第10-2022-0114723號的優先權，所述韓國專利申請案的揭露內容以全文引用的方式併入本文中。

本揭露的實例實施例是關於一種半導體元件。更特定而言，本揭露的實例實施例是關於一種動態隨機存取記憶體（dynamic random access memory；DRAM）元件。

在製造動態隨機存取記憶體（DRAM）元件的方法中，可形成開口以暴露主動圖案的上部表面，可形成層結構以填充開口，以及可圖案化層結構以形成位元線結構。若開口具有較小大小，則層結構無法在開口的下部部分中經圖案化以保留在其中，且可造成相鄰主動圖案之間的電短路。

此背景技術部分中所揭露的資訊在達成本申請案的實施例的過程之前或期間已被本發明人知曉或得出，或為在達成實施例的過程中所獲取的技術資訊。因此，所述資訊可含有未形成已由公眾知曉的先前技術的資訊。

提供一種具有改良電特性的半導體元件。

額外態樣將部分地闡述於以下描述中，且部分地將自描述顯而易見，或可藉由實踐所呈現的實施例來獲悉。

根據實例實施例的態樣，一種半導體元件可包含：第一主動圖案，位於基底上，第一主動圖案在相對於第一方向及第二方向具有銳角的第三方向上延伸，第一方向及第二方向實質上平行於基底的上部表面且實質上彼此垂直；第一導電填充圖案，位於第一主動圖案的中心部分的上部表面上，第一導電填充圖案具有平行四邊形的形狀；閘極結構，在第一主動圖案的上部部分中在第一方向上延伸；以及位元線結構，位於第一導電填充圖案上且在第二方向上延伸。

根據實例實施例的態樣，一種半導體元件可包含：主動圖案，位於基底上且在第一方向及第二方向上間隔開，第一方向及第二方向實質上平行於基底的上部表面且實質上彼此垂直，其中主動圖案中的各者在相對於第一方向及第二方向具有銳角的第三方向上延伸；閘極結構，在主動圖案的上部部分中在第一方向上延伸，閘極結構在第二方向上間隔開；導電填充圖案，位於主動圖案的中心部分的各別上部表面上；絕緣填充圖案，位於基底上，絕緣填充圖案接觸導電填充圖案的側壁；以及位元線結構，位於導電填充圖案及絕緣填充圖案上，其中位元線結構中的各者在第二方向上延伸且在第一方向上間隔開。

根據實例實施例的態樣，一種半導體元件可包含：主動圖案，位於基底上且在第一方向及第二方向上間隔開，所述第一方向及所述第二方向實質上平行於基底的上部表面且實質上彼此垂直，其中主動圖案中的各者在相對於第一方向及第二方向具有銳角的第三方向上延伸；隔離圖案，位於基底上，隔離圖案設置於主動圖案的側壁上；閘極結構，各自在主動圖案的上部部分中及隔離圖案中在第一方向上延伸，閘極結構在第二方向上間隔開；導電填充圖案，位於主動圖案的中心部分的各別上部表面上，其中導電填充圖案中的各者包含具有平行四邊形形狀的上部表面；絕緣填充圖案，位於隔離圖案上，絕緣填充圖案接觸導電填充圖案的側壁；位元線結構，位於導電填充圖案及絕緣填充圖案上，其中位元線結構中的各者在第二方向上延伸且在第一方向上間隔開；間隔件結構，位於位元線結構中的各者的側壁上；接觸插塞結構，接觸主動圖案的相對邊緣部分的各別上部表面；以及至少一個電容器，位於接觸插塞結構中的各者上。

在下文中，將參考隨附圖式詳細描述本揭露的實例實施例。在圖式中針對相同組件使用相同附圖標號，且將省略對所述組件的冗餘描述。本文中所描述的實施例為實例實施例，且因此，本揭露不限於此且可以各種其他形式實現。

如本文中所使用，諸如「……中的至少一者」的表述在位於元件清單之前時修飾整個元件清單，而並不修飾清單中的個別元件。舉例而言，表述「a、b以及c中的至少一者」應理解為僅包含a、僅包含b、僅包含c、包含a及b兩者、包含a及c兩者、包含b及c兩者或包含a、b以及c中的所有。

應理解，儘管可在本文中使用術語「第一」、「第二」及/或「第三」來描述各種材料、層（膜）、區域、電極、襯墊、圖案、結構以及製程，但這些材料、層（膜）、區域、電極、襯墊、圖案、結構以及製程不應受這些術語限制。這些術語僅用於將一種材料、層（膜）、區域、電極、襯墊、圖案、結構以及製程與另一材料、層（膜）、區域、電極、襯墊、圖案、結構以及製程區分開來。因此，在不脫離本發明概念的教示的情況下，下文所論述的第一材料、層（膜）、區域、電極、襯墊、圖案、結構以及製程可稱為第二或第三材料、層（膜）、區域、電極、襯墊、圖案、結構以及製程。

如本文中所揭露，在實質上平行於基底的上部表面的水平方向當中實質上彼此垂直的兩個方向可分別稱為第一方向D1及第二方向D2，且在水平方向當中相對於第一方向D1及第二方向D2具有銳角的方向可稱為第三方向D3。另外，實質上垂直於基底的上部表面的方向可稱為豎直方向。

圖1為示出根據實例實施例的半導體元件的圖。圖2為根據實例實施例的沿著圖1的線A-A'截取的橫截面視圖。

參考圖1及圖2，半導體元件可包含主動圖案103、閘極結構170、填充結構221、位元線結構395、接觸插塞結構以及電容器580。

半導體元件可更包含隔離圖案112、間隔件結構445、第二封蓋圖案450（參考圖17）、第四間隔件470、絕緣圖案結構191、第三絕緣圖案520及第四絕緣圖案530以及第二蝕刻終止層540。

基底100可包含矽、鍺、矽-鍺或III-V族化合物半導體，諸如GaP、GaAs或GaSb。在實例實施例中，基底100可為絕緣層上矽（silicon-on-insulator；SOI）基底或絕緣層上鍺（germanium-on-insulator；GOI）基底。

參考圖1及圖2連同圖3及圖4，主動圖案103可在第三方向D3上延伸，且多個主動圖案103可在第一方向D1及第二方向D2上彼此間隔開。主動圖案103的側壁可由隔離圖案112覆蓋。主動圖案103可包含與基底100的材料實質上相同的材料，且隔離圖案112可包含氧化物（例如，氧化矽）。

參考圖1及圖2連同圖3及圖4，閘極結構170可形成於在第一方向D1上延伸穿過主動圖案103及隔離圖案112的上部部分的凹槽中。

閘極結構170可包含：閘極絕緣圖案120，位於凹槽的底部及側壁上；第一障壁圖案130，位於凹槽的底部及下部側壁上的閘極絕緣圖案120的部分上；第一導電圖案140，位於第一障壁圖案130上且填充凹槽的下部部分；以及第二導電圖案150，位於第一障壁圖案130及第一導電圖案140的上部表面上。閘極結構170可包含位於第二導電圖案150的上部表面及閘極絕緣圖案120的上部內側壁上的閘極遮罩160，其填充凹槽的上部部分。第一障壁圖案130、第一導電圖案140以及第二導電圖案150可共同地形成閘極電極。

閘極絕緣圖案120可包含氧化物（例如，氧化矽），第一障壁圖案130可包含金屬氮化物（例如，氮化鈦、氮化鉭等），第一導電圖案140可包含例如金屬、金屬氮化物、金屬矽化物等，第二導電圖案150可包含例如摻雜多晶矽，且閘極遮罩160可包含氮化物（例如，氮化矽）。

在實例實施例中，閘極結構170可在第一方向D1上延伸，且多個閘極結構170可在第二方向D2上彼此間隔開。

參考圖1及圖2連同圖5及圖6，在實例實施例中，多個絕緣圖案結構可在第一方向D1及第二方向D2上彼此間隔開。

在實例實施例中，絕緣圖案結構191可在豎直方向上與主動圖案103的在第三方向D3上延伸的末端部分重疊且在第一方向DI上與隔離圖案112的鄰近於主動圖案103的末端部分的部分重疊。

在實例實施例中，絕緣圖案結構191可包含在豎直方向上依序堆疊的第一絕緣圖案180及第二絕緣圖案190。第一絕緣圖案180可包含氧化物（例如，氧化矽），且第二絕緣圖案190可包含絕緣氮化物（例如，氮化矽）。

參考圖1及圖2連同圖10及圖11，第一開口200可延伸穿過絕緣圖案結構191以暴露主動圖案103、隔離圖案112以及閘極結構170的上部表面，且主動圖案103的在第三方向D3上的中心部分的上部表面可由第一開口200暴露。

在實例實施例中，第一開口200的下部表面的面積可大於由第一開口200暴露的主動圖案103的上部表面的面積。因此，第一開口200亦可暴露隔離圖案112的鄰近於主動圖案103的部分的上部表面。另外，第一開口200可延伸穿過主動圖案103的上部部分及隔離圖案112的鄰近於所述上部部分的上部部分，且因此第一開口200的底部可低於主動圖案103的未形成第一開口200的部分的上部表面（亦即，第一開口200的底部可低於主動圖案103的相對末端部分中的各者的上部表面）。

在實例實施例中，填充結構221可包含導電填充圖案225及絕緣填充圖案235。導電填充圖案225可形成於由第一開口200暴露的主動圖案103的上部表面上，且絕緣填充圖案235可形成於隔離圖案112及閘極遮罩160上以覆蓋導電填充圖案225的側壁。

在實例實施例中，多個導電填充圖案225可在第一方向D1及第二方向D2上彼此間隔開，且絕緣填充圖案235可接觸多個導電填充圖案225的側壁。

在實例實施例中，導電填充圖案225可具有方柱的形狀，且在平面視圖中可具有平行四邊形的形狀。亦即，導電填充圖案225的下部表面及上部表面中的各者可具有平行四邊形的形狀。導電填充圖案225可包含在第二方向D2上彼此相對的第一側壁及在實質上平行於基底100的上部表面且實質上垂直於第三方向D3的第四方向上彼此相對的第二側壁。導電填充圖案225的第一側壁及第二側壁可由絕緣填充圖案235覆蓋。

在實例實施例中，導電填充圖案225及絕緣填充圖案235的上部表面可與絕緣圖案結構191的上部表面實質上共面。

導電填充圖案225可包含摻雜有例如n型雜質（諸如磷）或p型雜質（諸如硼）的多晶矽。在實例實施例中，絕緣填充圖案235可包含氧化物（例如，氧化矽）、絕緣氮化物（例如，氮化矽）或低k介電材料（例如，碳氧化矽）。替代地，絕緣填充圖案235可包含金屬氧化物（例如，氧化鋁、氧化鋅、氧化鈦、氧化鉿、氧化銦等）。

參考圖1及圖2連同圖13至圖15，位元線結構395可包含在豎直方向上依序堆疊於填充結構221及絕緣圖案結構191上的第三導電圖案245、第二障壁圖案255、第四導電圖案265、第一遮罩275、第一蝕刻終止圖案365以及第一封蓋圖案385。第三導電圖案245、第二障壁圖案255以及第四導電圖案265可共同地形成導電結構266，且第一遮罩275、第一蝕刻終止圖案365以及第一封蓋圖案385可形成絕緣結構366。在實例實施例中，依序堆疊的第一遮罩275、第一蝕刻終止圖案365以及第一封蓋圖案385可彼此合併以形成單一絕緣結構。

在實例實施例中，位元線結構395可在基底100上在第二方向D2上延伸，且多個位元線結構395可在第一方向D1上彼此間隔開。

在實例實施例中，位元線結構395可接觸包含於填充結構221中的導電填充圖案225的上部表面。在實例實施例中，位元線結構395在第一方向D1上的第一寬度W1可小於導電填充圖案225在第一方向D1上的第二寬度W2。

具有平行四邊形形狀的下部表面及上部表面的導電填充圖案225在第一方向D1上的寬度可為恆定的，且所述寬度可稱為第二寬度W2。替代地，若導電填充圖案225的下部表面及上部表面不具有平行四邊形形狀，則導電填充圖案225在第一方向D1上的寬度的平均值可稱為第二寬度W2。

在實例實施例中，導電填充圖案225的上部表面的部分可不由位元線結構395覆蓋。

第三導電圖案245可包含摻雜有n型雜質或p型雜質的多晶矽，第二障壁圖案255可包含金屬氮化物（例如，氮化鈦、氮化鉭、氮化鎢等），第四導電圖案265可包含金屬（例如，鎢、鈦、鉭、釕等），且第一遮罩275、第一蝕刻終止圖案365以及第一封蓋圖案385中的各者可包含絕緣氮化物（例如，氮化矽）。

接觸插塞結構可包含在豎直方向上依序堆疊於主動圖案103上的下部接觸插塞460、歐姆接觸圖案465以及上部接觸插塞505。

下部接觸插塞460可接觸主動圖案103的在第三方向D3上的相對邊緣部分中的各者的上部表面。在實例實施例中，多個下部接觸插塞460可在第一方向D1上的位元線結構395中的相鄰者之間在第二方向D2上彼此間隔開，且第二封蓋圖案450可形成於在第二方向D2上的下部接觸插塞460中的相鄰者之間。第二封蓋圖案450可包含絕緣氮化物（例如，氮化矽）。

下部接觸插塞460可包含例如摻雜多晶矽，歐姆接觸圖案465可包含例如矽化鈦、矽化鈷、矽化鎳等。

在實例實施例中，上部接觸插塞505可包含第二金屬圖案495及覆蓋第二金屬圖案495的下部表面的第三障壁圖案485。在實例實施例中，多個上部接觸插塞505可在第一方向D1及第二方向D2上彼此間隔開，且可在平面視圖中以蜂房圖案或晶格圖案配置。上部接觸插塞505中的各者可具有例如圓形、橢圓形或多邊形的形狀。

間隔件結構445可包含：第一間隔件400，覆蓋位元線結構395的側壁及填充結構221的部分的上部表面；空氣間隔件415，位於第一間隔件400的外側壁上；以及第三間隔件430，覆蓋空氣間隔件415的外側壁、填充結構221的部分的上部表面以及絕緣圖案結構191的側壁。

第一間隔件400可包含絕緣氮化物（例如，氮化矽），空氣間隔件415可包含空氣，且第三間隔件430可包含絕緣氮化物（例如，氮化矽）。

第四間隔件470可形成於位元線結構395的上部側壁上的第一間隔件400的部分的外側壁上，且可覆蓋空氣間隔件415的頂部末端及第三間隔件430的上部表面。第四間隔件470可包含絕緣氮化物（例如，氮化矽）。

第三絕緣圖案520及第四絕緣圖案530中的各者可包含氧化物（例如，氧化矽）或絕緣氮化物（例如，氮化矽）。

第二蝕刻終止層540可形成於第三絕緣圖案520及第四絕緣圖案530、上部接觸插塞505以及第二封蓋圖案450上。

電容器580可形成於上部接觸插塞505上，且可包含具有柱形狀或圓柱形形狀的下部電極550、在下部電極550的表面上的介電層560以及在介電層560上的上部電極570。

下部電極550可包含例如金屬、金屬氮化物、金屬矽化物、摻雜多晶矽，介電層560可包含例如金屬氧化物，且上部電極570可包含例如金屬、金屬氮化物、金屬矽化物、摻雜矽-鍺等。在實例實施例中，上部電極570可包含：第一電極，包含金屬或金屬氮化物；及第二上部電極，包含摻雜矽-鍺。

在半導體元件中，導電填充圖案225可形成於主動圖案103與位元線結構395之間，且可電連接主動圖案103與位元線結構395。導電填充圖案225的側壁可由絕緣填充圖案235覆蓋。在實例實施例中，導電填充圖案225可僅形成於主動圖案103的上部表面上，且可藉由絕緣填充圖案235與相鄰主動圖案103電絕緣。因此，可減少電短路或漏電流。

圖3、圖4、圖5、圖6、圖7、圖8、圖9、圖10、圖11、圖12、圖13、圖14、圖15、圖16、圖17、圖18、圖19、圖20、圖21、圖22以及圖23為示出根據實例實施例的製造半導體元件的方法的圖。

特定而言，圖3、圖5、圖7、圖10、圖13、圖18以及圖22為平面視圖，圖4、圖6、圖8至圖9、圖11至圖12以及圖15中的各者包含沿著對應平面視圖的線B-B'及線C-C'截取的橫截面，且圖16至圖17、圖19至圖21以及圖23分別為沿著對應平面視圖的線B-B'截取的橫截面視圖。圖14為圖13的區域Y的放大平面視圖。

參考圖3及圖4，主動圖案103可形成於基底100上，且隔離圖案112可形成為覆蓋主動圖案103的側壁。

主動圖案103可藉由移除基底100的上部部分以形成第一凹槽來形成，且多個主動圖案103（其中的各者可在第三方向D3上延伸）可形成為在第一方向D1及第二方向D2上彼此間隔開。

主動圖案103及隔離圖案112可經部分地蝕刻以形成在第一方向D1上延伸的第二凹槽，且閘極結構170可形成於第二凹槽中。在實例實施例中，閘極結構170可在第一方向D1上延伸，且多個閘極結構170可形成為在第二方向D2上彼此間隔開。

參考圖5及圖6，包含依序堆疊的第一絕緣層及第二絕緣層的絕緣層結構可形成於基底100上，且可經圖案化以形成包含第一絕緣圖案180及第二絕緣圖案190的絕緣圖案結構191。

在實例實施例中，絕緣圖案結構191在平面視圖中可具有圓形或橢圓形的形狀，且多個絕緣圖案結構可在第一方向D1及第二方向D2上彼此間隔開。絕緣圖案結構中的各者可在豎直方向上與主動圖案103中的可在第一方向D1上面向彼此的相鄰者的在第三方向D3上的邊緣部分重疊。

可使用絕緣圖案結構191作為蝕刻遮罩來部分地蝕刻主動圖案103、隔離圖案112以及閘極結構170的閘極遮罩160，以形成第一開口200。

參考圖7及圖8，導電填充圖案225可形成於主動圖案103的上部表面上。

在實例實施例中，導電填充圖案225可藉由選擇性沈積製程（例如，化學氣相沈積（chemical vapor deposition；CVD）製程）來形成，在所述製程中，導電填充圖案225選擇性地僅沈積於包含矽的主動圖案103的上部表面上。導電填充圖案225的上部表面可實質上共面或高於絕緣圖案結構191的上部表面。

在實例實施例中，導電填充圖案225可具有方柱的形狀。導電填充圖案225在平面視圖中可具有平行四邊形的形狀。因此，導電填充圖案225可具有在第二方向D2上彼此相對的第一側壁及在實質上垂直於第三方向D3的第四方向上彼此相對的第二側壁。

可使用矽源氣體（例如，Si ₂H ₆及氫氣）來執行選擇性沈積製程，且導電填充圖案225可藉由控制矽源氣體與氫氣之間的比率而僅形成於包含矽的主動圖案103上。

可使用矽源氣體及氫氣連同n型雜質源氣體（例如，PH ₃或諸如BCl ₃的p型雜質源氣體）來執行選擇性沈積製程，且因此導電填充圖案225可包含摻雜有n型雜質（例如，磷）或p型雜質（例如，硼）的多晶矽。

在實例實施例中，在選擇性沈積製程之前或期間，第一抑制劑210可塗佈於包含絕緣材料的隔離圖案112及絕緣圖案結構191上，使得導電填充圖案225可僅形成於主動圖案103的上部表面上。第一抑制劑210可包含含氯氣體（例如，SiH ₂Cl ₂、SiHCL ₃、SiCl ₄、Cl ₂等）。

替代地，在選擇性沈積製程期間，可使用成核延遲，或亦可執行原子層蝕刻（atomic layer etching；ALE）製程，使得導電填充圖案225可不形成於隔離圖案112及絕緣圖案結構191上。

參考圖9，若塗佈第一抑制劑210，則可移除第一抑制劑210，且絕緣填充層230可形成於導電填充圖案225及絕緣圖案結構191上。

絕緣填充層230可藉由例如化學氣相沈積（CVD）製程或原子層沈積（atomic layer deposition；ALD）製程來形成。絕緣填充層230可覆蓋導電填充圖案225的第一側壁及第二側壁。

參考圖10及圖11，絕緣填充層230的上部部分可經平坦化直至暴露絕緣圖案結構191的上部表面，且因此絕緣填充圖案235可形成於第一開口200的剩餘部分中。

在實例實施例中，平坦化製程可包含化學機械拋光（chemical mechanical polishing；CMP）製程及/或回蝕製程。

第一開口200中的導電填充圖案225及絕緣填充圖案235可形成填充結構221。

參考圖12，第三導電層240、第二障壁層250、第四導電層260、第一遮罩層270以及第一蝕刻終止層360可依序堆疊於絕緣圖案結構191及填充結構221上，且第三導電層240、第二障壁層250以及第四導電層260可共同地形成導電結構層267。

參考圖13至圖15，第一封蓋層可形成於第一蝕刻終止層360上，且可經圖案化以形成第一封蓋圖案385。

在實例實施例中，第一封蓋圖案385可在第二方向D2上延伸，且多個第一封蓋圖案385可在第一方向D1上彼此間隔開。

可使用第一封蓋圖案385作為蝕刻遮罩來依序蝕刻第一蝕刻終止層360、第一遮罩層270、第四導電層260、第二障壁層250以及第三導電層240。

藉由蝕刻製程，依序堆疊的第三導電圖案245、第二障壁圖案255、第四導電圖案265、第一遮罩275、第一蝕刻終止圖案365以及第一封蓋圖案385可形成於填充結構221及絕緣圖案結構191上。

在下文中，依序堆疊的第三導電圖案245、第二障壁圖案255、第四導電圖案265、第一遮罩275、第一蝕刻終止圖案365以及第一封蓋圖案385可稱為位元線結構395。位元線結構395可包含具有第三導電圖案245、第二障壁圖案255以及第四導電圖案265的導電結構266及具有第一遮罩275、第一蝕刻終止圖案365以及第一封蓋圖案385的絕緣結構366。在實例實施例中，位元線結構395可在基底100上在第二方向D2上延伸，且多個位元線結構395可在第一方向D1上彼此間隔開。

在實例實施例中，位元線結構395可接觸包含於填充結構221中的導電填充圖案225的上部表面。在實例實施例中，位元線結構395在第一方向D1上的第一寬度W1可小於導電填充圖案225在第一方向D1上的第二寬度W2。另外，導電填充圖案225的上部表面的部分可不由位元線結構395覆蓋。

參考圖16，第一間隔件層可形成於位元線結構395、填充結構221以及絕緣圖案結構191上，且第二間隔件層可形成於第一間隔件層上。

第二間隔件層可經非等向性地蝕刻以在第一間隔件層上形成第二間隔件410以覆蓋位元線結構395的側壁，且可使用第一封蓋圖案385及第二間隔件410作為蝕刻遮罩來執行乾式蝕刻製程以形成暴露主動圖案103的上部表面的第二開口420。隔離圖案112及閘極遮罩160的上部表面亦可由第二開口420部分地暴露。

藉由乾式蝕刻製程，可移除第一封蓋圖案385及第二絕緣圖案190的上部表面上的第一間隔件層的部分，且因此可形成覆蓋位元線結構395的側壁的第一間隔件400。另外，亦可移除包含於絕緣圖案結構191中的第一絕緣圖案180及第二絕緣圖案190的不鄰近於位元線結構395的其他部分。

第三間隔件層可形成於第一封蓋圖案385的上部表面、第二間隔件410的外側壁以及由第二開口420暴露的主動圖案103、隔離圖案112以及閘極遮罩160的上部表面上。第三間隔件層可經非等向性地蝕刻以形成覆蓋位元線結構395的側壁的第三間隔件430。

在水平方向上依序堆疊於位元線結構395的側壁上的第一間隔件400、第二間隔件410以及第三間隔件430可稱為初步間隔件結構440。

參考圖17，第一犧牲層600可形成於基底100上以填充第二開口420，且可經平坦化直至暴露第一封蓋圖案385的上部表面。

在實例實施例中，第一犧牲層600可在第二方向D2上延伸，且多個第一犧牲層600可藉由位元線結構395在第一方向D1上彼此間隔開。第一犧牲層600可包含氧化物（例如，氧化矽）。

參考圖18及圖19，包含多個第三開口（其中的各者可在第一方向D1上延伸，在第二方向D2上彼此間隔開）的第二遮罩可形成於第一封蓋圖案385及第一犧牲層600上，且可使用第二遮罩作為蝕刻遮罩來蝕刻第一犧牲層600以形成暴露閘極結構170的閘極遮罩160的上部表面的第四開口。

在實例實施例中，第四開口中的各者可在豎直方向上與閘極結構170重疊，且多個第四開口可在第一方向D1上的相鄰位元線結構395之間在第二方向D2上彼此間隔開。

在移除第二遮罩之後，可形成第二封蓋圖案450以填充第四開口中的各者。根據第四開口的佈局，多個第二封蓋圖案450可在第一方向D1上的相鄰位元線結構395之間在第二方向D2上彼此間隔開。

第一犧牲層600可劃分成在位元線結構395之間在第二方向D2上彼此間隔開的多個部分。

可移除第一犧牲層600以形成部分地暴露主動圖案103及隔離圖案112的上部表面的第五開口425。多個第五開口425可在位元線結構395之間在第二方向D2上彼此間隔開。

下部接觸插塞層可形成為填充第五開口425，且可經平坦化直至暴露第一封蓋圖案385及第二封蓋圖案450的上部表面。因此，下部接觸插塞層可劃分成藉由位元線結構395之間的第二封蓋圖案450彼此間隔開的多個下部接觸插塞460。

參考圖20，可移除下部接觸插塞460的上部部分以暴露位元線結構395的側壁上的初步間隔件結構440的上部部分，且可移除初步間隔件結構440的第二間隔件410及第三間隔件430的上部部分。

可藉由例如回蝕製程移除下部接觸插塞460的上部部分，且可藉由例如濕式蝕刻製程移除第二間隔件410及第三間隔件430的上部部分。

第四間隔件層可形成於位元線結構395、初步間隔件結構440、下部接觸插塞460以及第二封蓋圖案450上，且可經非等向性地蝕刻以在位元線結構395的上部側壁上的第一間隔件400的部分的外側壁上形成第四間隔件470。

第四間隔件470可覆蓋第二間隔件410及第三間隔件430的上部表面。

可進一步移除下部接觸插塞460的上部部分，使得下部接觸插塞460的上部表面可低於第二間隔件410及第三間隔件430的上部表面。

歐姆接觸圖案465可形成於下部接觸插塞460的上部表面上。在實例實施例中，歐姆接觸圖案465可藉由以下操作形成：在位元線結構395、第一間隔件400、第四間隔件470、下部接觸插塞460以及第二封蓋圖案450上形成第一金屬層；以及對第一金屬層執行熱處理，使得第一金屬層與下部接觸插塞460的矽可彼此反應。可移除第一金屬層的未反應部分。

參考圖21，第三障壁層480可形成於位元線結構395、第一間隔件400、第四間隔件470、歐姆接觸圖案465以及第二封蓋圖案450上。第二金屬層490可形成於第三障壁層480上以填充位元線結構395之間的空間。

可對第二金屬層490進一步執行平坦化製程。平坦化製程可包含CMP製程及/或回蝕製程。

參考圖22及圖23，第二金屬層490及第三障壁層480可經圖案化以形成上部接觸插塞505，且第六開口510可形成於多個上部接觸插塞505之間。

在第六開口510的形成期間，不僅可部分地移除第二金屬層490及第三障壁層480，而且亦可部分地移除包含於位元線結構395中的絕緣結構366的上部部分、其側壁上的初步間隔件結構440及第四間隔件470以及第二封蓋圖案450，且因此可暴露第二間隔件410的上部表面。

當形成第六開口510時，第二金屬層490及第三障壁層480可分別轉變成第二金屬圖案495及覆蓋第二金屬圖案495的下部表面及側壁的第三障壁圖案485，此可形成上部接觸插塞505。在實例實施例中，多個上部接觸插塞505可在第一方向D1及第二方向D2上彼此間隔開，且可在平面視圖中以蜂房圖案或晶格圖案配置。上部接觸插塞505中的各者在平面視圖中可具有圓形、橢圓形或多邊形的形狀。

依序堆疊於基底100上的下部接觸插塞460、歐姆接觸圖案465以及上部接觸插塞505可共同地形成接觸插塞結構。

可移除第二間隔件410以形成連接至第六開口510的氣隙415。可藉由例如濕式蝕刻製程來移除第二間隔件410。

在實例實施例中，可移除位元線結構395的在第二方向D2上延伸的側壁上的第二間隔件410的由第六開口510直接暴露的第一部分及第二間隔件410的在水平方向上平行於第一部分的第二部分。亦即，可移除第二間隔件410的由第六開口510暴露的未由上部接觸插塞505覆蓋的部分及第二間隔件410的由上部接觸插塞505覆蓋的部分。

參考圖1及圖2，第三絕緣圖案520可形成於第六開口510的內壁上，且第四絕緣圖案530可形成於第三絕緣圖案520上以填充第六開口510的剩餘部分。因此，氣隙415的頂部末端可由第三絕緣圖案520封閉。

氣隙415亦可稱為空氣間隔件415，且第一間隔件400、空氣間隔件415以及第三間隔件430可共同地形成間隔件結構445。

第二蝕刻終止層540可形成於第三絕緣圖案520及第四絕緣圖案530、上部接觸插塞505以及第二封蓋圖案450上，且模具層可形成於第二蝕刻終止層540上。可移除模具層的部分及其下的第二蝕刻終止層540的部分以形成暴露上部接觸插塞505的上部表面的第七開口。

由於上部接觸插塞505在平面視圖中以蜂房圖案或晶格圖案配置，因此分別暴露上部接觸插塞505的第六開口亦可在平面視圖中以蜂房圖案或晶格圖案配置。

下部電極層可形成於由第六開口暴露的上部接觸插塞505的上部表面、第六開口的側壁以及模具層的上部表面上，第二犧牲層可形成於下部電極層上以填充第六開口的剩餘部分，且第二犧牲層及下部電極層可經平坦化直至暴露模具層的上部表面，使得下部電極層可劃分成多個片段。

因此，下部電極550可形成為在第七開口中具有圓柱形的形狀。然而，若第七開口具有較小寬度，則下部電極550可具有柱形狀。

可藉由使用例如美洲鱟試劑（limulus amebocyte lysate；LAL）溶液作為蝕刻溶液的濕式蝕刻製程來移除第二犧牲層及模具層。

介電層560可形成於下部電極550的表面及第二蝕刻終止層540的上部表面上。

上部電極570可形成於介電層560上。在實例實施例中，上部電極570可包含含有金屬或金屬氮化物的第一上部電極及含有摻雜矽-鍺的第二上部電極。

下部電極550、介電層560以及上部電極570可共同地形成電容器580。

上部佈線可進一步形成於電容器580上，使得可完成半導體元件的製造。

如上文所示出，在經由選擇性沈積製程在由第一開口200暴露的主動圖案103的上部表面上形成導電填充圖案225之後，絕緣填充圖案235可形成為填充第一開口200的剩餘部分，且因此導電填充圖案225可僅形成於主動圖案103的上部表面上且可不形成於鄰近於其的隔離圖案112的上部表面上。特定而言，可使用第一抑制劑210或可執行ALE製程，使得導電填充圖案225可僅形成於主動圖案103的上部表面上。

因此，可減少在導電填充圖案225亦形成於隔離圖案112的上部表面上的情況下可能發生的電短路或漏電流。

舉例而言，若層結構沈積於其上形成有第一開口200的主動圖案103、隔離圖案112以及絕緣圖案結構191上且經圖案化以形成位元線結構395，則第一開口200的下部部分中的層結構可能未經很好地圖案化，使得第一開口200的邊緣部分中的層結構的部分可保留，此可造成電短路漏電流。

然而，在實例實施例中，導電填充圖案225可經由選擇性沈積製程僅形成於由第一開口200暴露的主動圖案103的上部表面上，且絕緣填充圖案235可形成為填充第一開口200的剩餘部分，使得即使第一開口200具有較小大小，亦可減少由於導電填充圖案225而導致的電短路或漏電流。

圖24、圖25以及圖26為示出根據實例實施例的製造半導體元件的方法的橫截面視圖。

圖24至圖26中所描繪的方法可包含與參考圖3至圖23以及圖1及圖2所示出的製程實質上相同或類似的製程，且因此可省略其重複解釋。

參考圖24，絕緣填充層230可形成於絕緣圖案結構191及隔離圖案112上。

在實例實施例中，絕緣填充層230可藉由原子層沈積（ALD）製程形成，且可選擇性地沈積於可包含絕緣材料的絕緣圖案結構191及隔離圖案112的表面上。絕緣填充層230可包含金屬氧化物（例如，氧化鋁、氧化鋅、氧化鈦、氧化鉿、氧化銦等）。

在實例實施例中，在選擇性沈積製程之前或期間，第二抑制劑215可塗佈於包含矽的主動圖案103上，且因此絕緣填充層230可僅形成於絕緣圖案結構191及隔離圖案112的表面上。第二抑制劑215可包含例如乙醯丙酮（acetyacetone；Hacac）、十八烷基三氯矽烷（octadecyltrichlorosilane；ODTS）、1-十八烯、三(二甲胺基)矽烷（tris(dimethylamino)silane；3DMAS）、甲氧基三甲基矽烷（methoxytrimethylsilane；MOTMS）、六氟乙醯丙酮（hexafluoroacetylacetone；Hfhac）等。

替代地，在選擇性沈積製程期間，可使用成核延遲，或亦可執行ALE製程，使得絕緣填充圖案230可不形成於主動圖案103上。

舉例而言，若絕緣填充層230包含氧化鋁，則絕緣填充層230可藉由使用例如三甲基鋁（trimethylaluminium；TMA）及H ₂O分別作為前驅物及反應物的ALD製程而形成於絕緣圖案結構191及隔離圖案112的表面上，且亦可使用例如二甲基氯化鋁（dimethylaluminum chloride；DMAC）及鉿（Hf）分別作為前驅物及反應物來執行ALE製程，使得絕緣填充層230可不形成於主動圖案103的表面上。

若絕緣填充層230包含氧化鋅，則絕緣填充層230可藉由使用例如二乙基鋅（diethylzinc；DEZ）及H ₂O分別作為前驅物及反應物的ALD製程而形成於絕緣圖案結構191及隔離圖案112的表面上，且亦可使用例如Hacac及O2電漿或TMA及HF分別作為前驅物及反應物來執行ALE製程，使得絕緣填充層230可不形成於主動圖案103的表面上。

若絕緣填充層230包含氧化鈦，則絕緣填充層230可藉由使用例如TiCl ₄及H ₂O分別作為前驅物及反應物的ALD製程而形成於絕緣圖案結構191及隔離圖案112的表面上，且亦可使用例如WF ₆及BCl ₃分別作為前驅物及反應物來執行ALE製程，使得絕緣填充層230可不形成於主動圖案103的表面上。

若絕緣填充層230包含氧化鉿，則絕緣填充層230可藉由使用例如TDEAHf（TEMAHf或HfCl ₄）及H ₂O分別作為前驅物及反應物的ALD製程而形成於絕緣圖案結構191及隔離圖案112的表面上，且亦可使用例如DMAC及HF分別作為前驅物及反應物來執行ALE製程，使得絕緣填充層230可不形成於主動圖案103的表面上。

參考圖25，若塗佈第二抑制劑215，則可移除第二抑制劑215，且導電填充層220可形成於主動圖案103及絕緣填充層230上以填充第一開口200。

導電填充層220可藉由例如CVD製程或ALD製程形成。

參考圖26，導電填充層220及絕緣填充層230的上部部分可經平坦化直至暴露絕緣圖案結構191的上部表面，使得包含導電填充圖案225及絕緣填充圖案235的填充結構221可形成於第一開口200中。

可執行與參考圖12至圖23以及圖1及圖2所示出的製程實質上相同或類似的製程，以完成半導體元件的製造。

如上文所示出，絕緣填充層230可形成於由第一開口200暴露的隔離圖案112及絕緣圖案結構191的上部表面上，導電填充層220可形成於絕緣填充層230上以填充第一開口200的剩餘部分，且導電填充層220及絕緣填充層230可經平坦化以分別形成導電填充圖案225及絕緣填充圖案235。因此，導電填充圖案225可僅形成於主動圖案103上，且可不形成於鄰近於其的隔離圖案112的上部表面上。特定而言，可使用第二抑制劑215或亦可執行ALE製程，使得導電填充圖案225可僅形成於主動圖案103的上部表面上。

因此，即使第一開口200具有較小大小，亦可減少由於導電填充圖案225而導致的電短路或漏電流。

圖27、圖28以及圖29為示出根據實例實施例的半導體元件的圖。特定而言，圖27及圖28為圖2的區域X的放大橫截面視圖，且圖29為對應於圖14的放大平面視圖。

除了導電填充圖案225與位元線結構395之間的關係以外，圖27至圖29中所描繪的半導體元件可與圖1及圖2的半導體元件實質上相同或類似，且因此可省略重複解釋。

參考圖27，歸因於位元線結構395在導電填充圖案225上的未對準，位元線結構395亦可形成於絕緣填充圖案235的在第一方向D1上鄰近於導電填充圖案225的部分的上部表面上。

亦即，導電填充圖案225可不在用於形成位元線結構395的圖案化製程期間形成，但可在圖案化製程之前藉由獨立製程形成，且因此，若在圖案化製程期間發生未對準，則位元線結構395可不僅形成於導電填充圖案225的上部表面上，而且亦可形成於絕緣填充圖案235的鄰近於導電填充圖案225的部分的上部表面上。

然而，若僅位元線結構395與導電填充圖案225接觸，則位元線結構395可經由導電填充圖案225電連接至主動圖案103。另外，導電填充圖案225可仍由絕緣填充圖案235覆蓋，可減少電短路或漏電流。

參考圖28及圖29，位元線結構395在第一方向D1上的第一寬度W1可實質上等於導電填充圖案225在第一方向D1上的第二寬度W2。

然而，導電填充圖案225的下部表面及上部表面中的各者可具有平行四邊形的形狀，導電填充圖案225的上部表面的部分可不由位元線結構395覆蓋。

本揭露可不限於上述，位元線結構395在第一方向D1上的第一寬度W1可大於導電填充圖案225在第一方向D1上的第二寬度W2。即使在此情況下，位元線結構395在第一方向D1上的第一寬度W1可等於或小於第三寬度W3，所述第三寬度可為導電填充圖案225在第一方向D1上的最大寬度。

在根據實例實施例的製造半導體元件的方法中，導電填充圖案可藉由選擇性沈積製程而僅形成於主動圖案的上部表面上，且絕緣填充圖案可形成為覆蓋導電填充圖案的側壁。因此，可減少由於導電填充圖案而導致的電短路或漏電流。

以上描述中所提供的實施例中的各者不排除與本文中亦提供或本文中未提供但與本揭露一致的另一實例或另一實施例的一或多個特徵相關聯。

雖然已參考本揭露的實施例特定繪示及描述本揭露，但應理解，在不脫離以下申請專利範圍的精神及範疇的情況下，可在其中進行形式及細節上的各種改變。

100:基底 103:主動圖案 112:隔離圖案 120:閘極絕緣圖案 130:第一障壁圖案 140:第一導電圖案 150:第二導電圖案 160:閘極遮罩 170:閘極結構 180:第一絕緣圖案 190:第二絕緣圖案 191:絕緣圖案結構 200:第一開口 210:第一抑制劑 215:第二抑制劑 220:導電填充層 221:填充結構 225:導電填充圖案 230:絕緣填充層 235:絕緣填充圖案 240:第三導電層 245:第三導電圖案 250:第二障壁層 255:第二障壁圖案 260:第四導電層 265:第四導電圖案 266:導電結構 267:導電結構層 270:第一遮罩層 275:第一遮罩 360:第一蝕刻終止層 365:第一蝕刻終止圖案 366:絕緣結構 385:第一封蓋圖案 395:位元線結構 400:第一間隔件 410:第二間隔件 415:空氣間隔件/氣隙 420:第二開口 425:第五開口 430:第三間隔件 440:初步間隔件結構 445:間隔件結構 450:第二封蓋圖案 460:下部接觸插塞 465:歐姆接觸圖案 470:第四間隔件 480:第三障壁層 485:第三障壁圖案 490:第二金屬層 495:第二金屬圖案 505:上部接觸插塞 510:第六開口 520:第三絕緣圖案 530:第四絕緣圖案 540:第二蝕刻終止層 550:下部電極 560:介電層 570:上部電極 580:電容器 600:第一犧牲層 A-A'、B-B'、C-C':線 D1:第一方向 D2:第二方向 D3:第三方向 W1:第一寬度 W2:第二寬度 W3:第三寬度 X、Y:區域

本揭露的某些實例實施例的上述及其他態樣、特徵以及優勢將自結合隨附圖式所進行的以下描述而變得更加顯而易見，在隨附圖式中： 圖1為示出根據實例實施例的半導體元件的圖。 圖2為根據實例實施例的沿著圖1的線A-A'截取的橫截面視圖。 圖3、圖4、圖5、圖6、圖7、圖8、圖9、圖10、圖11、圖12、圖13、圖14、圖15、圖16、圖17、圖18、圖19、圖20、圖21、圖22以及圖23為示出根據實例實施例的製造半導體元件的方法的圖。 圖24、圖25以及圖26為示出根據實例實施例的製造半導體元件的方法的橫截面視圖。 圖27、圖28以及圖29為示出根據實例實施例的半導體元件的圖。

170:閘極結構

190:第二絕緣圖案

235:絕緣填充圖案

395:位元線結構

A-A':線

D1:第一方向

D2:第二方向

D3:第三方向

W1:第一寬度

W2:第二寬度

Claims (10)

1. 一種半導體元件，包括： 第一主動圖案，位於基底上，所述第一主動圖案在相對於第一方向及第二方向具有銳角的第三方向上延伸，所述第一方向及所述第二方向實質上平行於所述基底的上部表面且實質上彼此垂直； 第一導電填充圖案，位於所述第一主動圖案的中心部分的上部表面上，所述第一導電填充圖案具有平行四邊形的形狀； 閘極結構，在所述第一主動圖案的上部部分中在所述第一方向上延伸；以及 位元線結構，位於所述第一導電填充圖案上且在所述第二方向上延伸。
2. 如請求項1所述的半導體元件，其中所述位元線結構在所述第一方向上的寬度小於所述第一導電填充圖案在所述第一方向上的寬度。
3. 如請求項1所述的半導體元件，其中，在所述第一方向上，所述位元線結構的寬度小於或等於所述第一導電填充圖案的最大寬度。
4. 如請求項1所述的半導體元件，更包括位於所述第一導電填充圖案的側壁上的絕緣填充圖案。
5. 如請求項4所述的半導體元件，其中所述絕緣填充圖案包括金屬氧化物。
6. 如請求項4所述的半導體元件，更包括： 多個主動圖案，包括所述第一主動圖案，其中所述多個主動圖案在所述第一方向及所述第二方向上間隔開，以及 多個導電填充圖案，包括所述第一導電填充圖案，其中所述多個導電填充圖案在所述第一方向及所述第二方向上間隔開，以及 其中所述絕緣填充圖案接觸所述多個導電填充圖案的側壁。
7. 如請求項6所述的半導體元件，其中所述多個導電填充圖案中的各者包括： 第一側壁，在第四方向上彼此相對；以及 第二側壁，在所述第二方向上彼此相對， 其中所述第四方向實質上平行於所述基底的所述上部表面且實質上垂直於所述第三方向，以及 其中所述多個導電填充圖案中的各者的所述第一側壁及所述第二側壁接觸所述絕緣填充圖案。
8. 如請求項1所述的半導體元件，其中所述第一主動圖案包括第一邊緣部分及與所述第一邊緣部分相對的第二邊緣部分，以及 其中所述半導體元件更包括： 接觸插塞結構，接觸所述第一主動圖案的所述第一邊緣部分及所述第二邊緣部分中的各者的上部表面；以及 電容器，位於所述接觸插塞結構上。
9. 一種半導體元件，包括： 主動圖案，位於基底上且在第一方向及第二方向上間隔開，所述第一方向及所述第二方向實質上平行於所述基底的上部表面且實質上彼此垂直，其中所述主動圖案中的各者在相對於所述第一方向及所述第二方向具有銳角的第三方向上延伸； 閘極結構，在所述主動圖案的上部部分中在所述第一方向上延伸，所述閘極結構在所述第二方向上間隔開； 導電填充圖案，位於所述主動圖案的中心部分的各別上部表面上； 絕緣填充圖案，位於所述基底上，所述絕緣填充圖案接觸所述導電填充圖案的側壁；以及 位元線結構，位於所述導電填充圖案及所述絕緣填充圖案上，其中所述位元線結構中的各者在所述第二方向上延伸且在所述第一方向上間隔開。
10. 一種半導體元件，包括： 主動圖案，位於基底上且在第一方向及第二方向上間隔開，所述第一方向及所述第二方向實質上平行於所述基底的上部表面且實質上彼此垂直，其中所述主動圖案中的各者在相對於所述第一方向及所述第二方向具有銳角的第三方向上延伸； 隔離圖案，位於所述基底上，所述隔離圖案設置於所述主動圖案的側壁上； 閘極結構，各自在所述主動圖案的上部部分中及所述隔離圖案中在所述第一方向上延伸，所述閘極結構在所述第二方向上間隔開； 導電填充圖案，位於所述主動圖案的中心部分的各別上部表面上，其中所述導電填充圖案中的各者包括具有平行四邊形形狀的上部表面； 絕緣填充圖案，位於所述隔離圖案上，所述絕緣填充圖案接觸所述導電填充圖案的側壁； 位元線結構，位於所述導電填充圖案及所述絕緣填充圖案上，其中所述位元線結構中的各者在所述第二方向上延伸且在所述第一方向上間隔開； 間隔件結構，位於所述位元線結構中的各者的側壁上； 接觸插塞結構，接觸所述主動圖案的相對邊緣部分的各別上部表面；以及 至少一個電容器，位於所述接觸插塞結構中的各者上。

Images