TW202407826A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202407826A
TW202407826A TW112119821A TW112119821A TW202407826A TW 202407826 A TW202407826 A TW 202407826A TW 112119821 A TW112119821 A TW 112119821A TW 112119821 A TW112119821 A TW 112119821A TW 202407826 A TW202407826 A TW 202407826A
Authority
TW
Taiwan
Prior art keywords
conductive wiring
contact structure
layer
conductive
barrier
Prior art date
Application number
TW112119821A
Other languages
English (en)
Inventor
安濬爀
裵鎭國
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202407826A publication Critical patent/TW202407826A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體裝置包括：第一接觸結構，連接至下部結構；第一導電配線，連接至所述第一接觸結構；第一蝕刻停止層及層間絕緣層，依序設置於所述第一導電配線上；第二接觸結構，穿過所述第一蝕刻停止層，設置於所述層間絕緣層中且連接至所述第一導電配線；第二導電配線，設置於所述第二接觸結構上且設置於所述層間絕緣層中；障壁層，包括位於所述第二接觸結構的底表面上的第一障壁部分；第二蝕刻停止層，設置於所述第二導電配線的頂表面及所述層間絕緣層的頂表面上；以及空氣間隙，位於所述障壁層與延伸部分之間。

Description

半導體裝置
[相關申請案的交叉參考]
本申請案基於2022年5月30日於韓國智慧財產局提出申請的韓國專利申請案第10-2022-0065843號且主張所述韓國專利申請案的優先權，所述韓國專利申請案的揭露內容全部併入本案供參考。
一或多個實例性實施例是有關於一種半導體裝置。
近來，已根據半導體裝置的高積體度的趨勢減小了半導體裝置的組件的大小。因此，電性連接至大小減小的電晶體的配線的大小已減小。
相關技術的配線結構包括由銅（Cu）形成的導電配線及環繞所述導電配線的表面以防止銅擴散的障壁層。然而，因必須包括障壁層而致使配線結構可能在精細縮放方面受到限制，且配線結構具有例如導電配線的電阻增大等問題。另外，可能需要在製造製程中經由化學機械拋光將由銅（Cu）形成的導電配線平坦化，且因此導電配線可具有高的蝕刻損耗。
本背景技術章節中所揭露的資訊已為發明人所熟知或在達成本申請案的實施例的製程之前或期間由發明人導出，或者是在達成實施例的製程中獲取的技術資訊。因此，本背景技術章節中所揭露的資訊可含有不形成已為公眾所熟知的先前技術的資訊。
提供一種具有改良的電性性質的半導體裝置。
其他態樣將在以下闡述中部分地陳述且部分地將因所述闡述而變得顯而易見，或可藉由實踐所呈現的實施例來獲悉。
根據實例性實施例的態樣，一種半導體裝置可包括：第一接觸結構，連接至下部結構；第一導電配線，連接至所述第一接觸結構；第一蝕刻停止層及層間絕緣層，依序設置於所述第一導電配線上；第二接觸結構，穿過所述第一蝕刻停止層，設置於所述層間絕緣層中且連接至所述第一導電配線；第二導電配線，設置於所述第二接觸結構上且設置於所述層間絕緣層中；障壁層，包括設置於所述第二接觸結構的底表面上的第一障壁部分；第二蝕刻停止層，位於所述第二導電配線的頂表面及所述層間絕緣層的頂表面上，所述第二蝕刻停止層包括延伸部分，所述延伸部分在所述第二導電配線與所述層間絕緣層之間延伸，使得所述延伸部分設置於所述第二導電配線的側表面的上部部分上；以及空氣間隙，位於所述障壁層與所述延伸部分之間。
根據實例性實施例的態樣，一種半導體裝置可包括：第一導電配線；接觸結構，連接至所述第一導電配線，所述接觸結構包含釕（Ru）及鉬（Mo）中的至少一種；第二導電配線，連接至所述接觸結構，所述第二導電配線包含釕（Ru）及鉬（Mo）中的至少一種；層間絕緣層，環繞所述接觸結構的側表面及所述第二導電配線的側表面；障壁層，包括設置於所述接觸結構的底表面與所述第一導電配線的頂表面之間的第一障壁部分及設置於所述接觸結構的側表面與所述層間絕緣層之間的第二障壁部分；蝕刻停止層，設置於所述層間絕緣層的頂表面及所述第二導電配線的頂表面上，所述蝕刻停止層包括設置於所述第二導電配線的所述側表面與所述層間絕緣層之間的延伸部分；以及空氣間隙，位於所述障壁層的所述第二障壁部分與所述蝕刻停止層的所述延伸部分之間。
根據實例性實施例的態樣，一種半導體裝置可包括：下部結構；接觸結構，連接至所述下部結構，所述接觸結構包括下部部分，包括具有第一傾斜度的第一側表面；及上部部分，包括具有第二傾斜度的第二側表面，所述第二傾斜度不同於所述第一傾斜度；導電配線，設置於所述接觸結構上且具有與所述接觸結構整合於一起的結構，所述導電配線包括第三側表面，所述第三側表面與所述接觸結構的所述第二側表面對齊且具有與所述第二傾斜度相同的第三傾斜度；以及障壁層，設置於所述接觸結構的所述下部部分的至少所述第一側表面上。
在下文中，將參考附圖闡述實例性實施例。
如本文中所使用，例如「……的至少一者」等表達在處於一系列元件之前時，修飾全部的所述一系列元件且不修飾所述一系列中的個別元件。舉例而言，表達「a、b及c中的至少一者」應理解為僅包括a、僅包括b、僅包括c、包括a及b兩者、包括a及c兩者、包括b及c兩者、或包括全部的a、b及c。
將參考圖1至圖3闡述根據實例性實施例的半導體裝置。
圖1是根據實例性實施例的半導體裝置1的剖視圖。圖2是根據實例性實施例的半導體裝置的剖視圖。圖3是根據實例性實施例的半導體裝置的剖視圖。圖2及圖3是圖1的半導體裝置1的放大圖。圖2及圖3分別是圖1的區「A」及「B」的放大圖。
參考圖1，半導體裝置1可包括自下方依序堆疊的第一結構ST1、第二結構ST2、第三結構ST3、第四結構ST4及第五結構ST5。
第一結構ST1可包括基板3及隔離區9，隔離區9在基板3上界定主動區6c及6p。基板3可以是半導體基板且可包括第一區A1及第二區A2。在實例性實施例中，第一區A1可以是記憶體裝置（例如動態隨機存取記憶體（dynamic random access memory，DRAM））的記憶胞元陣列區，且第二區A2可以是圍繞可以是記憶胞元陣列區的第一區A1的周邊電路區。
界定胞元主動區6c及周邊主動區6p的隔離區9可設置於基板3上。第一雜質區12c可設置於胞元主動區6c中。第一雜質區12c可以是設置於第一區A1中的胞元開關裝置的源極/汲極。第二雜質區12p可設置於周邊主動區6p中。第二雜質區12p可以是設置於第二區A2中的周邊電晶體的源極/汲極。
第一結構ST1可更包括：第一下部絕緣層15，設置於基板3的第一區A1上；位元線結構30，設置於第一下部絕緣層15上；及胞元接觸插塞33c，設置於位元線結構30之間。
位元線結構30中的每一者可包括：位元線21；位元線頂蓋層24，設置於位元線21上；及位元線間隔件27，設置於所述位元線的側表面與位元線頂蓋層24之間。位元線21可由導電材料形成。位元線頂蓋層24可由例如氮化矽等絕緣材料形成。位元線間隔件27可由例如氮化矽等絕緣材料形成。
胞元接觸插塞33c可設置於位元線結構30之間，且可電性連接至胞元主動區6c中的胞元雜質區12c。
儘管圖1中未說明，但第一結構ST1可更包括閘極結構。在實例性實施例中，閘極結構可隱埋於基板3中以在與位元線結構30相交的方向延伸。所述閘極結構可包括閘極電極層、閘極介電膜及閘極頂蓋層。閘極電極層可被設置成在一個方向上延伸的線形狀以形成字元線。所述字元線可被設置成在一個方向上跨越胞元主動區6c延伸。舉例而言，彼此相鄰的一對字元線可被設置成與一個胞元主動區交叉。
閘極電極層可由導電材料形成，例如複晶矽（Si）、鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）、鎢（W）、氮化鎢（WN）及鋁（Al）中的至少一種。在實例性實施例中，閘極電極層的頂表面可位於較基板3的頂表面低的水平高度上。舉例而言，閘極電極層可形成隱埋通道陣列電晶體（buried channel array transistor，BCAT）的閘極，但實例性實施例並不僅限於此。在一些實例性實施例中，閘極電極層可設置於基板3上。
閘極介電膜可覆蓋閘極電極層的側表面及底表面。閘極介電膜可包含氧化矽、氮化矽及氮氧化矽中的至少一種。
閘極頂蓋層可設置於閘極電極層的上部部分上。所述閘極頂蓋層可包含絕緣材料，例如氮化矽。
第一結構ST1可更包括：第二下部絕緣層18，設置於基板3的第二區A2上；及周邊接觸插塞33p，穿過第二下部絕緣層18。
第二下部絕緣層18可覆蓋位元線結構30的位元線間隔件27的與基板3的第二區A2相鄰的側表面。周邊接觸插塞33p可穿過第二下部絕緣層18，且可電性連接至周邊主動區6p中的周邊雜質區12p。位元線結構30的頂表面、胞元接觸插塞33c的頂表面、第二下部絕緣層18的頂表面及周邊接觸插塞33p的頂表面可彼此實質上共面。
第二結構ST2可設置於第一結構ST1上。第二結構ST2可包括資料儲存結構CAP。資料儲存結構CAP可包括導電圖案39、支撐圖案42、介電層45及電極層48。
導電圖案39可包含導電材料，例如金屬、金屬氮化物、金屬氧化物、金屬矽化物、導電碳或其組合。舉例而言，導電圖案39可包含Ti、TiN、TiAlN、TiCN、Ta、TaN、TaAlN、TaCN、Ru、Pt或其組合。在實例性實施例中，導電圖案39中的每一者可具有在與基板3的頂表面垂直的方向上延伸的柱形狀。然而，導電圖案39的形狀並不僅限於此，且可具有例如圓柱形狀、平坦形狀等。
支撐圖案42可設置於導電圖案39的側表面上以將相鄰的導電圖案39彼此連接。支撐圖案42可防止缺陷，例如防止柱形導電圖案39塌陷或變形。
介電層45可沿著導電圖案39的表面及支撐圖案42的表面共形地設置。介電層45可包含高介電常數（high-κ）介電質、氧化矽、氮化矽、氮氧化矽或其組合。
電極層48可在介電層45上填充於導電圖案39之間，且可覆蓋導電圖案39及支撐圖案42。電極層48可包含導電材料，例如金屬、金屬氮化物、導電碳、導電半導體合金或其組合。所述半導體合金可包括經過摻雜的矽鍺（SiGe）材料。
資料儲存結構CAP可以是能夠在記憶胞元陣列（例如DRAM）中儲存資訊的DRAM胞元電容器。舉例而言，導電圖案39可以是DRAM胞元電容器的下部電極或儲存節點，且電極層48可以是DRAM胞元電容器的上部電極或板狀電極。第二結構ST2可更包括設置於資料儲存結構CAP下方的下部蝕刻停止層36。
包括第一結構ST1及第二結構ST2的結構在本文中可被稱為「下部結構」。
第二結構ST2可更包括：第一層間絕緣層57；第一接觸結構61，穿過第一層間絕緣層57；第一導電配線63，連接至第一接觸結構61；及第一蝕刻停止層65。第一導電配線可被稱為「第一互連線」。第一接觸結構可被稱為「第一接觸插塞」或「第一單插塞」。
第一層間絕緣層57可設置於第一結構ST1上以覆蓋資料儲存結構CAP及下部蝕刻停止層36。
第一接觸結構61可被設置成穿過第一層間絕緣層57。第一接觸結構61的一些部分可設置於基板3的第一區A1上，且第一接觸結構61的一些部分可設置於基板3的第二區A2上。設置於基板3的第一區A1上的第一接觸結構61可電性連接至資料儲存結構CAP。設置於基板3的第二區A2上的第一接觸結構61可穿過第一層間絕緣層57及下部蝕刻停止層36，且可電性連接至周邊接觸插塞33p。
同時參考圖1至圖3，第二結構ST2可更包括接觸障壁層BM0。接觸障壁層BM0可環繞第一接觸結構61的側表面及底表面。在實例性實施例中，第一接觸結構61可包含鋁（Al）、銅（Cu）及鎢（W）中的至少一種，且接觸障壁層BM0可包含鈦（Ti）、鉭（Ta）、鈷（Co）、氮化鈦（TiN）及氮化鉭（TaN）中的至少一種。然而，第一接觸結構61及接觸障壁層BM0的結構及材料類型並不僅限於此，此將參考下文闡述的圖9予以詳細闡述。
第一導電配線63可分別電性連接至第一接觸結構61。第一導電配線63的底表面可在垂直方向上與第一接觸結構61的頂表面交疊。第一導電配線63及第一接觸結構61可形成第一導電結構64。
同時參考圖1至圖3，第二結構ST2可更包括第一障壁層BM1。第一導電配線63的底表面的一些部分及側表面的一些部分可被第一障壁層BM1環繞。舉例而言，第一障壁層BM1可包括：第一障壁部分BM11，夾置於第一接觸結構61的頂表面與第一導電配線63的底表面之間；及第二障壁部分BM12，自障壁部分BM11沿著第一導電配線63的側表面的一些部分延伸。第二障壁部分BM12可包括夾置於第一導電配線63的側表面與第一層間絕緣層57之間的部分。
第一蝕刻停止層65可覆蓋第一層間絕緣層57的頂表面及第一導電配線63的頂表面。第一蝕刻停止層65可包括第一延伸部分EP1，第一延伸部分EP1在第一導電配線63的側表面與第一層間絕緣層57之間延伸。第一延伸部分EP1可自第一蝕刻停止層65延伸，且可與第一蝕刻停止層65形成為一個整體。第一延伸部分EP1可環繞第一導電配線63的側表面的一些部分。
同時參考圖1至圖3，第二結構ST2可更包括第一空氣間隙AG1。第一空氣間隙AG1可夾置於第一障壁層BM1的第二障壁部分BM12與第一蝕刻停止層65的第一延伸部分EP1之間。第一空氣間隙AG1可由第一障壁層BM1的第二障壁部分BM12、第一蝕刻停止層65的第一延伸部分EP1、第一導電配線63及第一層間絕緣層57界定。第一空氣間隙AG1可環繞第一導電配線63的側表面的一些部分。半導體裝置1可包括第一空氣間隙AG1以減小第一導電配線63之間的電阻及寄生電容。
第三結構ST3可包括第二層間絕緣層67、穿過第二層間絕緣層67的第二導電結構74、及第二蝕刻停止層75。
第二層間絕緣層67可設置於第二結構ST2上以覆蓋第一蝕刻停止層65。第二層間絕緣層67可設置於第一蝕刻停止層65與第二蝕刻停止層75之間。
第二導電結構74可包括第二接觸結構71及第二導電配線73。第二接觸結構71及第二導電配線73可分別設置於第二層間絕緣層67上。第二接觸結構71可穿過第一蝕刻停止層65的一部分及第二層間絕緣層67的一部分。第二導電配線73可設置於第二接觸結構71上，且可穿過第二層間絕緣層67的所述部分。在實例性實施例中，第二導電配線73可與第二接觸結構71具有整合結構。舉例而言，可藉由單個填料製程形成第二導電配線73及第二接觸結構71以形成第二導電結構74，即整合結構。第二導電配線可被稱為「第二互連線」。第二接觸結構可被稱為「第二接觸插塞」或「第二單插塞」。
第二接觸結構71與第二導電配線73可由相同的材料形成。在實例性實施例中，第二接觸結構71及第二導電配線73可由具有低擴散度的材料形成。舉例而言，第二接觸結構71及第二導電配線73可由釕（Ru）、鉬（Mo）或其組合形成。由上述材料形成的第二接觸結構71及第二導電配線73可防止導電結構之間發生擴散且實現精細的縮放。
同時參考圖1及圖3，第三結構ST3可更包括第二障壁層BM2。第二障壁層BM2可環繞第二導電結構74的表面的一部分。在實例性實施例中，第二障壁層BM2可包括：第一障壁部分BM21，環繞第二接觸結構71的底表面；第二障壁部分BM22，環繞第二接觸結構71的側表面；第三障壁部分BM23，環繞第二導電配線73的底表面；及第四障壁部分BM24，環繞第二導電配線73的側表面的一些部分。第一障壁部分BM21可夾置於第二接觸結構71的底表面與第一導電配線63的頂表面之間。第二障壁部分BM22可夾置於第二接觸結構71的側表面與第二層間絕緣層67之間。第三障壁部分BM23可夾置於第二導電配線73的底表面與第二層間絕緣層67之間。第四障壁部分BM24可夾置於第二導電配線73的側表面與第二層間絕緣層67之間。第一障壁部分BM21可接觸第一導電配線63的頂表面。
第二蝕刻停止層75可覆蓋第二層間絕緣層67的頂表面及第二導電配線73的頂表面。第二蝕刻停止層75可包括第二延伸部分EP2，第二延伸部分EP2在第二導電配線73的側表面與第二層間絕緣層67之間延伸。第二延伸部分EP2可環繞第二導電配線73的側表面的一些部分。
第二空氣間隙AG2可夾置於第二障壁層BM2的第四障壁部分BM24與第二蝕刻停止層75的第二延伸部分EP2之間。第二空氣間隙AG2可由第二障壁層BM2的第四障壁部分BM24、第二蝕刻停止層75的第二延伸部分EP2、第二導電結構74的第二導電配線73、及第二層間絕緣層67界定。第二空氣間隙AG2可環繞第二導電配線73的側表面的一些部分。半導體裝置1可包括第二空氣間隙AG2以減小第二導電配線73之間的電阻及寄生電容。
第四結構ST4可設置於第三結構ST3上。第四結構ST4可包括第三層間絕緣層77、穿過第三層間絕緣層77的第三導電結構84、環繞第三導電結構84的第三障壁層BM3及第三空氣間隙AG3及具有第三延伸部分EP3的第三蝕刻停止層85。
第四結構ST4的第三層間絕緣層77、第三接觸結構81、第三導電配線83、第三導電結構84、第三蝕刻停止層85、第三延伸部分EP3、第三空氣間隙AG3及第三障壁層BM3可具有分別與上文所述的第三結構ST3的第二層間絕緣層67、第二接觸結構71、第二導電配線73、第二導電結構74、第二蝕刻停止層75、第二延伸部分EP2、第二空氣間隙AG2及第二障壁層BM2的特徵相同或類似的特徵。第三導電配線可被稱為「第三互連線」。第三接觸結構可被稱為「第三接觸插塞」或「第三單插塞」。將省略與對第三結構ST3的闡述重複的對第四結構ST4的闡述。
圖1說明其中半導體裝置1包括第三結構ST3及第四結構ST4的兩個中間配線結構的實例性實施例，但並不僅限於此。半導體裝置1可包括單個中間配線結構或者三個或更多個中間配線結構。
第五結構ST5可設置於第四結構ST4上。第五結構ST5可包括：第四層間絕緣層97，設置於第三蝕刻停止層85上；第四導電結構94，穿過第三蝕刻停止層85及第四層間絕緣層97；第四障壁層BM4，環繞第四導電結構94的底表面及側表面；以及接墊99，電性連接至第四導電結構94。
圖4、圖5、圖6、圖7及圖8是根據實例性實施例的半導體裝置的剖視圖。圖4至圖8說明與圖1的區「B」對應的部分放大圖。
在圖4至圖8的實例性實施例中，與圖1至圖3的參考編號相同的參考編號指示對應的組件，且將省略與以上闡述重複的闡述。在圖4至圖8的實例性實施例中，儘管具有與圖1至圖3的參考編號相同的參考編號但由不同的字母指示的組件用於闡述與圖1至圖3的實例性實施例不同的實例性實施例，且具有相同的參考編號的組件可具有與上述特徵相同或類似的特徵。
參考圖4，半導體裝置1a可在第二障壁層BM2a及第二空氣間隙AG2a的形狀方面不同於圖1至圖3的實例性實施例中的半導體裝置。
第二障壁層BM2a可環繞第二導電結構74的表面的一部分。第二障壁層BM2a可包括：第一障壁部分BM21a，環繞第二接觸結構71的底表面；及第二障壁部分BM22a，環繞第二接觸結構71的側表面的一部分。第一障壁部分BM21a可夾置於第二接觸結構71的底表面與第一導電配線63的頂表面之間。第二障壁部分BM22a可包括夾置於第二接觸結構71的側表面與第二層間絕緣層67之間的一部分。
第二空氣間隙AG2a可夾置於第二障壁層BM2a的第二障壁部分BM22a與第二蝕刻停止層75的第二延伸部分EP2之間。第二空氣間隙AG2可由第二障壁層BM2a的第二障壁部分BM22a、第二蝕刻停止層75的第二延伸部分EP2、第二導電結構74及第二層間絕緣層67界定。第二空氣間隙AG2a可包括：第一間隙部分AG21a，覆蓋第二接觸結構71的側表面的至少一部分；第二間隙部分AG22a，覆蓋第二導電配線73的底表面；及第三間隙部分AG23a，覆蓋第二導電配線73的側表面的一些部分。
參考圖5，半導體裝置1b可在第二導電結構74b相對於第一導電配線63所設置的位置方面不同於圖1至圖3的實例性實施例中的半導體裝置。
第二導電結構74b的第二接觸結構71b的底表面可在垂直方向上在一些區中與第一導電配線63的頂表面交疊。第二接觸結構71b的底表面可包括在垂直方向上分別與第一層間絕緣層57及第一空氣間隙AG1交疊的部分。第二障壁層BM2的第一障壁部分BM21的底表面的至少一部分可接觸第一導電配線63的頂表面。
第一導電配線63可包括界定第一空氣間隙AG1的上部部分的第一延伸部分EP1，藉此防止第一空氣間隙AG1因將第二障壁層BM2的第一障壁部分BM21引入至第一空氣間隙AG1中而被填充。
參考圖6，半導體裝置1c可在第一蝕刻停止層65c及第二蝕刻停止層75c的形狀以及第一導電配線63c的形狀方面不同於圖1至圖3的實例性實施例中的半導體裝置。
第一蝕刻停止層65c可覆蓋第一導電配線63c的頂表面及第一層間絕緣層57的頂表面，且可不包括沿著第一導電配線63c的側表面延伸的延伸部分。第二蝕刻停止層75c可覆蓋第二導電配線73的頂表面及第二層間絕緣層67的頂表面，且可不包括沿著第二導電配線73的側表面延伸的延伸部分。舉例而言，第一蝕刻停止層65c及第二蝕刻停止層75c可具有實質上平整的下表面。
第一導電配線63c的頂表面可具有較第一接觸結構61的底表面的區及第二障壁層BM2的第一障壁部分BM21的底表面的區大的區。第二障壁層BM2的第一障壁部分BM21的底表面的整個區可接觸第一導電配線63c的頂表面。第一導電配線63c可具有上述形狀，藉此即使當第一蝕刻停止層65c不包括沿著第一導電配線63c的側表面延伸的延伸部分時，仍防止第一空氣間隙AG1因將第二障壁層BM2引入至第一空氣間隙AG1中而被填充。
參考圖7，半導體裝置1d可不同於圖1至圖3的實例性實施例的半導體裝置，不同之處在於第二接觸結構71d及第二導電配線73d分別是藉由單鑲嵌製程形成。
半導體裝置1d可包括自下方依序設置的第一蝕刻停止層65、第二下部層間絕緣層67d1、中間蝕刻停止層SL、第二上部層間絕緣層67d2及第二蝕刻停止層75。
第二接觸結構71d可被設置成穿過第一蝕刻停止層65及第二下部層間絕緣層67d1。第二下部障壁層BM2d1可環繞第二接觸結構71d的底表面及側表面的一些部分。自中間蝕刻停止層SL延伸的第二下部延伸部分EP2d1可環繞第二接觸結構71d的側表面的上部部分的一部分。第二下部空氣間隙AG2d1可由第二下部延伸部分EP2d1、第二下部障壁層BM2d1、第二接觸結構71d及第二下部層間絕緣層67d1界定。
第二導電配線73d可設置於第二接觸結構71d上以電性連接至第二接觸結構71d。第二導電配線73d可被設置成穿過中間蝕刻停止層SL及第二上部層間絕緣層67d2。第二上部障壁層BM2d2可環繞第二導電配線73d的底表面及側表面的一些部分。自第二蝕刻停止層75延伸的第二上部延伸部分EP2d2可環繞第二導電配線73d的側表面的上部部分的一部分。第二上部空氣間隙AG2d2可由第二上部延伸部分EP2d2、第二上部障壁層BM2d2、第二導電配線73d及第二上部層間絕緣層67d2界定。
第二接觸結構71d及設置於第二接觸結構71d上的第二導電配線73d可形成第二導電結構74d。
參考圖8，半導體裝置1e可不同於圖1至圖3的實例性實施例中的半導體裝置，不同之處在於第一導電配線63e、第二導電結構74e、第三接觸結構81e分別直接接觸第一層間絕緣層57、第二層間絕緣層67及第三層間絕緣層77。
第一導電配線63e、第二導電結構74e及第三導電配線83e中的每一者可由具有低擴散度的材料形成。第三導電配線可被稱為「第三互連線」。在實例性實施例中，第一導電配線63e、第二導電結構74e及第三導電配線83e中的每一者可由釕（Ru）及鉬（Mo）中的至少一種形成。導電配線的材料可具有低擴散度，使得可防止導電配線之間發生擴散。因此，可省略空氣間隙及障壁層。第二導電結構74e可包括第二接觸結構71e及第二導電配線73e。第一接觸結構61及第一導電配線63e可形成第一導電結構64e。
另外，半導體裝置1e亦可不同於圖1至圖3的實例性實施例中的半導體裝置，不同之處在於第一蝕刻停止層65e及第二蝕刻停止層75e不包括在導電配線的側表面上延伸的延伸部分。
圖9是根據實例性實施例的半導體裝置的剖視圖。圖9是說明與圖1的區「A」對應的一部分的部分放大視圖。在圖9的實例性實施例中，與圖1至圖3的參考編號相同的參考編號指示對應的組件，且將省略與以上闡述重複的闡述。在圖9的實例性實施例中，儘管具有與圖1至圖3的參考編號相同的參考編號但由不同的字母指示的組件用於闡述與圖1至圖3的實例性實施例不同的實例性實施例，且具有相同的參考編號的組件可具有與上述特徵相同或類似的特徵。
參考圖9，半導體裝置1f可不同於圖1至圖3的實例性實施例的半導體裝置，不同之處在於第一導電結構64f具有整合結構。
第一接觸結構61f與第一導電配線63f可形成為一個整體以形成第一導電結構64f。在實例性實施例中，第一接觸結構61f與第一導電配線63f可形成具有藉由單個填充製程形成的整合結構的第一導電結構64f。第一接觸結構61f與第一導電配線63f可由相同的材料形成。第一導電結構64f可由具有低擴散度的材料形成。在實例性實施例中，第一導電結構64f可由釕（Ru）、鉬（Mo）或其組合形成。
第一接觸結構61f可包括下部部分611及上部部分612。下部部分611可具有第一側表面S1，所述第一側表面S1具有第一傾斜度。上部部分612可具有第二側表面S2，所述第二側表面S2具有第二傾斜度。第二傾斜度可不同於第一傾斜度。在實例性實施例中，第一傾斜度與第二傾斜度可在正負視角上相反。舉例而言，上部部分612可包括寬度在向上方向上逐漸減小的一部分，且下部部分611可包括寬度在向下方向上逐漸減小的一部分。
接觸障壁層BM0f可環繞第一接觸結構61f的表面的一部分。在實例性實施例中，接觸障壁層BM0f可環繞下部部分611的側表面及底表面，且可不環繞上部部分612的側表面。上部部分612可直接接觸第一層間絕緣層57。
第一導電配線63f可在第一接觸結構61f上與第一接觸結構61f形成為一個整體。第一導電配線63f可具有第三側表面S3。第一導電配線63f的第三側表面S3可包括與第一接觸結構61f的上部部分612的第二側表面S2對齊的一部分。第三側表面S3可具有與第二側表面S2的第二傾斜度相同的傾斜度。第一導電配線63f可包括寬度在向上方向上逐漸減小的一部分。第一導電配線63f可直接接觸第一層間絕緣層57。
圖10A、圖10B、圖10C、圖10D、圖10E、圖10F、圖10G、圖10H及圖10I是說明根據實例性實施例的製造半導體裝置的方法的剖視圖。圖10A至圖10I說明製造圖1至圖3的半導體裝置1的逐步製程，且說明與圖1的區「B」對應的部分放大圖。
首先，參考圖1至圖3，可在包括第一區A1及第二區A2的基板3上形成界定胞元主動區6c及周邊主動區6p的隔離區9。可使用隔離區9作為離子植入遮罩來執行離子植入製程，以在胞元主動區6c的上部部分上形成胞元雜質區12c且在周邊主動區6p的上部部分上形成周邊雜質區12p。
此後，可在基板3的第一區A1上形成位元線結構30。形成位元線結構30可包括形成依序堆疊的位元線21及位元線頂蓋層24，且在依序堆疊的位元線21及位元線頂蓋層24的側表面上的形成位元線間隔件27。
位元線21可形成於基板3上的第一下部絕緣層15上。位元線頂蓋層24可由例如氮化矽等絕緣材料形成。位元線間隔件27可由例如氮化矽等絕緣材料形成。可在基板3的第二區A2上形成第二下部絕緣層18。第二下部絕緣層18可由氧化矽形成。可形成胞元接觸插塞33c，胞元接觸插塞33c設置於位元線結構30之間且電性連接至胞元主動區6c中的胞元雜質區12c。可形成周邊接觸插塞33p，周邊接觸插塞33p穿過第二下部絕緣層18且電性連接至周邊主動區6p中的周邊雜質區12p。因此，可形成第一結構ST1。
可在包括胞元接觸插塞33c及周邊接觸插塞33p的基板3上形成資料儲存結構CAP。形成資料儲存結構CAP可包括：在胞元接觸插塞33c上形成導電圖案39；形成將導電圖案39彼此連接的支撐圖案42；共形地形成覆蓋導電圖案39及支撐圖案42的介電層45；及在介電層45上形成覆蓋導電圖案39及支撐圖案42的電極層48。
在基板3上，可形成覆蓋資料儲存結構CAP的第一層間絕緣層57，且可形成穿過第一層間絕緣層57且電性連接至資料儲存結構CAP或周邊接觸插塞33p的第一接觸結構61。在形成第一接觸結構61之前，可形成環繞第一接觸結構61的側表面及底表面的接觸障壁層BM0。
參考圖10A，可將第一層間絕緣層57圖案化以形成第一導電配線孔63H。第一導電配線孔63H可暴露出第一接觸結構61的頂表面的至少一些部分。
參考圖10B，可沿著第一層間絕緣層57的頂表面、第一導電配線孔63H的表面及第一接觸結構61的暴露頂表面共形地形成第一障壁層BM1。此後，可形成覆蓋第一障壁層BM1的第一金屬層63’。第一金屬層63’可由具有低擴散度的材料形成。在實例性實施例中，第一導電配線63可由釕（Ru）、鉬（Mo）或其組合形成。
參考圖10C，可移除第一金屬層（圖10B的63’）的一些部分、第一障壁層BM1的一些部分及第一層間絕緣層57的一些部分。因此，可形成第一導電配線63，第一導電配線63具有由第一障壁層BM1環繞的底表面及側表面。在實例性實施例中，可藉由反應性離子蝕刻（reactive ion etching，RIE）製程將第一導電配線63、第一障壁層BM1及第一層間絕緣層57平坦化。可藉由使用RIE的回蝕製程將形成第一導電配線63的金屬（例如，釕（Ru）、鉬（Mo）或其組合）平坦化，使得可減小蝕刻所造成的損耗，藉此減輕所述製程的負擔。第一導電配線63可與第一接觸結構61一起形成第一導電結構64。
參考圖10D，可移除第一障壁層BM1的環繞第一導電配線63的側表面的上部部分的一部分。因此，第一障壁層BM1可包括環繞第一導電配線63的底表面的第一障壁部分BM11及環繞第一導電配線63的側表面的一些部分的第二障壁部分BM12。在實例性實施例中，可藉由濕式蝕刻製程將第一障壁層BM1圖案化。相對於濕式蝕刻製程中所使用的蝕刻劑而言，第一導電配線63可具有較第一障壁層BM1的蝕刻速率低的蝕刻速率。因此，第一障壁層BM1可被選擇性地圖案化。可在從中移除第一障壁層BM1的一部分的區中形成第一空氣間隙AG1。
參考圖10E，可形成第一蝕刻停止層65，所述第一蝕刻停止層65覆蓋第一層間絕緣層57的頂表面及第一導電配線63的頂表面。第一蝕刻停止層65可包括第一延伸部分EP1，所述第一延伸部分EP1在第一導電配線63的側表面與第一層間絕緣層57之間延伸。因此，第一空氣間隙AG1可由第一層間絕緣層57、第一導電配線63、第一延伸部分EP1及第一障壁層BM1界定。第一延伸部分EP1可夾置於第一導電配線63的側表面與第一層間絕緣層57之間以環繞第一導電配線63的側表面的一些部分。因此，可形成第二結構（圖1的ST2）。
參考圖10F，在於第一蝕刻停止層65上形成第二層間絕緣層67之後，可將第一蝕刻停止層65及第二層間絕緣層67圖案化。藉由圖案化，可形成穿過第一蝕刻停止層65及第二層間絕緣層67的第二導電結構孔74H。可藉由第二導電結構孔74H暴露出第一導電配線63的頂表面的至少一些部分。
第二導電結構孔74H可包括第二接觸結構孔71H及第二導電配線孔73H。形成第二導電結構孔74H可包括：形成穿過第一蝕刻停止層65的一部分及第二層間絕緣層67的一部分的第二接觸結構孔71H；及在第二接觸結構孔71H上形成穿過第二層間絕緣層67的一部分的第二導電配線孔73H。
參考圖10G，可沿著第二層間絕緣層67的頂表面、第二導電結構孔74H的表面及第一導電配線63的暴露頂表面共形地形成第二障壁層BM2。此後，可形成覆蓋第二障壁層BM2的第二導電膜74’。第二導電膜74’可由具有低擴散度的材料形成。在實例性實施例中，第二導電膜74可由釕（Ru）、鉬（Mo）或其組合形成。
參考圖10H，可移除第二導電膜（圖10G的74’）的一部分、第二障壁層BM2的一部分及第二層間絕緣層67的一部分。因此，可形成第二導電結構74，第二導電結構74具有被第二障壁層BM2環繞的表面，但頂表面除外。第二導電結構74可包括連接至第一導電配線63的第二接觸結構71及設置於第二接觸結構71上的第二導電配線73。第二接觸結構71與第二導電配線73可具有由同一填充製程形成的整合結構。
在實例性實施例中，可藉由RIE製程蝕刻第二導電結構74、第二障壁層BM2及第二層間絕緣層67。可藉由使用RIE的回蝕製程將形成第二導電結構74的金屬（例如，釕（Ru）、鉬（Mo）或其組合）平坦化，使得可減小蝕刻所造成的損耗，藉此減輕製程的負擔。
參考圖10I，可移除第二障壁層BM2的環繞第二導電結構74的側表面的上部部分的一部分。在實例性實施例中，第二障壁層BM2可包括：第一障壁部分BM21，環繞第二接觸結構71的底表面；第二障壁部分BM22，環繞第二接觸結構71的側表面；第三障壁部分BM23，環繞第二導電配線73的底表面；及第四障壁部分BM24，環繞第二導電配線73的側表面的一些部分。
此後，可形成覆蓋第二層間絕緣層67的頂表面及第二導電結構74的頂表面的第二蝕刻停止層75。第二蝕刻停止層75可包括第二延伸部分EP2，第二延伸部分EP2在第二導電配線73的側表面與第二層間絕緣層67之間延伸。第二空氣間隙AG2可由第二層間絕緣層67、第二導電結構74、第二延伸部分EP2及第二障壁層BM2界定。第二延伸部分EP2可夾置於第二導電配線73與第二層間絕緣層67之間以環繞第二導電配線73的側表面的一些部分。可藉由上述的圖10F至圖10I的製造製程形成第三結構（圖1的ST3）。
然而，第二障壁層BM2的形狀及第二空氣間隙AG2的形狀並不僅限於上述形狀。在其他實例性實施例中，例如參考圖4，可將第二障壁層BM2a蝕刻至較第二導電配線73的水平高度低的水平高度，使得第二障壁層BM2a可包括環繞第二接觸結構71的底表面的第一障壁部分BM21a及環繞第二接觸結構71的側表面的一部分的第二障壁部分BM22a。空氣間隙AG2a可環繞第二導電配線73的側表面的一些部分及第二接觸結構71的側表面的一些部分。
此後，返回參考圖1，可在第三結構ST3上形成第四結構ST4。形成第四結構ST4的方法可與參考圖10F至圖10I所述的形成第三結構ST3的方法相同或類似。此後，可在第四結構ST4上形成第五結構ST5。形成第五結構ST5可包括：形成第四層間絕緣層97；形成穿過第四層間絕緣層97的第四導電結構94；形成環繞第四導電結構94的側表面及底表面的第四障壁層BM4；及形成連接至第四導電結構94的接墊99。因此，可形成圖1中所說明的半導體裝置1。
圖11A、圖11B及圖11C是說明根據實例性實施例的製造半導體裝置的方法的剖視圖。圖11A至圖11C說明製造圖8的半導體裝置1e的製程，且說明與圖1的區「B」對應的一部分。
在執行圖11A至圖11C的製程之前，可以相同的方式應用上述製程直至圖10A的製程。可將圖10B至圖10I的製程替換成圖11A至圖11C的製程。在以下圖11A至圖11C中，將省略與圖10B至圖10I的闡述重複的闡述。
參考圖11A，可形成填充第一導電配線孔63H的第一導電配線63e。形成第一導電配線63e可包括：形成填充第一導電配線孔63H且覆蓋第一層間絕緣層57的第一金屬層；及藉由反應性離子製程蝕刻第一金屬層的一部分及第一層間絕緣層57的一部分。第一導電配線63e可直接接觸第一層間絕緣層57。第一導電配線63e與第一接觸結構61可形成第一導電結構64e。
參考圖11B，可在第一層間絕緣層57的頂表面及第一導電配線63e的頂表面上依序堆疊第一蝕刻停止層65及第二層間絕緣層67。此後，可將第一蝕刻停止層65及第二層間絕緣層67圖案化，以形成暴露出第一導電配線63e的頂表面的至少一些部分的第二導電結構孔74H。形成第二導電結構孔74H可包括：形成穿過第一蝕刻停止層65的一部分及第二層間絕緣層67的一部分的第二接觸結構孔71H；及在第二接觸結構孔71H上形成穿過第二層間絕緣層67的一部分的第二導電配線孔73H。
參考圖11C，可在第二導電結構孔74H中形成第二導電結構74e，所述第二導電結構74e包括第二接觸結構71e及第二導電配線73e。形成第二導電結構74e可包括：形成填充第二導電結構孔74H且覆蓋第二層間絕緣層67的導電膜；及藉由反應性離子製程回蝕導電膜的一部分及第二層間絕緣層67的一部分。此後，可形成覆蓋第二層間絕緣層67的頂表面及第二導電結構74e的頂表面的第二蝕刻停止層75。第二蝕刻停止層75的下表面可具有實質上平整的形狀。因此，可製造出圖8中所說明的半導體裝置1e。
圖12A及圖12B是說明根據實例性實施例的製造半導體裝置的製程的剖視圖。圖12A及圖12B說明製造圖9的半導體裝置1f的逐步製程，且說明與圖1的區「A」對應的一部分。
參考圖12A，可形成穿過第一層間絕緣層57的第一接觸結構孔61H。可藉由以雕刻方式蝕刻第一層間絕緣層57來形成第一接觸結構孔61H。第一接觸結構孔61H可具有寬度在向下方向上逐漸減小的形狀。第一接觸結構孔61H可連接至基板（圖1的3）的第一區（圖1的A1）中的資料儲存結構CAP，或可連接至基板（圖1的3）的第二區（圖1的A2）中的周邊接觸插塞（圖1的33p）。
可沿著第一層間絕緣層57的頂表面、第一接觸結構孔61H的表面及裝置的由第一接觸結構孔61H暴露出的表面共形地形成接觸障壁層BM0。此後，可形成填充第一接觸結構孔61H且覆蓋接觸障壁層BM0的第一導電膜64f’。第一導電膜64f’可由具有低擴散度的材料形成。在實例性實施例中，第一導電膜64f’可由釕（Ru）、鉬（Mo）或其組合形成。
參考圖12B，可藉由以壓刻方式蝕刻第一導電膜（圖12A的64f’）的一部分及第一層間絕緣層57的一部分來形成第一導電結構64f。可實質上同時地移除接觸障壁層BM0的一部分。
第一導電結構64f可包括第一接觸結構61f及第一導電配線63f，且第一接觸結構61f可包括下部部分611及上部部分612。第一導電結構64f可以是第一接觸結構61f與第一導電配線63f的整合結構。第一接觸結構61f的下部部分611可具有寬度在向下方向上逐漸減小的形狀。可以壓刻方式將第一接觸結構61f的上部部分612及第一導電配線63f蝕刻成具有寬度在向上方向上逐漸減小的形狀。第一層間絕緣層57可在接觸第一導電配線63f的一些區中包括突出部57P。
第一接觸結構61f的下部部分611可包括具有第一傾斜度的第一側表面S1，且第一接觸結構61f的上部部分612可包括具有第二傾斜度的第二側表面S2。第一導電配線63f可包括具有第二傾斜度的第三側表面S3，第三側表面S3包括與第二側表面S2對齊的一部分。接觸障壁層BM0可環繞第一接觸結構61f的下部部分611的第一側表面S1。可暴露出第一接觸結構61f的上部部分612的第二側表面S2及第一導電配線63f的第三側表面S3。
可藉由同一填充製程形成第一接觸結構61f及第一導電配線63f，以形成單個第一導電結構64f。第一接觸結構61f與第一導電配線63f可形成為一個整體，藉此提高製程效率。
返回參考圖9，可另外形成絕緣材料以覆蓋第一接觸結構61f的側表面及第一導電配線63f的側表面。因此，可形成與第一導電結構64的頂表面實質上共面的第一層間絕緣層57。可不會識別到第一層間絕緣層57中的絕緣層之間的邊界。形成第一層間絕緣層57可包括：形成覆蓋第一導電結構64的側表面及頂表面的絕緣層；及將第一導電結構64及絕緣層平坦化。此後，可形成覆蓋第一導電結構64的頂表面及第一層間絕緣層57的頂表面的第一蝕刻停止層，以形成與圖1的第二結構ST2對應的結構。
根據實例性實施例，導電結構可由具有低擴散度的材料形成，且可移除環繞導電結構的表面的障壁層的一部分，藉此減小導電配線之間的電阻及寄生電容，並增大製程的自由度。
根據實例性實施例，導電結構可由具有低擴散度的材料（例如，釕（Ru）或鉬（Mo））形成，使得可部分地或完全移除障壁層。從中移除了障壁層的空間可形成空氣間隙。另外，可藉由使用反應性離子蝕刻的回蝕製程將釕（Ru）及鉬（Mo）平坦化，藉此減輕製程的負擔。
實例性實施例的各種有益優點及效果並不僅限於以上闡述，且在闡述具體實例性實施例的過程中將更容易理解。
雖然上文已示出且闡述實例性實施例，但對於熟習此項技術者而言將顯而易見的是，可做出修改及變化，而此並不背離隨附申請專利範圍所界定的實例性實施例的範疇。
1、1a、1b、1c、1d、1e、1f:半導體裝置 3:基板 6c:主動區/胞元主動區 6p:主動區/周邊主動區 9:隔離區 12c:第一雜質區/胞元雜質區 12p:第二雜質區/周邊雜質區 15:第一下部絕緣層 18:第二下部絕緣層 21:位元線 24:位元線頂蓋層 27:位元線間隔件 30:位元線結構 33c:胞元接觸插塞 33p:周邊接觸插塞 36:下部蝕刻停止層 39:導電圖案 42:支撐圖案 45:介電層 48:電極層 57:第一層間絕緣層 57P:突出部 61、61f:第一接觸結構 61H:第一接觸結構孔 63、63c、63e、63f:第一導電配線 63’:第一金屬層 63H:第一導電配線孔 64、64e、64f:第一導電結構 64f’:第一導電膜 65、65c:第一蝕刻停止層 67:第二層間絕緣層 67d1:第二下部層間絕緣層 67d2:第二上部層間絕緣層 71、71b、71d、71e:第二接觸結構 71H:第二接觸結構孔 73、73d、73e:第二導電配線 73H:第二導電配線孔 74、74b、74d、74e:第二導電結構 74’:第二導電膜 74H:第二導電結構孔 75、75c:第二蝕刻停止層 77:第三層間絕緣層 81、81e:第三接觸結構 83:第三導電配線 84:第三導電結構 85:第三蝕刻停止層 94:第四導電結構 87:第四層間絕緣層 99:接墊 611:下部部分 612:上部部分 A、B:區 A1:第一區 A2:第二區 AG1:第一空氣間隙 AG2:第二空氣間隙 AG2a:第二空氣間隙/空氣間隙 AG2d1:第二下部空氣間隙 AG2d2:第二上部空氣間隙 AG3:第三空氣間隙 AG21a:第一間隙部分 AG22a:第二間隙部分 AG23a:第三間隙部分 BM0、BM0f:接觸障壁層 BM1:第一障壁層 BM2、BM2a:第二障壁層 BM2d1:第二下部障壁層 BM2d2:第二上部障壁層 BM3:第三障壁層 BM4:第四障壁層 BM11:第一障壁部分/障壁部分 BM12:第二障壁部分 BM21、BM21a:第一障壁部分 BM22、BM22a:第二障壁部分 BM23:第三障壁部分 BM24:第四障壁部分 CAP:資料儲存結構 EP1:第一延伸部分 EP2:第二延伸部分 EP2d1:第二下部延伸部分 EP2d2:第二上部延伸部分 EP3:第三延伸部分 S1:第一側表面 S2:第二側表面 S3:第三側表面 SL:中間蝕刻停止層 ST1:第一結構 ST2:第二結構 ST3:第三結構 ST4:第四結構 ST5:第五結構
結合附圖閱讀以下闡述，本揭露的某些實例性實施例的以上及其他的態樣、特徵及優點將更顯而易見，在附圖中： 圖1是根據實例性實施例的半導體裝置的剖視圖。 圖2是根據實例性實施例的半導體裝置的剖視圖。 圖3是根據實例性實施例的半導體裝置的剖視圖。 圖4是根據實例性實施例的半導體裝置的剖視圖。 圖5是根據實例性實施例的半導體裝置的剖視圖。 圖6是根據實例性實施例的半導體裝置的剖視圖。 圖7是根據實例性實施例的半導體裝置的剖視圖。 圖8是根據實例性實施例的半導體裝置的剖視圖。 圖9是根據實例性實施例的半導體裝置的剖視圖。 圖10A、圖10B、圖10C、圖10D、圖10E、圖10F、圖10G、圖10H及圖10I是說明根據實例性實施例的製造半導體裝置的製程的剖視圖。 圖11A、圖11B及圖11C是說明根據實例性實施例的製造半導體裝置的製程的剖視圖。 圖12A及圖12B是說明根據實例性實施例的製造半導體裝置的製程的剖視圖。
1:半導體裝置
3:基板
6c:主動區/胞元主動區
6p:主動區/周邊主動區
9:隔離區
12c:第一雜質區/胞元雜質區
12p:第二雜質區/周邊雜質區
15:第一下部絕緣層
18:第二下部絕緣層
21:位元線
24:位元線頂蓋層
27:位元線間隔件
30:位元線結構
33c:胞元接觸插塞
33p:周邊接觸插塞
36:下部蝕刻停止層
39:導電圖案
42:支撐圖案
45:介電層
48:電極層
57:第一層間絕緣層
61:第一接觸結構
63:第一導電配線
64:第一導電結構
65:第一蝕刻停止層
67:第二層間絕緣層
71:第二接觸結構
73:第二導電配線
74:第二導電結構
75:第二蝕刻停止層
77:第三層間絕緣層
81:第三接觸結構
83:第三導電配線
84:第三導電結構
85:第三蝕刻停止層
94:第四導電結構
99:接墊
A、B:區
A1:第一區
A2:第二區
AG3:第三空氣間隙
BM0:接觸障壁層
BM3:第三障壁層
BM4:第四障壁層
CAP:資料儲存結構
EP3:第三延伸部分
ST1:第一結構
ST2:第二結構
ST3:第三結構
ST4:第四結構
ST5:第五結構

Claims (10)

  1. 一種半導體裝置，包括： 下部結構； 第一接觸結構，連接至所述下部結構； 第一導電配線，連接至所述第一接觸結構； 第一蝕刻停止層及層間絕緣層，依序設置於所述第一導電配線上； 第二接觸結構，穿過所述第一蝕刻停止層，所述第二接觸結構設置於所述層間絕緣層中且連接至所述第一導電配線； 第二導電配線，設置於所述第二接觸結構上且設置於所述層間絕緣層中； 障壁層，包括設置於所述第二接觸結構的底表面上的第一障壁部分； 第二蝕刻停止層，位於所述第二導電配線的頂表面及所述層間絕緣層的頂表面上，所述第二蝕刻停止層包括延伸部分，所述延伸部分在所述第二導電配線與所述層間絕緣層之間延伸，使得所述延伸部分設置於所述第二導電配線的側表面的上部部分上；以及 空氣間隙，位於所述障壁層與所述延伸部分之間。
  2. 如請求項1所述的半導體裝置，其中所述障壁層延伸成使得所述障壁層設置於所述第二接觸結構的側表面的至少一部分上。
  3. 如請求項1所述的半導體裝置，其中所述第二接觸結構與所述第二導電配線形成導電結構，且 其中所述空氣間隙由所述導電結構、所述層間絕緣層、所述延伸部分及所述障壁層界定。
  4. 如請求項1所述的半導體裝置，其中所述第二接觸結構與所述第二導電配線具有整合結構。
  5. 如請求項1所述的半導體裝置，其中所述第二接觸結構及所述第二導電配線包含釕（Ru）及鉬（Mo）中的至少一種。
  6. 如請求項1所述的半導體裝置，其中所述下部結構包括胞元開關裝置、位元線及胞元電容器，且 其中所述第一導電配線、所述第二接觸結構及所述第二導電配線處於較所述胞元電容器的水平高度高的水平高度處。
  7. 一種半導體裝置，包括： 第一導電配線； 接觸結構，連接至所述第一導電配線，所述接觸結構包含釕（Ru）及鉬（Mo）中的至少一種； 第二導電配線，連接至所述接觸結構，所述第二導電配線包含釕（Ru）及鉬（Mo）中的至少一種； 層間絕緣層，環繞所述接觸結構的側表面及所述第二導電配線的側表面； 障壁層，包括： 第一障壁部分，設置於所述接觸結構的底表面與所述第一導電配線的頂表面之間，以及 第二障壁部分，設置於所述接觸結構的所述側表面與所述層間絕緣層之間； 蝕刻停止層，設置於所述層間絕緣層的頂表面及所述第二導電配線的頂表面上，所述蝕刻停止層包括設置於所述第二導電配線的所述側表面與所述層間絕緣層之間的延伸部分；以及 空氣間隙，位於所述障壁層的所述第二障壁部分與所述蝕刻停止層的所述延伸部分之間。
  8. 如請求項7所述的半導體裝置，其中所述障壁層的所述第二障壁部分完全覆蓋所述接觸結構的所述側表面， 其中所述障壁層更包括： 第三障壁部分，自所述第二障壁部分延伸成使得所述第三障壁部分設置於所述第二導電配線的底表面上，以及 第四障壁部分，自所述第三障壁部分延伸成使得所述第四障壁部分設置於所述第二導電配線的所述側表面的第一部分上，且 其中所述空氣間隙覆蓋所述第二導電配線的所述側表面的第二部分。
  9. 如請求項7所述的半導體裝置，其中所述障壁層的所述第二障壁部分設置於所述接觸結構的所述側表面的第一部分上， 其中所述空氣間隙包括： 第一間隙部分，覆蓋所述接觸結構的所述側表面的第二部分， 第二間隙部分，覆蓋所述第二導電配線的底表面，以及 第三間隙部分，覆蓋所述第二導電配線的所述側表面的一部分。
  10. 一種半導體裝置，包括： 下部結構； 接觸結構，連接至所述下部結構，所述接觸結構包括： 下部部分，包括具有第一傾斜度的第一側表面，以及 上部部分，包括具有第二傾斜度的第二側表面，所述第二傾斜度不同於所述第一傾斜度； 導電配線，設置於所述接觸結構上且具有與所述接觸結構整合於一起的結構，所述導電配線包括第三側表面，所述第三側表面與所述接觸結構的所述第二側表面對齊且具有與所述第二傾斜度相同的第三傾斜度；以及 障壁層，設置於所述接觸結構的所述下部部分的至少所述第一側表面上。
TW112119821A 2022-05-30 2023-05-29 半導體裝置 TW202407826A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0065843 2022-05-30
KR1020220065843A KR20230166201A (ko) 2022-05-30 2022-05-30 반도체 장치

Publications (1)

Publication Number Publication Date
TW202407826A true TW202407826A (zh) 2024-02-16

Family

ID=88876806

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112119821A TW202407826A (zh) 2022-05-30 2023-05-29 半導體裝置

Country Status (4)

Country Link
US (1) US20230387005A1 (zh)
KR (1) KR20230166201A (zh)
CN (1) CN117727691A (zh)
TW (1) TW202407826A (zh)

Also Published As

Publication number Publication date
KR20230166201A (ko) 2023-12-07
US20230387005A1 (en) 2023-11-30
CN117727691A (zh) 2024-03-19

Similar Documents

Publication Publication Date Title
JP3805603B2 (ja) 半導体装置及びその製造方法
JP2826036B2 (ja) 均一かつ反復可能な導電性コンテナ構造体またはｄｒａｍコンテナ記憶キャパシタを製造する方法
US7375389B2 (en) Semiconductor device having a capacitor-under-bitline structure and method of manufacturing the same
US8809929B2 (en) Microelectronic memory devices having flat stopper layers
JP5073157B2 (ja) 半導体装置
US20070161277A1 (en) Memory Device and Method of Manufacturing the Same
US7605037B2 (en) Manufacturing method for an integrated semiconductor memory device and corresponding semiconductor memory device
US6281051B1 (en) Semiconductor device and manufacturing method thereof
US11469181B2 (en) Memory device with air gaps for reducing capacitive coupling
CN114597191A (zh) 包括绝缘图案的半导体装置
KR20240125424A (ko) 반도체 구조물 및 이를 형성하는 방법
JPH10163452A (ja) 半導体記憶装置及びその製造方法
US20220293607A1 (en) Memory device with air gaps for reducing capacitive coupling
JP2000049301A (ja) 半導体記憶装置
US20230102747A1 (en) Semiconductor device
TW202407826A (zh) 半導體裝置
KR20000008446A (ko) 공정 토폴로지 개선을 위한 고집적 반도체 장치 및 그 제조 방법
US20240023325A1 (en) Semiconductor device
US20240276708A1 (en) Semiconductor structure and method for forming the same
US20240260256A1 (en) Semiconductor devices and manufacturing methods for the same
TWI829436B (zh) 半導體記憶體裝置
US20240215229A1 (en) Semiconductor device
US20240276706A1 (en) Semiconductor device and manufacturing method thereof
US20230084281A1 (en) Semiconductor device and method of fabricating the same
JP2003347432A (ja) 半導体素子の製造方法