TW202406150A - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TW202406150A TW202406150A TW112114278A TW112114278A TW202406150A TW 202406150 A TW202406150 A TW 202406150A TW 112114278 A TW112114278 A TW 112114278A TW 112114278 A TW112114278 A TW 112114278A TW 202406150 A TW202406150 A TW 202406150A
- Authority
- TW
- Taiwan
- Prior art keywords
- barrier metal
- metal layer
- semiconductor device
- aforementioned
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000002184 metal Substances 0.000 claims abstract description 95
- 230000004888 barrier function Effects 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910020968 MoSi2 Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000000059 patterning Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本發明提供一種在具有與形成於終端區域之保護環經由障壁金屬層而連接之場板之半導體裝置，其中可抑制障壁金屬層之殘渣殘留者。
終端區域22包含：第1導電型之半導體基板1；第2導電型之複數個保護環2，其等形成於半導體基板；絕緣膜3，其與半導體基板及保護環相接，在與保護環重疊之位置具有開口部；複數個障壁金屬層4，其等至少形成於絕緣膜之開口部內，與保護環相接，彼此隔開而配置；及複數個場板5，其等在俯視下外形位於較障壁金屬層之外形為外側，與障壁金屬層之上表面及絕緣膜之上表面相接，相互隔開而配置。
Description
本發明係關於一種半導體裝置及其製造方法。
在功率半導體等半導體裝置中，存在形成有半導體元件且流動有主電流之主動區域、及形成於主動區域之周邊用於保持耐壓之終端區域。
作為終端區域之構造，例如在專利文獻1中，記載包含保護環(p層)、及與保護環經由障壁金屬層而連接之電極(場電極、亦稱為場板)之構造。
更具體而言，在專利文獻之圖1、圖2、摘要中記載：藉由「一種高耐壓功率半導體裝置，其特徵在於係具有由保護環形成之終端區域者，主動區域經由第1障壁金屬層與第1電極接合，前述保護環經由第2障壁金屬層與第2電極接合，通道截斷環經由第3障壁金屬層與第3電極接合。前述障壁金屬層各自空開間隔地配設，在橫貫前述終端區域之方向上，前述各障壁金屬層(第1至第3障壁金屬層)之寬度較接合之前述各電極(第1至第3電極)之寬度寬、且前述各障壁金屬層之一部分自前述接合之各電極之前述橫貫之方向上之兩側露出。」而「提供一種可兼顧功率半導體裝置之高耐壓化與小型化之半導體裝置」。
[先前技術文獻]
[專利文獻]
[專利文獻1] 特開2010-251404號公報
[發明所欲解決之課題]
然而，為了實現專利文獻1中記載之構造，在專利文獻1中，如專利文獻1之圖3所示般，在形成用於形成障壁金屬層之薄膜及用於形成場電極等電極之金屬層之後，使用光阻劑藉由濕式蝕刻進行過蝕刻將金屬層圖案化而形成電極，使用相同之光阻劑藉由各向異性乾式蝕刻將薄膜圖案化而形成障壁金屬層。
因此，在因異物等而光罩之開口不充分之情形、或濕式蝕刻不充分之情形下，場電極等之電極之下之障壁金屬層未被充分蝕刻，而有可能作為殘渣而殘留於電極間。若障壁金屬層作為殘渣而殘留，則各場電極之間被電性連接，連接於各場電極之保護環成為相同電位，而產生在終端區域無法確保充分之耐壓之問題。
本發明所欲解決之課題在於提供一種在具有與形成於終端區域之保護環經由障壁金屬層而連接之場板之半導體裝置中，可抑制障壁金屬層之殘渣殘留之半導體裝置及其製造方法。
[解決課題之技術手段]
為了解決上述課題，本發明之半導體裝置例如係具有形成有半導體元件之主動區域、及包圍前述主動區域之終端區域者，前述終端區域包含：第1導電型之半導體基板；第2導電型之複數個保護環，其等形成於前述半導體基板；絕緣膜，其與前述半導體基板及前述保護環相接，在與前述保護環重疊之位置具有開口部；複數個障壁金屬層，其等至少形成於前述絕緣膜之前述開口部內，與前述保護環相接，相互隔開而配置；及複數個場板，其等在俯視下外形位於較前述障壁金屬層之外形為外側，與前述障壁金屬層之上表面及前述絕緣膜之上表面相接，相互隔開而配置。
又，本發明之半導體裝置之製造方法例如係用於製造具有形成有半導體元件之主動區域、及包圍前述主動區域之終端區域之半導體裝置者，前述終端區域包含：第1導電型之半導體基板；第2導電型之複數個保護環，其形成於前述半導體基板；絕緣膜，其與前述半導體基板及前述保護環相接，在與前述保護環重疊之位置具有開口部；複數個障壁金屬層，其等與前述保護環相接，相互隔開而配置；及複數個場板，其等與前述障壁金屬層相接，相互隔開而配置；該半導體裝置之製造方法之特徵在於：在前述障壁金屬層之成膜後、且在前述場板之成膜前，將前述障壁金屬層進行蝕刻。
[發明之效果]
根據本發明之半導體裝置，因障壁金屬層之外形較場板靠內側，故即便在將障壁金屬層圖案化時殘留有殘渣，但將較場板靠外側之障壁金屬層再次蝕刻等而可將殘渣去除，而可抑制障壁金屬層之殘渣殘留。
又，根據本發明之半導體裝置之製造方法，因在場板之成膜前對障壁金屬層進行蝕刻，故可抑制障壁金屬層之殘渣殘留。又，即便假定在將障壁金屬層圖案化時殘留有殘渣，但在場板之蝕刻中或蝕刻後，將障壁金屬層再次蝕刻等而可將殘渣去除，而可抑制障壁金屬層之殘渣殘留。
以下，使用圖式對於本發明之實施例進行說明。關於各圖，在各實施例中，對於同一或類似之構成要件標注相同之符號，且省略重複之說明。
[實施例1]
圖1係實施例1之半導體裝置之剖視圖，圖2係實施例1之半導體裝置之平面圖。圖1係圖2之A-A之剖視圖。
實施例1之半導體裝置20具有形成有半導體元件之主動區域21、及包圍主動區域21之終端區域22。終端區域22包含：第1導電型(圖1中為n型)之半導體基板1、形成於半導體基板1之第2導電型(圖1中為p型)之複數個保護環2、絕緣膜3、障壁金屬層4、及場板5。
在圖1中，以形成於主動區域21之半導體元件係IGBT(Insulated Gate Bipolar Transistor，絕緣閘雙極電晶體)之情形為例進行說明。因此，主動區域21包含：漂移層，其係由半導體基板1構成；第2導電型之主體層6，其成為主接合層；障壁金屬層4，其形成為與主體層6相接；表面側主電極7，其形成為與障壁金屬層4相接；第1導電型之緩衝層8，其形成於半導體基板1之背面側；第2導電型之集極層9；及背面側主電極10。再者，亦有省略緩衝層8之情形。又，主動區域21包含閘極電極與閘極及閘極絕緣膜，但省略圖示。在圖1中，因半導體基板1之雜質濃度為低濃度，故表述為n-。在圖1中，將第1導電型設為n型，將第2導電型設為p型，但亦可將第1導電型設為p型，將第2導電型設為n型。
再者，半導體元件亦可為MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)，該情形下，形成第1導電型之汲極層而取代第2導電型之集極層9。
又，半導體元件亦可為二極體元件而取代IGBT或MOSFET等開關元件。該情形下，形成第1導電型之陰極層而取代第2導電型之集極層9。
接著，對於實施例1之終端區域22之構造之詳情進行說明。
保護環2相互隔開地形成複數個。
絕緣膜3與半導體基板1與保護環2相接，在與保護環2重疊之位置具有開口部。
障壁金屬層4形成複數個，相互隔開而配置，且至少形成於絕緣膜3之開口部內，並與保護環2相接。在實施例1中，障壁金屬層4亦形成於絕緣膜3之上表面。障壁金屬層4例如可藉由Ti、TiN、TiW、MoSi
2中之任一者形成。障壁金屬層4具有防止場板5所含有之金屬(例如Al)向構成保護環2之半導體層(例如Si)擴散之作用。因此，障壁金屬層4理想的是在絕緣膜3之開口部內，形成於與保護環2重疊之所有區域。
場板5形成複數個，相互隔開而配置，且在俯視下外形位於較障壁金屬層4之外形為外側，與障壁金屬層4之上表面及絕緣膜3之上表面相接。場板5例如可藉由Al，AlSi，AlCu，AlSiCu中之任一者形成。在實施例1中，因障壁金屬層4亦形成於絕緣膜3之上表面，故場板5在絕緣膜3之上表面處亦與障壁金屬層4之側面相接。
藉由如以上之構成，複數個場板5之間隔較複數個障壁金屬層4之間隔小。又，障壁金屬層4之端部位於較場板5之端部靠內側。而且，障壁金屬層4之整體被場板5覆蓋，而成為不露出之構造。
根據實施例1之半導體裝置20，因障壁金屬層4之外形較場板5靠內側，故即便在將障壁金屬層4圖案化時殘留有殘渣，但將較場板5靠外側之障壁金屬層再次蝕刻等而可將殘渣去除，而可抑制障壁金屬層4之殘渣殘留。
若障壁金屬層4作為殘渣而殘留，則場板5之間被電性連接，連接於各場板5之保護環2成為相同電位，而產生在終端區域22無法確保充分之耐壓之問題。相對於此，根據實施例1之半導體裝置20，因障壁金屬層4之外形較場板5靠內側、及可抑制障壁金屬層4之殘渣殘留，故可抑制該問題之產生。
接著，對於實施例1之半導體裝置20之製造方法進行說明。實施例1之半導體裝置20係藉由在障壁金屬層4之成膜後、且在場板5之成膜前，對障壁金屬層4進行蝕刻而形成。
圖3至圖7係說明實施例1之半導體裝置之製造方法之剖視圖。再者，此處僅對表面側進行說明，對背面側省略圖示及說明。
首先，如圖3所示般，向半導體基板1注入第2導電型之雜質，形成保護環2及主體層6。其後，在將絕緣膜3成膜後，在必要之部位形成開口部。
接著，如圖4所示般，藉由濺鍍或蒸鍍而形成作為障壁金屬層4之金屬層。
接著，如圖5所示般，使用光阻劑11對障壁金屬層4藉由蝕刻而進行加工。藉由在場板5之成膜前對障壁金屬層4進行蝕刻，而可抑制障壁金屬層4之殘渣殘留，且可以使障壁金屬層4之外形較場板5之外形為內側之方式進行加工。
接著，如圖6所示般，藉由濺鍍或蒸鍍而形成作為場板5之金屬層。
接著，如圖7所示般，使用光阻劑11對場板5藉由蝕刻而進行加工。此時，以在俯視下場板5之外形位於較障壁金屬層4之外形為外側之方式進行加工。藉此，複數個場板5之間隔小於複數個障壁金屬層4之間隔。其後，藉由去除光阻劑11，而可形成圖1所示之構造。
又，在圖7所示之步驟之後，即便假定在將障壁金屬層4圖案化時殘留有殘渣，但在場板5之蝕刻中或蝕刻後，將障壁金屬層4再次蝕刻等而可將殘渣去除。藉此，可抑制障壁金屬層4之殘渣殘留。
[實施例2]
實施例2係實施例1之變化例。在實施例2中，以與實施例1不同之點為中心進行說明，且省略重複之說明。
圖8係實施例2之半導體裝置之剖視圖。
實施例2之半導體裝置20之障壁金屬層4在不形成於絕緣膜3之上表面之點上與實施例1不同。換言之，僅形成於絕緣膜3之開口部內。關於製造方法，僅障壁金屬層4之圖案化之形狀不同，與實施例1大致相同。在實施例2中，亦可發揮與實施例1相同之效果。
以上，對於本發明之實施例進行了說明，但本發明不限定於實施例中記載之構成，可在本發明之技術思想範圍內進行各種變更。又，可將各實施例中所說明之構成之一部分或全部進行組合並應用。
1:半導體基板
2:保護環
3:絕緣膜
4:障壁金屬層
5:場板
6:主體層
7:表面側主電極
8:緩衝層
9:集極層
10:背面側主電極
11:光阻劑
12:電極層
20:半導體裝置
21:主動區域
22:終端區域
圖1係實施例1之半導體裝置之剖視圖。
圖2係實施例1之半導體裝置之平面圖。
圖3係說明實施例1之半導體裝置之製造方法之剖視圖。
圖4係說明實施例1之半導體裝置之製造方法之剖視圖。
圖5係說明實施例1之半導體裝置之製造方法之剖視圖。
圖6係說明實施例1之半導體裝置之製造方法之剖視圖。
圖7係說明實施例1之半導體裝置之製造方法之剖視圖。
圖8係實施例2之半導體裝置之剖視圖。
1:半導體基板
2:保護環
3:絕緣膜
4:障壁金屬層
5:場板
6:主體層
7:表面側主電極
8:緩衝層
9:集極層
10:背面側主電極
20:半導體裝置
21:主動區域
22:終端區域
Claims (11)
- 一種半導體裝置，其係具有形成有半導體元件之主動區域、及包圍前述主動區域之終端區域者，其特徵在於： 前述終端區域包含： 第一導電型之半導體基板； 第2導電型之複數個保護環，其等形成於前述半導體基板； 絕緣膜，其與前述半導體基板及前述保護環相接，在與前述保護環重疊之位置具有開口部； 複數個障壁金屬層，其等至少形成於前述絕緣膜之前述開口部內，與前述保護環相接，相互隔開而配置；及 複數個場板，其等在俯視下外形位於較前述障壁金屬層之外形為外側，與前述障壁金屬層之上表面及前述絕緣膜之上表面相接，相互隔開而配置。
- 如請求項1之半導體裝置，其中 前述障壁金屬層亦形成於前述絕緣膜之上表面， 前述場板在前述絕緣膜之上表面與前述障壁金屬層之側面相接。
- 如請求項1之半導體裝置，其中 前述障壁金屬層未形成於前述絕緣膜之上表面。
- 如請求項1之半導體裝置，其中 前述障壁金屬層在前述絕緣膜之前述開口部內，形成於與前述保護環重疊之所有區域。
- 如請求項1之半導體裝置，其中 前述障壁金屬層藉由Ti、TiN、TiW、MoSi 2中之任一者形成。
- 如請求項1之半導體裝置，其中 前述複數個場板之間隔小於前述複數個障壁金屬層之間隔。
- 如請求項1之半導體裝置，其中 前述半導體元件係開關元件。
- 如請求項1之半導體裝置，其中 前述半導體元件係二極體元件。
- 一種半導體裝置之製造方法，其係用於製造具有形成有半導體元件之主動區域、及包圍前述主動區域之終端區域之半導體裝置者，前述終端區域包含：第1導電型之半導體基板；第2導電型之複數個保護環，其形成於前述半導體基板；絕緣膜，其與前述半導體基板及前述保護環相接，在與前述保護環重疊之位置具有開口部；複數個障壁金屬層，其等與前述保護環相接，相互隔開而配置；及複數個場板，其等與前述障壁金屬層相接，相互隔開而配置； 該半導體裝置之製造方法之特徵在於：在前述障壁金屬層之成膜後、且在前述場板之成膜前，將前述障壁金屬層進行蝕刻。
- 如請求項9之半導體裝置之製造方法，其中 前述複數個場板之間隔小於前述複數個障壁金屬層之間隔。
- 如請求項9之半導體裝置之製造方法，其中 在前述場板之蝕刻中或蝕刻後，將前述障壁金屬層再次蝕刻。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022115369A JP2024013345A (ja) | 2022-07-20 | 2022-07-20 | 半導体装置およびその製造方法 |
| JP2022-115369 | 2022-07-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202406150A true TW202406150A (zh) | 2024-02-01 |
Family
ID=89617562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112114278A TW202406150A (zh) | 2022-07-20 | 2023-04-17 | 半導體裝置及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2024013345A (zh) |
| TW (1) | TW202406150A (zh) |
| WO (1) | WO2024018695A1 (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009021526A (ja) * | 2007-07-13 | 2009-01-29 | Toshiba Corp | 電力用半導体装置及びその製造方法 |
| JP7137947B2 (ja) * | 2018-03-22 | 2022-09-15 | ローム株式会社 | 窒化物半導体装置 |
| JP7240970B2 (ja) * | 2019-06-27 | 2023-03-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2022
- 2022-07-20 JP JP2022115369A patent/JP2024013345A/ja active Pending
-
2023
- 2023-04-04 WO PCT/JP2023/013896 patent/WO2024018695A1/ja unknown
- 2023-04-17 TW TW112114278A patent/TW202406150A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024013345A (ja) | 2024-02-01 |
| WO2024018695A1 (ja) | 2024-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9129819B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP5477681B2 (ja) | 半導体装置 | |
| CN106463540B (zh) | 半导体装置 | |
| JP6241572B2 (ja) | 半導体装置 | |
| JP2009231321A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP7464763B2 (ja) | 窒化物半導体装置 | |
| JP6566835B2 (ja) | 半導体装置およびその製造方法 | |
| JP5733885B2 (ja) | 半導体装置およびその製造方法 | |
| US20160126100A1 (en) | Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same | |
| JP2020174165A (ja) | 半導体装置の製造方法 | |
| JP5044151B2 (ja) | 半導体装置 | |
| TW202406150A (zh) | 半導體裝置及其製造方法 | |
| JP4577480B2 (ja) | 絶縁ゲート型半導体装置 | |
| KR100333107B1 (ko) | 반도체장치 | |
| CN111834448A (zh) | 碳化硅半导体装置 | |
| TW550818B (en) | Semiconductor device | |
| US20230042721A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US11177360B2 (en) | Semiconductor device | |
| KR100370155B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| CN110085670B (zh) | 半导体装置 | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JP2022033226A (ja) | 半導体装置 | |
| CN115701662A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| JP2011129616A (ja) | 半導体装置 | |
| JP2020088138A (ja) | 半導体装置 |