TW202403372A - 光電封裝結構和光子計算系統 - Google Patents

光電封裝結構和光子計算系統 Download PDF

Info

Publication number
TW202403372A
TW202403372A TW112125075A TW112125075A TW202403372A TW 202403372 A TW202403372 A TW 202403372A TW 112125075 A TW112125075 A TW 112125075A TW 112125075 A TW112125075 A TW 112125075A TW 202403372 A TW202403372 A TW 202403372A
Authority
TW
Taiwan
Prior art keywords
integrated circuit
substrate
optical
packaging structure
optical waveguide
Prior art date
Application number
TW112125075A
Other languages
English (en)
Inventor
沈亦晨
孟懷宇
建華 吳
盧正觀
達迪 塞蒂亞迪
羅恩 斯沃岑特魯伯
蘇湛
莫 斯坦曼
陳俊傑
彭博
Original Assignee
中國商南京光智元科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國商南京光智元科技有限公司 filed Critical 中國商南京光智元科技有限公司
Publication of TW202403372A publication Critical patent/TW202403372A/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4237—Welding
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4296—Coupling light guides with opto-electronic elements coupling with sources of high radiant energy, e.g. high power lasers, high temperature light sources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06E—OPTICAL COMPUTING DEVICES; COMPUTING DEVICES USING OTHER RADIATIONS WITH SIMILAR PROPERTIES
    • G06E1/00—Devices for processing exclusively digital data
    • G06E1/02—Devices for processing exclusively digital data operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/18—Chip packaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/06—Structured ASICs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Optical Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了一種光電封裝結構和光子計算系統。光電封裝結構包括：基板，包括核心層、光互連網路以及電互連網路；以及晶片陣列，佈置在所述基板的第一表面上，包括至少一個光晶片和至少一個電晶片；所述光晶片藉由所述光互連網路進行光互連，所述電晶片藉由所述電互連網路進行電互連。所述至少一個光晶片和至少一個電晶片中部分或全部光晶片和電晶片形成包括光晶片和電晶片的電子-光子混合晶片，並且所述電互連網路包括貫穿所述基板的一個或多個第二導電通孔，所述基板的第二表面具有用於焊接到印刷電路板的焊接結構，所述焊接結構與所述電互連網路電連接。

Description

光電封裝結構和光子計算系統
本申請要求於2022年7月6日提交的申請號為202210796603.1的中國專利申請的優先權。本揭露涉及半導體領域，更具體而言，涉及一種光電封裝結構和光子計算系統。
矽電子積體電路的發展得益於幾十年來在光微影技術和其他製造創新方面的一代又一代改進，其中的電晶體的性能和互連密度在不斷增加。隨著時間的推移，矽電子積體電路的性能越來越接近技術的物理極限，改進的步伐已經放緩。行業專家已經使用先進的封裝技術來克服這一限制，藉由擴展可用面積或體積來電連接多個矽積體電路，或者將多個矽積體電路並排放置，或者將多個矽積體電路堆疊在一起，或者將這兩種技術進行各種組合。雖然這些技術藉由聚合更多的矽為可擴展性注入了新的活力，但它們仍然受到晶片尺寸和用於晶片間通信的可用相鄰表面或邊緣的限制，並存在組裝模組在冷卻和供電方面的問題。
鑒於上述問題，本揭露提供一種光電封裝結構和光子計算系統，藉由在基板上使用光信號，以更高的單位面積頻寬以及不受矽鄰接限制的更完全連接的拓撲，大幅擴展計算和互連能力。
本揭露的第一方面提供了一種光電封裝結構，包括：基板，包括核心層、光互連網路以及電互連網路；以及晶片陣列，佈置在所述基板的第一表面上，包括至少一個光子積體電路晶片和至少一個電子積體電路晶片；所述光子積體電路晶片藉由所述光互連網路進行光互連，所述電子積體電路晶片藉由所述電互連網路進行電互連。所述至少一個光子積體電路晶片和至少一個電子積體電路晶片中部分或全部光子積體電路晶片和電子積體電路晶片形成包括光子積體電路晶片和電子積體電路晶片的電子-光子混合晶片，並且所述電互連網路包括貫穿所述基板的一個或多個第二導電通孔，所述基板的第二表面具有用於焊接到印刷電路板的焊接結構，所述焊接結構與所述電互連網路電連接。
在一些實施例中，所述電子-光子混合晶片中的光子積體電路晶片具有貫穿其中的一個或多個第一導電通孔，所述一個或多個第一導電通孔與所述電互連網路電連接，所述電子-光子混合晶片中的電子積體電路晶片佈置在所述光子積體電路晶片的上表面上並且與所述一個或多個第一導電通孔電連接。
在一些實施例中，所述光子積體電路晶片中佈置有第一光波導，所述光互連網路包括第二光波導，並且所述光子積體電路晶片與所述光互連網路之間藉由所述第一光波導和所述第二光波導進行光耦合。
在一些實施例中，所述第一光波導與所述第二光波導在垂直於所述基板的第一表面的方向上疊置且間隔預定距離，使得所述第一光波導和所述第二光波導實現光的絕熱耦合。
在一些實施例中，光電封裝結構還包括：光束重定向元件的陣列，其被佈置在所述基板中，所述光束重定向元件的陣列中的每個光束重定向元件被配置為改變光束的方向以使其進入第二/第一光波導的光耦合器中。
在一些實施例中，所述光子積體電路晶片還包括連接到所述第一光波導的邊緣耦合器，所述第一光波導的邊緣耦合器和所述第二光波導之間藉由光子引線接合的方式進行光耦合。
在一些實施例中，所述第二光波導包括以下至少之一：a. 嵌入在所述基板的核心層中的一層或多層光波導；b. 形成在所述基板的核心層的第一表面上的一層或多層光波導；和c. 形成在所述基板的核心層內的三維波導網路。
在一些實施例中，在所述第二光波導包括所述三維波導網路的情況下，所述光子積體電路晶片還包括連接到所述第一光波導的光柵耦合器，所述第一光波導藉由所述光柵耦合器耦合到所述三維波導網路。
在一些實施例中，所述光電封裝結構，還包括：光源，其被配置為向所述光子積體電路晶片提供光。
在一些實施例中，所述光源被設置在所述基板的第一表面上，並且所述光源藉由與所述光子積體電路晶片中的第一光波導的邊緣耦合器對齊，進而向所述光子積體電路晶片提供光。
在一些實施例中，所述光源被設置在所述基板的第一表面的凹槽中，並且所述光源藉由與所述光互連網路中的第二光波導的邊緣耦合器對齊，進而向所述光子積體電路晶片提供光。
在一些實施例中，所述光源被設置在所述基板的第一表面上，並且所述光源藉由光子引線接合的方式將光耦合到所述光子積體電路晶片中的第一光波導的光耦合器中，進而向所述光子積體電路晶片提供光。
在一些實施例中，所述光源被設置在所述基板的第一表面的凹槽中，並且所述光源藉由光子引線接合的方式將光耦合到所述光互連網路中的第二光波導的光耦合器中，進而向所述光子積體電路晶片提供光。
在一些實施例中，所述光源被設置在所述基板的第一表面上，並且所述光電封裝結構還包括：光束調整元件，其被佈置在所述基板的第一表面上，位於所述光源和所述光子積體電路晶片之間，其中，所述光源藉由所述光束調整元件將光耦合到所述光子積體電路晶片的第一光波導的光耦合器中，進而向所述光子積體電路晶片提供光。
在一些實施例中，所述光源被設置在所述基板的第一表面的凹槽中，並且所述光電封裝結構還包括：光束調整元件，其被佈置在所述凹槽中，位於所述光源和所述光互連網路中的第二光波導之間，其中，所述光源藉由所述光束調整元件將光耦合到所述第二光波導的光耦合器中，進而向所述光子積體電路晶片提供光。
在一些實施例中，所述光源包括：雷射器，其被配置為發射光；溫度控制器，其佈置在所述雷射器下方，並且被配置為藉由調節所述雷射器的溫度來控制所述雷射器發射的光的波長。
在一些實施例中，所述電互連網路包括佈置在所述基板的核心層的第二表面上的一層或多層電佈線層。
在一些實施例中，所述電互連網路還包括佈置在所述基板的核心層的第一表面上的一層或多層電佈線層。
在一些實施例中，所述晶片陣列中的至少一些晶片被設置在基板的第一表面上的凹槽上方並覆蓋所述凹槽，所述電互連網路還包括佈置在所述凹槽中的一層或多層電佈線層，並且所述光互連網路被佈置在所述基板的第一表面上未被所述凹槽佔據的區域中。
在一些實施例中，所述晶片陣列包括一個或多個儲存晶片。
在一些實施例中，所述基板的核心層的材料為玻璃、矽或陶瓷。
本揭露的第二方面提供了一種光子計算系統，其包括如前所述的光電封裝結構，所述光子計算系統還包括：光源，其被配置為向所述光電封裝結構提供光；以及印製電路板，其被配置為承載所述光電封裝結構，並且與所述基板的第二表面上的焊接結構電連接。
本揭露的第三方面提供了一種光子計算系統，其包括如前所述光電封裝結構，所述光子計算系統還包括：印製電路板，其被配置為承載所述光電封裝結構，並且與所述基板的第二表面上的焊接結構電連接。
本揭露提出的光電封裝結構藉由利用光的速度、功率、效率以及晶片陣列版式為下一代高性能AI計算任務提供動力，為新的計算典範提供平台。平台基於面板式可擴展，克服了晶圓刻線限制和晶圓尺寸限制。它將在晶片頻寬方面帶來重大突破，優於所有現有的CPU/GPU頻寬。本揭露中提出的面板式基板可擴展至310 × 310 mm2、510 × 510 mm2，甚至更大，相比之下，當前的晶片僅可擴展至100 ×100 mm2，晶圓也僅可擴展至12英寸。藉由光處理資訊，本揭露中提出的光電封裝結構將提供超高速、低延遲和低功耗的AI計算，與傳統電子架構相比，將有幾個數量級的改進。
下面將參照附圖詳細地描述本揭露的實施例。雖然附圖中示出了本揭露的一些實施例，然而，應當理解的是，本揭露不應該被解釋為限於這裡闡述的實施例，相反地，提供這些實施例是為了更加透徹和完整地理解本揭露。應當理解的是，本揭露的附圖及實施例僅用於示例性作用，並非用於限制本揭露的保護範圍。
應當理解的是，本揭露的實施方式中記載的各個元件、組件在一些情況下可以省略，並且本揭露的實施例可以包括其它的元件、組件。此外，應當理解的是，各個實施例中描述的各種元件、組件或耦合方式可以相互組合，除非上下文明確表示相反或明顯不適用。
本揭露的實施例提供了一種光電封裝結構。第1圖示出了本揭露的實施例的光電封裝結構100的整體配置的示意圖。為了更清楚地理解本揭露，第1圖在（a）中示出了本揭露的實施例的光電封裝結構100的俯視圖，在（b）中示出了光電封裝結構100在第一方向上的剖面圖，在（c）中示出了光電封裝結構100在第二方向上的剖面圖，並且（d）中示出了光電封裝結構100的局部細節剖面圖。
如第1圖中的（a）至（c）所示，光電封裝結構100包括基板110和晶片陣列120。
基板110是承載和互連晶片陣列120並用於安裝到印刷電路板（PCB）上的面板。基板110的尺寸可以製作得較大，例如可擴展至310 ×310 mm2、510 ×510 mm2，甚至更大，從而克服晶圓刻線限制和晶圓尺寸限制，為光電晶片的封裝提供更大的封裝面積。本揭露實施例的基板110可以直接使用現有的玻璃板、陶瓷板或矽基板，從而達到較大的面積，並可以直接安裝到PCB上。而由此形成的基板的厚度主要取決於製備導電通孔的製程，目前導電通孔的製程可以做得1微米，因此優選地，可以將這樣的基板形成為具有較大的厚度，例如等於或大於1微米，以實現足夠的強度。隨著製備導電通孔的製程技術的成熟，基板的厚度可以做得更加大，厚度較大的基板具有剛性大、不容易翹曲等優點。
如第1圖中的（d）所示，基板110在結構上可以包括核心層111、光互連網路112以及電互連網路113。核心層111的材料可以例如為玻璃、矽或陶瓷等。例如，可以在核心層111上先佈設一層光學蓋層材料，再佈設波導材料，從而形成光互連網路112。例如，還可以在核心層111的下表面上佈置至少一層電佈線層，從而形成電互連網路113。
如第1圖的（a）中所示，光電封裝結構100中的晶片陣列120可以包括至少一個光子積體電路（PIC）晶片和至少一個電子積體電路(EIC)晶片，它們佈置在基板110的第一表面（例如，上表面）上，形成晶片的二維陣列。
在晶片陣列120包括多個光子積體電路晶片的情況下，多個光子積體電路晶片之間可以藉由如上所述的光互連網路112進行光互連。此外，在晶片陣列120包括多個電子積體電路晶片的情況下，多個電子積體電路晶片可以藉由如上所述的電互連網路113進行電互連。
在一些實施例中，為了進一步壓縮封裝體積，晶片陣列120中的至少一個光子積體電路晶片和至少一個電子積體電路晶片可以形成包括光子積體電路晶片和電子積體電路晶片的電子-光子混合晶片，例如，如第1圖中所示的EPIC，第1圖中的（d）示出了一個EPIC以及對應的基板部分的局部剖面圖。
如第1圖中的（d）所示，電子-光子混合晶片EPIC中的光子積體電路晶片PIC具有貫穿其中的一個或多個導電通孔TDV，一個或多個導電通孔TDV與電互連網路113（例如，藉由核心層111中的TGV）電連接。此外，如圖所示，電子-光子混合晶片EPIC中的電子積體電路晶片EIC佈置在光子積體電路晶片PIC的上表面上並且與一個或多個導電通孔TDV電連接。
需要說明的是，這裡的用語“電子-光子混合晶片”並不意味著要採用除了如前所述的光子積體電路晶片和電子積體電路晶片之外的其它晶片，而是意味著光子積體電路晶片PIC 和電子積體電路晶片EIC 可以相互堆疊並連接形成整體結構，例如小晶片（chip-let），從而將整體結構佈置在基板110上，作為晶片陣列120中的部分或全部晶片。
“電子-光子混合晶片”本身可以採用各種不同的方式形成。例如，可以在PIC晶片的上表面上佈置多個第一電連接件，並且在EIC晶片的下表面上可以對應地佈置多個第二電連接件，PIC晶片和EIC晶片藉由第一電連接件和第二電連接件直接接合，從而形成“電子-光子混合晶片”的整體結構。可選地，電子-光子混合晶片也可以是包含一個PIC晶片和多個EIC晶片（例如，數位電子積體電路晶片(D-EIC)和類比電子積體電路晶片（A-EIC））的整體結構，D-EIC晶片、A-EIC晶片和PIC晶片之間也可以藉由如上所述第一電連接件和第二電連接件直接接合。此外，還可以利用倒裝焊的連接方式接合將EIC晶片倒裝到PIC晶片之上，從而形成如上所述的電子-光子混合晶片。形成“電子-光子混合晶片”不限於以上方式，還可以採用各種其他方式形成“電子-光子混合晶片”的整體結構，再此不再詳細展開。
此外，如第1圖的（d）所示，基板110的下表面上還具有用於焊接到印刷電路板的焊接結構114，焊接結構114與電互連網路113電連接。例如，焊接結構114可以是多個LGA焊盤或BGA焊球。
第1圖示出的光電封裝結構100中的晶片陣列除了包括如上所述的EIC晶片、PIC晶片、或EPIC晶片之外，還可以包括其他類型的晶片。例如，光電封裝結構100還可以包括一個或多個儲存晶片，例如，如第1圖所示的高頻寬儲存晶片HBM晶片。應當理解的是，如第1圖所示的EIC晶片、PIC晶片、EPIC晶片和HBM晶片僅僅是眾多晶片中的一些示例，根據本揭露的實施例的光電封裝結構100還可以根據具體需要包含其他各種類型的晶片，包括但不限於溫度控制晶片、功率控制晶片、光源晶片等等。
晶片陣列120的各個晶片之間藉由電互連網路113進行電互連，並且藉由光互連網路112進行光互連。在一些實施例中，電互連網路113還包括貫穿基板的核心層111的一個或多個導電通孔。
例如，如第1圖中的（d）所示，當核心層材料為玻璃的情況下，一個或多個導電通孔為如圖所示的貫穿玻璃通孔（TGV）。或者，當核心層材料為陶瓷的情況下，一個或多個導電通孔可以是貫穿陶瓷通孔（TCV）。或者，當核心層材料為矽的情況下，一個或多個導電通孔可以是貫穿矽通孔（TSV）。
如上所述，佈置在基板110上的多個光子積體電路晶片PIC之間可以藉由光互連網路112進行光互連。以下將結合第2圖至第6圖詳細描述多個PIC晶片之間藉由光互連網路進行光互連的具體實現方式。
通常情況下，光子積體電路晶片PIC中佈置有用於進行光傳輸的第一光波導，並且基板上的光互連網路通常包括第二光波導。光子積體電路晶片PIC與光互連網路之間可以藉由第一光波導和第二光波導進行光耦合，進而藉由光互連網路將多個光子積體電路晶片PIC互連在一起。
需要說明的是，在下文中提到的用語“第二光波導”可以表示光互連網路的一部分或全部。
在一些實施例中，基板上的光互連網路中的第二光波導可以包括各種類型的光波導。第2圖示出了本揭露的實施例的光電封裝結構中光互連網路中的光波導的示意圖。
第2圖中的（a）示出了嵌入在基板的核心層中的嵌入式光波導，第2圖中的（b）示出了形成在基板的核心層的第一表面上的組合式光波導，並且第2圖中的（c）示出了形成在基板的核心層內的三維（3D）刻寫波導。
在一些實施例中，基板上的光互連網路中的第二光波導可以是如第2圖中的（a）-（c）中所示的單層波導，也可以是如第2圖中的（d）中所示的多層波導，也可以是以上各種類型的光波導的組合。
取決於不同的光波導類型和不同的設計需求，佈置在基板上的光子積體電路晶片PIC和光互連網路可以藉由各種方式進行光耦合。取決於不同的光耦合方式，又可以有多種方式排列或佈置光電封裝結構中的電互連網路和光互連網路。
第3圖示出了本揭露的實施例的光電封裝結構300中第一種光耦合方式的示意圖。簡單起見，第3圖僅示出了一個包含EIC晶片和PIC晶片的EPIC晶片與基板上的光互連網路之間進行耦合的示意圖。
如第3圖所示，EPIC晶片中的光子積體電路晶片PIC包括嵌入其中的多個第一光波導WG-1。基板上的光互連網路包括如第3圖所示的佈置在基板的核心層上的第二光波導WG-2。在一些示例中，光波導WG-1和WG-2的材料可以為矽或者氮化矽。
具體地，第一光波導WG-1可包括第一光耦合部，並且第二光波導可包括第二光耦合部（圖中未示出），簡單起見，可將例如第一光波導WG-1和第二光波導WG-2的端部視為各自的光耦合部。光子積體電路晶片PIC被貼合到基板的上表面上，使得PIC晶片中的第一光波導WG-1與基板的核心層上的第二光波導WG-2彼此靠近，例如，第一光波導WG-1和第二光波導WG-2的光耦合部在垂直於基板的上表面的方向上疊置且間隔預定距離H（例如，小於600nm），使得第一光波導WG-1和第二光波導WG-2的光耦合部之間能夠實現光的絕熱耦合。
例如，來自左側第二光波導WG-2的光可以藉由WG-2耦合到PIC晶片中的第一光波導WG-1中，然後在PIC晶片中進行傳輸和處理之後，再次由右側的第一光波導WG-1耦合到基板的核心層上的第二光波導WG-2中，進而以類似的方式再耦合到其他PIC晶片中，從而實現不同PIC晶片之間的光互連。
PIC晶片和光互連網路之間的絕熱耦合方式可適用於如上關於第2圖所述的嵌入式波導和組合式波導類型。
此外，還需要說明的是，如第3圖所示，當採用絕熱耦合方式進行光子積體電路晶片PIC與光互連網路之間的光耦合的情況下，由於絕熱耦合要求光子積體電路晶片和光互連網路之間緊密貼合，通常不會在基板的上表面上佈置電互連網路，而是僅將電互連網路佈置在基板的下表面上，例如，電互連網路包括如第3圖所示的一層或多層電佈線層113-1。
以上結合第3圖描述了PIC晶片和光互連網路之間的絕熱耦合方式的各種配置，藉由耦合方式可以實現多個光子積體電路晶片之間的光互連。這種使用絕熱耦合的技術對多個光子積體電路晶片進行光互連的封裝結構由於光子積體電路晶片和基板之間的緊密貼合，有益於壓縮封裝結構的整體體積。
除了如上所述的絕熱耦合方式之外，還可以採用光束重定向元件實現PIC晶片和光互連網路之間的光耦合。第4圖示出了本揭露的實施例的光電封裝結構400中第二種光耦合方式的示意圖。
相比第3圖中的光電封裝結構300，如第4圖所示的光電封裝結構400還可以包括光束重定向元件130的陣列（例如，第4圖示出的兩個光束重定向元件130），其被佈置在基板中，並且光束重定向元件130的高度被適當調整（例如，藉由在基板上表面開槽），使其與光互連網路中的第二光波導WG-2對準，進而使得光束重定向元件130的陣列中的每個光束重定向元件被配置為改變光束的方向以使其進入第二/第一光波導的光耦合器中。
在一些實施例中，光束重定向元件130可以是如圖所示的稜鏡。稜鏡被佈置在基板的核心層上表面的凹槽中，並且其位置和高度被調整使得來自第一光波導WG-1的光可以藉由折射或反射進入第二光波導WG-2，或者來自第二光波導WG-2的光可以藉由折射或反射進入第一光波導WG-1，從而實現PIC晶片和光互連網路之間的光耦合。
在採用光束重定向元件130進行光耦合的情況下，第一光波導WG-1和/或第二光波導WG-2的光耦合部可以配置光柵耦合器GC，從而利用光柵的衍射效應進行光耦合，進而改變光的方向，實現光的垂直耦合。第4圖示出了第一光波導WG-1的端部配置有光柵耦合器GC的示例。
相比與第3圖中將光互連網路（例如，包括第3圖中的第二光波導WG-2）佈置在基板的上表面上，並且將電互連網路（例如，包括第3圖中的一層或多層電佈線層113-1）佈置在與上表面相對的基板的下表面上，第4圖示出了光互連網路和電互連網路的另一種不同佈置方式。
例如，如第4圖所示，由於光子積體電路晶片PIC和光互連網路之間沒有採用絕熱耦合方式進行光耦合，在這種情況下，不需要控制使得光子積體電路晶片PIC中的第一光波導和光互連網路距離很近，因此基板的上表面上也可以佈置一層或多層電佈線層113-2，作為電互連網路的一部分。例如，如圖所示，電互連網路可以同時包括基板的核心層的下表面上的一層或多層電佈線層113-1、以及基板的核心層的上表面上的一層或多層電佈線層113-2。
在這種情況下，可以將光互連網路（例如，包括第4圖中的第二光波導WG-2）佈置在基板的上表面上，並且第二光波導WG-2被電互連網路中的一層或多層電佈線層113-2覆蓋。
除了如上所述的絕熱耦合和採用光束重定向元件垂直耦合方式之外，還可以採用光子引線接合（又稱為PWB）的方式實現PIC和光互連網路之間的光耦合。第5圖示出了本揭露的實施例的光電封裝結構500中採用光子引線接合的光耦合方式的示意圖。
如第5圖所示，光子積體電路晶片PIC的第一光波導WG-1的端部設置有邊緣耦合器EC，所述第一光波導WG-1的邊緣耦合器EC和第二光波導WG-2之間藉由光子引線接合（PWB）的方式進行光耦合。
在積體電路中，通常使用金屬打線的方法實現電子積體電路晶片間的互連。借鑒金屬打線的思路，光學引線接合可以用於實現不同光子積體電路晶片、光子積體電路晶片與光網路之間的互連。相比金屬打線，起到連接作用的“線”不再是金屬，而是光波導。例如，如第5圖所示，可以藉由PWB將PIC晶片的第一光波導WG-1的EC中的出光口與光互連網路中的第二光波導WG-2的入口光相連。此方案避免了傳統方案中耗時較多的對準調節，節省了光束調整所需的透鏡等，並且製備簡單快捷，利於大規模的生產。
如上所述的垂直耦合方式和光子引線接合方式也可適用於如上關於第2圖所述的嵌入式波導和組合式波導類型。
此外，如第5圖所示，當採用光子引線接合進行光子積體電路晶片PIC與光互連網路之間的光耦合（稍後會詳細描述）的情況下，電互連網路也可以同時佈置在基板的上下兩個表面上。在上表面上佈置有電互連網路的一層或多層電佈線層113-2的情況下，為了使光子引線接合易於操作，可以將光互連網路（例如，包括第5圖中的第二光波導WG-2）和基板上表面上的一層或多層電佈線層113-2佈置在基板的上表面上的不同位置處，而不是如第4圖所示將電佈線層覆蓋在第二光波導的上方。例如，可以將基板上表面上的一層或多層電佈線層113-2佈置在PIC晶片下方並且由PIC晶片覆蓋，同時在基板上表面上其餘未佈置電佈線層的區域佈置光互連網路。在這種情況下，光互連網路並是如第4圖中被電互連網路覆蓋，二者是並列佈置在基板的上表面上。
在一些實施例中，基板上的光互連網路中的第二光波導還可以包括如上關於第2圖所述的3D刻寫波導，例如，作為形成在玻璃層中的三維波導網路，在這種情況下，還可以直接使用光柵耦合器實現光子積體電路晶片和光互連網路的光耦合。
第6圖示出了本揭露的實施例的光電封裝結構600中第四種光耦合方式的示意圖。
如第6圖所示，基板上的光互連網路中的第二光波導WG-2是三維波導網路，例如，三維波導網路是藉由在玻璃內部誘導局部玻璃使局部玻璃的折射率提高而構成的網路結構。例如，可以使用超快（例如，飛秒）雷射刻寫製程在玻璃內部創建嵌入式的三維波導網路。光子積體電路晶片PIC還包括連接到第一光波導的光柵耦合器GC，第一光波導藉由光柵耦合器GC耦合到所述三維波導網路。
第6圖示出的三維波導網路形成於附加在基板的核心層的玻璃層中，這僅僅是示意性的。在一些示例中，也可以直接在基板的核心層中採用飛秒雷射照射核心層內的預設位置，以提高預設位置的折射率，從而在核心層內形成所述三維波導網路。
利用三維波導網路有利於形成更為豐富和高效的三維立體光波導通路，從而可以進一步壓縮光電封裝結構的體積。
此外，如第6圖所示，當採用光柵耦合器結合三維波導網路進行光子積體電路晶片PIC與光互連網路之間的光耦合的情況下，可以將光互連網路（例如，包括第6圖中的三維波導WG-2）和電互連網路中的一層或多層電佈線層113-2佈置在基板的上表面上的不同位置處。在這種情況下，光互連網路與電互連網路也是並列佈置在基板的上表面上的不同位置處。
以上描述了光電封裝結構中光子積體電路晶片和光互連網路之間的各種光耦合方式、以及各種光互連網路和電互連網路的佈置方式。各種耦合方式都具有各自的明顯優勢，可以根據需要在同一個封裝的不同位置處採用不同的耦合方式，或者在不同的封裝中分別採用不同的耦合方式。例如，絕熱耦合由於光子積體電路晶片和基板之間的緊密貼合，有利用壓縮封裝的體積。採用光束重定向元件的垂直耦合方式能夠改變光的傳播方向，晶片的佈置方式可以更加靈活。光子引線接合的方式插入損耗小，而且對器件對準的要求相對較低，節省了光束調整所需的透鏡等，並且製備簡單快捷，有利於大規模的生產。利用三維波導網路的光柵耦合有利於形成更為豐富和高效的三維立體光波導通路，從而可以進一步壓縮光電封裝結構的體積。本領域技術人員可以根據需要選擇合適的光耦合方式或其組合，各種組合方式同樣落入本揭露的保護範圍內。
此外，需要說明的是，以上雖然結合光子積體電路晶片和光互連網路之間的各種光耦合方式描述了電互連網路和光互連網路的各種佈置方式，這僅僅是示例性的。在實踐中可以結合其他因素合理佈置電互連網路和光互連網路，從而在實現光互連和電互連的同時，進一步壓縮光電封裝的體積，並且提高處理的效率。
同時，也可以結合具體應用合理設計電互連網路的具體結構，例如，需要佈置一層還是多層電佈線層、是佈置在基板的一側表面還是兩側表面上、多層佈線層之間是否需要互連結構等等。
例如，當電互連網路包括位於基板核心層的一側表面（例如，上表面或下表面）上的多層電佈線層的情況下，電互連網路還可包括同時連接多層電佈線層的一個或多個盲孔，用於對一側表面上的多層電佈線層進行電互連。
此外，在一些實施例中，基板的核心層的上表面上可以設置一個或多個凹槽，用於在其中或其上佈置晶片陣列中的一些晶片。例如，如第10圖所述的光源LS可以佈置在基板的核心層上表面的凹槽中，這將在後文中詳細描述。此外，一些凹槽中也可以佈置一層或多層電佈線層，作為電互連網路的部分或全部。例如，電互連網路還可以包括如第10圖所示的佈置在基板的核心層的凹槽中一層或多層電佈線層113-3。
在核心層上佈置有凹槽的情況下，可以將晶片陣列中的至少一些晶片佈置在凹槽上方並覆蓋所述凹槽。需要注意的是，在基板的核心層上設置有凹槽的情況下，可以將光互連網路佈置在例如基板的第一表面（上表面）上未被凹槽佔據的區域中。
例如，如第10圖所示，可以將光子積體電路晶片PIC佈置在凹槽上方並且覆蓋凹槽，凹槽中佈置有一層或多層電佈線層113-3。設置這種凹槽的作用在於，因為PIC中的第一光波導WG-1和核心層上的第二光波導WG-2需要緊密貼合以實現光的絕熱耦合，而PIC上方的EIC的導電通路通常位於PIC下表面，而基板的上表面需要形成導電凸塊等電連接結構，導電凸塊接合之後通常厚度比較厚，會影響第一光波導WG-1和第二光波導WG-2之間的距離，在PIC的下方形成凹槽可以把導電凸塊容納在凹槽裡，從而解決第一波導WG-1和第二波導WG-2之間的距離過大的問題，並且可以在凹槽中進行電佈線，從而增加電佈線密度。
應當理解的是，雖然電互連網路可以包括基板的核心層上表面、下表面以及上表面的凹槽中的一層或多層電佈線層，但電互連網路的佈置方式並不一定是從其中擇一，還可以包括各種佈置方式及其組合。
例如，電互連網路可以僅包括基板的核心層的下表面上的一層或多層電佈線層，如第2圖所示。或者，電互連網路可以包括基板的核心層的下表面上的一層或多層電佈線層和基板的核心層的上表面上的一層或多層電佈線層，如第4圖所示。可選地，電互連網路可以包括基板的核心層的下表面上的一層或多層電佈線層和基板的核心層的上表面的凹槽中的一層或多層電佈線層，如第10圖所示。顯而易見的是，電互連網路也可以僅包含基板的核心層的上表面上的一層或多層電佈線層，可以僅包含基板的核心層的上表面的凹槽中的一層或多層電佈線層，或者同時包括以上三種電佈線層的組合。
如前所述，根據本揭露的實施例的光電封裝結構還可以根據具體需要包含其他各種類型的晶片，包括但不限於溫度控制晶片、功率控制晶片、光源晶片等等。下面將結合附圖描述光電封裝結構在包括光源晶片（以下稱為“光源”）的情況下光源與光子積體電路晶片之間的光耦合方式。
在本揭露的實施例的光電封裝結構包括光源的情況下，光源被配置為向光電封裝結構中的光子積體電路晶片提供光。第7圖至第12圖示出了本揭露的實施例的光電封裝結構中各種光源耦合方式的示意圖。
本揭露中的光源的耦合方式大致可分為三類，分別為自對準耦合方式、光子引線接合方式和自由空間光學耦合方式。取決於將來自光源的光直接耦合到光子積體電路晶片，還是直接耦合到光互連網路中，本揭露的光源的耦合方式又可分為如第7圖到第12圖所示的六種具體方式。
第7圖示出了本揭露的實施例的光電封裝結構700中第一種光源耦合方式的示意圖，即將光源以自對準的方式耦合到光子積體電路晶片中。
如第7圖所示，光源LS被佈置在基板的上表面上，並且位於光子積體電路晶片PIC附近。藉由調整光源LS和光子積體電路晶片PIC的安裝高度和其在基板上表面上的相對位置，使得光源LS發出的光自對準到光子積體電路晶片PIC的邊緣耦合器EC中，從而使光源LS向光子積體電路晶片PIC提供光。
類似地，第8圖示出了本揭露的實施例的光電封裝結構800中第二種光源耦合方式的示意圖，即將光源的光以自對準的方式耦合到光互連網路中，繼而藉由絕熱耦合再次耦合到光子積體電路晶片中，從而為光子積體電路晶片提供光。
如第8圖所示，光源LS同樣佈置在基板的上表面上，但是光源LS與光子積體電路晶片PIC之間還存在光互連網路中的第二光波導WG-2。藉由調整光源LS的高度，以及光源LS和第二光波導WG-2在基板上表面上的相對位置，使得光源LS發出的光自對準到第二光波導WG-2中。然後第二光波導WG-2與光子積體電路晶片中的第一光波導WG-1採用絕熱耦合方式進行光耦合，從而使光源LS向光子積體電路晶片PIC提供光。
應當理解的是，第8圖所示的第二光波導WG-2與光子積體電路晶片中的第一光波導WG-1採用絕熱耦合方式僅僅是示例性的，也可以採取如上所述的垂直耦合、光子引線接合等其他方式實現光互連網路和光子積體電路晶片之間的光耦合。
如第7圖到第8圖所述的光源自對準耦合方式對器件對準的要求很高，需要對各個晶片的高度、光互連網路的高度以及平面佈局等進行精密設計和佈局。其優勢在於節省了光束調整所需的透鏡等，結構緊湊，有利於實現光電封裝結構的體積的進一步壓縮。
對於器件對準精度較低的場合，可以採用光子引線接合的方式進行光源耦合。第9圖示出了本揭露的實施例的光電封裝結構900中第三種光源耦合方式的示意圖，即將光源的光以光子引線接合的方式耦合到光子積體電路晶片中。
如第9圖所示，光源LS同樣佈置在基板的上表面上，並且位於光子積體電路晶片附近。藉由使用PWB將光源LS發出的光直接耦合到光子積體電路晶片PIC的邊緣耦合器EC中，從而使光源LS向光子積體電路晶片PIC提供光。
類似地，第10圖示出了本揭露的實施例的光電封裝結構1000中第四種光源耦合方式的示意圖，即將光源的光以光子引線接合的方式耦合到光互連網路中，繼而藉由絕熱耦合再次耦合到光子積體電路晶片中，從而為光子積體電路晶片提供光。
如第10圖所示，為了使光源LS與光互連網路中的第二光波導WG-2保持大致同樣的高度，可以將光源佈置在基板的上表面上的凹槽中，藉由使用PWB將光源LS發出的光直接耦合到光互連網路中的第二光波導WG-2中，然後第二光波導WG-2與光子積體電路晶片中的第一光波導WG-1採用絕熱耦合方式進行光耦合，從而使光源LS向光子積體電路晶片PIC提供光。
應當理解的是，第10圖所示的第二光波導WG-2與光子積體電路晶片中的第一光波導WG-1採用絕熱耦合方式僅僅是示例性的，也可以採取如上所述的垂直耦合、光子引線接合等其他方式實現光互連網路和光子積體電路晶片之間的光耦合。
此外，還可以採用自由空間光學耦合方式進行光源的光耦合。第11圖示出了本揭露的實施例的光電封裝結構1100中第五種光源耦合方式的示意圖，即利用光束調整元件將光源的光耦合到光子積體電路晶片中。
如第11圖所示，光源LS同樣佈置在基板的上表面上，並且位於光子積體電路晶片附近。光束調整元件140被佈置在光源LS和光子積體電路晶片之間。藉由調整光源LS、光束調整元件140和光子積體電路晶片PIC的安裝高度和其在基板上表面上的相對位置，使得光源LS發出的光藉由光束調整元件140對準到光子積體電路晶片PIC的邊緣耦合器中，從而使光源LS向光子積體電路晶片PIC提供光。
類似地，第12圖示出了本揭露的實施例的光電封裝結構1200中第六種光源耦合方式的示意圖，即利用光束調整元件將光源的光耦合到光互連網路中，繼而藉由絕熱耦合再次耦合到光子積體電路晶片中，從而為光子積體電路晶片提供光。
如第12圖所示，為了使光源LS、光束調整元件140與光互連網路中的第二光波導WG-2保持大致同樣的高度，可以將光源LS和光束調整元件140佈置在基板的上表面上的凹槽中，藉由使用光束調整元件140將光源LS發出的光對準到光互連網路中的第二光波導WG-2中，然後第二光波導WG-2與光子積體電路晶片中的第一光波導WG-1採用絕熱耦合方式進行光耦合，從而使光源LS向光子積體電路晶片PIC提供光。
應當理解的是，第12圖所示的第二光波導WG-2與光子積體電路晶片中的第一光波導WG-1採用絕熱耦合方式僅僅是示例性的，也可以採取如上所述的垂直耦合、光子引線接合等其他方式實現光互連網路和光子積體電路晶片之間的光耦合。
如第11圖到第12圖所示的採用自由空間光學耦合方式耦合光源的方式雖然也要求各個器件進行高度和水準位置上的對準，但是由於採用了光束調整元件（例如，透鏡），其對對準精度的要求相對如上關於第7圖-8所述的自對準方式要低一些，並且由於採用光束調整元件，光耦合效率也大大提高了。
在以上關於第7圖至第12圖描述的光源耦合方式的實施例中，其中的光源LS都可以是如第13圖所示的帶有溫控功能的光源。例如，光源LS可以包括雷射器LS-1，其被配置為發射光；光源基板LS-2，其用於佈置或承載雷射器LS-1；以及溫度控制器TEC，其佈置在雷射器LS-1和光源基板LS-2的下方，並且被配置為藉由調節雷射器LS-1的溫度來控制雷射器LS-1發射的光的波長。
應當理解的是，如上所述的帶有溫控功能的光源僅僅是示例性的，而非限制性的。本揭露的實施例中的光電封裝結構還可以包括其他各種類型的光源。
藉由採用如上所述的各種光電封裝結構，可以實現各種光子計算系統，例如，用於實現AI計算的光子計算系統。第14圖示出了本揭露的實施例的光子計算系統1400的示意圖。第15圖示出了本揭露的實施例的另一光子計算系統1500的示意圖。
如第14圖所示，當光子計算系統1400採用如前所述的不包括內置光源晶片的光電封裝結構（例如，如第1圖到第4圖所示的光電封裝結構）的情況下，可以採用如第14圖所示的外置光源LS為光電封裝結構1410提供光。
在第14圖所示的光子計算系統1400中，印製電路板PCB被配置為承載光電封裝結構1410和其他元件。如圖所示，印製電路板PCB與光電封裝結構1410的基板的下表面上的焊接結構電連接。
另外，光源LS以及其他元件也被佈置在印製電路板PCB上。例如，外置光源LS被佈置在光電封裝結構1410附近，用於為光電封裝結構1410提供光。可選地，外置光源LS和光電封裝結構1410還可以佈置類似的光束調整元件140，從而對外置光源LS發出的光進行准直，使其以更高的耦合效率耦合到光電封裝結構1410中。
需要說明的是，第14圖所示的利用光束調整元件將外置光源LS的光耦合到光電封裝結構1410中的PIC中的方式僅僅是示例性的。在採用外置光源LS的情況下，同樣可以採用與如第7圖至第12圖所示的任何一種方式類似的方式實現光源與光電封裝結構1410的光耦合，在此不再贅述。
光子計算系統1400除了包括如上所述的光電封裝結構1410、外置光源LS、光束調整元件140和印製電路板PCB之外，還可以包括其他光學元件或電子元件。例如，光子計算系統1400還可以包括如第14圖所示的功率控制器PC，用以控制整個光子計算系統1400的功率消耗。
相比第14圖所示的光子計算系統1400，第15圖所示的光子計算系統1500可以採用包括內置光源晶片的光電封裝結構（例如，如第7圖到第13圖所示的光電封裝結構）。
在第15圖所示的光子計算系統1500中，印製電路板PCB被配置為承載光電封裝結構1510和其他元件。如圖所示，印製電路板PCB與光電封裝結構1510的基板的下表面上的焊接結構電連接。
另外，由於光電封裝結構1510自身包括內置光源，可以不需要額外的外置光源為其提供光。另外，其他元件也可以被佈置在印製電路板PCB上。例如，光子計算系統1500還可以包括如第15圖所示的功率控制器PC，用以控制整個光子計算系統1500的功率消耗。
在上述描述中，已經結合附圖描述了本揭露的實施例。應當理解的是，上述實施例僅僅是說明性的，並且本領域技術人員應當理解，可以以各種方式修改或組合本實施例的構成元素，並且這種修改合組合也落入本揭露的範圍內。
100:光電封裝結構 110:基板 111:核心層 112:光互連網路 113:電互連網路 113-1,113-2,113-3:電佈線層 114:焊接結構 120:晶片陣列 130:光束重定向元件 140:光束調整元件 300,400,500,600,700,800,900,1000,1100,1200,1410,1510:光電封裝結構 1400,1500:光子計算系統 A-EIC:類比電子積體電路晶片 D-EIC:數位電子積體電路晶片 EIC:光子積體電路晶片 EC:邊緣耦合器 EPIC:電子-光子混合晶片 GC:光柵耦合器 HBM:高頻寬儲存晶片 PIC:光子積體電路 PC:功率控制器 PCB:印製電路板 PWB:光子引線接合 TDV:導電通孔 TEC:溫度控制器 TGV:貫穿玻璃通孔 TSV:貫穿矽通孔 WG-1:第一光波導 WG-2:第二光波導 H:預定距離 LS:光源 LS-1:雷射器 LS-2:光源基板
第1圖示出了本揭露的實施例的光電封裝結構的整體配置的示意圖。 第2圖示出了本揭露的實施例的光電封裝結構中光互連網路中的光波導的示意圖。 第3圖示出了本揭露的實施例的光電封裝結構中第一種光耦合方式的示意圖。 第4圖示出了本揭露的實施例的光電封裝結構中第二種光耦合方式的示意圖。 第5圖示出了本揭露的實施例的光電封裝結構中第三種光耦合方式的示意圖。 第6圖示出了本揭露的實施例的光電封裝結構中第四種光耦合方式的示意圖。 第7圖示出了本揭露的實施例的光電封裝結構中第一種光源耦合方式的示意圖。 第8圖示出了本揭露的實施例的光電封裝結構中第二種光源耦合方式的示意圖。 第9圖示出了本揭露的實施例的光電封裝結構中第三種光源耦合方式的示意圖。 第10圖示出了本揭露的實施例的光電封裝結構中第四種光源耦合方式的示意圖。 第11圖示出了本揭露的實施例的光電封裝結構中第五種光源耦合方式的示意圖。 第12圖示出了本揭露的實施例的光電封裝結構中第六種光源耦合方式的示意圖。 第13圖示出了本揭露的實施例的光電封裝結構中光源的結構的示意圖。 第14圖示出了本揭露的實施例的光子計算系統的示意圖。 第15圖示出了本揭露的實施例的另一光子計算系統的示意圖。
100:光電封裝結構
111:核心層
112:光互連網路
113:電互連網路
114:焊接結構
110:基板
120:晶片陣列
EPIC:電子-光子混合晶片
EIC:光子積體電路晶片
HBM:高頻寬儲存晶片
PIC:光子積體電路
TDV:導電通孔
TGV:貫穿玻璃通孔

Claims (23)

  1. 一種光電封裝結構，包括： 基板，包括核心層、光互連網路以及電互連網路；以及 晶片陣列，佈置在所述基板的第一表面上，包括至少一個光子積體電路晶片和至少一個電子積體電路晶片，所述光子積體電路晶片藉由所述光互連網路進行光互連，所述電子積體電路晶片藉由所述電互連網路進行電互連，其中， 所述至少一個光子積體電路晶片和至少一個電子積體電路晶片中部分或全部光子積體電路晶片和電子積體電路晶片形成包括光子積體電路晶片和電子積體電路晶片的電子-光子混合晶片，並且 所述電互連網路包括貫穿所述基板的一個或多個第二導電通孔，所述基板的第二表面具有用於焊接到印刷電路板的焊接結構，所述焊接結構與所述電互連網路電連接。
  2. 如請求項1之光電封裝結構，其中， 所述電子-光子混合晶片中的光子積體電路晶片具有貫穿其中的一個或多個第一導電通孔，所述一個或多個第一導電通孔與所述電互連網路電連接，所述電子-光子混合晶片中的電子積體電路晶片佈置在所述光子積體電路晶片的上表面上並且與所述一個或多個第一導電通孔電連接。
  3. 如請求項1之光電封裝結構，其中， 所述光子積體電路晶片中佈置有第一光波導， 所述光互連網路包括第二光波導，並且 所述光子積體電路晶片與所述光互連網路之間藉由所述第一光波導和所述第二光波導進行光耦合。
  4. 如請求項3之光電封裝結構，其中，所述第一光波導與所述第二光波導在垂直於所述基板的第一表面的方向上疊置且間隔預定距離，使得所述第一光波導和所述第二光波導實現光的絕熱耦合。
  5. 如請求項3之光電封裝結構，還包括： 光束重定向元件的陣列，其被佈置在所述基板中，所述光束重定向元件的陣列中的每個光束重定向元件被配置為改變光束的方向以使其進入第二/第一光波導的光耦合器中。
  6. 如請求項3之光電封裝結構，其中，所述光子積體電路晶片還包括連接到所述第一光波導的邊緣耦合器，所述第一光波導的邊緣耦合器和所述第二光波導之間藉由光子引線接合的方式進行光耦合。
  7. 如請求項3之光電封裝結構，其中，所述第二光波導包括以下至少之一： a. 嵌入在所述基板的核心層中的一層或多層光波導； b. 形成在所述基板的核心層的第一表面上的一層或多層光波導；和 c. 形成在所述基板的核心層內的三維波導網路。
  8. 如請求項7之光電封裝結構，其中，在所述第二光波導包括所述三維波導網路的情況下，所述光子積體電路晶片還包括連接到所述第一光波導的光柵耦合器，所述第一光波導藉由所述光柵耦合器耦合到所述三維波導網路。
  9. 如請求項3之光電封裝結構，還包括： 光源，其被配置為向所述光子積體電路晶片提供光。
  10. 如請求項9之光電封裝結構，其中， 所述光源被設置在所述基板的第一表面上，並且 所述光源藉由與所述光子積體電路晶片中的第一光波導的邊緣耦合器對齊，進而向所述光子積體電路晶片提供光。
  11. 如請求項9之光電封裝結構，其中， 所述光源被設置在所述基板的第一表面的凹槽中，並且 所述光源藉由與所述光互連網路中的第二光波導的邊緣耦合器對齊，進而向所述光子積體電路晶片提供光。
  12. 如請求項9之光電封裝結構，其中， 所述光源被設置在所述基板的第一表面上，並且 所述光源藉由光子引線接合的方式將光耦合到所述光子積體電路晶片中的第一光波導的光耦合器中，進而向所述光子積體電路晶片提供光。
  13. 如請求項9之光電封裝結構，其中， 所述光源被設置在所述基板的第一表面的凹槽中，並且 所述光源藉由光子引線接合的方式將光耦合到所述光互連網路中的第二光波導的光耦合器中，進而向所述光子積體電路晶片提供光。
  14. 如請求項9之光電封裝結構，其中， 所述光源被設置在所述基板的第一表面上，並且 所述光電封裝結構還包括： 光束調整元件，其被佈置在所述基板的第一表面上，位於所述光源和所述光子積體電路晶片之間， 其中，所述光源藉由所述光束調整元件將光耦合到所述光子積體電路晶片的第一光波導的光耦合器中，進而向所述光子積體電路晶片提供光。
  15. 如請求項9之光電封裝結構，其中， 所述光源被設置在所述基板的第一表面的凹槽中，並且 所述光電封裝結構還包括： 光束調整元件，其被佈置在所述凹槽中，位於所述光源和所述光互連網路中的第二光波導之間， 其中，所述光源藉由所述光束調整元件將光耦合到所述第二光波導的光耦合器中，進而向所述光子積體電路晶片提供光。
  16. 如請求項9至15任一項之光電封裝結構，其中，所述光源包括： 雷射器，其被配置為發射光； 溫度控制器，其佈置在所述雷射器下方，並且被配置為藉由調節所述雷射器的溫度來控制所述雷射器發射的光的波長。
  17. 如請求項1之光電封裝結構，其中，所述電互連網路包括佈置在所述基板的核心層的第二表面上的一層或多層電佈線層。
  18. 如請求項17之光電封裝結構，其中，所述電互連網路還包括佈置在所述基板的核心層的第一表面上的一層或多層電佈線層。
  19. 如請求項1或17之光電封裝結構，其中， 所述晶片陣列中的至少一些晶片被設置在基板的第一表面上的凹槽上方並覆蓋所述凹槽， 所述電互連網路還包括佈置在所述凹槽中的一層或多層電佈線層，並且 所述光互連網路被佈置在所述基板的第一表面上未被所述凹槽佔據的區域中。
  20. 如請求項1之光電封裝結構，其中，所述晶片陣列包括一個或多個儲存晶片。
  21. 如請求項1之光電封裝結構，其中，所述基板的核心層的材料為玻璃、矽或陶瓷。
  22. 一種光子計算系統，其包括如請求項1至8或請求項17至21任一項之光電封裝結構，所述光子計算系統還包括： 光源，其被配置為向所述光電封裝結構提供光； 印製電路板，其被配置為承載所述光電封裝結構，並且與所述基板的第二表面上的焊接結構電連接。
  23. 一種光子計算系統，其包括如請求項9至16任一項之光電封裝結構，所述光子計算系統還包括： 印製電路板，其被配置為承載所述光電封裝結構，並且與所述基板的第二表面上的焊接結構電連接。
TW112125075A 2022-07-06 2023-07-05 光電封裝結構和光子計算系統 TW202403372A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210796603.1A CN117408210A (zh) 2022-07-06 2022-07-06 光电封装结构和光子计算系统
CN2022107966031 2022-07-06

Publications (1)

Publication Number Publication Date
TW202403372A true TW202403372A (zh) 2024-01-16

Family

ID=89454789

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112125075A TW202403372A (zh) 2022-07-06 2023-07-05 光電封裝結構和光子計算系統

Country Status (3)

Country Link
CN (1) CN117408210A (zh)
TW (1) TW202403372A (zh)
WO (1) WO2024007945A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106980159B (zh) * 2017-03-07 2019-01-22 中国科学院微电子研究所 基于光电混合集成的光电模块封装结构
US11133259B2 (en) * 2019-12-12 2021-09-28 International Business Machines Corporation Multi-chip package structure having high density chip interconnect bridge with embedded power distribution network
CN110890349A (zh) * 2019-12-20 2020-03-17 华进半导体封装先导技术研发中心有限公司 一种带有光互连接口的光电芯片三维封装结构及其制造方法
CN113241329B (zh) * 2021-04-30 2022-06-17 杭州光智元科技有限公司 光电芯片的三维封装方法及封装结构
CN114063229B (zh) * 2021-09-30 2023-06-16 上海曦智科技有限公司 半导体装置
CN219625758U (zh) * 2023-05-24 2023-09-01 盛合晶微半导体(江阴)有限公司 高密度光电集成的2.5维扇出型封装结构

Also Published As

Publication number Publication date
CN117408210A (zh) 2024-01-16
WO2024007945A1 (zh) 2024-01-11

Similar Documents

Publication Publication Date Title
CN206618883U (zh) 通过混合多芯片集成的紧凑型光收发器
US11063013B2 (en) Semiconductor package structure
US9111925B2 (en) Process for enhanced 3D integration and structures generated using the same
KR20090032623A (ko) 광 도파로가 적층된 광 인쇄회로기판을 이용한 광연결시스템
WO2021211618A1 (en) Optically-enhanced multichip packaging
US7622700B2 (en) Photo-electric conversion apparatus with alternating photoelectric conversion elements
WO2021139200A1 (zh) 一种光模块
WO2023174186A1 (zh) 封装结构的制作方法及封装结构
CN219625758U (zh) 高密度光电集成的2.5维扇出型封装结构
CN105321929A (zh) 一种三维光电集成结构及其制作方法
TW202340774A (zh) 轉接板、光晶片封裝結構、計算加速器及其製造方法
WO2015096641A1 (zh) 光互连系统和方法
CN117913084A (zh) 基于2.5d封装技术的光电芯片混合封装结构及封装方法
TWI517433B (zh) 自動對準之晶片載具與其封裝結構
US6396967B1 (en) Optoelectronic integrated circuit device
WO2024007945A1 (zh) 光电封装结构和光子计算系统
WO2014141458A1 (ja) 光モジュールおよび伝送装置
WO2024066360A1 (zh) 光模块
CN218767433U (zh) 一种光模块
US11677472B2 (en) Hybrid integration of microLED interconnects with ICs
US12101122B2 (en) Hybrid integration of microLED interconnects with ICs
US20240302611A1 (en) Photoelectric transceiver assembly and manufacturing method thereof
WO2022133801A1 (zh) 光电装置以及光电集成结构
Mitchell et al. Integrating novel packaging technologies for large scale computer systems
WO2024022113A1 (zh) 片上光互连结构及其制作方法