TW202349383A - 記憶體裝置和其形成方法 - Google Patents

記憶體裝置和其形成方法 Download PDF

Info

Publication number
TW202349383A
TW202349383A TW112108190A TW112108190A TW202349383A TW 202349383 A TW202349383 A TW 202349383A TW 112108190 A TW112108190 A TW 112108190A TW 112108190 A TW112108190 A TW 112108190A TW 202349383 A TW202349383 A TW 202349383A
Authority
TW
Taiwan
Prior art keywords
magnetic tunnel
spin
orbit
tunnel junctions
metal
Prior art date
Application number
TW112108190A
Other languages
English (en)
Inventor
陳自強
宋明遠
聖熹 黃
善祥 王
Original Assignee
台灣積體電路製造股份有限公司
李蘭史丹佛學院理事會
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, 李蘭史丹佛學院理事會 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202349383A publication Critical patent/TW202349383A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

在本公開的實施例中，一種裝置包括自旋軌道矩接線、將自旋軌道矩接線的第一端耦接至第一源極線的寫入電晶體、將自旋軌道矩接線的第二端耦接至第二源極線的源極電晶體，及耦接至自旋軌道矩接線的複數個磁隧道結，其中磁隧道結在寫入電晶體和源極電晶體之間的電流路徑上。

Description

記憶體陣列、其形成方法和其操作方法
無
磁性隨機存取記憶體(magnetic random access memory，MRAM)是以超越多種現有記憶體的表現為目標的下世代記憶體技術的領先者之一。磁性隨機存取記憶體具有相當於揮發性靜態隨機存取記憶體(static random access memory，SRAM)的表現和相當於揮發性動態隨機存取記憶體(dynamic random access memory，DRAM)的密度與低能源消耗。與非揮發性的快閃記憶體相比之下，磁性隨機存取記憶體具有更快的存取速度且隨時間經歷最少退化。自旋軌道矩磁性隨機存取記憶體(spin orbit torque MRAM，SOT-MRAM)是一種磁性隨機存取記憶體的類型。與做為另一種磁性隨機存取記憶體的自旋轉移矩磁性隨機存取記憶體(spin transfer torque MRAM，STT-MRAM)相比之下，自旋軌道矩磁性隨機存取記憶體在速度和耐用度方面具有更好的表現。儘管如此，自旋軌道矩磁性隨機存取記憶體的切換能量難以進一步降低。
無
為了實現提及主題的不同特徵，以下公開內容提供了許多不同的實施例或示例。以下描述組件、配置等的具體示例以簡化本公開。當然，這些僅僅是示例，而不是限制性的。例如，在以下的描述中，在第二特徵之上或上方形成第一特徵可以包括第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括在第一特徵和第二特徵之間形成附加特徵，使得第一特徵和第二特徵可以不直接接觸的實施例。另外，本公開可以在各種示例中重複參考數字和/或字母。此重複是為了簡單和清楚的目的，並且本身並不表示所討論的各種實施例和/或配置之間的關係。
此外，本文可以使用空間相對術語，諸如「在…下面」、「在…下方」、「下部」、「在…上面」、「上部」等，以便於描述一個元件或特徵與如圖所示的另一個元件或特徵的關係。除了圖中所示的取向之外，空間相對術語旨在包括使用或操作中的裝置的不同取向。裝置可以以其他方式定向(旋轉90度或在其他方向上)，並且同樣可以相應地解釋在此使用的空間相對描述符號。
根據多個實施例，一種磁性隨機存取記憶體(magnetic random access memory，MRAM)裝置包括多個單元串。各串的單元包括自旋軌道矩接線和複數個磁隧道結(magnetic tunnel junction，MTJ)。透過對一串的自旋軌道矩接線施加平面內充電電流，且對此串的各個磁隧道結施加自旋轉移(spin transfer)電流，從而同時程式化(program)此串中的磁隧道結。在這樣的方式下，磁性隨機存取記憶體裝置是自旋轉移矩輔助的自旋軌道矩磁性隨機存取記憶體裝置，其具有高切換速度和所致的低寫入延遲。磁隧道結藉由金屬化圖案互連，且可具有高單元密度的佈局。
根據一些實施例，第1圖是記憶體裝置100的示意圖。記憶體裝置100是磁性隨機存取記憶體裝置。記憶體裝置100包括沿著列和行配置的單元102的記憶體陣列104。各列中的單元102可以沿著第一方向配置，而各行中的單元102可以是沿著第二方向配置。各列的單元102耦接至字元線WL、串位元線SBL和串源極線SSL。各行的單元102耦接至位元線BL。字元線WL、位元線BL、串位元線SBL和串源極線SSL是導線。各個單元102可以是定義在一個字元線WL、一個串位元線SBL、一個串源極線SSL和一個位元線BL之間。另外，字元線WL可以沿著列的方向延伸，且位元線BL、串位元線SBL和串源極線SSL可以沿著行的方向延伸。
各個單元102包括磁隧道結108。磁隧道結108做為存儲單元。磁隧道結108中的鐵磁層的磁化方向決定磁隧道結108的電阻。當鐵磁層的磁化方向未於平行態時，磁隧道結108具有低電阻態。當鐵磁層的磁化方向位於反平行(anti-parallel)態時，磁隧道結108具有高電阻態。藉由改變磁隧道結108中的鐵磁層的磁化方向，可以程式化磁隧道結108以儲存互補的邏輯狀態(logic state)，例如代表邏輯高狀態的高電阻態和代表邏輯低狀態的低電阻態。
磁隧道結108可以是垂直磁隧道結、平面磁隧道結或類似者。可以藉由自旋霍爾效應(spin Hall effect)來程式化磁隧道結108。各個磁隧道結108形成在自旋軌道矩(spin-orbit torque，SOT)接線106的一部份上，使得各個單元102的磁隧道結108耦接至單元102的自旋軌道矩接線106。自旋軌道矩接線106可以稱為自旋霍爾電極(spin hall electrode，SHE)、自旋霍爾結構或自旋軌道矩結構，且自旋軌道矩接線106用於切換磁隧道結108的磁化方向和電阻。在程式化操作期間，經過自旋軌道矩接線106的平面內充電電流藉由自旋霍爾效應轉化成垂直自旋電流。垂直自旋電流流經磁隧道結108的鐵磁層且藉由自旋軌道矩改變鐵磁層的磁化方向。在這樣的方式下，可以改變磁隧道結108的磁化方向(例如，磁隧道結108的電阻)，因此可以將位元資料(bit data)程式化進磁隧道結108。更具體而言，垂直自旋電流流經磁隧道結108的鐵磁層以將鐵磁層的方向重置成中性態，而自旋轉移電流則施加至磁隧道結108以藉由自旋轉移矩(spin transfer torque，STT)切換鐵磁層的方向。與單獨使用自旋軌道矩或自旋轉移矩相比之下，使用自旋軌道矩和自旋轉移矩兩者程式化鐵磁層的方向可幫助更快地切換鐵磁層的方向。因此，記憶體裝置100可以稱為自旋轉移矩輔助的自旋軌道矩磁性隨機存取記憶體裝置。在讀取操作期間，可以感測磁隧道結108的電阻態而讀取儲存於磁隧道結108中的位元資料。
各個單元102進一步包括存取電晶體AT。各個單元102中的存取電晶體AT耦接至磁隧道結108和單元102的位元線BL。存取電晶體AT可以是三終端裝置。各個存取電晶體AT的閘極終端耦接至一個字元線WL。各個單元102中的存取電晶體AT透過第一源極/汲極終端耦接至磁隧道結108，且透過第二源極/汲極終端耦接至一個位元線BL。各個磁隧道結108的一終端耦接至下方的自旋軌道矩接線106的一部分，而各個磁隧道結108的另一終端透過存取電晶體AT耦接至一個位元線BL。
單元102被分組成多個串(string)。單元102的各個串包括多個磁隧道結108、磁隧道結108的存取電晶體AT、共享的自旋軌道矩接線106、串位元線SBL、串源極線SSL。各個串的磁隧道結108直接耦接至串的自旋軌道矩接線106。另外，單元102的各個串包括寫入電晶體WT和可選加的源極電晶體ST。寫入電晶體WT和源極電晶體ST可耦接至位於自旋軌道矩接線106上的磁隧道結108的相對側的部分的自旋軌道矩接線106，使得磁隧道結108位於寫入電晶體WT和源極電晶體ST之間的電流路徑上(例如，前述的平面內充電電流所使用的路徑)。具體而言，多個磁隧道結108沿著寫入電晶體WT和源極電晶體ST之間的自旋軌道矩接線106而分離。因此，平面內充電電流可以程式化磁隧道結108。寫入電晶體WT和源極電晶體ST可以是三終端裝置。各個寫入電晶體WT和源極電晶體ST的閘極終端可以耦接至串的字元線WL。單元102的各個串的寫入電晶體WT透過第一源極/汲極終端耦接至串的自旋軌道矩接線106，且透過第二源極/汲極終端耦接至一個串位元線SBL。單元102的各個串的源極電晶體ST透過第一源極/汲極終端耦接至串的自旋軌道矩接線106，且透過第二源極/汲極終端耦接至一個串源極線SSL。在繪示的實施例中，單元102的各個串對應於一列的單元102。在另一個實施例(如後續所述)中，各列包括單元102的多個串。
字元線驅動器112耦接至字元線WL。字元線驅動器112包括任何可接受的電路，其中電路配置成透過字元線WL控制寫入電晶體WT和源極電晶體ST的切換。電流源114耦接至串源極線SSL和串位元線SBL。電流源114包括任何可接受的電路，其中電路配置成提供程式化磁隧道結108所使用的電流(例如，前述的平面內充電電流)以及感測磁隧道結108的電阻態的讀取電流。電流源114結合字元線驅動器112一起使用。位元線驅動器116耦接至位元線BL。位元線驅動器116包括任何可接受的電路，其中電路配置成感測經過磁隧道結108的讀取電流(為了辨別磁隧道結108的電阻態)，且進一步配置成提供程式化磁隧道結108所使用的電流(例如，前述的自旋轉移電流)。
根據一些實施例，第2A圖繪示記憶體裝置100中的單元102的寫入路徑。圖式中繪示一串的單元102。程式化操作同時執行在串中的所有單元102。在程式化操作期間，單元102的所選串的寫入電晶體WT和源極電晶體ST(參考第1圖)兩者開啟，且第一寫入電流I W1(例如，前述的平面內充電電流)流經串位元線SBL和串源極線SSL之間的自旋軌道矩接線106。第一寫入電流I W1流經自旋軌道矩接線106時會因為自旋軌道作用(spin-orbit interaction)而造成磁隧道結108上的自旋軌道矩，從而重置磁隧道結108。另外，單元102的存取電晶體AT開啟，且第二寫入電流IW2(例如，前述的自旋轉移電流)流經各個磁隧道結108。第二寫入電流I W2流經各個磁隧道結108時因為自旋轉移而造成磁隧道結108上的自旋轉移矩，從而程式化磁隧道結108。藉由設定對應的字元線WL來開啟寫入電晶體WT、源極電晶體ST和存取電晶體AT。
使用電流源114(參考第1圖)設定串源極線SSL和串位元線SBL之間的電壓差來提供第一寫入電流I W1。串位元線SBL可以設定成高於串源極線SSL的電壓。可以設定串源極線SSL和串位元線SBL之間的電壓差，以造成自旋軌道矩接線106中的第一寫入電流I W1足夠大以引發磁隧道結108上的自旋軌道矩。在一些實施例中，第一寫入電流I W1大於自旋軌道矩接線106的材料的過驅電流(overdrive current)，從而可以快速切換磁隧道結108。
位元線驅動器116(參考第1圖)提供位元線BL上的第二寫入電流I W2。各個第二寫入電流I W2具有期望的方向(例如，極性)。提供至各個磁隧道結108的第二寫入電流I W2的方向決定磁隧道結108是程式化成高電阻態或低電阻態。
根據一些實施例，第2B圖繪示記憶體裝置100中的單元102的讀取路徑。圖式中繪示一串的單元102。讀取操作同時執行在串中的所有單元102。在讀取操作期間，單元102的所選串的寫入電晶體WT關閉，且單元102的所選串的源極電晶體ST(參考第1圖)開啟。各個位元線BL和串源極線SSL之間可以設定電壓差，使得讀取電流I R流經各個磁隧道結108。取決於磁隧道結108的鐵磁層具有平行的磁化方向(例如，代表磁隧道結108處於低電阻態)或反平行的磁化方向(例如，代表磁隧道結108處於高電阻態)，各個磁隧道結108可以具有不同的電阻。這樣變化的電阻影響橫跨磁隧道結108的電壓降數值。因此，可以讀取儲存於磁隧道結108中的位元資料(例如，電阻態)。
在一些實施例中，交替的讀取電流I R具有相對方向。例如，經過串中第一子集合(例如，第偶數個)的磁隧道結108的讀取電流I R可以具有第一(例如，正)方向，而經過串中第二子集合(例如，第奇數個)的磁隧道結108的讀取電流I R可以具有第二(例如，負)方向。控制讀取電流I R的方向可以是藉由選擇位元線BL和串源極線SSL之間的電壓差。當位元線BL設定成比串源極線SSL更小的電壓時，對應的讀取電流I R可具有第一(例如，正)方向，而當位元線BL設定成比串源極線SSL更大的電壓時，對應的讀取電流I R可具有第二(例如，負)方向。橫跨對應的磁隧道結108的電壓降強度代表磁隧道結108處於高電阻態或低電阻態。使用交替的讀取電流I R可以幫助避免讀取電流累積在自旋軌道矩接線106中。
在一些實施例中，各個讀取電流I R具有相同的方向。例如，經過串中的各個磁隧道結108的讀取電流I R可以具有第一(例如，正)方向或第二(例如，負)方向。在這樣的實施例中，位元線BL和串源極線SSL之間具有大電壓差，從而避免讀取電流累積在自旋軌道矩接線106中。
根據一些實施例，第3圖是記憶體裝置100的立體圖。如前所述，單元102的各個串(參考第1圖)具有共享自旋軌道矩接線106的磁隧道結108。在此實施例中，自旋軌道矩接線106形成在磁隧道結108上方。記憶體裝置100可以具有鏡像設計，其中單元102的多個串沿著列設置。例如，在所繪示的鏡像設計中，第一組的位元線BL 1設置在第一串位元線SBL 1和共享的串源極線SSL之間，而第二組的位元線BL2設置在第二串位元線SBL 2和共享的串源極線SSL之間。使用鏡像設計可以幫助減少橫跨自旋軌道矩接線106的電壓降。記憶體裝置100包括半導體基板120上方的互連結構130。
半導體基板120可以是摻雜或未摻雜的矽，或者絕緣體上半導體(semiconductor-on-insulator，SOI)基板的主動層。半導體基板120可以包括其他半導體材料，例如鍺、化合物半導體(包括碳化矽、砷化鎵、磷化鎵、氮化鎵、磷化銦、砷化銦及/或銻化銦)、合金半導體(包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP)或上述的組合。也可以使用其他基板，例如多層或漸變基板。多個裝置位於半導體基板120的主動表面。裝置可以是主動裝置或被動裝置。例如，裝置可以是電晶體、二極體、電容器、電阻器或類似者。裝置包括記憶體裝置100的寫入電晶體WT、源極電晶體ST和存取電晶體AT(參考第1圖)。在一些實施例中，裝置包括閘極結構和源極/汲極區域，其中閘極結構做為記憶體裝置100的字元線WL。
互連結構130互連半導體基板120的裝置以形成記憶體裝置100。互連結構130包括多個金屬化層M1至金屬化層M3。儘管圖式中繪示三個金屬化層(金屬化層M1至金屬化層M3)，應理解可以包括更多或更少的金屬化層。各個金屬化層M1至金屬化層M3包括介電層中的金屬化圖案(如隨後所述)。金屬化圖案電性耦接至半導體基板120的裝置、磁隧道結108和自旋軌道矩接線106。
互連結構130中包括磁隧道結108和自旋軌道矩接線106。磁隧道結108可以任何金屬化層M1至金屬化層M3中，且在此繪示成在第二金屬化層M2中。磁隧道結108和自旋軌道矩接線106電性連接至半導體基板120的裝置。如隨後將更詳細描述，用於形成記憶體裝置100的製程允許共享的自旋軌道矩接線106直接形成在對應的磁隧道結108上。
根據一些實施例，第4A圖至第14D圖是製造第3圖中的記憶體裝置100的中間階段的視圖。具體而言，圖式中示出製造第3圖的互連結構130(包括磁隧道結108和自旋軌道矩接線106)。第4A圖、第5A圖、第6A圖、第7A圖、第8A圖、第9A圖、第10A圖、第11A圖、第12A圖、第13A圖和第14A圖是第3圖中部分的記憶體裝置100(具體而言，鏡像結構的一側)的立體圖。第4B圖、第5B圖、第6B圖、第7B圖、第8B圖、第9B圖、第10B圖、第11B圖、第12B圖、第13B圖和第14B圖是沿著第3圖中的參考截面B-B'的截面圖，但只示出兩個自旋軌道矩接線106。第14C圖是沿著第3圖中的參考截面C-C'的截面圖，但只示出兩個自旋軌道矩接線106。第14D圖是沿著第3圖中的參考截面D-D'的截面圖，但只示出兩個自旋軌道矩接線106。
在第4A圖至第4B圖中，接收或形成半導體基板120。半導體基板120包括(前述的)裝置，形成這些裝置可以是使用任何可接受的前段(front end of line，FEOL)製程。裝置包括寫入電晶體WT、源極電晶體ST和存取電晶體AT(參考第1圖)。
互連結構130的第一金屬化層M1形成在半導體基板120上方。形成第一金屬化層M1可以是使用任何可接受的後段(back end of line，BEOL)製程。例如，金屬層間介電質132可以形成在半導體基板120上方，且金屬化圖案134可以形成在金屬層間介電質132中。金屬層間介電質132可以由任何適合的介電材料所形成，例如氧化矽、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼矽酸鹽玻璃(borosilicate glass，BSG)、摻雜硼的磷矽酸鹽玻璃(boron-doped phosphosilicate glass，BPSG)或類似者，且介電材料可以由任何可接受的沉積製程所形成，例如化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)或類似者。金屬化圖案134形成在金屬層間介電質132中。金屬化圖案134可以由任何適合的導電材料所形成，例如銅、鋁、鎢、銀和上述的組合或類似者。形成金屬化圖案134可以藉由鑲嵌製程，例如單一鑲嵌製程、雙鑲嵌製程或類似者。在鑲嵌製程之後，金屬化圖案134的頂表面實質上與金屬層間介電質132的頂表面共平面(在製程誤差內)。
金屬化圖案134包括電性連接至半導體基板120的裝置的金屬襯墊和金屬通孔。金屬襯墊/通孔134M的子集合隨後用於將上覆的磁隧道結連接至存取電晶體AT(參考第14B圖)。金屬襯墊/通孔134B的子集合隨後用於將上覆的位元線BL連接至存取電晶體AT(參考第14B圖)。金屬襯墊/通孔134SBL的子集合隨後用於將上覆的串位元線SBL連接至寫入電晶體WT(參考第14C圖)。金屬襯墊/通孔134SSL的子集合隨後用於將上覆的串源極線SSL連接至源極電晶體ST(參考第14D圖)。金屬襯墊/通孔134H的子集合隨後用於將上覆的自旋軌道矩接線連接至寫入電晶體WT(參考第14C圖)和源極電晶體ST(參考第14D圖)。
金屬通孔134M和金屬通孔134B配置成多個列，其中各個列的金屬通孔134B位於兩列金屬通孔134M之間。金屬通孔134M和金屬通孔134B的群組G 1位於金屬通孔134SBL和金屬通孔134H的群組G 2與金屬通孔134SSL和金屬通孔134H的群組G 3之間。形成具有這樣佈局的金屬通孔允許在小面積中互連單元102的各個串(參考第1圖)。
在第5A圖至第5B圖中，金屬層間介電質142形成在第一金屬化層M1上方，且金屬化圖案144形成在金屬層間介電質142中。金屬層間介電質142可以由任何適合的介電材料所形成，例如氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃或類似者，且介電材料可以由任何可接受的沉積製程所形成，例如化學氣相沉積、物理氣相沉積或類似者。金屬化圖案144形成在金屬層間介電質142中。金屬化圖案144可以由任何適合的導電材料所形成，例如銅、鋁、鎢、銀和上述的組合或類似者。金屬化圖案144可以由鑲嵌製程所形成，例如單一鑲嵌製程、雙鑲嵌製程或類似者。在鑲嵌製程之後，金屬化圖案144的頂表面實質上與金屬層間介電質142的頂表面共平面(在製程誤差內)。
金屬化圖案144包括電性連接至金屬化圖案134的金屬通孔。金屬通孔144M的子集合連接至金屬襯墊/通孔134M。磁隧道結將隨後形成在金屬通孔144M上，其中金屬通孔144M可做為隨後形成的磁隧道結的底部電極。金屬通孔144B的子集合連接至金屬襯墊/通孔134B。金屬通孔144SBL的子集合連接至金屬襯墊/通孔134SBL。金屬通孔144SSL的子集合連接至金屬襯墊/通孔134SSL。金屬通孔144H的子集合連接至金屬襯墊/通孔134H。
金屬通孔144B、金屬通孔144SBL、金屬通孔144SSL或金屬通孔144H在俯視圖中可以(或可以不)具有與金屬通孔144M不同的形狀。在一些實施例中，金屬通孔144B、金屬通孔144SBL、金屬通孔144SSL或金屬通孔144H在俯視圖中具有第一形狀(例如，長方形)，且金屬通孔144M在俯視圖中具有第二形狀(例如，圓形)。
在第6A圖至第6B圖中，磁隧道結膜堆疊146形成在金屬層間介電質142和金屬化圖案144上。磁隧道結膜堆疊146是多層結構，包括固定層146A、固定層146A上方的阻障層146B，和阻障層146B上方的自由層146C。沉積磁隧道結膜堆疊146的各個層可以使用一或多個沉積方法，例如化學氣相沉積、物理氣相沉積、原子層沉積(atomic layer deposition，ALD)、上述的組合或類似者。
固定層146A可以由比自由層146C具有更大的矯頑磁場(coercivity field)的鐵磁性材料所形成，例如鈷鐵(CoFe)、鈷鐵硼(CoFeB)、上述的組合或類似者。在一些實施例中，固定層146A具有合成鐵磁性(synthetic ferromagnetic，SFM)結構，其中磁性層之間的耦合是鐵磁性耦合。在一些實施例中，固定層146A具有合成反鐵磁性(synthetic antiferromagnetic，SAF)結構，其中包括由複數個非磁性間隔物層所分離的複數個磁性金屬層。磁性金屬層可以是由Co、Fe、Ni或類似者所形成。非磁性間隔物層可以是由Cu、Ru、Ir、Pt、W、Ta、Mg或類似者所形成。例如，固定層146A可以具有Co層和Co層上方重複的(Pt/Co) x層，其中x代表可以是大於或等於1的任何整數的重複數量。
阻障層146B可以由介電材料所形成，例如MgO、AlO、AlN、上述的組合或類似者。阻障層146B比磁隧道結膜堆疊146的其他層薄。阻障層146B可以具有厚度在1nm至10nm的範圍中。
自由層146C可以由適合的鐵磁性材料所形成，例如CoFe、NiFe、CoFeB、CoFeBW、上述的組合或類似者。自由層146C也可以利用合成鐵磁性結構，其中非磁性間隔物層的厚度調整成分離的磁性金屬之間具有鐵磁性耦接，例如造成磁矩可耦合在相同的方向上。自由層146C的磁矩可程式化，且所產生的磁隧道結的電阻因此可程式化。具體而言，基於自由層146C相對於相對於固定層146A的經程式化磁矩，所產生的磁隧道結的電阻可以在高電阻態和低電阻態之間改變。
另外，電極種子層148形成在磁隧道結膜堆疊146上方。電極種子層148由導電材料所形成，其中導電材料適於隨後種晶(seeding)沉積具有高自旋霍爾導電度的導電材料(如隨後所述)。在一些實施例中，形成電極種子層148的材料相同於隨後形成的導電材料。
在第7A圖至第7B圖中，將電極種子層148和磁隧道結膜堆疊146圖案化以分別形成電極種子結構150和磁隧道結108。蝕刻方法可以包括電漿蝕刻方法，例如離子束蝕刻(ion beam etching，IBE)。蝕刻可以是使用輝光放電電漿(glow discharge plasma，GDP)、電容耦合電漿(capacitive coupled plasma，CCP)、感應耦合電漿(inductively coupled plasma，ICP)或類似者的佈植。例如，當蝕刻方法是IBE製程時，執行蝕刻可以使用蝕刻劑，例如甲醇(CH 3OH)、氨(NH 3)或類似者。各個磁隧道結108包括磁隧道結膜堆疊146的圖案化部分(包括固定層146A、阻障層146B和自由層146C的圖案化部分)。各個電極種子結構150形成在相應的磁隧道結108上，且包括電極種子層148的圖案化部分。
磁隧道結108(和電極種子結構150)形成在金屬通孔144M(也參考第5A圖)上。電極種子層148和磁隧道結膜堆疊146的圖案化暴露金屬通孔144B、金屬通孔144SBL、金屬通孔144SSL、金屬通孔144H。
在第8A圖至第8B圖中，金屬層間介電質152形成在電極種子結構150、磁隧道結108和金屬層間介電質142上。金屬層間介電質152可以由任何適合的介電材料所形成，例如氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃或類似者，其中介電材料可以由任何可接受的沉積製程所形成，例如化學氣相沉積、物理氣相沉積或類似者。金屬層間介電質152形成至足夠大的厚度以埋藏電極種子結構150。
在第9A圖至第9B圖中，凹陷金屬層間介電質152以暴露電極種子結構150。凹陷金屬層間介電質152可以藉由任何可接受的蝕刻製程，其中與電極種子結構150的材料相比，蝕刻製程以更快速率選擇性地蝕刻金屬層間介電質152的材料。蝕刻可以是各向異性的。
在第10A圖至第10B圖中，電極層154形成在金屬層間介電質152和電極種子結構150的暴露部分上。電極層154由具有高自旋霍爾導電度的導電材料所形成，其可以是沉積在電極種子結構150上。例如，電極層154可以由包括至少一種重金屬元素和至少一種輕過渡金屬元素的金屬合金所形成。重金屬元素可以是具有價電子填進5d軌域的金屬元素，例如鉑(Pt)、鈀(Pd)、鎢(W)或類似者。輕過渡金屬元素可以是具有價電子部分填進3d軌域的金屬元素，例如鈧(Sc)、鈦(Ti)、釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、銅(Cu)或類似者。做為一個示例，電極層154可以由鉑鉻合金(例如，Pt xCr 1-x，其中x在0.5至0.8的範圍中)所形成。形成電極層154的材料可以藉由例如濺鍍的沉積製程，其中使用包括重金屬元素的一個濺鍍靶和包括輕過渡金屬元素的另一個濺鍍靶。沉積材料可以經熱處理，例如適合的退火製程，以使重金屬元素和輕過渡金屬元素交互擴散且從而形成電極層154。
在第11A圖至第11B圖中，將電極層154圖案化以形成自旋軌道矩接線106。各個自旋軌道矩接線106形成在一列的磁隧道結108上，且做為下方的磁隧道結108的頂部電極。將電極層154圖案化可以藉由可接受的光刻和蝕刻製程。與金屬層間介電質152的材料相比，蝕刻製程可以更快速率選擇性地蝕刻電極層154的材料。蝕刻可以是各向異性的。自旋軌道矩接線106包括電極層154和電極種子結構150的剩餘部分。
在第12A圖至第12B圖中，金屬層間介電質162形成在自旋軌道矩接線106和金屬層間介電質152上。金屬層間介電質162可以由任何適合的介電材料所形成，例如氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃或類似者，其中介電材料可以由任何可接受的沉積製程所形成，例如化學氣相沉積、物理氣相沉積或類似者。金屬層間介電質162形成至足夠大的厚度以埋藏自旋軌道矩接線106。在沉積金屬層間介電質162的材料之後，在金屬層間介電質162上可選地執行平坦化製程，例如化學機械研磨(chemical mechanical polishing，CMP)。
在第13A圖至第13B圖中，金屬化圖案164形成在金屬層間介電質162中，從而完成互連結構130的第二金屬化層M2的形成。金屬化圖案164可以由任何適合的導電材料所形成，例如銅、鋁、鎢、銀和上述的組合或類似者。金屬化圖案164可以由鑲嵌製程所形成，例如單一鑲嵌製程、雙鑲嵌製程或類似者。在鑲嵌製程之後，金屬化圖案164的頂表面實質上與金屬層間介電質162的頂表面共平面(在製程誤差內)。
金屬化圖案164包括電性連接至金屬化圖案144(參考第7A圖)和自旋軌道矩接線106的金屬襯墊和金屬通孔。金屬襯墊/通孔164B的子集合連接至金屬通孔144B。金屬襯墊/通孔164SBL的子集合連接至金屬通孔144SBL。金屬襯墊/通孔164SSL的子集合連接至金屬通孔144SSL。金屬襯墊/通孔164H的子集合將自旋軌道矩接線106連接至金屬通孔144H。具體而言，金屬襯墊/通孔164H包括自旋軌道矩接線106上的金屬襯墊且進一步包括金屬通孔延伸穿過自旋軌道矩接線106，以將金屬襯墊和自旋軌道矩接線106連接至金屬通孔144H。
在第14A圖至第14D圖中，互連結構130的第三金屬化層M3形成在第二金屬化層M2上方。第三金屬化層M3可以使用任何可接受的後段製程所形成。例如，金屬層間介電質172可以形成在金屬層間介電質162上方，且金屬化圖案174可以形成在金屬層間介電質172中。金屬層間介電質172可以由任何適合的介電材料所形成，例如氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃或類似者，其中介電材料可以由任何可接受的沉積製程所形成，例如化學氣相沉積、物理氣相沉積或類似者。金屬化圖案174形成在金屬層間介電質172中。金屬化圖案174可以由任何適合的導電材料所形成，例如銅、鋁、鎢、銀和上述的組合或類似者。金屬化圖案174可以由鑲嵌製程所形成，例如單一鑲嵌製程、雙鑲嵌製程或類似者。在鑲嵌製程之後，金屬化圖案174的頂表面實質上與金屬層間介電質172的頂表面共平面(在製程誤差內)。
金屬化圖案174包括電性連接至金屬化圖案164(參考第13A圖)的金屬接線和金屬通孔。金屬接線包括位元線BL、串位元線SBL和串源極線SSL，各者實質上垂直於字元線WL(例如，垂直於半導體基板120的裝置的閘極結構)。位元線BL連接至金屬襯墊/通孔164B。串位元線SBL連接至金屬襯墊/通孔164SBL。串源極線SSL連接至金屬襯墊/通孔164SSL。金屬化圖案174也可以包括連接至字元線WL(例如，連接至半導體基板120的裝置的閘極結構)的字元線(未特別繪示)。
金屬化圖案134、金屬化圖案144、金屬化圖案164、金屬化圖案174互連磁隧道結108、自旋軌道矩接線106和半導體基板120的裝置以形成記憶體裝置100，因此形成實施第1圖的記憶體裝置100的積體電路。如第14B圖中所示，金屬襯墊/通孔134B、金屬通孔144B和金屬襯墊/通孔164B集體將位元線BL連接至存取電晶體AT的源極/汲極區域122。也如第14B圖中所示，金屬襯墊/通孔134M和金屬通孔144M集體將磁隧道結108連接至存取電晶體AT的源極/汲極區域122。如第14C圖中所示，金屬襯墊/通孔134SBL、金屬通孔144SBL和金屬襯墊/通孔164SBL集體將串位元線SBL連接至寫入電晶體WT的源極/汲極區域122。如第14D圖中所示，金屬襯墊/通孔134SSL、金屬通孔144SSL和金屬襯墊/通孔164SSL集體將串源極線SSL連接至源極電晶體ST的源極/汲極區域122。如第14C圖和第14D圖中所示，金屬襯墊/通孔134H、金屬通孔144H和金屬襯墊/通孔164H集體將自旋軌道矩接線106連接至寫入電晶體WT和源極電晶體ST的源極/汲極區域122。
金屬化層M1至金屬化層M3中的多個金屬襯墊/通孔可以對齊，使得金屬襯墊/通孔的中心沿著相同的垂直軸設置。在一些實施例中，位元線BL透過對齊成組的金屬襯墊/通孔連接至存取電晶體AT的源極/汲極區域122。在一些實施例中，磁隧道結108透過對齊成組的金屬襯墊/通孔連接至存取電晶體AT的源極/汲極區域122。在一些實施例中，串位元線SBL透過對齊成組的金屬襯墊/通孔連接至寫入電晶體WT的源極/汲極區域122。在一些實施例中，串源極線SSL透過對齊成組的金屬襯墊/通孔連接至源極電晶體ST的源極/汲極區域122。在一些實施例中，自旋軌道矩接線106透過對齊成組的金屬襯墊/通孔連接至寫入電晶體WT和源極電晶體ST的源極/汲極區域122。
實施例可以實現優勢。首先在磁隧道結108上形成電極種子結構150以及隨後接著在電極種子結構150上形成或圖案化電極層154，從而形成自旋軌道矩接線106可以是有益的。具體而言，可以使用凹陷製程穿過金屬層間介電質152暴露電極種子結構150，取代使用CMP製程穿過金屬層間介電質152暴露磁隧道結108。因此即使所產生的自旋軌道矩接線106直接設置在磁隧道結108上，也可以減少損壞磁隧道結108的風險。在自旋軌道矩接線106和磁隧道結108之間沒有介入層，從而減少磁隧道結108的接觸電阻。另外，形成具有前述佈局的金屬化圖案134、金屬化圖案144、金屬化圖案164、金屬化圖案174允許形成具有更大密度的記憶體裝置100。具體而言，相比於一串中的各個磁隧道結108具有各自的自旋軌道矩接線和各自的寫入電晶體的其他自旋轉移矩輔助的自旋軌道矩磁性隨機存取記憶體裝置，各串的多個單元102(參考第1圖)僅使用一個寫入電晶體WT和一個自旋軌道矩接線106。寫入電晶體可能是巨大的，因此減少記憶體裝置100中的寫入電晶體的數量可以增加密度。在一些實施例中，各個單元102佔據小至6倍的記憶體裝置100的最小特徵尺寸。
根據一些實施例，第15圖是記憶體裝置100的立體圖。如前所述，單元102的各個串(參考第1圖)具有共享一個自旋軌道矩接線106的多個磁隧道結108。在此實施例中，自旋軌道矩接線106形成在磁隧道結108下方。記憶體裝置100可以具有鏡像設計，其中單元102的多個串沿著列設置。例如，在所繪示的鏡像設計中，第一組的位元線BL 1設置在第一串位元線SBL 1和共享串源極線SSL之間，而第二組的位元線BL 2設置在第二串位元線SBL 2和共享串源極線SSL之間。類似於第3圖的實施例，記憶體裝置100包括半導體基板120上方的互連結構130。
互連結構130中包括磁隧道結108和自旋軌道矩接線106。磁隧道結108可以在任何的金屬化層M1至金屬化層M3中，且在此繪示成在第二金屬化層M2中。磁隧道結108和自旋軌道矩接線106電性連接至半導體基板120的裝置。如隨後將更詳細描述，用於形成記憶體裝置100的製程允許磁隧道結108直接形成在對應的共享自旋軌道矩接線106上。另外，在此實施例中，磁隧道結108的結構可以是反轉的。因此，自由層146C可以是磁隧道結膜堆疊146的底部層，且固定層146A可以是磁隧道結膜堆疊146的頂部層。
根據一些實施例，第16A圖至第23D圖是製造第15圖的記憶體裝置100的中間階段的視圖。具體而言，圖式中示出第15圖中的互連結構130(包括磁隧道結108和自旋軌道矩接線106)的製造。第16A圖、第17A圖、第18A圖、第19A圖、第20A圖、第21A圖、第22A圖和第23A圖是第15圖中的部分的記憶體裝置100(具體而言，鏡像結構的一側)的立體圖。第16B圖、第17B圖、第18B圖、第19B圖、第20B圖、第21B圖、第22B圖和第23B圖是沿著第15圖中的參考截面B-B'的截面圖。第23C圖是沿著第15圖中的參考截面C-C'的截面圖。第23D圖是沿著第15圖中的參考截面D-D'的截面圖。
在第16A圖至第16B圖中，接收或形成半導體基板120。半導體基板120包括(前述的)裝置，其可以使用任何可接受的前段製程所形成。裝置包括寫入電晶體WT、源極電晶體ST和存取電晶體AT(參考第22B圖至第23D圖)。
互連結構130的第一金屬化層M1形成在半導體基板120上方。形成第一金屬化層M1可以使用任何可接受的後段製程。例如，金屬層間介電質132可以形成在半導體基板120上方，且金屬化圖案134可以形成在金屬層間介電質132中。形成金屬層間介電質132和金屬化圖案134可以是相似於第4A圖至第4B圖所述的方式。
金屬化圖案134包括電性連接至半導體基板120的裝置的金屬襯墊和金屬通孔。金屬襯墊/通孔134M的子集合隨後用於將上覆的磁隧道結連接至存取電晶體AT(參考第23B圖)。金屬襯墊/通孔134B的子集合隨後用於將上覆的位元線BL連接至存取電晶體AT(參考第23B圖)。金屬襯墊/通孔134SBL的子集合隨後用於將上覆的串位元線SBL連接至寫入電晶體WT(參考第23C圖)。金屬襯墊/通孔134SSL的子集合隨後用於將上覆的串源極線SSL連接至源極電晶體ST(參考第23D圖)。金屬襯墊/通孔134H的子集合隨後用於將上覆的自旋軌道矩接線連接至寫入電晶體WT(參考第23C圖)和源極電晶體ST(參考第23D圖)。
金屬通孔134M和金屬通孔134B配置成多個列，其中各個列的金屬通孔134B在兩列金屬通孔134M之間。金屬通孔134M和金屬通孔134B的群組G1在金屬通孔134SBL和金屬通孔134H的群組G2與金屬通孔134SSL和金屬通孔134H的群組G3之間。形成具有這樣佈局的金屬通孔允許在小面積中互連單元102的各個串(參考第1圖)。
在第17A圖至第17B圖中，電極層154形成在金屬層間介電質132和金屬化圖案134的暴露部分上。形成電極層154可以是相似於第10A圖至第10B圖所述的方式。
磁隧道結膜堆疊146(包括固定層146A、阻障層146B和自由層146C)形成在電極層154上。形成磁隧道結膜堆疊146可以是相似於第6A圖至第6B圖所述的方式，但層順序可以是反轉的。
電極層182形成在磁隧道結膜堆疊146上。電極層182可以由任何適合的導電材料所形成，例如銅、鋁、鎢、銀和上述的組合或類似者，其中形成導電材料可以藉由鍍層(例如，電鍍或無電電鍍)、沉積(例如物理氣相沉積)、上述的組合或類似者。
在第18A圖至第18B圖中，將電極層182、磁隧道結膜堆疊146和電極層154圖案化，以分別形成電極帶184、磁隧道結薄膜帶186和自旋軌道矩接線106。圖案化可以是可接受的光刻和蝕刻製程。蝕刻可以是各向異性的。自旋軌道矩接線106形成(且連接至)金屬襯墊/通孔134H上。將電極層182、磁隧道結膜堆疊146和電極層154圖案化而暴露金屬襯墊/通孔134M、金屬通孔134B、金屬通孔134SBL或金屬通孔134SSL。
在第19A圖至第19B圖中，將電極帶184和磁隧道結薄膜帶186圖案化以分別形成頂部電極188和磁隧道結108。執行圖案化可以是相似於第7A圖至第7B圖所述的方式。各個磁隧道結108包括磁隧道結膜堆疊146的圖案化部分(包括固定層146A、阻障層146B和自由層146C的圖案化部分)。各個頂部電極188形成在相應的磁隧道結108上。
在一些實施例中，第18A圖至第18B圖的步驟與第19A圖至第19B圖的步驟反轉。具體而言，可以先將電極層182和磁隧道結膜堆疊146圖案化以分別形成頂部電極188和磁隧道結膜堆疊146。隨後，可以將電極層154圖案化以形成自旋軌道矩接線106。
在第20A圖至第20B圖中，金屬層間介電質152形成在頂部電極188、磁隧道結108和金屬層間介電質132上。形成金屬層間介電質152可以是相似於第8A圖至第8B圖所述的方式。金屬層間介電質152形成至足夠大的厚度以埋藏頂部電極188。
在第21A圖至第21B圖中，金屬化圖案156形成在金屬層間介電質152中。金屬化圖案156可以由任何適合的導電材料所形成，例如銅、鋁、鎢、銀和上述的組合或類似者。金屬化圖案156可以由鑲嵌製程所形成，例如單一鑲嵌製程、雙鑲嵌製程或類似者。在鑲嵌製程之後，金屬化圖案156和頂部電極188的頂表面實質上與金屬層間介電質152的頂表面共平面(在製程誤差內)。
金屬化圖案156包括電性連接至金屬化圖案134的金屬通孔。金屬通孔156M的子集合連接至金屬襯墊/通孔134M。金屬通孔156B的子集合連接至金屬襯墊/通孔134B。金屬通孔156SBL的子集合連接至金屬襯墊/通孔134SBL。金屬通孔156SSL的子集合連接至金屬襯墊/通孔134SSL。
在第22A圖至第22B圖中，金屬層間介電質162形成在金屬層間介電質152上。形成金屬層間介電質162可以是相似於第12A圖至第12B圖所述的方式。
金屬化圖案164形成在金屬層間介電質162中，從而完成互連結構130的第二金屬化層M2的形成。形成金屬化圖案164可以是相似於第13A圖至第13B圖所述的方式。
金屬化圖案164包括電性連接至金屬化圖案156和頂部電極188的金屬接線。金屬接線164M的子集合將金屬通孔156M連接至頂部電極188。金屬接線164B的子集合連接至金屬通孔156B。金屬接線164SBL的子集合連接至金屬通孔156SBL。金屬接線164SSL的子集合連接至金屬通孔156SSL。
在第23A圖至第23D圖中，互連結構130的第三金屬化層M3形成在第二金屬化層M2上方。形成第三金屬化層M3可以使用任何可接受的後段製程。例如，金屬層間介電質172可以形成在金屬層間介電質162上方，且金屬化圖案174可以形成在金屬層間介電質172中。形成金屬層間介電質172和金屬化圖案174可以是相似於第14A圖至第14D圖的方式。
金屬化圖案174包括電性連接至金屬化圖案164(參考第13A圖)的金屬接線和金屬通孔。金屬接線包括位元線BL、串位元線SBL和串源極線SSL，各者實質上垂直於字元線WL(例如，垂直於半導體基板120的裝置的閘極結構)。位元線BL連接至金屬接線164B。串位元線SBL連接至金屬通孔164SBL。串源極線SSL連接至金屬通孔164SSL。金屬化圖案174也可以包括連接至字元線WL(例如，連接至半導體基板120的裝置的閘極結構)的字元線(未特別繪示)。
金屬化圖案134、金屬化圖案156、金屬化圖案164、金屬化圖案174互連磁隧道結108、自旋軌道矩接線106和半導體基板120的裝置以形成記憶體裝置100，因此形成實施第1圖的記憶體裝置100的積體電路。如第23B圖中所示，金屬襯墊/通孔134B、金屬通孔156B和金屬接線164B集體將位元線BL連接至存取電晶體AT的源極/汲極區域122。也如第23B圖中所示，金屬襯墊/通孔134M、金屬通孔156M和金屬接線164M集體將頂部電極188(及磁隧道結108)連接至存取電晶體AT的源極/汲極區域122。如第23C圖中所示，金屬襯墊/通孔134SBL、金屬通孔156SBL和金屬接線164SBL集體將串位元線SBL連接至寫入電晶體WT的源極/汲極區域122。如第23D圖中所示，金屬襯墊/通孔134SSL、金屬通孔156SSL和金屬接線164SSL集體將串源極線SSL連接至源極電晶體ST的源極/汲極區域122。如第23C圖和第23D圖中所示，金屬襯墊/通孔134H將自旋軌道矩接線106連接至寫入電晶體WT和源極電晶體ST的源極/汲極區域122。
在前述實施例中，互連結構130包括多個金屬化層M1至金屬化層M3、形成在第二金屬化層M2中的自旋軌道矩接線106和磁隧道結108，以及形成在第三金屬化層M3中的位元線BL、串位元線SBL和串源極線SSL。應理解互連結構130可以包括其他金屬化層數量，且記憶體裝置特徵可以形成在其他層中。
根據一些實施例，第24圖是記憶體裝置100的立體圖。此實施例類似於第15圖的實施例，但自旋軌道矩接線106、磁隧道結108、串位元線SBL和串源極線SSL形成在互連結構130的第四金屬化層M4中。位元線BL形成在第一金屬化層M1中。個別組件可以由相似於前述製程所形成，除了執行這些製程以在期望的層中形成組件。另外，在此實施例中，頂部電極188具有交叉的佈局，使得磁隧道結108可以形成至更大的尺寸，因此對磁隧道結的一些類型(例如平面內磁隧道結)可以是有益的。
實施例可以實現優勢。形成自旋軌道矩接線106以及接著在自旋軌道矩接線106上直接圖案化磁隧道結108可以是有益的。具體而言，可以減少製造複雜度。另外，形成具有前述佈局的金屬化圖案134、金屬化圖案156、金屬化圖案164、金屬化圖案174允許形成具有更大密度的記憶體裝置100。具體而言，相比於一串中的各個磁隧道結108具有各自的自旋軌道矩接線和各自的寫入電晶體的其他自旋轉移矩輔助的自旋軌道矩磁性隨機存取記憶體裝置，各串的多個單元102(參考第1圖)僅使用一個寫入電晶體WT和一個自旋軌道矩接線106。寫入電晶體可能是巨大的，因此減少記憶體裝置100中的寫入電晶體的數量可以增加密度。在一些實施例中，各個單元102佔據小至10倍或12倍的記憶體裝置100的最小特徵尺寸。
在一實施例中，一種裝置包括自旋軌道矩接線、將自旋軌道矩接線的第一端耦接至第一源極線的寫入電晶體、將自旋軌道矩接線的第二端耦接至第二源極線的源極電晶體，以及耦接至自旋軌道矩接線的複數個磁隧道結，其中磁隧道結在寫入電晶體和源極電晶體之間的電流路徑上。在一些實施例中，裝置進一步包括將磁隧道結耦接至位元線的存取電晶體，各個存取電晶體將磁隧道結中的相應一者耦接至位元線中的相應一者。在一些實施例中，裝置進一步包括耦接至第一源極線和第二源極線的電流源，電流源配置成在程式化操作期間將第一寫入電流提供至自旋軌道矩接線，且裝置進一步包括耦接至位元線的位元線驅動器，位元線驅動器配置成在程式化操作期間將第二寫入電流提供至位元線。在裝置的一些實施例中，電流源提供第一寫入電流至自旋軌道矩接線是藉由將第一源極線設定成比第二源極線更高的電壓。在一些實施例中，裝置進一步包括耦接至位元線的位元線驅動器，位元線驅動器配置成在讀取操作期間提供讀取電流。在裝置的一些實施例中，位元線驅動器提供讀取電流至位元線是藉由將位元線的第一子集合設定成比第二源極線更大的電壓，且將位元線的第二子集合設定成比第二源極線更小的電壓。在裝置的一些實施例中，存取電晶體、寫入電晶體和源極電晶體的閘極耦接至字元線。在裝置的一些實施例中，磁隧道結是平面內磁隧道結。在裝置的一些實施例中，磁隧道結是垂直磁隧道結。在裝置的一些實施例中，自旋軌道矩接線包括重金屬和輕過渡金屬。在裝置的一些實施例中，重金屬包括鉑、鈀或鎢，且其中輕過渡金屬包括鈧、鈦、釩、鉻、錳、鐵、鈷、鎳或銅。
在一實施例中，一種裝置包括半導體基板上方的第一自旋軌道矩接線，其中第一自旋軌道矩接線包括重金屬與輕過渡金屬的合金，且裝置包括耦接至第一自旋軌道矩接線的第一磁隧道結、將第一自旋軌道矩接線耦接至半導體基板的第一互連，以及將第一自旋軌道矩接線耦接至半導體基板的第二互連，多個第一磁隧道結沿著第一自旋軌道矩接線分離在第一互連和第二互連之間。在裝置的一些實施例中，第一磁隧道結設置在第一自旋軌道矩接線下方。在一些實施例中，裝置進一步包括第一磁隧道結下方的第三互連，第三互連將第一磁隧道結耦接至半導體基板。在裝置的一些實施例中，第一磁隧道結設置在第一自旋軌道矩接線上方。在一些實施例中，裝置進一步包括第一磁隧道結上方的第三互連，第三互連將第一磁隧道結耦接至半導體基板。在一些實施例中，裝置進一步包括半導體基板上方的第二自旋軌道矩接線、耦接至第二自旋軌道矩接線的第二磁隧道結、第一磁隧道結和第二磁隧道結上方的位元線，以及第一自旋軌道矩接線和第二自旋軌道矩接線之間的第三互連，第三互連將位元線耦接至半導體基板。
在一實施例中，一種方法包括以下步驟。形成互連結構的第一金屬化層在半導體基板上方，第一金屬化層包括第一互連。形成互連結構的第二金屬化層在第一金屬化層上方，第二金屬化層包括自旋軌道矩接線、磁隧道結和第二互連，各個磁隧道結接觸自旋軌道矩接線的相應部分。形成互連結構的第三金屬化層在第二金屬化層上方，第三金屬化層包括位元線，第一互連和第二互連將位元線、磁隧道結、自旋軌道矩接線和半導體基板的裝置互連以形成記憶體裝置。在方法的一些實施例中，磁隧道結形成在自旋軌道矩接線下方。在方法的一些實施例中，磁隧道結形成在自旋軌道矩接線上方。
前面概述一些實施例的特徵，使得本領域技術人員可更好地理解本公開的觀點。本領域技術人員應該理解，他們可以容易地使用本公開作為設計或修改其他製程和結構的基礎，以實現相同的目的和/或實現與本文介紹之實施例相同的優點。本領域技術人員還應該理解，這樣的等同構造不脫離本公開的精神和範圍，並且在不脫離本公開的精神和範圍的情況下，可以進行各種改變、替換和變更。
100:記憶體裝置 102:單元 104:記憶體陣列 106:自旋軌道矩接線 108:磁隧道結 112:字元線驅動器 114:電流源 116:位元線驅動器 120:半導體基板 122:源極/汲極區域 130:互連結構 132,142,152,162,172:金屬層間介電質 134,144,156,164,174:金屬化圖案 134B,134H,134M,134SBL,134SSL:金屬襯墊/通孔,金屬通孔 144B,144H,144M,144SBL,144SSL,156B,156M,156SBL,156SSL:金屬通孔 146:磁隧道結膜堆疊 146A:固定層 146B:阻障層 146C:自由層 148:電極種子層 150:電極種子結構 154,182:電極層 164B:金屬襯墊/通孔,金屬接線 164H:金屬襯墊/通孔 164M:金屬接線 164SBL,164SSL:金屬襯墊/通孔,金屬通孔,金屬接線 184:電極帶 186:磁隧道結薄膜帶 188:頂部電極 AT:存取電晶體 B-B',C-C',D-D':參考截面 BL,BL 1,BL 2:位元線 G 1,G 2,G 3:群組 I R:讀取電流 I W1:第一寫入電流 I W2:第二寫入電流 M1,M2,M3,M4:金屬化層 SBL,SBL 1,SBL 2:串位元線 SSL:串源極線 ST:源極電晶體 WL:字元線 WT:寫入電晶體
當結合附圖閱讀時，從以下詳細描述中可以最好地理解本公開的各方面。應注意，根據工業中的標準方法，各種特徵未按比例繪製。實際上，為了清楚地討論，可任意增加或減少各種特徵的尺寸。 第1圖是根據一些實施例的記憶體裝置100的示意圖。 第2A圖根據一些實施例繪示記憶體裝置中的單元的寫入路徑。 第2B圖根據一些實施例繪示記憶體裝置中的單元的讀取路徑。 第3圖是根據一些實施例的記憶體裝置的立體圖。 第4A圖至第14D圖是根據一些實施例製造記憶體裝置的中間階段的視圖。 第15圖是根據一些實施例的記憶體裝置的立體圖。 第16A圖至第23D圖是根據一些實施例製造記憶體裝置的中間階段的視圖。 第24圖是根據一些實施例的記憶體裝置的立體圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
106:自旋軌道矩接線
108:磁隧道結
120:半導體基板
130:互連結構
134,164,174:金屬化圖案
B-B',C-C',D-D':參考截面
BL1,BL2:位元線
M1,M2,M3:金屬化層
SBL1,SBL2:串位元線
SSL:串源極線
WL:字元線

Claims (20)

  1. 一種裝置，包括： 一自旋軌道矩接線； 一寫入電晶體，將該自旋軌道矩接線的一第一端耦接至一第一源極線； 一源極電晶體，將該自旋軌道矩接線的一第二端耦接至一第二源極線；及 複數個磁隧道結，耦接至該自旋軌道矩接線，其中該些磁隧道結在該寫入電晶體和該源極電晶體之間的一電流路徑上。
  2. 如請求項1所述之裝置，進一步包括： 將該些磁隧道結耦接至多個位元線的多個存取電晶體，該些存取電晶體中的各者將該些磁隧道結中的相應一者耦接至該些位元線中的相應一者。
  3. 如請求項2所述之裝置，進一步包括： 耦接至該第一源極線和該第二源極線的一電流源，該電流源配置成在一程式化操作期間提供一第一寫入電流至該自旋軌道矩接線；及 耦接至該些位元線的一位元線驅動器，該位元線驅動器配置成在該程式化操作期間提供多個第二寫入電流至該些位元線。
  4. 如請求項3所述之裝置，其中該電流源提供該第一寫入電流至該自旋軌道矩接線是藉由將該第一源極線設定成比該第二源極線更高的電壓。
  5. 如請求項2所述之裝置，進一步包括： 耦接至該些位元線的一位元線驅動器，該位元線驅動器配置成在一讀取操作期間提供多個讀取電流。
  6. 如請求項5所述之裝置，其中該位元線驅動器提供該些讀取電流至該些位元線是藉由將該些位元線的一第一子集合設定成比該第二源極線更大的電壓，且將該些位元線的一第二子集合設定成比該第二源極線更小的電壓。
  7. 如請求項2所述之裝置，其中該些存取電晶體、該寫入電晶體和該源極電晶體的多個閘極耦接至一字元線。
  8. 如請求項1所述之裝置，其中該些磁隧道結是平面內磁隧道結。
  9. 如請求項1所述之裝置，其中該些磁隧道結是垂直磁隧道結。
  10. 如請求項1所述之裝置，其中該自旋軌道矩接線包括一重金屬和一輕過渡金屬。
  11. 如請求項10所述之裝置，其中該重金屬包括鉑、鈀或鎢，且其中該輕過渡金屬包括鈧、鈦、釩、鉻、錳、鐵、鈷、鎳或銅。
  12. 一種裝置，包括： 一第一自旋軌道矩接線，在一半導體基板上方，該第一自旋軌道矩接線包括一重金屬與一輕過渡金屬的一合金； 多個第一磁隧道結，耦接至該第一自旋軌道矩接線； 一第一互連，將該第一自旋軌道矩接線耦接至該半導體基板；及 一第二互連，將該第一自旋軌道矩接線耦接至該半導體基板，該些第一磁隧道結沿著該第一自旋軌道矩接線分離在該第一互連和該第二互連之間。
  13. 如請求項12所述之裝置，其中該些第一磁隧道結設置在該第一自旋軌道矩接線下方。
  14. 如請求項13所述之裝置，進一步包括： 該些第一磁隧道結下方的多個第三互連，該些第三互連將該些第一磁隧道結耦接至該半導體基板。
  15. 如請求項12所述之裝置，其中該些第一磁隧道結設置在該第一自旋軌道矩接線上方。
  16. 如請求項15所述之裝置，進一步包括： 該些第一磁隧道結上方的多個第三互連，該些第三互連將該些第一磁隧道結耦接至半導體基板。
  17. 如請求項12所述之裝置，進一步包括： 一第二自旋軌道矩接線，位於該半導體基板上方； 多個第二磁隧道結，耦接至該第二自旋軌道矩接線； 多個位元線，位於該些第一磁隧道結和該些第二磁隧道結上方；及 一第三互連，位於該第一自旋軌道矩接線和該第二自旋軌道矩接線之間，該第三互連將該些位元線耦接至該半導體基板。
  18. 一種方法，包括： 形成一互連結構的一第一金屬化層在一半導體基板上方，該第一金屬化層包括多個第一互連； 形成該互連結構的一第二金屬化層在該第一金屬化層上方，該第二金屬化層包括一自旋軌道矩接線、多個磁隧道結和多個第二互連，該些磁隧道結中的各者接觸該自旋軌道矩接線的相應部分；及 形成該互連結構的一第三金屬化層在該第二金屬化層上方，該第三金屬化層包括多個位元線，該些第一互連和該些第二互連將該些位元線、該些磁隧道結、該自旋軌道矩接線和該半導體基板的多個裝置互連以形成一記憶體裝置。
  19. 如請求項18所述之方法，其中該些磁隧道結形成在該自旋軌道矩接線下方。
  20. 如請求項18所述之方法，其中該些磁隧道結形成在該自旋軌道矩接線上方。
TW112108190A 2022-03-07 2023-03-07 記憶體裝置和其形成方法 TW202349383A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263268930P 2022-03-07 2022-03-07
US63/268,930 2022-03-07
US18/154,244 2023-01-13
US18/154,244 US20230282264A1 (en) 2022-03-07 2023-01-13 Memory Arrays, Methods of Forming the Same, and Methods of Operating the Same

Publications (1)

Publication Number Publication Date
TW202349383A true TW202349383A (zh) 2023-12-16

Family

ID=87850936

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112108190A TW202349383A (zh) 2022-03-07 2023-03-07 記憶體裝置和其形成方法

Country Status (3)

Country Link
US (1) US20230282264A1 (zh)
CN (1) CN219676898U (zh)
TW (1) TW202349383A (zh)

Also Published As

Publication number Publication date
CN219676898U (zh) 2023-09-12
US20230282264A1 (en) 2023-09-07

Similar Documents

Publication Publication Date Title
US11699474B2 (en) SOT-MRAM with shared selector
US7122386B1 (en) Method of fabricating contact pad for magnetic random access memory
TWI749377B (zh) 積體晶片、記憶體單元及其操作方法
TWI774108B (zh) 半導體磁阻隨機存取記憶體元件及其製作方法
TWI801863B (zh) 磁性記憶體裝置
KR102476952B1 (ko) Sot-mram 용 합성 자유 층을 가진 자기 터널링 접합
JP2014229758A (ja) 半導体装置およびその製造方法
TWI731452B (zh) 具磁性穿隧接面的半導體裝置及其形成方法
TW202109927A (zh) 記憶體元件
US12020736B2 (en) Spin-orbit-torque magnetoresistive random-access memory array
TW202236271A (zh) 記憶體裝置
TW202236709A (zh) 記憶體元件
TW202011617A (zh) 積體電路及其形成方法
TWI818402B (zh) 記憶體元件及其製造方法
CN219676898U (zh) 记忆体装置
CN110943158A (zh) 制造半导体装置的方法
CN113496735B (zh) 存储器单元、集成芯片及操作存储器件的方法
US10147871B2 (en) Magnetic memory devices
JP2023119577A (ja) 底部電極ブリッジを含むメモリ装置及びその製造方法
KR20240066168A (ko) 통합된 자기 터널 접합(mtj)을 갖는 1비트 3단자 레이스트랙 어레이