TW202347694A - 半導體裝置、半導體封裝及其製造方法 - Google Patents

半導體裝置、半導體封裝及其製造方法 Download PDF

Info

Publication number
TW202347694A
TW202347694A TW112100723A TW112100723A TW202347694A TW 202347694 A TW202347694 A TW 202347694A TW 112100723 A TW112100723 A TW 112100723A TW 112100723 A TW112100723 A TW 112100723A TW 202347694 A TW202347694 A TW 202347694A
Authority
TW
Taiwan
Prior art keywords
trenches
conductive structures
subset
internal
disposed
Prior art date
Application number
TW112100723A
Other languages
English (en)
Inventor
賴柏嘉
斯帝芬 魯蘇
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202347694A publication Critical patent/TW202347694A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

揭露了一種半導體裝置及一種製造所述半導體裝置的方法。在一個態樣中，所述半導體裝置包括多個深溝渠電容器及至少部分地環繞深溝渠電容器的多個通孔接觸件。可對所述多個通孔接觸件的數目及位置做出改變，從而滿足封裝的設計要求。

Description

半導體裝置、半導體封裝及其製造方法
使用半導體裝置的電子設備對於諸多現代應用而言至關重要。隨著電子技術的發展，半導體裝置的尺寸變得越來越小，同時具有更強的功能性及更多的積體電路。由於半導體裝置規模的小型化，因此利用各種封裝技術（例如，基底上晶圓上晶片（chip on wafer on substrate，CoWoS））經由矽穿孔（through silicon via，TSV）將多個晶片整合至單個半導體裝置中。在CoWoS封裝中，諸多晶片或晶粒被組裝於單個半導體裝置上。此外，在此種小型半導體裝置內實施大量的製造作業（manufacturing operation）。
以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於…之下（beneath）」、「位於…下方（below）」、「下部的（lower）」、「位於…上方（above）」、「上部的（upper）」、「頂部的（top）」、「底部的（bottom）」及類似用語等空間相對性用語來闡述圖中所示的一個裝置或特徵與另一（其他）裝置或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
當利用CoWoS製程將幾個晶片整合於一起時，在晶片下方形成中介層，且中介層可包括用於彼此連接的晶片的訊號路由及電源線路由。在中介層內形成TSV使得能夠形成晶片之間的連接線以及電源線（VDD、VCC、VSS等）。然後，將TSV暴露於中介層的相對側上且將TSV接合至封裝基底。在中介層內，可形成可有助於移除雜訊及提供穩定電壓的深溝渠電容器（deep trench capacitor，DTC）。
為了提高半導體裝置的良率，DTC常常被設計成具有水平定向及垂直定向。通常，用於形成電容器的板連接至位於深溝渠電容器組的相對端處的通孔接觸件。舉例而言，在垂直方向上定向的DTC在水平方向上對齊在一起且在垂直方向上延伸。通孔接觸件設置在DTC的側向端上（例如，DTC的頂部部分上方及DTC的底部部分下方（在俯視圖中））。對於經過DTC的訊號而言，所述訊號經過頂部通孔接觸件、一個溝渠及底部通孔接觸件。由於在垂直方向上定向的DTC僅具有一個使訊號必須經過的溝渠，因此垂直DTC具有低的等效串聯電阻（equivalent series resistance，ESR）及高的交流（alternating current，AC）電容密度。另一方面，在水平方向上定向的DTC具有在垂直方向上彼此相鄰對齊且在水平方向上延伸的多個溝渠。通孔接觸件通常形成於第一個溝渠上方及最後一個溝渠下方（在俯視圖中）。此可能會引起高的ESR，乃因電性訊號（例如，VSS、VDD、I/O訊號）必須穿過所有水平溝渠，而該些水平溝渠仍然只有一個電容器。高的ESR可能會導致低的AC電容密度，低的AC電容密度會降低訊號的穩定性。因此，需要可將電容最大化且減小ESR而不損害有效面積的大小及由DTC提供的穩定性的中介層中的DTC。
在本揭露中，DTC及周圍結構（surrounding structure）的新穎設計可提供優於當前技術的幾個優點。DTC可形成於形成有多個通孔接觸件的中介層中以減小ESR並增加電容。舉例而言，DTC可形成有連接至DTC的底板及頂板的多個通孔接觸件。作為另一實例，DTC可形成有在側向上環繞DTC的通孔接觸件。作為又一實例，DTC可形成有在相鄰的DTC之間被共享的通孔接觸件。DTC及通孔接觸件的多種變化形式可被設計成有利地減小ESR並增加AC電容密度，藉此提高晶片的操作頻率。
圖1是示出根據一些實施例的包括中介層的封裝100的側視圖。封裝100可利用CoWoS製程形成且包括積體電路（integrated circuit，IC）晶片110、中介層120及封裝基底130。
晶片110可包括任何種類的半導體晶片。舉例而言，晶片110可包括微處理器、記憶體裝置（例如，動態隨機存取記憶體（dynamic random access memory，DRAM））、現場可程式化閘陣列（field programmable gate array，FPGA）、系統晶片（system-on-chip，SOC）等。儘管圖1中僅示出一個晶片110，然而可形成任何數目的晶片110。可使用形成於中介層120中的內連線層將晶片110連接在一起。中介層120可接合至晶片110。中介層120可包括一層或多層半導體材料，例如矽、鍺、鎵、砷、矽-鍺（Si-Ge）、任何其他合適的半導體材料或其組合。在一些實施例中，中介層120可包括矽中介層。基底130可包括中介層120接合於其上的封裝基底。封裝基底可將晶片之間的電性訊號傳輸至其他半導體晶片及/或封裝可接合於其上的主板（main board）（例如，印刷電路板（printed circuit board，PCB））。
在一些實施例中，可在中介層120中形成本揭露的DTC及通孔接觸件，但實施例不限於此。舉例而言，DTC及通孔接觸件可形成於晶片110中。
圖2是示出根據一些實施例的圖1的一部分的平坦俯視圖，在此部分中形成有包括接觸件及溝渠的DTC。舉例而言，實例性設計200可包括多個子電容器210、子電容器220、子電容器230及子電容器240。子電容器210、子電容器220、子電容器230及子電容器240中的每一者可包括多個溝渠202（例如，DTC）及多個通孔接觸件204。儘管實例性設計200包括四個子電容器（子電容器210、子電容器220、子電容器230及子電容器240），然而實施例不限於此，且端視實施例，可存在更多或更少的子電容器。
子電容器210可包括具有第一定向的多個第一溝渠202，其中第一溝渠202在y方向上彼此相鄰對齊，每一第一溝渠202在x方向上延伸。子電容器220可包括具有第二定向的多個第二溝渠202，其中第二溝渠202在x方向上彼此相鄰對齊，且每一第二溝渠202在y方向上延伸。子電容器230可包括多個第二溝渠202，且子電容器240可包括多個第一溝渠202。在每一子電容器（子電容器210、子電容器220、子電容器230及子電容器240）內，溝渠202可以第一預定長度彼此間隔開，且溝渠202可各自延伸第二預定長度。通孔接觸件204可環繞子電容器210內的所述多個溝渠202。儘管在圖2中未示出，然而實例性設計200可包括環繞子電容器210、子電容器220、子電容器230及子電容器240的額外的通孔接觸件。
通孔接觸件204可環繞子電容器210、子電容器220、子電容器230及子電容器240內的各組溝渠202。舉例而言，通孔接觸件204可環繞子電容器210內的溝渠202，通孔接觸件204可環繞子電容器220內的溝渠202，通孔接觸件204可環繞子電容器230內的溝渠202，且通孔接觸件204可環繞子電容器240內的溝渠202。儘管子電容器210、子電容器220、子電容器230及子電容器240中的每一者具有實質上為正方形的形狀，然而實施例不限於此，子電容器210、子電容器220、子電容器230及子電容器240可具有不同的形狀且子電容器210、子電容器220、子電容器230及子電容器240中的每一者可具有彼此不同的形狀。舉例而言，子電容器210可具有正方形形狀，子電容器220可具有矩形形狀等。此外，通孔接觸件204可以任何合適的方式排列。
如以上所論述，在傳統封裝中，若晶片110的輸入節點及輸出節點連接於具有第一定向的溝渠的頂部通孔接觸件及底部通孔接觸件處，則ESR可為高的，乃因電子必須經過所有溝渠（例如，經過第一溝渠，然後經過第二溝渠，接下來經過第三溝渠等）。然而，若使用通孔接觸件204將多個通孔接觸件連接至溝渠，則電性訊號不必經過同樣多的溝渠202，從而降低ESR。添加連接至溝渠202的額外的通孔接觸件204可有助於減小溝渠202中的ESR且增加溝渠202的AC電容密度。此外，如將針對附圖所論述，通孔接觸件204的額外的排列或設計亦可有助於減小ESR。
圖3示出根據一些實施例的包括圖2的實例性設計200的封裝的更詳細的佈局設計300。舉例而言，子電容器310、子電容器320、子電容器330及子電容器340可分別相似於圖2的子電容器210、子電容器220、子電容器230及子電容器240。除了子電容器310、子電容器320、子電容器330及子電容器340之外，佈局設計300亦可包括多個金屬層301、金屬層302、金屬層303、金屬層304及金屬層305、多個子電容器310、子電容器320、子電容器330及子電容器340、頂板350、底板360及多個外部通孔接觸件371、外部通孔接觸件373及外部通孔接觸件375。儘管佈局設計300包括一定數目的特徵及一定的形狀，然而實施例不限於此，且佈局設計可具有不同數目的特徵及不同的形狀。
金屬層301、金屬層302、金屬層303、金屬層304及金屬層305可設置於中介層（例如，中介層120）內且傳輸電性訊號。舉例而言，金屬層301、金屬層303及金屬層305可傳輸供應電壓VSS，且金屬層302及金屬層304可傳輸供應電壓VDD。金屬層301、金屬層302、金屬層303、金屬層304及金屬層305可電性連接至設置於中介層上方的晶片（例如，晶片110）。金屬層301、金屬層302、金屬層303、金屬層304及金屬層305可設置於相同或不同的層階上。舉例而言，金屬層301可為與金屬層302等不同的金屬層。
子電容器310、子電容器320、子電容器330及子電容器340可分別相似於圖2的子電容器210、子電容器220、子電容器230及子電容器240。舉例而言，子電容器310、子電容器320、子電容器330及子電容器340中的每一者可包括相鄰於彼此而形成的具有第一定向或第二定向的多個溝渠312（例如，DTC）。此外，每組溝渠312可被多個通孔接觸件314環繞，所述多個通孔接觸件314經由金屬結構（未示出）連接至頂板350或底板360。
頂板350可設置於中介層內且用作電容器（例如，DTC）的第一板。底板360可設置於中介層內且用作電容器的第二板。儘管未示出，然而可在頂板350與底板360之間設置由高介電常數（high-k）介電材料形成的介電層。因此，頂板350、介電層及底板360可形成電容器。
外部通孔接觸件371、外部通孔接觸件373及外部通孔接觸件375可連接至頂板350及底板360。舉例而言，外部通孔接觸件371、外部通孔接觸件373及外部通孔接觸件375可傳輸第一電壓（例如，第一電源電壓VSS）且連接至底板360。通孔接觸件314可傳輸第二電壓（例如，第二電源電壓VDD）且連接至頂板350。在一些實施例中，外部通孔接觸件371、外部通孔接觸件373及外部通孔接觸件375可傳輸第二電壓，且通孔接觸件314可傳輸第一電壓。儘管附圖中的實例是針對傳輸電源電壓VSS及電源電壓VDD來闡述的，然而實施例不限於此。舉例而言，外部通孔接觸件371、外部通孔接觸件373、通孔接觸件375及通孔接觸件314可連接至差動輸入/輸出訊號對（differential input/output signal pair）及/或單端輸入/輸出訊號（single-ended input/output signal）。
外部通孔接觸件371可包括形成於子電容器310與子電容器330之間且在線Y-Y’方向上延伸的一組通孔接觸件371a。外部通孔接觸件373可包括形成於子電容器310、子電容器320、子電容器330及子電容器340之間的一組通孔接觸件373a，使得通孔接觸件373a在線X-X’方向及線Y-Y’方向二者上延伸。外部通孔接觸件375可包括形成於子電容器320與子電容器340之間且在線Y-Y’方向上延伸的一組通孔接觸件375a。該些外部通孔接觸件371a、外部通孔接觸件373a及外部通孔接觸件375a可連接至底板360。此外，外部通孔接觸件371、外部通孔接觸件373及外部通孔接觸件375不與金屬層302及金屬層304交疊。
圖4是示出根據一些實施例的沿圖3的線X-X’的佈局設計300的側視圖400。所述側視圖示出佈局設計300的包括中介層及子電容器320、子電容器340的一部分。子電容器320包括金屬結構380a及金屬結構380b、通孔接觸件314及外部通孔接觸件375、頂板350、介電層355及底板360。子電容器340包括金屬結構380a及金屬結構380b、通孔接觸件314及外部通孔接觸件375、頂板350、介電層355及底板360。金屬結構380c及外部通孔接觸件375a可設置於子電容器320與子電容器340之間。子電容器320包括多個溝渠312b，為了簡潔起見，未示出所述多個溝渠312b。
金屬結構380a及金屬結構380c可連接至金屬層305且傳輸第一電壓（例如，VSS）。金屬結構380b可連接至金屬層304且傳輸第二電壓（例如，VDD）。外部通孔接觸件375可連接至金屬結構380a及底板360。通孔接觸件314可連接至金屬結構380b及頂板350。外部通孔接觸件375a可連接至金屬結構380c及底板360。
頂板350可經由通孔接觸件314及金屬結構380b連接至第二電壓。此外，底板360可經由外部通孔接觸件375及外部通孔接觸件375a連接至第一電壓。由於存在連接至底板360的多個外部通孔接觸件375及外部通孔接觸件375a（例如，在晶片110及/或供應電壓之間），因此溝渠312a及溝渠312b的ESR可減小且AC電容密度可增加。
圖5是示出根據實施例的沿圖3的線Y-Y’的佈局設計300的側視圖500。側視圖400與側視圖500是相似的，只是側視圖500示出不同的子電容器及通孔接觸件。因此，為了清晰及簡潔起見，省略相似的說明。在子電容器310與子電容器320之間經過的訊號亦經過多個第一溝渠（例如，溝渠312d及溝渠312e）及第二溝渠（例如，溝渠312a）。
側視圖500包括子電容器310及子電容器320。通孔接觸件373設置於子電容器310與子電容器320之間，且通孔接觸件373連接至金屬結構380c。因此，可減小在子電容器310的金屬結構380a與子電容器320的金屬結構380a之間（例如，晶片110及/或供應電壓之間）經過的訊號的ESR。
圖6示出根據一些實施例的圖3的子電容器320的板及子電容器340的板的電性模型600A及電性模型600B。該些電性模型是可用來對每一子電容器可提供的ESR進行近似表示或建模的模型的實例。舉例而言，電性模型600A可用於對通孔接觸件602、通孔接觸件604、通孔接觸件606與通孔接觸件608之間的ESR進行建模，且電性模型600B可用於對通孔接觸件612、通孔接觸件614、通孔接觸件616與通孔接觸件618之間的ESR進行建模。
參照電性模型600A，通孔接觸件602、通孔接觸件604、通孔接觸件606及通孔接觸件608可對應於圖2至圖5的通孔接觸件（例如，通孔接觸件204、通孔接觸件314、外部通孔接觸件371、外部通孔接觸件373及外部通孔接觸件375）。舉例而言，通孔接觸件602及通孔接觸件604可對應於位於水平溝渠312d一側上的兩個相鄰的通孔接觸件314且通孔接觸件606及通孔接觸件608可對應於位於水平溝渠312d相對側上的兩個相鄰的通孔接觸件314。寬度W 1表示通孔接觸件602與通孔接觸件604之間或通孔接觸件606與通孔接觸件608之間的寬度。深度D 1表示頂板及底板延伸的距離，包括溝渠的整個高度H及通孔接觸件602與通孔接觸件606之間或通孔接觸件604與通孔接觸件608之間的長度L 1。電阻R 1（有時亦稱為等效串聯電阻（ESR））表示頂板及底板的電阻。
參照電性模型600B，通孔接觸件612、通孔接觸件614、通孔接觸件616及通孔接觸件618可對應於圖2至圖5的通孔接觸件（例如，通孔接觸件204、通孔接觸件314、外部通孔接觸件371、外部通孔接觸件373及外部通孔接觸件375）。舉例而言，通孔接觸件612及通孔接觸件614可對應於位於垂直溝渠312a一側上的兩個相鄰的通孔接觸件314且通孔接觸件616及通孔接觸件618可對應於位於垂直溝渠312a相對側上的兩個相鄰的通孔接觸件314。寬度W 2表示通孔接觸件612與通孔接觸件614之間或通孔接觸件616與通孔接觸件618之間的寬度。深度D 2表示頂板及底板延伸的距離，包括溝渠的整個高度H及通孔接觸件612與通孔接觸件616之間或通孔接觸件614與通孔接觸件618之間的長度L 2。電阻R 2（ESR）表示頂板及底板的電阻。
隨著通孔接觸件之間的距離減小，例如W 1及/或W 2、D 1及/或D 2以及L 1及/或L 2等各種值亦減小。此有利地減小了頂板及底板中的電阻。在所揭露的技術中，R 1可等於a×R 2，其中a是1至5之間的任何數。在本揭露中，由於通孔接觸件的數目增加及由於通孔接觸件的位置，R 1及R 2可減小。
圖7示出根據一些實施例的溝渠702及通孔接觸件704的實例性設計700。實例性設計700相似於圖2的實例性設計200，只是子電容器共享其間的通孔接觸件。舉例而言，子電容器730（例如，子電容器210）與子電容器750（例如，子電容器230）共享其間的通孔接觸件710。相似地，子電容器740（例如，子電容器220）與子電容器760（例如，子電容器240）共享其間的通孔接觸件714。此外，子電容器730與子電容器740共享其間的通孔接觸件712，且子電容器750與子電容器760共享其間的通孔接觸件716。由於實例性設計700包括在相鄰的子電容器730、子電容器740、子電容器750及子電容器760之間共享的通孔接觸件710、通孔接觸件712、通孔接觸件714及通孔接觸件716，因此面積小於實例性設計200。
圖8示出根據一些實施例的包括圖7的實例性設計700的封裝的更詳細的佈局設計800。舉例而言，內部通孔接觸件830a、內部通孔接觸件830b處的子電容器可相似於圖7的子電容器730，但圖8亦示出與該子電容器的頂板及底板對應的金屬層。佈局設計800相似於圖3的佈局設計300，只是佈局設計800包括共享通孔接觸件810、共享通孔接觸件812、共享通孔接觸件814及共享通孔接觸件816（例如，圖7的通孔接觸件710、通孔接觸件712、通孔接觸件714及通孔接觸件716）且由於共享通孔接觸件810、共享通孔接觸件812、共享通孔接觸件814及共享通孔接觸件816而存在三個金屬層801、金屬層802及金屬層803。共享通孔接觸件810、共享通孔接觸件812、共享通孔接觸件814及共享通孔接觸件816連接至頂板850，且外部通孔接觸件822及外部通孔接觸件824連接至底板860。佈局設計800亦包括具有第一定向的溝渠890c、溝渠890d及溝渠890e及具有第二定向的溝渠890a及溝渠890b。
佈局設計800亦包括內部通孔接觸件830a、內部通孔接觸件830b、內部通孔接觸件832a、內部通孔接觸件832b、內部通孔接觸件834a、內部通孔接觸件834b、內部通孔接觸件836a及內部通孔接觸件836b。內部通孔接觸件830a、內部通孔接觸件832a、內部通孔接觸件834a、內部通孔接觸件836a在線Y-Y’方向上對齊，且內部通孔接觸件830b、內部通孔接觸件832b、內部通孔接觸件834b、內部通孔接觸件836b在線X-X’方向上對齊。內部通孔接觸件830a、內部通孔接觸件830b、內部通孔接觸件832a、內部通孔接觸件832b、內部通孔接觸件834a、內部通孔接觸件834b、內部通孔接觸件836a及內部通孔接觸件836b形成圍繞溝渠的正方形周邊。舉例而言，內部通孔接觸件830a及內部通孔接觸件830b環繞佈局設計800的溝渠的位於左上象限中的外部部分（例如，共享通孔接觸件810及共享通孔接觸件812的左上方的溝渠），內部通孔接觸件832a及內部通孔接觸件832b環繞溝渠的位於左下象限中的外部部分（例如，共享通孔接觸件810及共享通孔接觸件812的左下方的溝渠），內部通孔接觸件834a及內部通孔接觸件834b環繞溝渠的位於右上象限中的外部部分（例如，共享通孔接觸件810及共享通孔接觸件812的右上方的溝渠），且內部通孔接觸件836a及內部通孔接觸件836b環繞溝渠的位於右下象限中的外部部分（例如，共享通孔接觸件810及共享通孔接觸件812的右下方的溝渠）。
圖9是示出根據一些實施例的沿圖7的線X-X’的佈局設計800的側視圖900。側視圖900相似於側視圖400，只是存在較少的通孔接觸件以及連接於子電容器之間的頂板。具有第二定向的溝渠890a及溝渠890b與具有第一定向的溝渠890c連接於一起作為一個電容器，其中頂板850、介電層855及底板860形成所述電容器。通孔接觸件824連接至底板860，且金屬結構880a連接至通孔接觸件824。內部通孔接觸件832a及內部通孔接觸件836a以及共享通孔接觸件812連接至頂板850，且金屬結構880b連接至內部通孔接觸件832a及內部通孔接觸件836a以及共享通孔接觸件812。因此，由於相較於圖2至圖5的佈局設計存在更少的通孔接觸件，因此可節省封裝面積同時仍提供減小ESR的優點。
圖10是示出根據實施例的沿圖7的線Y-Y’的佈局設計800的側視圖1000。側視圖1000相似於側視圖500，只是存在較少的通孔接觸件以及連接於子電容器之間的頂板。溝渠890d及890e與溝渠890b連接於一起作為一個電容器，所述電容器包括頂板850、介電層855及底板860。通孔接觸件822及824連接至底板860，且金屬結構880a連接至通孔接觸件822及824。內部通孔接觸件830b及832b以及共享通孔接觸件812連接至頂板850，且金屬結構880b連接至內部通孔接觸件830b及內部通孔接觸件832b以及共享通孔接觸件812。因此，由於相較於圖2至圖5的佈局設計存在更少的通孔接觸件，因此可節省封裝面積同時仍提供減小ESR的優點。
圖11示出根據一些實施例的封裝的佈局設計1100。佈局設計1100相似於圖8的佈局設計800，只是佈局設計1100不包括在y方向上對齊的內部通孔接觸件。舉例而言，圖8的內部通孔接觸件830a、內部通孔接觸件832a、內部通孔接觸件834a及內部通孔接觸件836a在佈局設計1100中不具有對應的結構。共享通孔接觸件1110、共享通孔接觸件1112、共享通孔接觸件1114及共享通孔接觸件1116連接至頂板1150，且外部通孔接觸件1122及外部通孔接觸件1124連接至底板1160。佈局設計1100亦包括具有第一定向的溝渠1190c、溝渠1190d及溝渠1190e以及具有第二定向的溝渠1190a及溝渠1190b。
佈局設計1100亦包括內部通孔接觸件1130b、內部通孔接觸件1132b、內部通孔接觸件1134b及內部通孔接觸件1136b。內部通孔接觸件1130b、內部通孔接觸件1132b、內部通孔接觸件1134b及內部通孔接觸件1136b在線X-X’方向上對齊。內部通孔接觸件1130b、內部通孔接觸件1132b、內部通孔接觸件1134b及內部通孔接觸件1136b形成圍繞溝渠的正方形周邊。舉例而言，內部通孔接觸件1130b環繞佈局設計1100的溝渠的位於左上象限中的外部部分（例如，共享通孔接觸件1110及共享通孔接觸件1112左上方的溝渠），內部通孔接觸件1132b環繞溝渠的位於左下象限中的外部部分（例如，共享通孔接觸件1110及共享通孔接觸件1112左下方的溝渠），內部通孔接觸件1134b環繞溝渠的位於右上象限中的外部部分（例如，共享通孔接觸件1110及共享通孔接觸件1112右上方的溝渠），且內部通孔接觸件1136b環繞溝渠的位於右下象限中的外部部分（例如，共享通孔接觸件1110及共享通孔接觸件1112右下方的溝渠）。
因此，與圖8的佈局設計800不同，內部通孔接觸件僅形成為在x方向上對齊。相較於佈局設計800的面積而言，移除在y方向上對齊的內部通孔接觸件可減小面積，同時仍減小ESR且增加AC電容密度。
圖12是示出根據一些實施例的沿圖11的線X-X’的佈局設計1100的側視圖1200。側視圖1200相似於側視圖900，只是存在較少的通孔接觸件及連接於子電容器之間的頂板。具有第二定向的溝渠1190a及溝渠1190b與具有第一定向的溝渠1190c連接於一起作為一個電容器，其中頂板1150、介電層1155及底板1160形成所述電容器。外部通孔接觸件1124連接至底板1160，且金屬結構1180a連接至外部通孔接觸件1124。共享通孔接觸件1112連接至頂板1150，且金屬結構1180b連接至共享通孔接觸件1112。因此，由於相較於圖8至圖10的佈局設計存在更少的通孔接觸件，因此可節省封裝面積同時仍提供減小ESR的優點。
圖13是示出根據實施例的沿圖11的線Y-Y’的佈局設計1100的側視圖1300。側視圖1300相似於側視圖1000。溝渠1190d及溝渠1190e與溝渠1190b連接於一起作為一個電容器，所述電容器包括頂板1150、介電層1155及底板1160。外部通孔接觸件1122及外部通孔接觸件1124連接至底板1160，且金屬結構1180a連接至外部通孔接觸件1122及外部通孔接觸件1124。內部通孔接觸件1130b及內部通孔接觸件1132b以及共享通孔接觸件1112連接至頂板1150，且金屬結構1180b連接至內部通孔接觸件1130b及內部通孔接觸件1132b以及共享通孔接觸件1112。因此，由於相較於圖8至圖10的佈局設計存在更少的通孔接觸件，因此可節省封裝面積同時仍提供減小ESR的優點。
圖14示出根據一些實施例的封裝的佈局設計1400。佈局設計1400相似於圖11的佈局設計1100，只是佈局設計1400不包括在y方向上佈置的內部通孔接觸件。舉例而言，圖11的內部通孔接觸件1130b、內部通孔接觸件1132b、內部通孔接觸件1134b及1內部通孔接觸件136b在佈局設計1400中不具有對應的結構。舉例而言，圖8的佈局設計800或圖11的佈局設計1100的內部接觸件均不具有圖14中的對應的特徵。共享通孔接觸件1410、共享通孔接觸件1412、共享通孔接觸件1414、共享通孔接觸件1416連接至頂板1450，且外部通孔接觸件1422及外部通孔接觸件1424連接至底板1460。佈局設計1400亦包括具有第一定向的溝渠1490c、溝渠1490d及溝渠1490e以及具有第二定向的溝渠1490a及溝渠1490b。
因此，與圖11的佈局設計1100不同，未形成內部通孔接觸件。相較於佈局設計1100的面積而言，移除內部通孔接觸件可減小面積，同時仍減小ESR且提高AC電容密度。
圖15是示出根據一些實施例的沿圖14的線X-X’的佈局設計1400的側視圖1500。側視圖1500相似於側視圖1200，只是存在較少的通孔接觸件以及連接於子電容器之間的頂板。具有第二定向的溝渠1490a及溝渠1490b與具有第一定向的溝渠1490c連接於一起作為一個電容器，其中頂板1450、介電層1455及底板1460形成所述電容器。外部通孔接觸件1424連接至底板1460，且金屬結構1480a連接至外部通孔接觸件1424。共享通孔接觸件1412連接至頂板1450，且金屬結構1480b連接至共享通孔接觸件1412。因此，由於相較於圖11至圖13的佈局設計存在更少的通孔接觸件，因此可節省封裝面積同時仍提供減小ESR的優點。
圖16是示出根據實施例的沿圖14的線Y-Y’的佈局設計1400的側視圖1600。側視圖1600相似於側視圖1300。溝渠1490d及溝渠1490e與溝渠1490b連接於一起作為一個電容器，所述電容器包括頂板1450、介電層1455及底板1460。外部通孔接觸件1422及外部通孔接觸件1424連接至底板1460，且金屬結構1480a連接至外部通孔接觸件1422及外部通孔接觸件1424。共享通孔接觸件1412連接至頂板1450，且金屬結構1480b連接至共享通孔接觸件1412。因此，由於相較於圖11至圖13的佈局設計存在更少的通孔接觸件，因此可節省封裝面積同時仍提供減小ESR的優點。
圖17示出根據一些實施例的封裝的佈局設計1700。佈局設計1700相似於佈局設計300，只是佈局設計1700包括用於電容器的中間板1760b以及額外的通孔接觸件。佈局設計1700可包括多個金屬層1701、金屬層1702、金屬層1703、金屬層1704及金屬層1705、多個子電容器1710、子電容器1720、子電容器1730及子電容器1740、頂板1750、底板1760a、中間板1760b及多個外部通孔接觸件1771、外部通孔接觸件1772、外部通孔接觸件1773、外部通孔接觸件1774及外部通孔接觸件1775。儘管佈局設計1700包括一定數目的特徵及一定的形狀，然而實施例不限於此，且佈局設計可具有不同數目的特徵及不同的形狀。
金屬層1701、金屬層1702、金屬層1703、金屬層1704及金屬層1705可設置於中介層（例如，中介層120）內且傳輸電性訊號。舉例而言，金屬層1701、金屬層1702、金屬層1704及金屬層1705可傳輸供應電壓VSS，且金屬層1703可傳輸供應電壓VDD。金屬層1701、金屬層1702、金屬層1703、金屬層1704及金屬層1705可電性連接至設置於中介層上方的晶片（例如，晶片110）。金屬層1701、金屬層1702、金屬層1703、金屬層1704及金屬層1705可設置於相同或不同的層階上。舉例而言，金屬層1701可為與金屬層1702不同的金屬層等。
子電容器1710、子電容器1720、子電容器1730及子電容器1740可分別相似於圖2的子電容器210、子電容器220、子電容器230及子電容器240。舉例而言，子電容器1710、子電容器1720、子電容器1730及子電容器1740中的每一者可包括相鄰於彼此而形成的具有第一定向或第二定向的多個溝渠（例如，DTC）1712。此外，每組溝渠1712可被多個通孔接觸件1714環繞，所述多個通孔接觸件1714經由金屬結構（未示出）連接至頂板1750、底板1760a或中間板1760b。
頂板1750可設置於中介層內且用作電容器（例如，DTC）的第一板。底板1760a可設置於頂板1750下方且亦用作電容器的第一板。中間板1760b可設置於頂板1750與底板1760a之間且用作電容器的第二板。儘管未示出，然而可在頂板1750與中間板1760b之間以及中間板1760b與底板1760a之間設置由高介電常數介電材料形成的介電層。因此，頂板1750、中間板1760b及底板1760a以及介電層（未示出）可形成電容器（例如，DTC）。儘管佈局設計1700示出形成一個大的中間板1760b以形成子電容器1710、子電容器1720、子電容器1730及子電容器1740，然而實施例不限於此，且可為每一子電容器1710、子電容器1720、子電容器1730及子電容器1740形成一個中間板（與頂板1750相似）。
外部通孔接觸件1771、外部通孔接觸件1772、外部通孔接觸件1774及外部通孔接觸件1775可連接至頂板1750及底板1760a。舉例而言，外部通孔接觸件1771及外部通孔接觸件1775可傳輸第一電壓（例如，第一電源電壓VSS）且連接至底板1760a。通孔接觸件1714可傳輸第一電壓且連接至頂板1750。外部通孔接觸件1772、外部通孔接觸件1773及外部通孔接觸件1774可傳輸第二電壓（例如，第二電源電壓VDD）且連接至中間板1760b。在一些實施例中，外部通孔接觸件1771、外部通孔接觸件1775及通孔接觸件1714可傳輸第二電壓，且外部通孔接觸件1772、外部通孔接觸件1773及外部通孔接觸件1774可傳輸第一電壓。儘管附圖中的實例是針對傳輸電源電壓VSS及VDD來闡述的，然而實施例不限於此。舉例而言，外部通孔接觸件1771、外部通孔接觸件1772、外部通孔接觸件1773、外部通孔接觸件1774及外部通孔接觸件1775及通孔接觸件1714可連接至差動輸入/輸出訊號對及/或單端輸入/輸出訊號。
此外，在佈局設計1700中，金屬層1702及金屬層1704在x方向上並不完全延伸來與子電容器1710及子電容器1730（對於金屬層1702）以及子電容器1720及子電容器1740（對於金屬層1704）交疊。此亦與圖3不同，圖3中金屬層302及金屬層304在x方向上完全延伸。
圖18是示出根據一些實施例的沿圖17的線X-X’的佈局設計1700的側視圖1800。側視圖1800示出佈局設計1700的包括中介層及子電容器1720及子電容器1740的一部分。子電容器1720及子電容器1740二者包括金屬結構1780a及金屬結構1780c、通孔接觸件1714及外部通孔接觸件1775、頂板1750、中間板1760b、底板1760a以及介電層1755a及介電層1755b。佈局設計1700亦包括金屬結構1780b及設置於子電容器1720與子電容器1740之間的外部通孔接觸件1772。子電容器1720包括多個溝渠1712b，為了簡潔起見，未示出所述多個溝渠1712b。
金屬結構1780a可連接至金屬層1705，且金屬結構1780c可連接至金屬層1704。金屬結構1780a及金屬結構1780c二者可傳輸第一電壓（例如，VSS）。金屬結構1780b可連接至金屬層1703且傳輸第二電壓（例如，VDD）。外部通孔接觸件1775可連接至金屬結構1780a及底板1760a。通孔接觸件1714可連接至金屬結構1780c及頂板1750。外部通孔接觸件1772可連接至金屬結構1780b及中間板1760b。由於存在連接至頂板1750及底板1760a（例如，在晶片110及/或供應電壓之間）的多個外部通孔接觸件1775及通孔接觸件1714，因此溝渠1712a及溝渠1712b的ESR可減小且AC電容密度可增加。
圖19是示出根據實施例的沿圖17的線Y-Y’的佈局設計1700的側視圖1900。側視圖1900示出佈局設計1700的包括中介層及子電容器1710、子電容器1720的一部分。子電容器1710及子電容器1720二者包括金屬結構1780a及金屬結構1780c、通孔接觸件1714及外部通孔接觸1771、頂板1750、中間板1760b、底板1760a以及介電層1755a及介電層1755b。佈局設計1700亦包括金屬結構1780b及設置於子電容器1710與子電容器1720之間的外部通孔接觸件1774。子電容器1720包括多個溝渠1712e，為了簡潔起見，未示出所述多個溝渠1712e。
金屬結構1780a可連接至金屬層1705，且金屬結構1780c可連接至金屬層1704。金屬結構1780a及金屬結構1780c二者可傳輸第一電壓（例如，VSS）。金屬結構1780b可連接至金屬層1703且傳輸第二電壓（例如，VDD）。外部通孔接觸件1771可連接至金屬結構1780a及底板1760a。通孔接觸件1714可連接至金屬結構1780c及頂板1750。外部通孔接觸件1774可連接至金屬結構1780b及中間板1760b。由於存在連接至頂板1750及底板1760a（例如，在晶片110及/或供應電壓之間）的多個外部通孔接觸件1771及通孔接觸件1714，因此溝渠1712d及溝渠1712e的ESR可減小且AC電容密度可增加。
圖20是示出根據一些實施例的電容密度的增益的實例性表2100。將佈局設計300、佈局設計800、佈局設計1100及佈局設計1400的三個參數與基線量測（baseline measurement）進行比較。第一個參數即直流（direct current，DC）電容密度可由總電容器大小來確定。第二個參數即AC電容密度可由每一各別的板的有效ESR及接觸位置來確定。面積為佈局面積的差異。總晶片頻率可由整個設計的總AC電容來確定。儘管在表2100中示出了具體的數字，然而實施例不限於此，且實際量測可端視各種因素而變化。
如表2100所示，當使用較少的通孔接觸件時，DC電容密度減小。舉例而言，佈局設計300具有最多的通孔接觸件，佈局設計800具有第二多的通孔接觸件，佈局設計1100具有第三多的通孔接觸件，而佈局設計1400具有最少的通孔接觸件。然而，200百萬赫（MHz）下的AC電容密度隨著通孔接觸件增多而增加。根據一些實施例，當使用較少的通孔接觸件時，面積增加減少。因此，晶片設計者或製造商可挑選他們想要使用的封裝佈局設計。此外，亦可涵蓋在本揭露中未詳細闡述的額外的封裝佈局設計。
圖21是示出根據一些實施例的各種佈局設計（例如，佈局設計300、佈局設計800、佈局設計1100、佈局設計1400）的AC電容密度增益的實例性曲線圖2200。舉例而言，曲線圖2200示出相較於僅使用具有一個定向的溝渠的原始設計而言，各種佈局設計300、佈局設計800、佈局設計1100、佈局設計1400的電容的改善。曲線圖2200示出作為封裝共振頻率（package resonant frequency）的函數的AC電容密度的增益。曲線圖2200示出佈局設計300、佈局設計800、佈局設計1100及佈局設計1400以及原始（或基線）設計的曲線。與表2100一致，佈局設計1400具有最高增益，佈局設計1100具有第二高的增益，佈局設計800具有第三高的增益，而佈局設計300具有最小增益。儘管在曲線圖2200中示出了具體的數字，然而實施例不限於此，且實際量測可端視各種因素而變化。
圖22是示出根據一些實施例的製作半導體封裝的實例性方法2300的流程圖。方法2300可用於製作具有高的AC電容密度的半導體封裝。舉例而言，方法2300中所述的操作中的至少一些操作使用佈局設計300、佈局設計800、佈局設計1100、佈局設計1400或佈局設計1700。應注意，方法2300僅為實例且不旨在限制本揭露。因此，應理解，可在圖22的方法2300之前、在圖22的方法2300期間及在圖22的方法2300之後提供額外的操作，且一些其他操作可僅在本文中簡要闡述。
簡言之，方法2300首先進行在半導體基底中形成深溝渠的操作2302。方法2300進行至沉積第一導電層、位於第一導電層之上的第一介電層及位於第一介電層之上的第二導電層的操作2304。方法2300進行至在第一導電層及第二導電層之上形成多個通孔的操作2306，所述多個通孔具有相鄰於深溝渠設置的多個內部通孔以及相鄰於內部導電結構設置且相較於所述多個內部通孔更遠離深溝渠的多個外部通孔。方法2300進行至將導電材料沉積至通孔中以形成導電結構的操作2308。
參照操作2302，在半導體基底（例如，中介層120）中形成深溝渠（例如，溝渠312a、溝渠312b、溝渠312c、溝渠312d、溝渠312e、溝渠890a、溝渠890b、溝渠890c、溝渠890d、溝渠890e、溝渠1190a、溝渠1190b、溝渠1190c、溝渠1190d、溝渠1190e、溝渠1490a、溝渠1490b、溝渠1490c、溝渠1490d、溝渠1490e、溝渠1712a、溝渠1712b、溝渠1712c、溝渠1712d、溝渠1712e）。可利用例如使用光罩幕進行蝕刻的微影製程來形成深溝渠。
參照操作2304，在包括溝渠的半導體基底之上沉積第一導電層（例如，底板360、底板860、底板1160、底板1460、底板1760a）。然後，在第一導電層之上沉積第一介電層（例如，介電層355、介電層855、介電層1155、介電層1455、介電層1755a）。然後，在第一介電層之上形成第二導電層（例如，頂板350、頂板850、頂板1150、頂板1450、中間板1760b）。在一些實施例中，在第二導電層之上形成第二介電層（例如，介電層1755b），且在第二介電層之上形成第三導電層（例如，頂板1750）。可利用對材料進行沉積的任何已知方法來沉積所述層。
參照操作2306，可在第一導電層及第二導電層中形成多個通孔。所述多個通孔可包括相鄰於深溝渠設置的多個內部通孔（例如，為通孔接觸件314、共享通孔接觸件812、內部通孔接觸件832a、內部通孔接觸件836a、內部通孔接觸件830b、內部通孔接觸件832b、共享通孔接觸件1112、內部通孔接觸件1130b、內部通孔接觸件1132b、共享通孔接觸件1412、通孔接觸件1714而形成的通孔）。所述多個通孔亦可包括多個外部通孔（例如，為外部通孔接觸件371、外部通孔接觸件373、外部通孔接觸件375、外部通孔接觸件375a、外部通孔接觸件822、外部通孔接觸件824、外部通孔接觸件1122、外部通孔接觸件1124、外部通孔接觸件1422、外部通孔接觸件1424、外部通孔接觸件1772、外部通孔接觸件1775而形成的通孔），所述多個外部通孔相鄰於內部導電結構設置且相較於所述多個內部通孔更遠離深溝渠。
參照操作2308，可使用導電材料填充所述多個內部通孔及所述多個外部通孔，從而形成通孔接觸件。此後，可在通孔接觸件之上形成金屬結構，且金屬結構可連接至晶粒/晶片（例如，晶片110）。
圖23是示出根據一些實施例的製造半導體封裝的另一實例性方法2400的流程圖。方法2400可用於設計具有高的AC電容密度的半導體封裝。舉例而言，方法2400中所述的操作中的至少一些操作使用佈局設計300、佈局設計800、佈局設計1100、佈局設計1400或佈局設計1700。應注意，方法2400僅為實例且不旨在限制本揭露。因此，應理解，可在圖23的方法2400之前、在圖23的方法2400期間及在圖23的方法2400之後提供額外的操作，且一些其他操作可僅在本文中簡要闡述。
方法2400首先進行獲得設計規範的操作2402。設計規範可包括封裝共振頻率、深溝渠電容器的單位電容、深溝渠（例如，溝渠312a、溝渠312b、溝渠312c、溝渠312d、溝渠312e、溝渠890a、溝渠890b、溝渠890c、溝渠890d、溝渠890e、溝渠1190a、溝渠1190b、溝渠1190c、溝渠1190d、溝渠1190e、溝渠1490a、溝渠1490b、溝渠1490c、溝渠1490d、溝渠1490e、溝渠1712a、溝渠1712b、溝渠1712c、溝渠1712d、溝渠1712e）的設計面積及通孔接觸件（例如，通孔接觸件314、共享通孔接觸件812、內部通孔接觸件832a、內部通孔接觸件836a、內部通孔接觸件830b、內部通孔接觸件832b、共享通孔接觸件1112、內部通孔接觸件1130b、內部通孔接觸件1132b、共享通孔接觸件1412、通孔接觸件1714、外部通孔接觸件371、外部通孔接觸件373、外部通孔接觸件375、外部通孔接觸件375a、外部通孔接觸件822、外部通孔接觸件824、外部通孔接觸件1122、外部通孔接觸件1124、外部通孔接觸件1422、外部通孔接觸件1424、外部通孔接觸件1772、外部通孔接觸件1775）及/或期望的效能提升（performance boost）中的一或多者。一旦確定出規範，方法2400便進行至判斷封裝共振頻率是否大於例如50百萬赫的操作2404。若是，則方法2400進行至操作2406。若否，則方法2400進行至操作2412。儘管操作2404的結果基於具體的數字，然而實施例不限於此。舉例而言，判斷可基於小於50百萬赫或大於50百萬赫的任何封裝共振頻率而做出。
在操作2406期間，藉由例如積體電路通用類比程式（simulation program with integrated circuit emphasis，SPICE）模擬來運行模擬以獲得深溝渠電容器模型的AC電容。在運行模擬之後，方法2400進行至判斷電容及面積是否滿足設計要求的操作2408。若是，則封裝設計可完成且方法2400可進行至獲得封裝的最終結構及佈局（例如，佈局設計300、佈局設計800、佈局設計1100、佈局設計1400、佈局設計1700）的操作2410。若否，則方法2400可進行至操作2420。
在操作2420期間，判斷是否存在可用或合適的面積來添加更多的通孔接觸件。若否，則方法2400進行至添加電容器板（例如，佈局設計1700的頂板1750）的操作2422。然後方法2400進行至操作2406以根據需要重複操作2406及後續操作。若存在可用面積來添加更多的通孔接觸件，則方法2400進行至操作2424。
在操作2424期間，計算板的有效電阻，且利用如本揭露中所論述的電性模型來確定額外的通孔接觸件（例如，通孔接觸件314、共享通孔接觸件812、內部通孔接觸件832a、內部通孔接觸件836a、內部通孔接觸件830b、內部通孔接觸件832b、共享通孔接觸件1112、內部通孔接觸件1130b、內部通孔接觸件1132b、共享通孔接觸件1412、通孔接觸件1714、外部通孔接觸件371、外部通孔接觸件373、外部通孔接觸件375、外部通孔接觸件375a、外部通孔接觸件822、外部通孔接觸件824、外部通孔接觸件1122、外部通孔接觸件1124、外部通孔接觸件1422、外部通孔接觸件1424、外部通孔接觸件1772、外部通孔接觸件1775）的位置。在完成計算且確定位置之後，方法2400進行至根據計算結果設計溝渠電容器及佈局的操作2426。使用者可重複本揭露中所論述的各種佈局設計。在挑選出設計之後，方法2400可進行至自佈局提取寄生參數（parasitic parameter）（例如，電阻及電容）的操作2428。然後方法2400可進行至操作2406以根據需要重複操作2406及後續操作。
在操作2412期間（當封裝共振頻率不大於50百萬赫時），方法2400進行至利用不同的板個數計算深溝渠電容器的電容的操作2412。舉例而言，利用3個板、4個板等進行計算。然後方法2400進行至判斷電容及面積是否滿足設計要求的操作2414。若是，則方法2400進行至操作2416，且設計（例如，佈局設計300、佈局設計800、佈局設計1100、佈局設計1400、佈局設計1700）完成。若否，則方法2400進行至將額外的板（例如，佈局設計1700的頂板1750）添加至設計的操作2418。然後方法2400進行至操作2412，其中根據需要重複操作2412及後續操作。
在本揭露的一個態樣中，揭露了一種半導體裝置。所述半導體裝置包括半導體基底，具有沿第一方向延伸的多個第一溝渠及沿垂直於所述第一方向的第二方向延伸的多個第二溝渠；第一導電層，設置於所述半導體基底的所述多個第一溝渠及所述多個第二溝渠之上；第一介電層，設置於所述第一導電層之上；第二導電層，設置於所述第一介電層之上；多個內部導電結構，相鄰於所述多個第一溝渠及所述多個第二溝渠設置；以及多個外部導電結構，相鄰於所述多個內部導電結構設置且相較於所述多個內部導電結構更遠離所述多個第一溝渠及所述多個第二溝渠。
在本揭露的另一態樣中，揭露了一種半導體封裝。所述半導體封裝包括多個半導體晶粒，相對於彼此在側向上設置；矽中介層，設置於多個半導體晶粒下方且電性連接至所述多個半導體晶粒；以及封裝基底，設置於所述矽中介層下方且電性連接至所述矽中介層。所述矽中介層包括：半導體基底，具有沿第一方向延伸的多個第一溝渠及沿垂直於所述第一方向的第二方向延伸的多個第二溝渠；第一導電層，設置於所述半導體基底的所述多個第一溝渠及所述多個第二溝渠之上；第一介電層，設置於所述第一導電層之上；第二導電層，設置於所述第一介電層之上；多個內部導電結構，相鄰於所述多個第一溝渠及所述多個第二溝渠設置；以及多個外部導電結構，相鄰於所述多個內部導電結構設置且相較於所述多個內部導電結構更遠離所述多個第一溝渠及所述多個第二溝渠。
在本揭露的又一態樣中，揭露了一種製造半導體封裝的方法。所述方法包括在半導體基底中形成多個深溝渠；在所述深溝渠之上沉積第一導電層，在所述第一導電層之上沉積第一介電層，且在所述第一介電層之上沉積第二導電層；以及在所述第一導電層及所述第二導電層之上形成多個通孔。所述多個通孔具有相鄰於所述深溝渠設置的多個內部通孔以及相鄰於所述多個內部通孔設置且相較於所述多個內部通孔更遠離所述深溝渠的多個外部通孔。所述方法亦包括將導電材料沉積至所述多個通孔中以形成導電結構。
本文中所使用的用語「約（about）」及「近似（approximately）」一般而言意指所述值±10%。舉例而言，約0.5可能會包括0.45及0.55，約10可能會包括9至11，約1000可能會包括900至1100。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識至，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、取代及變更。
100:封裝 110:晶片 120:中介層 130:基底 200、700:設計 202:溝渠 204、314、602、604、606、608、612、614、616、618、704、710、712、714、716、1714:通孔接觸件 210、220、230、240、310、320、330、340、730、740、750、760、1710、1720、1730、1740:子電容器 300、800、1100、1400、1700:佈局設計 301、302、303、304、305、801、802、803、1701、1702、1703、1704、1705:金屬層 312、312a、312b、312c、312d、312e、702、890a、890b、890c、890d、890e、1190a、1190b、1190c、1190d、1190e、1490a、1490b、1490c、1490d、1490e、1712、1712a、1712b、1712c、1712d、1712e:溝渠 350、850、1150、1450、1750:頂板 355、855、1155、1455、1755a、1755b:介電層 360、860、1160、1460、1760a:底板 371、371a、373、373a、375、375a、822、824、1122、1124、1422、1424、1771、1772、1773、1774、1775:外部通孔接觸件 380a、380b、380c、880a、880b、1180a、1180b、1480a、1480b、1780a、1780b、1780c:金屬結構 400、500、900、1000、1200、1300、1500、1600、1800、1900:側視圖 600A、600B:電性模型 810、812、814、816、1110、1112、1114、1116、1410、1412、1414、1416:共享通孔接觸件 830a、830b、832a、832b、834a、834b、836a、836b、1130b、1132b、1134b、1136b:內部通孔接觸件 1760b:中間板 2100:表 2200:曲線圖 2300、2400:方法 2302、2304、2306、2308、2402、2404、2406、2408、2410、2412、2416、2418、2420、2422、2424、2426、2428:操作 D 1、D 2:深度 H:高度 L 1、L 2:長度 R 1、R 2:電阻 W 1、W 2:寬度 x、y:方向 X-X’、Y-Y’:線
藉由結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1是示出根據一些實施例的包括中介層的封裝的側視圖。 圖2示出根據一些實施例的中介層的佈局的實例性設計。 圖3示出根據一些實施例的包括圖2的實例性設計的封裝的佈局設計。 圖4是示出根據一些實施例的沿圖3的線X-X’的佈局設計的側視圖。 圖5是示出根據實施例的沿圖3的線Y-Y’的佈局設計的側視圖。 圖6示出根據一些實施例的圖3的兩個子電容器的板的電性模型。 圖7示出根據一些實施例的溝渠及通孔接觸件的實例性設計。 圖8示出根據一些實施例的包括圖7的實例性設計的封裝的佈局設計。 圖9是示出根據一些實施例的沿圖7的線X-X’的佈局設計的側視圖。 圖10是示出根據實施例的沿圖7的線Y-Y’的佈局設計的側視圖。 圖11示出根據一些實施例的封裝的佈局設計。 圖12是示出根據一些實施例的沿圖11的線X-X’的佈局設計的側視圖。 圖13是示出根據實施例的沿線Y-Y’的佈局設計的側視圖。 圖14示出根據一些實施例的封裝的佈局設計。 圖15是示出根據一些實施例的沿圖14的線X-X’的佈局設計的側視圖。 圖16是示出根據實施例的沿圖14的線Y-Y’的佈局設計的側視圖。 圖17示出根據一些實施例的封裝的佈局設計。 圖18是示出根據一些實施例的沿圖17的線X-X’的佈局設計的側視圖。 圖19是示出根據實施例的沿圖17的線Y-Y’的佈局設計的側視圖。 圖20是示出根據一些實施例的電容密度增益的實例性表。 圖21是示出根據一些實施例的各種佈局設計的AC電容密度增益的實例性曲線圖。 圖22是示出根據一些實施例的製作半導體封裝的實例性方法的流程圖。 圖23是示出根據一些實施例的製造半導體封裝的另一實例性方法的流程圖。
200:設計
202:溝渠
204:通孔接觸件
210、220、230、240:子電容器
x、y:方向

Claims (20)

  1. 一種半導體裝置，包括： 半導體基底，具有沿第一方向延伸的多個第一溝渠及沿垂直於所述第一方向的第二方向延伸的多個第二溝渠； 第一導電層，設置於所述半導體基底的所述多個第一溝渠及所述多個第二溝渠之上； 第一介電層，設置於所述第一導電層之上； 第二導電層，設置於所述第一介電層之上； 多個內部導電結構，相鄰於所述多個第一溝渠及所述多個第二溝渠設置；以及 多個外部導電結構，相鄰於所述多個內部導電結構設置且相較於所述多個內部導電結構更遠離所述多個第一溝渠及所述多個第二溝渠。
  2. 如請求項1所述的半導體裝置，其中所述多個內部導電結構及所述多個外部導電結構包括（1）電性連接至第一電壓的多個第一導電結構及（2）電性連接至第二電壓的多個第二導電結構，且其中所述多個第一導電結構連接至所述第一導電層，並且所述多個第二導電結構連接至所述第二導電層。
  3. 如請求項1所述的半導體裝置，其中所述多個內部導電結構包括環繞所述多個第一溝渠的第一內部導電結構子集及環繞所述多個第二溝渠的第二內部導電結構子集，且其中所述多個外部導電結構的子集設置於所述第一內部導電結構子集與所述第二內部導電結構子集之間。
  4. 如請求項3所述的半導體裝置，其中所述多個外部導電結構連接至所述第一導電層，且其中所述第一內部導電結構子集及所述第二內部導電結構子集連接至所述第二導電層。
  5. 如請求項1所述的半導體裝置，其中所述第一介電層的第一部分設置於所述第一導電層的與所述多個第一溝渠交疊的第一部分之上，所述第一介電層的第二部分設置於所述第一導電層的與所述多個第二溝渠交疊的第二部分之上，且所述第一介電層的所述第一部分與所述第二部分彼此分離，且 其中所述多個外部導電結構的子集設置於所述第一介電層的所述第一部分與所述第二部分之間且連接至所述第一導電層。
  6. 如請求項1所述的半導體裝置，其中所述多個內部導電結構包括內部導電結構子集，所述內部導電結構子集排列成一條線且設置於所述多個第一溝渠與所述多個第二溝渠之間。
  7. 如請求項6所述的半導體裝置，其中所述內部導電結構子集連接至所述第二導電層。
  8. 如請求項1所述的半導體裝置，其中所述多個內部導電結構的第一子集設置於所述多個第一溝渠與所述多個第二溝渠之間。
  9. 如請求項8所述的半導體裝置，其中所述多個內部導電結構的所述第一子集連接至所述第二導電層。
  10. 如請求項8所述的半導體裝置，其中所述多個內部導電結構的第二子集設置成在所述第一方向上延伸的一條線且位於所述多個第一溝渠及所述多個第二溝渠與在所述第一方向上延伸的所述多個外部導電結構的第一子集之間，且 其中在所述多個第一溝渠及所述多個第二溝渠與在所述第二方向上延伸的所述多個外部導電結構的第二子集之間不存在設置成在所述第二方向上延伸的一條線的內部導電結構。
  11. 如請求項1所述的半導體裝置，更包括設置於所述第二導電層之上的第二介電層以及設置於所述第二介電層之上的第三導電層，且其中所述第一導電層與所述第三導電層彼此連接。
  12. 如請求項1所述的半導體裝置，其中所述半導體基底包括設置於一或多個半導體晶粒下方的矽中介層。
  13. 一種半導體封裝，包括： 多個半導體晶粒，相對於彼此在側向上設置； 矽中介層，設置於所述多個半導體晶粒下方且電性連接至所述多個半導體晶粒，所述矽中介層包括： 半導體基底，具有沿第一方向延伸的多個第一溝渠及沿垂直於所述第一方向的第二方向延伸的多個第二溝渠； 第一導電層，設置於所述半導體基底的所述多個第一溝渠及所述多個第二溝渠之上； 第一介電層，設置於所述第一導電層之上； 第二導電層，設置於所述第一介電層之上； 多個內部導電結構，相鄰於所述多個第一溝渠及所述多個第二溝渠設置；以及 多個外部導電結構，相鄰於所述多個內部導電結構設置且相較於所述多個內部導電結構更遠離所述多個第一溝渠及所述多個第二溝渠；以及 封裝基底，設置於所述矽中介層下方且電性連接至所述矽中介層。
  14. 如請求項13所述的半導體封裝，其中所述多個內部導電結構包括環繞所述多個第一溝渠的第一內部導電結構子集及環繞所述多個第二溝渠的第二內部導電結構子集，且其中所述多個外部導電結構的子集設置於所述第一內部導電結構子集與所述第二內部導電結構子集之間。
  15. 如請求項13所述的半導體封裝，其中所述多個內部導電結構包括內部導電結構子集，所述內部導電結構子集排列成一條線且設置於所述多個第一溝渠與所述多個第二溝渠之間。
  16. 如請求項13所述的半導體封裝，其中所述多個內部導電結構的第一子集設置於所述多個第一溝渠與所述多個第二溝渠之間。
  17. 如請求項13所述的半導體封裝，其中所述多個內部導電結構的第二子集設置成在所述第一方向上延伸的一條線且位於所述多個第一溝渠及所述多個第二溝渠與在所述第一方向上延伸的所述多個外部導電結構的第一子集之間，且 其中在所述多個第一溝渠及所述多個第二溝渠與在所述第二方向上延伸的所述多個外部導電結構的第二子集之間不存在設置成在所述第二方向上延伸的一條線的內部導電結構。
  18. 如請求項13所述的半導體封裝，更包括設置於所述第二導電層之上的第二介電層以及設置於所述第二介電層之上的第三導電層，且其中所述第一導電層與所述第三導電層彼此連接。
  19. 一種製造半導體封裝的方法，包括： 在半導體基底中形成多個深溝渠； 在所述深溝渠之上沉積第一導電層，在所述第一導電層之上沉積第一介電層，且在所述第一介電層之上沉積第二導電層； 在所述第一導電層及所述第二導電層之上形成多個通孔，其中所述多個通孔具有相鄰於所述深溝渠設置的多個內部通孔以及相鄰於所述多個內部通孔設置且相較於所述多個內部通孔更遠離所述深溝渠的多個外部通孔；以及 將導電材料沉積至所述多個通孔中以形成導電結構。
  20. 如請求項19所述的方法，其中所述多個內部通孔的子集在側向方向上至少部分地環繞所述多個深溝渠的子集。
TW112100723A 2022-05-27 2023-01-07 半導體裝置、半導體封裝及其製造方法 TW202347694A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/827,251 US20230387330A1 (en) 2022-05-27 2022-05-27 Semiconductor device including deep trench capacitors and via contacts
US17/827,251 2022-05-27

Publications (1)

Publication Number Publication Date
TW202347694A true TW202347694A (zh) 2023-12-01

Family

ID=88876758

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100723A TW202347694A (zh) 2022-05-27 2023-01-07 半導體裝置、半導體封裝及其製造方法

Country Status (3)

Country Link
US (1) US20230387330A1 (zh)
CN (1) CN220400585U (zh)
TW (1) TW202347694A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276651B2 (en) * 2017-09-01 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Low warpage high density trench capacitor

Also Published As

Publication number Publication date
CN220400585U (zh) 2024-01-26
US20230387330A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
US20140235019A1 (en) Decoupling MIM Capacitor Designs for Interposers and Methods of Manufacture Thereof
US11417637B2 (en) Stacked decoupling capacitors with integration in a substrate
US10157252B2 (en) Method and apparatus of a three dimensional integrated circuit
TW201729388A (zh) 晶片上之整合式被動裝置
US20140374877A1 (en) Integrated Circuits With On-Die Decoupling Capacitors
JP2016534571A (ja) 基板貫通インターポーザを用いる低パッケージ寄生インダクタンス
US11469189B2 (en) Inductor and transmission line with air gap
US11894366B2 (en) Trench capacitor assembly for high capacitance density
JPWO2013168354A1 (ja) 電源電圧の安定化構造を持つ三次元集積回路、及びその製造方法
CN106463530A (zh) 下方具有时钟门控电源和信号布线的两侧上金属
US20220375921A1 (en) Highly regular logic design for efficient 3d integration
CN220400585U (zh) 半导体器件及半导体封装
Hwang et al. Low Power SOC Based on High Density MIM Capacitor for beyond Moore Era by Robust Power Integrity Achievement
WO2013090914A1 (en) A method of lowering capacitances of conductive apertures and an interposer capable of being reverse biased to achieve reduced capacitance
Guiller et al. Through Silicon Capacitor co-integrated with TSV as an efficient 3D decoupling capacitor solution for power management on silicon interposer
US11682664B2 (en) Standard cell architecture with power tracks completely inside a cell
US11430778B2 (en) Differential trench fill for ease of layout design
US20240038654A1 (en) Semiconductor device including dummy deep trench capacitors and a method of manufacturing thereof
TW202117979A (zh) 用於高效能互連的可變間距與堆疊高度
CN114188480A (zh) 一种电容器结构及其形成电容器结构的方法
US9076771B2 (en) Varactor that applies bias voltage to two through wafer vias to determine capacitance of depletion region capacitor formed between the two through wafer vias
WO2022242002A1 (zh) 建模方法、装置、计算机设备及存储介质
US20230024975A1 (en) Method of manufacturing a semiconductor apparatus having stacked devices
TWI828378B (zh) 電源設計架構
US20210320059A1 (en) Hybrid back-end-of-line (beol) dielectric for high capacitance density metal-oxide-metal (mom) capacitor