TW202338761A - 可撓曲電子裝置及其製造方法 - Google Patents

可撓曲電子裝置及其製造方法 Download PDF

Info

Publication number
TW202338761A
TW202338761A TW111134932A TW111134932A TW202338761A TW 202338761 A TW202338761 A TW 202338761A TW 111134932 A TW111134932 A TW 111134932A TW 111134932 A TW111134932 A TW 111134932A TW 202338761 A TW202338761 A TW 202338761A
Authority
TW
Taiwan
Prior art keywords
layer
parts
insulating layer
transistor
electronic device
Prior art date
Application number
TW111134932A
Other languages
English (en)
Other versions
TWI818728B (zh
Inventor
吳湲琳
蔡宗翰
李冠鋒
周政旭
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Publication of TW202338761A publication Critical patent/TW202338761A/zh
Application granted granted Critical
Publication of TWI818728B publication Critical patent/TWI818728B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)

Abstract

本揭露提供了一種可撓曲電子裝置的製造方法，其包括提供載板、在所述載板上形成第一層、在所述第一層的第一表面上形成絕緣層、在所述絕緣層上形成複數個電晶體，其中所述複數個電晶體包括至少一第一電晶體和至少一第二電晶體、圖案化所述絕緣層以形成複數個第一部分，其中所述至少一第一電晶體和所述至少一第二電晶體分別設置在所述複數個第一部分中的相鄰兩個第一部分上、移除所述載板、以及將可撓曲基板固定到所述第一層的第二表面，所述第二表面相反於所述第一表面，其中所述複數個第一部分中的所述相鄰兩個第一部分彼此分離。

Description

可撓曲電子裝置及其製造方法
本揭露涉及一種可撓曲電子裝置及其製造方法，特別是涉及一種可拉伸電子裝置及其製造方法。
可撓曲電子裝置可藉由拉伸及/或彎曲電子裝置而固定到彎曲表面上，例如可貼附於皮膚、車用面板、曲面玻璃…等曲面上，因此可例如作為生物感測器、車用電子元件或可具有其他適合的用途。隨著使用者對於可撓曲電子裝置的要求越來越高，如何改善可撓曲電子裝置的可靠度對於本領域來說仍是一項重要的議題。
在一些實施例中，本揭露提供了一種可撓曲電子裝置的製造方法。可撓曲電子裝置的製造方法包括提供一載板、在載板上形成一第一層、在第一層的一第一表面上形成一絕緣層、在絕緣層上形成複數個電晶體，其中複數個電晶體包括至少一第一電晶體和至少一第二電晶體、圖案化絕緣層以形成複數個第一部分，其中至少一第一電晶體和至少一第二電晶體分別設置在複數個第一部分中的相鄰兩個第一部分上、移除載板、以及將一可撓曲基板固定到第一層的一第二表面，第二表面相反於第一表面，其中複數個第一部分中的相鄰兩個第一部分彼此分離。
在一些實施例中，本揭露提供了一種可撓曲電子裝置。可撓曲電子裝置包括一可撓曲基板、一絕緣層，設置在可撓曲基板上，絕緣層包括複數個第一部分、以及複數個電晶體，設置在絕緣層上，複數個電晶體包括至少一第一電晶體和至少一第二電晶體，其中至少一第一電晶體和至少一第二電晶體分別設置在複數個第一部分中的相鄰兩個第一部分上，其中複數個第一部分中的相鄰兩個第一部分彼此分離。
通過參考以下的詳細描述並同時結合附圖可以理解本揭露，須注意的是，為了使讀者能容易瞭解及為了附圖的簡潔，本揭露中的多張附圖只繪出電子裝置的一部分，且附圖中的特定元件並非依照實際比例繪圖。此外，圖中各元件的數量及尺寸僅作為示意，並非用來限制本揭露的範圍。
本揭露通篇說明書與所附的專利申請範圍中會使用某些詞彙來指稱特定元件。本領域技術人員應理解，電子設備製造商可能會以不同的名稱來指稱相同的元件。本文並不意在區分那些功能相同但名稱不同的元件。
在下文說明書與專利申請範圍中，「含有」與「包括」等詞為開放式詞語，因此其應被解釋為「含有但不限定為…」之意。
應了解到，當元件或膜層被稱為「設置」在另一個元件或膜層「上」或「連接」到另一個元件或膜層時，它可以直接在此另一元件或膜層上或直接連接到此另一元件或膜層，或者兩者之間存在有插入的元件或膜層(非直接情況)。相反地，當元件被稱為「直接」在另一個元件或膜層「上」或「直接連接到」另一個元件或膜層時，兩者之間不存在有插入的元件或膜層。當元件或膜層被稱為「耦接」到另一個元件或膜層時，其可解讀為直接電連接或間接電連接。於直接電連接的情況下，兩電路上組件的端點直接連接或以一導體線段互相連接，而於間接電連接的情況下，兩電路上組件的端點之間具有開關、二極體、電容、電感、電阻、其他適合的組件、或上述組件的組合，但不限於此。
雖然術語「第一」、「第二」、「第三」…可用以描述多種組成元件，但組成元件並不以此術語為限。此術語僅用於區別說明書內單一組成元件與其他組成元件。專利申請範圍中可不使用相同術語，而依照專利申請範圍中元件宣告的順序以第一、第二、第三…取代。因此，在下文說明書中，第一組成元件在專利申請範圍中可能為第二組成元件。
另外，任兩個用來比較的數值或方向，可存在著一定的誤差。術語「大約」、「等於」、「相等」或「相同」、「實質上」或「大致上」一般解釋為在所給定的值的正負20%範圍以內，或解釋為在所給定的值的正負10%、正負5%、正負3%、正負2%、正負1%或正負0.5%的範圍以內。
除非另外定義，在此使用的全部用語(包含技術及科學用語)具有與本揭露所屬技術領域的技術人員通常理解的相同涵義。能理解的是，這些用語例如在通常使用的字典中定義用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。
本揭露的電子裝置可包括顯示裝置、感測裝置、背光裝置、天線裝置、拼接裝置或其他適合的電子裝置，但不以此為限。電子裝置可為可彎折、可撓曲或可拉伸的電子裝置。例如，本揭露的電子裝置可包括可撓曲電子裝置。顯示裝置可例如應用於筆記型電腦、公共顯示器、拼接顯示器、車用顯示器、觸控顯示器、電視、監視器、智慧型手機、平板電腦、光源模組、照明設備或例如為應用於上述產品的電子裝置，但不以此為限。感測裝置可包括生物感測器、觸控感測器、指紋感測器、其他適合的感測器或上述類型的感測器的組合。天線裝置可例如包括液晶天線裝置，但不以此為限。拼接裝置可例如包括顯示器拼接裝置或天線拼接裝置，但不以此為限。此外，電子裝置的外型可為矩形、圓形、多邊形、具有彎曲邊緣的形狀或其他適合的形狀。電子裝置可包括電子元件，其中電子元件可包括被動元件與主動元件，例如電容、電阻、電感、二極體、電晶體、感測器等。二極體可包括發光二極體或光電二極體。發光二極體可例如包括有機發光二極體(organic light emitting diode，OLED)或無機發光二極體(in-organic light emitting diode)，無機發光二極體可例如包括次毫米發光二極體(mini LED)、微發光二極體(micro LED)或量子點發光二極體(quantum dot LED)，但不以此為限。電子裝置可以具有驅動系統、控制系統、光源系統、層架系統…等周邊系統以支援顯示裝置、天線裝置或拼接裝置。須注意的是，本揭露的電子裝置可為上述裝置的各種組合，但不以此為限。下文將以顯示裝置為例說明本揭露內容，但本揭露不以此為限。
請參考圖1、圖2A以及圖9D，圖1為本揭露第一實施例的電子裝置的俯視示意圖，圖2A為本揭露第一實施例的一變化實施例的電子裝置的局部俯視示意圖，而圖9D示出了圖2A沿切線B-B’的剖視結構。根據本實施例，電子裝置100可包括可撓曲基板FSB、第一層L1、絕緣層INL以及電子元件EL，其中第一層L1可設置在可撓曲基板FSB上，絕緣層INL可設置在第一層L1上，而電子元件EL可設置在絕緣層INL上，但不以此為限。如圖1所示，電子裝置100可包括主動區域AA以及周邊區域PR。主動區域AA可為電子裝置100中包括電子元件EL的區域，並可根據電子元件EL的種類具有各種用途。具體來說，電子元件EL可例如包括顯示元件、感測元件或其他適合的元件，其中當電子元件EL包括顯示元件時，主動區域AA可為電子裝置100的顯示區域；而當電子元件EL包括感測元件時，主動區域AA可為電子裝置100的感測區域，但不以此為限。主動區域AA的範圍可例如根據電子元件EL而定義。詳細來說，主動區域AA可定義為複數個電子元件EL中位於最外圍的電子元件EL的外緣所圍成的區域。周邊區域PR可為電子裝置100中除了主動區域AA以外的其他區域。在本實施例中，周邊區域PR可包括驅動區域DR以及虛設(dummy)區域DUM，但不以此為限。驅動區域DR可包括導線、走線或其他適合的電子元件。此外，驅動區域DR還可包括接合墊BP、軟性電子元件FE以及外部電子元件OE，但不以此為限。電子元件EL的訊號線(圖未示)可向外拉出到驅動區域DR中並耦接到接合墊BP，並透過接合墊BP和軟性電子元件FE與外部電子元件OE耦接，但不以此為限。軟性電子元件FE可例如包括軟性印刷電路板(flexible printed circuit board，FPCB)，而外部電子元件OE可例如包括印刷電路板，但不以此為限。虛設區域DUM可為電子裝置100中不包括第一層L1、絕緣層INL和/或其他導電元件(例如電子元件、導線等)的區域。例如，虛設區域DUM可包括可撓曲基板FSB，但不以此為限。須注意的是，圖1標示出的主動區域AA和周邊區域PR的範圍僅為示例性的，並非表示主動區域AA和周邊區域PR的實際範圍。此外，電子裝置100的主動區域AA和周邊區域PR的形狀亦不以圖1所示為限，而可依據產品設計具有各種形狀。
根據本實施例，可撓曲基板FSB可被彎曲、彎折、捲曲、拉伸或以其他任意方式變形。例如，可撓曲基板FSB可為可拉伸(stretchable)基板，但不以此為限。可撓曲基板FSB可用於支撐位於其上的其他膜層和/或結構。可撓曲基板FSB的材料可包括聚醯亞胺(polyimide，PI)、聚碳酸(polycarbonate，PC)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、其他適合的材料、或上述材料的組合，但不以此為限。
如圖1和圖2A所示，絕緣層INL可設置在可撓曲基板FSB上，其中絕緣層INL可包括複數個第一部分P1。根據本實施例，絕緣層INL的複數個第一部分P1中的任意兩個相鄰的第一部分P1在電子裝置100的俯視方向(即方向Z)上可彼此分離，亦即彼此之間具有間距。換言之，在電子裝置100的俯視方向上，絕緣層INL的每一個第一部分P1可為各自獨立的，而不與其他的第一部分P1相連接。第一部分P1可例如具有任何適合的形狀，在一實施例中例如為矩形，但不以此為限。上述的“兩個第一部分P1彼此分離”可表示該兩個第一部分P1在電子裝置100的俯視方向上未透過與絕緣層INL的材料(或第一部分P1的材料)相同的部件來彼此連接。換言之，在電子裝置100的俯視方向上，相鄰的兩個第一部分P1之間可不包括第一部分P1或與第一部分P1的材料相同的部件，亦即相鄰兩個第一部分P1之間不設置絕緣層INL的其他部分。絕緣層INL可包括單層結構或多層結構。此外，絕緣層INL可包括任何適合的有機材料和/或無機材料。有機材料可例如包括壓克力樹酯、環氧樹酯、矽氧烷材料、矽膠材料、其他適合的材料或上述材料的組合。無機材料可包括氮化矽、氧化矽、液態玻璃、玻璃膠、二氧化鈦、氧化鋁、其他適合的材料或上述材料的組合。當絕緣層INL包括單層結構時，絕緣層INL可例如包括無機材料；而當絕緣層INL包括多層結構時，絕緣層INL可例如包括無機材料/有機材料/無機材料的堆疊結構，但不以此為限。根據本實施例，絕緣層INL可例如作為電子裝置100的緩衝層，以阻擋來自外部的水氣和/或氧氣，進而降低電子裝置100中的元件受到水氣和/或氧氣影響而損壞的可能性。
如圖9D所示，第一層L1可設置在可撓曲基板FSB與絕緣層INL之間。第一層L1可例如包括可撓曲基板或至少部分為可撓曲基板。例如，第一層L1可為可拉伸基板，但不以此為限。第一層L1的材料可參考上述可撓曲基板FSB的材料，故不再贅述。在一實施例中，第一層L1的材料與可撓曲基板FSB的材料可相同。在另一實施例中，第一層L1的材料與可撓曲基板FSB的材料可不相同，但不以此為限。根據本實施例，第一層L1可包括複數個第二部分P2以及複數個連接部分CP，其中複數個連接部分CP中的至少一個可連接複數個第二部分P2中的兩個相鄰的第二部分P2。具體來說，如圖1和圖2A所示，第一層L1的第二部分P2可連接到至少一個連接部分CP，並透過其所連接的連接部分CP而連接到另一個第二部分P2。須注意的是，圖1和圖2A示出了具有不同圖案的第一層，但本實施例的第一層L1的圖案並不以此為限。根據本實施例，第二部分P2的區域可例如藉由第二部分P2的邊緣的延伸線所定義。以圖2A所示的第一層L1為例，第一層L1的第二部分P2的四個邊緣的延伸線所圍出的區域可例如定義為第二部分P2的區域，但不以此為限。在定義出第二部分P2之後，第一層L1中除了第二部分P2以外的其他部分可定義為連接部分CP，但不以此為限。如圖1和圖2A所示，第二部分P2的形狀可例如為矩形，而連接部分CP的形狀可例如為梯形，但不以此為限。在一些實施例中，第二部分P2可為圓形、多邊形、弧形邊緣或其他適合的形狀。
根據本實施例，絕緣層INL的複數個第一部分P1中的至少一個第一部分P1可設置在第一層L1的複數個第二部分P2中的至少一個第二部分P2上。換言之，至少一個第一部分P1可對應於一個第二部分P2設置。此處的“至少一個第一部分P1對應於一個第二部分P2設置”可表示在電子裝置100的俯視方向(方向Z)上，至少一個第一部分P1重疊於或至少部分重疊於一個第二部分P2，但不以此為限。關於上述術語“對應於”的定義可應用到本揭露各實施例中，故之後不再贅述。舉例來說，如圖1和圖2A所示，一個第一部分P1可對應到一個第二部分P2，並設置在該第二部分P2上，但不以此為限。在一些實施例中，一個第二部分P2可對應到多個第一部分P1。在一些實施例中，一部分的第一部分P1可不對應到一部分的第二部分P2。
如圖9D所示，電子裝置100還可包括附著層ATH，其中附著層ATH可設置在第一層L1與可撓曲基板FSB之間。詳細來說，附著層ATH可用於將可撓曲基板FSB固定於第一層L1，例如以貼附或黏著的方式將可撓曲基板FSB固定於第一層L1，但不以此為限。附著層ATH可包括任何適合的黏著材料。
如圖9D所示，電子裝置100還可包括複數個電晶體TS，其中電晶體TS可設置在絕緣層INL上。換言之，電晶體TS可設置在第一部分P1上。電晶體TS可例如包括薄膜電晶體(thin film transistor，TFT)，但不以此為限。詳細來說，電子裝置100可包括設置在絕緣層INL上的半導體SM以及設置在半導體SM上的金屬層M1。電晶體TS包括半導體SM以及設置在半導體SM上的閘極GE，其中金屬層M1可包括電晶體TS的閘極GE，而半導體SM可包括通道區CR、源極區SR以及汲極區DRR，但不以此為限。金屬層M1可包括任何適合的導電材料。半導體SM的材料例如包括矽或金屬氧化物，例如為低溫多晶矽(low temperature polysilicon，LTPS)半導體或非晶矽(amorphous silicon，a-Si)半導體、氧化銦鎵鋅(indium gallium zinc oxide，IGZO)半導體，但不以此為限。根據本實施例，絕緣層INL的一個第一部分P1上可設置有至少一個電晶體TS，或是說一個第一部分P1可對應於至少一個電晶體TS。當有多顆電晶體TS時，不同顆電晶體TS的半導體SM可以相同或是不同，例如部分電晶體TS的半導體SM包含矽(例如為低溫多晶矽半導體)，另外一部分電晶體TS的半導體SM包含金屬氧化物(例如為氧化銦鎵鋅半導體)。例如，如圖9D所示，電晶體TS可包括至少一第一電晶體T1和至少一第二電晶體T2，其中第一電晶體T1和第二電晶體T2可分別設置在相鄰的兩個第一部分P1上，但不以此為限。在一些實施例中，一個第一部分P1上可設置多個電晶體TS。此外，如圖9D所示，電子裝置100還可包括設置在金屬層M1與半導體SM之間的絕緣層IL1、設置在絕緣層IL1上的絕緣層IL2、設置在絕緣層IL2上的絕緣層IL3以及設置在絕緣層IL3上的絕緣層IL4，其中絕緣層IL1、絕緣層IL2、絕緣層IL3和絕緣層IL4的材料可參考絕緣層INL所述的材料，而各絕緣層的材料可以相同或不同。
根據本實施例，第一層L1的第二部分P2和連接部分CP以及絕緣層INL的第一部分P1可例如藉由圖案化製程所形成。圖案化製程可包括移除一部分的絕緣層INL、一部分的絕緣層(包括絕緣層IL1、絕緣層IL2、絕緣層IL3和絕緣層IL4)以及一部分的第一層L1。因此，在進行圖案化製程之後，電子裝置100中可形成至少一凹陷區域RR，如圖2A所示。凹陷區域RR可藉由在形成第一層L1的第二部分P2和連接部分CP以及絕緣層INL的第一部分P1的圖案化製程中被移除的膜層的區域所定義，並可暴露出部分的可撓曲基板FSB及/或部分的連接部分CP。在本實施例中，由於第一層L1可包括連接部分CP，凹陷區域RR可包括對應到連接部分CP的一區域和未對應到連接部分CP的另一區域。凹陷區域RR對應到連接部分CP的一區域與凹陷區域RR未對應到連接部分CP的另一區域可具有不同深度。例如，如圖2A和圖9D所示，凹陷區域RR可包括對應到連接部分CP的第一區OP1以及未對應到連接部分CP的第二區OP，其中對應到第一區OP1的第一層L1可不被移除，第一區OP1可暴露出第一層L1的連接部分CP，而對應到第二區OP的第一層L1可被移除，第二區OP可暴露出可撓曲基板FSB，但不以此為限。據此，第一區OP1的深度可小於第二區OP的深度(二者的深度差距可大致上為連接部分CP的厚度)。須注意的是，圖2A以及圖9D僅示例性地示出一個第二區OP和一個第一區OP1，而凹陷區域RR可包括多個未對應到連接部分CP的第二區OP以及多個對應到連接部分CP的第一區OP1 。
電子裝置100還可包括至少一條導線CW，其中導線CW可設置在連接部分CP上，而在連接部分CP上延伸。例如，如圖2A所示，在電子裝置100的俯視方向(方向Z)上，導線CW可沿著連接部分CP從一第一部分P1(或第二部分P2)延伸到另一第一部分P1(或第二部分P2)，但不以此為限。如上文所述，由於連接部分CP可對應於凹陷區域RR的第一區OP1，因此設置在連接部分CP上的導線CW可延伸進入第一區OP1中。具體來說，導線CW的至少一部分可設置在第一區OP1的側壁SW和底面BS上，或是說沿著第一區OP1的側壁SW和底面BS延伸，藉此在連接部分CP上延伸，並可跨越連接部分CP而耦接其兩側的第一部分P1上的電子元件。另一方面，第二區OP並未暴露出連接部分CP，而導線CW可不對應於第二區OP設置。第一區OP1的側壁SW可包括第一部分P1、絕緣層IL1、絕緣層IL2、絕緣層IL3和絕緣層IL4的側表面，而第一區OP1的底面BS可為連接部分CP的上表面，但不以此為限。由於第一區OP1的底部為暴露出的連接部分CP，因此導線CW可接觸於連接部分CP。具體來說，導線CW中設置在第一區OP1的底面BS上的一部分可與連接部分CP直接接觸，但不以此為限。根據本實施例，導線CW可耦接到分別位於兩個相鄰的第一部分P1上的電晶體TS，使得該些電晶體TS可透過導線CW而彼此耦接。詳言之，如圖9D所示，除了第一區OP1的側壁SW以及底面BS外，導線CW的一部分可在絕緣層IL4的上表面上延伸，並穿過絕緣層IL4耦接接觸件CT，再透過接觸件CT耦接到分別位於兩個相鄰的第一部分P1上的第一電晶體T1和第二電晶體T2。例如，導線CW可透過接觸件CT耦接到第一電晶體T1的汲極區DRR，以及再透過金屬層M1耦接到第二電晶體T2的閘極GE，但不以此為限。在本揭露中，導線CW可耦接第一電晶體T1及第二電晶體T2，且不限制耦接的方式。據此，分別位於兩個相鄰的第一部分P1上的第一電晶體T1和第二電晶體T2可透過導線CW而彼此耦接。即，可藉由導線CW使得位於在不同第一部分P1上的電晶體TS之間可傳遞電訊號，但不以此為限。此外，由於導線CW的一部分可在絕緣層IL4的上表面上延伸，導線CW的一部分在電子裝置100的俯視方向上可與絕緣層INL重疊，但不以此為限。導線CW可包括任何適合的導電材料，例如金屬材料，但不以此為限。
如上文所述，電子元件EL可包括感測器、二極體或其他適合的元件。以下以電子元件EL包括二極體為例說明電子元件EL的結構，但本實施例並不以此為限。圖2A和圖9D示出了電子元件EL包括以二極體用於發光單元LE的結構。如圖2A所示，電子元件EL可包括發光單元LE，其中發光單元LE可設置在第一部分P1和/或第二部分P2上。換言之，發光單元LE可對應於第一部分P1和/或第二部分P2設置。在本實施例中，一個第一部分P1(或第二部分P2)上可設置有多個發光單元LE，而該些發光單元LE可各自發射不同顏色的光，並混合成所需的顏色，但不限於此。例如，一個第一部分P1(或第二部分P2)上的發光單元LE可分別發射紅光、綠光和藍光，並可混合出白光，但不以此為限。在一些實施例中，一個第一部分P1(或第二部分P2)上可僅設置一個發光單元LE。須注意的是，圖2A所示的發光單元LE的排列方式僅為示例性的，本實施例並不以此為限。例如，圖9D示出了發光單元LE包括無機發光二極體的例子。如圖9D所示，發光單元LE可包括半導體C1、半導體C2、位於半導體C1和半導體C2之間的主動層AL、連接到半導體C1的電極E1和連接到半導體C2的電極E2，但不以此為限。此外，發光單元LE的電極E1和電極E2可分別透過接合材料B1和接合材料B2耦接到電子裝置100中的驅動元件或其他電子元件。例如，發光單元LE可耦接到電晶體TS，並透過電晶體TS驅動發光單元LE的發光，但不以此為限。再者，本實施例的電子裝置100還可包括保護層PL，其中保護層PL可設置在發光元件LE上並覆蓋發光元件LE，以提供保護功能，但不以此為限。
根據本實施例，電子元件EL可設置在相鄰的兩個第一部分P1的其中一個第一部分P1上，並可耦接到其所設置的第一部分P1上的電晶體TS。舉例來說，位於圖9D左側的發光單元LE可耦接到第一電晶體T1，而位於圖9D中間的發光單元LE可耦接到第二電晶體T2，但不以此為限。須注意的是，發光單元LE可透過直接或間接的方式耦接到與導線CW耦接的電晶體TS。例如，圖9D中位於左側的發光單元LE可透過導體直接耦接到第一電晶體T1，而位於中間的發光單元LE也可透過導體直接耦接到第二電晶體T2，但不以此為限。在一些實施例中，一個第一部分P1上可設置有多個第一電晶體T1(或第二電晶體T2)，而發光單元LE與導線CW可耦接到不同的第一電晶體T1(或第二電晶體T2)。在此情形下，由於同一個第一部分P1上的電晶體TS可彼此耦接，因此發光單元LE依然可耦接到與導線CW耦接的電晶體TS。據此，可透過導線CW耦接位於不同第一部分P1上的電子元件EL。
雖然圖1未示出，電子裝置100除了上述的元件和/或膜層外還可包括絕緣層INL2，但不以此為限。絕緣層INL2可接觸可撓曲基板FSB而可將絕緣層INL2與可撓曲基板FSB之間的膜層及電子元件予以封裝，例如電子元件EL、導線CW…等，並可填入凹陷區域RR的區域(例如第二區OP和第一區OP1)中，藉此提供保護功能。絕緣層INL2的材料可參考上述絕緣層INL的材料，故不再贅述。
根據本實施例，電子裝置100的絕緣層INL可包括複數個彼此分隔開的第一部分P1，其中第一部分P1可不對應於第一層L1的連接部分CP設置，換言之，連接部分CP上的絕緣層INL可被移除。據此，當電子裝置100產生形變(例如被拉伸)時，連接部分CP所受的應力可降低，藉此降低連接部分CP上的元件和/或膜層(例如導線CW)產生斷裂的可能性。如此一來，可改善電子裝置100的可拉伸性或可靠度。須注意的是，本實施例的電子裝置100的結構不以此上述內容為限，而可依據設計需求包括其他適合的元件和/或膜層。
請參考圖2B和圖5F，圖2B為本揭露第二實施例的電子裝置的俯視示意圖，而圖5F示出了圖2B沿切線C-C’的剖視結構。本實施例的電子裝置200可包括可撓曲基板FSB、設置在可撓曲基板FSB上的第一層L1、設置在第一層L1上的絕緣層INL以及設置在絕緣層INL上的電子元件EL。絕緣層INL可包括複數個第一部分P1，其中該些第一部分P1可彼此分離。本實施例的電子元件EL可包括發光單元LE，但不以此為限。此外，相較於圖2A的發光單元LE，圖2B示出了發光元件LE的不同排列方式，但本實施例不以此為限。根據本實施例，設置在可撓曲基板FSB與絕緣層INL之間的第一層L1可包括複數個第二部分P2，其中複數個第二部分P2中的相鄰兩個第二部分P2在電子裝置200的俯視方向(即方向Z)上可彼此分離。換言之，相較於第一實施例的第一層L1，本實施例的第一層L1可包括第二部分P2，而不包括連接第二部分P2的連接部分CP。據此，第二部分P2可例如具有任何適合的形狀，但不以此為限。此外，複數個第一部分P1中的至少一個第一部分P1可設置在複數個第二部分P2中的一個第二部分P2上。例如，一個第二部分P2上可設置有一個第一部分P1，但不以此為限。
電子裝置200還可包括導線CW，其中導線CW在電子裝置200的俯視方向上可從一第一部分P1(或第二部分P2)延伸到另一第一部分P1(或第二部分P2)，並可耦接到分別位於兩個相鄰的第一部分P1上的電晶體TS。如圖2B和圖5F所示，電子裝置200可包括凹陷區域RR，而凹陷區域RR可包括第一區OP1’以及第二區OP，其中導線CW可對應到第一區OP1’，而不對應到第二區OP，但不以此為限。換言之，導線CW可對應於第一區OP1’設置。凹陷區域RR以及其區域的相關敘述可參考上文，故不再贅述。導線CW可設置在第一區OP1’的側壁SW和底面BS上，或是說沿著第一區OP1’的側壁SW和底面BS延伸，藉此在不同的第一部分P1(或第二部分P2)之間延伸。根據本實施例，由於電子裝置200不包括連接部分CP，第一區OP1’可暴露出可撓曲基板FSB。因此，導線CW可接觸於可撓曲基板FSB。具體來說，導線CW中設置在第一區OP1’的底面BS上的一部分可與可撓曲基板FSB直接接觸，但不以此為限。此外，導線CW的一部分可在絕緣層IL4的上表面上延伸，並穿過絕緣層IL4耦接接觸件CT，再透過接觸件CT耦接到分別位於兩個相鄰的第一部分P1上的第一電晶體T1和第二電晶體T2。
再者，如圖5F所示，本實施例的電子裝置200可包括設置在第一層L1與可撓曲基板FSB之間的附著層ATH，其中附著層ATH可用於將可撓曲基板FSB固定到第一層L1。根據本實施例，附著層ATH可包括複數個第三部分P3，其中複數個第三部分P3可設置在第一層L1的複數個第二部分P2下。換言之，第三部分P3可對應於第二部分P2設置，但不以此為限。本實施例的電子裝置200的其他元件的細節可參考第一實施例的電子裝置100，故不再贅述。
請參考圖2C和圖2D，圖2C為本揭露第三實施例的電子裝置的俯視示意圖，圖2D為本揭露第三實施例的一變化實施例的電子裝置的俯視示意圖。根據本實施例，電子裝置300的可撓曲基板FSB可包括至少一個開口O3。換言之，可撓曲基板FSB可被圖案化。如圖2C所示，可撓曲基板FSB的開口O3可例如對應於第一層L1的連接部分CP設置，即，開口O3在電子裝置300的俯視方向上可與在連接部分CP上延伸的導線CW重疊。據此，當電子裝置300產生形變(例如被拉伸)時，可撓曲基板FSB與第一層L1和/或導線CW之間的摩擦可減少，藉此降低第一層L1和/或導線CW產生損壞的可能性，進而改善電子裝置300的可靠度。須注意的是，開口O3的位置並不以圖2C所示為限。在一些實施例中，如圖2D所示，可撓曲基板FSB的開口O3可對應於第一層L1以外的任何適合的位置設置，但不以此為限。如此，可改善可撓曲基板FSB的可拉伸性。在一些實施例中，當電子裝置300不包括連接部分CP時，可撓曲基板FSB的開口O3可例如對應於導線CW設置，但不以此為限。電子裝置300的其他元件的細節可參考第一實施例的電子裝置100，故不再贅述。
請參考圖3A和圖3B，圖3A為本揭露第一實施例的電子裝置的局部放大俯視示意圖，圖3B為本揭露第一實施例的電子裝置沿切線A-A’的剖視示意圖。具體來說，圖3A示出了圖1所示的部分A1的局部放大圖。此外，為了簡化附圖，圖3B僅示例性地以複數個絕緣層IL示出第一層L1上的膜層堆疊的情形，而電子裝置100的實際結構並不以此為限。各絕緣層IL可例如為圖9D所示的絕緣層IL1、絕緣層IL2、絕緣層IL3或絕緣層IL4，但不以此為限。根據本實施例，電子裝置100還可選擇性地包括靜電放電(electrostatic discharge，ESD)保護元件ESS，其中靜電放電保護元件ESS可設置在周邊區域PR中，但不以此為限。舉例來說，靜電放電保護元件ESS可從電子裝置100的邊緣EG向內延伸，並延伸至接合墊BP，但不以此為限。靜電放電保護元件ESS可例如包括導電層SEL，其中接合墊BP可耦接到導電層SEL。導電層SEL可例如包括半導體，但不以此為限。根據本實施例，靜電放電保護元件ESS可用於降低累積在接合墊BP和/或其他電子元件上的靜電，或降低靜電荷在接合墊BP和/或其他電子元件上所累積的量。如此一來，可降低電子裝置100中的電子元件因靜電放電而損壞的可能性。須注意的是，雖然圖中未示出，電子裝置100的其他區域也可包括靜電放電保護元件ESS，本揭露並不以此為限。
請參考圖4A-4F以及圖5A-5F，圖4A為本揭露第二實施例的電子裝置的製造流程圖，圖4B-4F為本揭露第二實施例的電子裝置的製造過程的俯視示意圖，而圖5A-5F為本揭露第二實施例的電子裝置的製造過程的剖視示意圖。須注意的是，為了簡化附圖，圖4B-4F並未示出所有的元件和/或膜層，但本實施例並不以此為限。根據本實施例，電子裝置200的製造方法M100可包括以下步驟：
S102：提供載板
S104：在載板上形成第一層
S106：在第一層的第一表面上形成絕緣層
S108：在絕緣層上形成複數個電晶體
S110：圖案化絕緣層以形成複數個第一部分
S111：圖案化第一層以形成複數個第二部分
S112：移除載板
S114：將可撓曲基板固定到第一層的第二表面
S116：設置電子元件
S118：形成導線
以下將詳述電子裝置200的製造方法M100的各步驟內容。
本實施例的電子裝置200的製造方法M100首先可進行步驟S102，提供載板CA。本實施例的載板CA可包括可提供支撐效果的硬質材料或可撓曲材料，例如玻璃、金屬板(例如為不鏽鋼))、非金屬板(例如為塑膠)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、其他適合的材料或上述材料的組合，但不以此為限。
接著，可進行步驟S104，在載板CA上形成第一層L1，並進行步驟S106，在第一層L1的第一表面S1上形成絕緣層INL。如圖4B和圖5A所示，可在載板CA上形成一整層的第一層L1，並接著在第一層L1的第一表面S1上形成一整層的絕緣層INL。第一表面S1可為第一層L1遠離載板CA的表面，或是說為第一層L1的上表面。關於第一層L1和絕緣層INL的材料特徵可參考上文，故不再贅述。
在第一層L1上形成絕緣層INL之後，可接著進行步驟S108，在絕緣層INL上形成複數個電晶體TS。例如，如圖5A所示，可在絕緣層INL上依序形成半導體SM、絕緣層IL1以及金屬層M1，並可對半導體SM進行一摻雜製程，其中，金屬層M1可被圖案化，部分的金屬層M1形成電晶體TS的閘極GE，經摻雜後的半導體SM可形成電晶體TS的源極區SR、汲極區DRR，在源極區SR和汲極區DRR之間則具有通道區CR，而絕緣層IL1可形成電晶體TS的閘極絕緣層，但不以此為限。須注意的是，電晶體TS可根據產品設計需求而具有任何適合的形成方法，本實施例並不以此為限。
在絕緣層INL上設置電晶體TS之後，可在電晶體TS上設置接觸件CT。例如，如圖5A所示，可在金屬層M1上依序設置絕緣層IL2、金屬層M2、絕緣層IL3、金屬層M3和絕緣層IL4，其中金屬層M3可填入絕緣層IL3中的穿孔V1並耦接到金屬層M2，而金屬層M2可填入絕緣層IL2中的穿孔V2並耦接到電晶體TS的源極區SR和/或汲極區DRR，進而形成接觸件CT，但不以此為限。接觸件CT可用於將電晶體TS耦接到後續設置的電子元件EL(例如發光單元LE)和/或導線CW。
接著，可進行步驟S110，圖案化絕緣層INL以形成複數個第一部分P1。在本實施例中，圖案化絕緣層INL的步驟(步驟S110)可在形成電晶體TS的步驟(步驟S108)之後所進行。具體來說，如圖4C和圖5B所示，在形成絕緣層IL4之後，可將圖5A所示的結構圖案化，以形成至少一凹陷區域RR。凹陷區域RR可藉由移除絕緣層IL4、絕緣層IL3、絕緣層IL2、絕緣層IL1、絕緣層INL和第一層L1的一部分所形成，但不以此為限。在本實施例中，凹陷區域RR可例如包括第一區OP1’以及第二區OP，而後續形成的導線CW可設置在第一區OP1’中。即，在圖5A所示的結構中，第一區OP1’可對應導線CW所設置的位置，但不以此為限。絕緣層INL可藉由凹陷區域RR (包括第二區OP和第一區OP1’)被分成複數個第一部分P1。根據本實施例，絕緣層INL經圖案化製程後，絕緣層INL的第一部分P1在電子裝置的俯視方向上為彼此分離。例如，如圖4C所示，絕緣層INL可被分成各自獨立設置且具有島狀的第一部分P1，但不以此為限。在圖案化絕緣層INL以形成複數個第一部分P1之後，每一個第一部分P1上可設置有至少一個電晶體TS。例如，如圖5B所示，電晶體TS可包括至少一第一電晶體T1和至少一第二電晶體T2，分別設置在兩個相鄰的第一部分P1上，但不以此為限。
此外，本實施例的製造方法M100還可包括步驟S111，圖案化第一層L1以形成複數個第二部分P2。詳言之，可藉由圖案化第一層L1以形成複數個第二部分P2，而該些第二部分P2在電子裝置的俯視方向上可為彼此分離，如圖4C所示，但不以此為限。根據本實施例，至少一個第一部分P1可設置在一個第二部分P2上，或是說至少一個第一部分P1可對應到一個第二部分P2。例如，如圖4C和圖5B所示，一個第一部分P1可對應設置在一個第二部分P2上，但不以此為限。
再者，如圖4C和圖5B所示，除了絕緣層INL的圖案化製程外，還可對絕緣層IL4中未對應到凹陷區域RR的一部分(或是對應第一部分P1的一部分)進行圖案化製程，但不以此為限。例如，可在絕緣層IL4未對應到凹陷區域RR的一部分(或是對應第一部分P1的一部分)中形成複數個開口O2，藉此圖案化絕緣層IL4未對應到凹陷區域RR的一部分，但不以此為限。開口O2可例如用於在後續設置電子元件EL和/或導線CW。據此，圖案化的絕緣層IL4可例如作為像素定義層(pixel defining layer，PDL)，但不以此為限。
在圖案化絕緣層INL之後，可接著進行步驟S112，移除載板CA，並進行步驟S114，將可撓曲基板FSB固定到第一層L1的第二表面S2。換言之，可先圖案化絕緣層INL以及第一層L1，再將載板CA移除。具體來說，如圖5C所示，在形成凹陷區域RR和/或開口O2之後，可將圖5B所示的結構翻轉，使得第一層L1可位於絕緣層INL之上，再將載板CA移除。舉例來說，在翻轉圖5B所示的結構之前，可先在此結構中遠離第一層L1的表面(例如絕緣層IL4的表面S3，但不以此為限)上設置子載板(圖未示)，並藉由子載板將結構翻轉，但不以此為限。子載板的材料可參考載板CA的材料，故不再贅述。移除載板CA之後，可在第一層L1的第二表面S2上設置附著層ATH，並將可撓曲基板FSB透過附著層ATH固定到第一層L1的第二表面S2。第一層L1的第二表面S2可相反於用於設置絕緣層INL的第一表面S1。換言之，可撓曲基板FSB和絕緣層INL可分別設置在第一層L1相反的兩個表面上。由於第一層L1已被分成各自獨立設置且具有島狀的第二部分P2，因此附著層ATH可包括複數個第三部分P3。在另一實施例中，附著層ATH可先設置在可撓曲基板FSB上，再將可撓曲基板FSB固定於第一層L1的第二表面S2上，而將此結構再此翻轉後，可利用第二區OP和第一區OP1’來圖案化附著層ATH而形成附著層ATH的複數個第三部分P3。因此，該些第三部分P3可對應於第二部分P2設置，但不以此為限。將可撓曲基板FSB固定到第一層L1之後，可再翻轉結構 (例如透過可撓曲基板FSB)，如圖4D和圖5D所示。
接著，可進行步驟S116，設置電子元件EL。以下以電子元件EL包括發光單元LE為例作說明，但本實施例並不以此為限。具體來說，如圖4E和圖5D所示，在移除載板CA，並將可撓曲基板FSB固定到第一層L1後，可在開口O2中設置發光單元LE。發光單元LE的詳細結構可參考上文，故不再贅述。根據本實施例，發光單元LE可設置在絕緣層INL的第一部分P1和/或第一層L1的第二部分P2上，或是說發光單元LE可對應於第一部分P1和/或第二部分P2設置。此外，一個第一部分P1和/或第二部分P2上可設置有一個或多個發光單元LE，本實施例並不以此為限。將發光單元LE設置在開口O2中後，發光單元LE可透過接合材料B1和/或接合材料B2以及接觸件CT耦接到電晶體TS，進而透過電晶體TS驅動發光單元LE發光。須注意的是，上述的“設置電子元件EL”可包括轉移電子元件EL到第一部分P1上或在第一部分P1上形成電子元件EL的情形。例如，圖5D所示的發光單元LE可包括無機發光二極體，並可透過轉移的方式設置在開口O2中，但不以此為限。在另一些實施例中(圖未示)，可在開口O2中形成發光單元LE(例如為有機發光二極體，其中可依序形成發光層及電極層)並耦接到電晶體TS，進而透過電晶體TS驅動發光單元LE發光。因此，發光單元LE可設置在絕緣層INL的第一部分P1和/或第一層L1的第二部分P2上。
在設置電子元件EL後，可接著進行步驟S118，形成導線CW。根據本實施例，導線CW的一部分可設置在兩個相鄰的第一部分P1上的絕緣層IL4的上表面(即表面S3)上，而導線CW的另一部分可延伸進入凹陷區域RR的第一區OP1’中。具體來說，如圖4F和圖5E所示，可在相鄰的兩個第一部分P1上的絕緣層IL4的表面S3、第一區OP1’的側壁SW和底面BS上設置導線CW，使得導線CW在電子裝置200的俯視方向上可從一第一部分P1(或第二部分P2)延伸到另一第一部分P1(或第二部分P2)，但不以此為限。由於第一區OP1’可暴露出可撓曲基板FSB，因此導線CW的至少一部分可接觸於可撓曲基板FSB。另外，導線CW設置在絕緣層IL4的一部分可穿過絕緣層IL4耦接到接觸件CT，並透過接觸件CT分別耦接到相鄰的第一部分P1上的電晶體TS(例如第一電晶體T1和第二電晶體T2)。據此，分別位於兩個相鄰的第一部分P1上的第一電晶體T1和第二電晶體T2可透過導線CW而彼此耦接。在本實施例中，電子元件EL(發光單元LE)可耦接到與導線CW耦接的電晶體TS。例如，圖5E左側的發光單元LE可耦接到與導線CW耦接的第一電晶體T1，但不以此為限。在一些實施例中，一個第一部分P1上可設置有多個第一電晶體T1(或第二電晶體T2)，而發光單元LE與導線CW可耦接到不同的第一電晶體T1(或第二電晶體T2)。在此情形下，同一個第一部分P1上的電晶體TS可彼此耦接，使得發光單元LE依然可耦接到與導線CW耦接的電晶體TS。
如圖5F所示，在設置導線CW之後，還可設置一絕緣層INL2，藉此形成本實施例的電子裝置200。絕緣層INL2可接觸可撓曲基板FSB而可將絕緣層INL2與可撓曲基板FSB之間的膜層及電子元件予以封裝，例如、電子元件EL、導線CW…等，並可填入第二區OP和第一區OP1’中，以提供保護功效。
須注意的是，本實施例的電子裝置200的製造方法M100並不以上述步驟或製程為限。製造方法M100中的任何步驟之間可根據需求插入其它步驟。此外，製造方法M100中的任何步驟可根據需求調整順序或是刪除。在一些實施例中，將可撓曲基板FSB固定到第一層L1之後，可先設置導線CW(步驟S118)，再設置電子元件EL(步驟S116)。換言之，可改變步驟S116和步驟S118的順序。在一些實施例中，在圖案化絕緣層INL以形成複數個第一部分P1(步驟S110)和圖案化第一層以形成複數個第二部分(步驟S111)之後，可在圖5B所示的堆疊結構上形成犧牲層(圖未示)，其中犧牲層可至少覆蓋絕緣層IL4的上表面(表面S3)，並可例如填入圖案化絕緣層IL4的開口O2。犧牲層可用於當將圖5B所示的堆疊結構翻轉時降低絕緣層IL4的表面S3受到傷害的機率。換言之，可不需在絕緣層IL4的表面S3上設置子載板，但不以此為限。在一些實施例中，犧牲層可包括多個部分，分別對應於第一部分P1(或第二部分P2)設置。即，犧牲層可被圖案化。在一些實施例中，可在所形成的堆疊結構上設置一整層的犧牲層，其中犧牲層可填入凹陷區域RR中。如此一來，可降低翻轉堆疊結構的過程產生失誤及/或降低絕緣層IL4的表面S3受到傷害的可能性，藉此達到改善製程的功效。將圖5B所示的堆疊結構翻轉後，可移除載板CA，並將可撓曲基板FSB固定到第一層L1。接著，再將堆疊結構翻轉回來，並可在設置電子單元EL和/或導線CW之前移除犧牲層，但不以此為限。
請參考圖6A-6C，圖6A-6C為本揭露第二實施例的一變化實施例的電子裝置的製造過程的剖視示意圖。本變化實施例的製造方法與圖5A-5F所示的第二實施例的製造方法主要的差異之一在於，在本變化實施例的電子裝置的製造方法中，可先設置電子元件EL (步驟S116)，再將可撓曲基板FSB固定於第一層L1(步驟S114)。詳言之，根據本變化實施例，在圖案化絕緣層INL以形成複數個第一部分P1(步驟S110)、圖案化第一層L1以形成複數個第二部分P2(步驟S111)和/或圖案化絕緣層IL4未對應到凹陷區域RR的一部分以形成開口O2之後(如圖5B所示)，可先在開口O2中設置電子元件EL(步驟S118)以形成圖6A所示的堆疊結構。接著，如圖6B所示，可在圖6A所示的結構中遠離第一層L1的表面(例如絕緣層IL4的表面S3，但不以此為限)上設置子載板SCR，並藉由子載板SCR將圖6B所示的堆疊結構翻轉。子載板SCR可覆蓋絕緣層IL4的表面S3、電子元件EL和/或覆蓋電子元件EL的保護層PL，但不以此為限。將圖6B所示的結構翻轉後，可移除載板CA，並將可撓曲基板FSB固定到第一層L1。接著，可將包括可撓曲基板FSB的結構翻轉，並移除子載板SCR，如圖6C所示，但不以此為限。移除子載板SCR後，可接著進行設置導線CW(步驟S118)、設置絕緣層INL2等步驟，其細節可參考上文，故不再贅述。
請參考圖7A-7C，圖7A-7C為本揭露第二實施例的另一變化實施例的電子裝置的製造過程的剖視示意圖。根據本變化實施例，在圖案化絕緣層INL以形成複數個第一部分P1(步驟S110)、圖案化第一層以形成複數個第二部分(步驟S111)和/或圖案化絕緣層IL4未對應到凹陷區域RR的一部分以形成開口O2之後(如圖5B所示)，可先在圖5B所示的結構的表面(例如絕緣層IL4的表面S3)上設置一有機層OL，其中有機層OL可填入開口O2，並沿著第一區OP1’的側壁SW和底面BS以及第二區OP的側壁和底面延伸。換言之，有機層OL可設置在圖5B所示的結構的上表面上，但不以此為限。有機層OL可包括任何適合的有機絕緣材料，例如壓克力樹酯、環氧樹酯、矽氧烷材料、矽膠材料、其他適合的材料或上述材料的組合。形成有機層OL之後，如圖7B所示，可將有機層OL的一部分移除，藉此暴露出用於耦接到導線CW和/或電子元件EL的接觸件CT。例如，可將有機層OL對應到開口O2的一部分移除，以形成暴露接觸件CT的複數個穿孔(例如穿孔V3)，但不以此為限。穿孔V3與開口O2從方向Z觀之，至少要有部分區域重疊而可暴露接觸件CT。接著，可進行設置導線CW的步驟(步驟S118)，其中導線CW可設置在有機層OL上。此外，導線CW可填入有機層OL中的穿孔(例如穿孔V3)，並藉由有機層OL的穿孔V3與接觸件CT耦接，進而耦接到電晶體TS。在有機層OL上設置導線CW之後，如圖7C所示，可接著設置電子元件EL以及絕緣層INL2。之後，可移除載板CA，並將可撓曲基板FSB固定到第一層L1，藉此形成電子裝置200。換言之，在本變化實施例中，製造方法M100在設置電子元件EL(步驟S116)和形成導線CW(步驟S118)的步驟之前還可包括設置有機層OL的步驟，但不以此為限。由於在設置導線CW之前可設置有機層OL，導線CW可不接觸於可撓曲基板FSB。具體來說，有機層OL可設置在導線CW與可撓曲基板FSB之間。
請參考圖8A-8C以及圖9A-9D，圖8A-8C為本揭露第一實施例的電子裝置的製造過程的俯視示意圖，而圖9A-9D為本揭露第一實施例的電子裝置的製造過程的剖視示意圖。本實施例的電子裝置100的製造方法可參考圖4A所示的製造方法M100。詳言之，電子裝置100的製造方法首先可包括：
S102：提供載板
S104：在載板上形成第一層
S106：在第一層的第一表面上形成絕緣層
S108：在絕緣層上形成複數個電晶體
關於步驟S102-S108的細節可參考上文，故不再贅述。進行上述步驟後，所形成的結構可例如參考圖5A所示的堆疊結構，但不以此為限。
接著，可進行步驟S110，圖案化絕緣層INL以形成複數個第一部分P1，以及步驟S111，圖案化第一層L1以形成複數個第二部分P2。根據本實施例，在圖案化第一層L1時還可形成複數個連接部分CP，其中連接部分CP可連接相鄰的兩個第二部分P2。換言之，本實施例的第一層L1被圖案化後可形成複數個第二部分P2和連接於相鄰第二部分P2之間的連接部分CP，但不以此為限。詳言之，如圖8A和圖9A所示，可將圖5A所示的結構圖案化，以形成至少一凹陷區域RR。在本實施例中，凹陷區域RR可例如包括第二區OP和第一區OP1，其中第二區OP可暴露出電子裝置100的可撓曲基板FSB，而第一區OP1可暴露出電子裝置100的第一層L1的連接部分CP。換言之，第二區OP與第一區OP1可具有不同深度。據此，第一區OP1可對應第一層L1的連接部分CP。圖8A示例性地示出了第二區OP和第一區OP1的位置。此外，在本實施例中，第二區OP和第一區OP1可位於任何適合的位置，使得絕緣層INL的第一部分P1在電子裝置100的俯視方向(方向Z)上為彼此分離。再者，除了圖案化圖5A所示的結構以形成第二區OP和/或第一區OP1以外，還可圖案化絕緣層IL4未對應到凹陷區域RR的一部分以形成開口O2，但不以此為限。
在圖案化絕緣層INL和第一層L1之後，可例如進行步驟S118，形成導線CW，但不以此為限。換言之，形成導線CW的步驟可在圖案化第一層L1的步驟之後進行。例如，如圖8B所示，導線CW可設置在連接部分CP上，而在連接部分CP上延伸。另外，如圖9B所示，導線CW可延伸進入第一區OP1中。具體來說，導線CW的至少一部分可設置在第一區OP1的側壁SW和底面BS上，或是說沿著第一區OP1的側壁SW和底面BS延伸，藉此在連接部分CP上延伸。此外，導線CW可耦接到分別位於兩個相鄰的第一部分P1上的電晶體TS，使得該些電晶體TS可透過導線CW而彼此耦接。例如，導線CW的一部分可在絕緣層IL4的上表面上延伸，穿過絕緣層IL4耦接到接觸件CT，並透過接觸件CT耦接到分別位於兩個相鄰的第一部分P1上的第一電晶體T1和第二電晶體T2，但不以此為限。在形成導線CW之後，可進行設置電子元件EL的步驟(步驟S116)，以形成圖9B所示的結構。
或者，在一些實施例中，在圖案化絕緣層INL和第一層L1之後可接著進行步驟S116，設置電子元件EL。例如，如圖8C所示，電子元件EL(發光單元LE)可設置在第一部分P1(或第二部分P2)上，或是說可對應於第一部分P1(或第二部分P2)設置。另外，圖9B所示，可將電子元件EL設置在圖案化的絕緣層IL4中的開口O2內。在設置電子元件EL之後，可進行形成導線CW的步驟(步驟S118)，以形成圖9B所示的結構。
如圖9C所示，在設置電子元件EL以及導線CW之後，可接著形成一絕緣層INL2。絕緣層INL2可接觸可撓曲基板FSB而可將絕緣層INL2與可撓曲基板FSB之間的膜層及電子元件予以封裝，例如電子元件EL、導線CW…等膜層，並可填入第二區OP和第一區OP1中，以提供保護功能。
如圖9D所示，在形成絕緣層INL2之後，可進行步驟S112，移除載板CA，以及步驟S114，將可撓曲基板FSB固定到第一層L1的第二表面S2，藉此形成電子裝置100。據此，在本實施例的電子裝置100的製造方法中，可先設置電子元件EL和/或導線CW之後，才移除載板CA，並將可撓曲基板FSB固定到第一層L1，但不以此為限。
請參考圖10A-10C，圖10A-10C為本揭露第一實施例的一變化實施例的電子裝置的製造過程的剖視示意圖。根據本變化實施例，如圖10A所示，在載板CA上形成第一層L1(步驟S104)、在第一層L1上形成絕緣層INL(步驟S106)以及在絕緣層INL上形成電晶體TS(步驟S108)之後，可先圖案化絕緣層IL4，並在絕緣層IL4中形成複數個開口O2。接著，如圖10B所示，可進行步驟S116，設置電子單元EL。具體來說，可將電子單元EL(例如發光單元LE)設置在開口O2內，其中電子單元EL可透過接觸件CT耦接到電晶體TS。設置電子元件EL後，如圖10C所示，可進行步驟S110，圖案化絕緣層INL以形成複數個第一部分P1以及步驟S111，圖案化第一層L1以形成複數個第二部分P2。步驟S110和步驟S111的細節可參考上文，故不再贅述。將第一層L1以及絕緣層INL圖案化之後，可例如依序進行形成導線CW(步驟S118)、形成絕緣層INL2、移除載板CA(步驟S112)和將可撓曲基板FSB固定到第一層L1(步驟S114)等步驟，以形成電子裝置100。據此，在本變化實施例的電子裝置100的製造方法中，可先設置電子元件EL，再將第一層L1和絕緣層INL圖案化，但不以此為限。
請參考圖11A-11C，圖11A-11B為本揭露第一實施例的另一變化實施例的電子裝置的製造過程的剖視示意圖，而圖11C為本揭露第一實施例的又一變化實施例的電子裝置的剖視示意圖。根據本變化實施例，將第一層L1圖案化以形成第二部分P2以及連接部分CP之後，第二部分P2的上表面以及連接部分CP的上表面可具有不同的粗糙度。具體來說，如圖11A所示，連接部分CP的上表面(即表面S4)可具有粗糙度R1，而第二部分P2的上表面(即表面S5)可具有粗糙度R2，其中粗糙度R1可與粗糙度R2不同。根據本變化實施例，粗糙度R1可大於粗糙度R2，而粗糙度R2對粗糙度R1的比值可大於或等於0.3且小於1(即，0.3 ≤ R2/R1＜ 1)，但不以此為限。在一些實施例中，粗糙度R2對粗糙度R1的比值可大於或等於0.5且小於0.9(即，0.5 ≤ R2/R1＜ 0.9)。如圖11B所示，由於連接部分CP的上表面相較於第二部分P2的上表面可具有較大的粗糙度，因此可改善設置在連接部分CP上的導線CW與連接部分CP之間的附著性，進而改善電子裝置100的良率。或者，在一些實施例中，如圖11C所示，電子裝置100還可包括設置在導線CW與連接部分CP之間的有機層OL，其中有機層OL的材料可參考上文，故不再贅述。由於有機層OL可設置在連接部分CP上，可藉由使連接部分CP的上表面具有較高的粗糙度而改善有機層OL與連接部分CP之間的附著性。
請參考圖11D，圖11D示出了第一層的粗糙度的量測方法的示意圖。具體來說，圖11D為圖11A的部分A2的局部放大示意圖。根據本變化實施例，欲測量一表面的粗糙度時，可先在該表面的剖面圖中任意選擇一區域，並在該區域中選取該表面的至少一個高點和至少一個低點，而該表面的粗糙度可例如定義為所選取的高點與低點的高度差的平均值，但不以此為限。表面的剖面圖可例如藉由掃描式電子顯微鏡(scanning electron microscope，SEM)而獲得，但不以此為限。此外，高點和低點可例如分別為該表面在該區域中的最高點和最低點，但不以此為限。以下以連接部分CP的表面S4為例說明粗糙度的定義方式。如圖11D所示，在部分A2中，連接部分CP的表面S4可包括三個高點(點HP1、點HP2以及點HP3)以及三個低點(點LP1、點LP2以及點LP3)，其中點HP1、點HP2以及點HP3可為部分A2中的表面S4的三個最高點，而點LP1、點LP2以及點LP3可為部分A2中的表面S4的三個最低點。在找出高點和低點之後，可分別測量三個高點與三個低點之間沿著方向Z的三個高度差，而連接部分CP的表面S4的粗糙度R1可例如定義為該三個高度差的平均值，但不以此為限。舉例來說，可分別測量點HP1、點HP2、點HP3、點LP1、點LP2以及點LP3沿著方向Z到連接部分CP的底面S6的高度，再將三個高點的高度總和減去三個低點的高度總和後取其平均值即為表面S4的粗糙度。須注意的是，本變化實施例的表面的粗糙度的定義方法並不以上述為限。在一些實施例中，可在表面S4上選取更多或更少的高點和低點，進而定義出該表面的粗糙度。
綜上所述，本揭露提供了一種可撓曲電子裝置及其製造方法，其中可撓曲電子裝置的基板的連接部分上可不具有無機絕緣層。據此，當可撓曲電子裝置產生形變(例如被拉伸)時，可降低連接部分所受的應力，藉此降低連接部分和導線產生斷裂的可能性。另一方面，當可撓曲電子裝置的基板不包括連接部分時，無機絕緣層可不對應於導線設置，藉此降低導線在可撓曲電子裝置產生形變時所受的應力。如此一來，可改善可撓曲電子裝置的可拉伸性或可靠度。 以上所述僅為本揭露之實施例，凡依本揭露申請專利範圍所做之均等變化與修飾，皆應屬本揭露之涵蓋範圍。
100,200,300:電子裝置 A2,A1:部分 AA:主動區域 ATH:附著層 AL:主動層 B1,B2:接合材料 BP:接合墊 BS:底面 CA:載板 CP:連接部分 CR:通道區 CT:接觸件 CW:導線 DR:驅動區域 DRR:汲極區 DUM:虛設區域 E1,E2:電極 EG:邊緣 EL:電子元件 ESS:靜電放電保護元件 FE:軟性電子元件 FSB:可撓曲基板 GE:閘極 HP1,HP2,HP3,LP1,LP2,LP3:點 INL,IL1,IL2,IL3,IL4,INL2,IL:絕緣層 L1:第一層 LE:發光單元 M1,M2,M3:金屬層 M100:製造方法 OE:外部電子元件 OL:有機層 OP:第二區 OP1,OP1’:第一區 O2,O3:開口 P1:第一部分 P2:第二部分 P3:第三部分 PL:保護層 PR:周邊區域 R1,R2:粗糙度 RR:凹陷區域 S1:第一表面 S102,S104,S106,S108,S110,S111,S112,S114,S116,S118:步驟 S2:第二表面 S3,S4,S5:表面 S6:底面 SCR:子載板 SEL:導電層 SM,C1,C2:半導體 SR:源極區 SW:側壁 T1:第一電晶體 T2:第二電晶體 TS:電晶體 V1,V2:穿孔 Z:方向 A-A’,B-B’,C-C’:切線
圖1為本揭露第一實施例的電子裝置的俯視示意圖。 圖2A為本揭露第一實施例的一變化實施例的電子裝置的局部俯視示意圖。 圖2B為本揭露第二實施例的電子裝置的俯視示意圖。 圖2C為本揭露第三實施例的電子裝置的俯視示意圖。 圖2D為本揭露第三實施例的一變化實施例的電子裝置的俯視示意圖。 圖3A為本揭露第一實施例的電子裝置的局部放大俯視示意圖。 圖3B為本揭露第一實施例的電子裝置沿切線A-A’的剖視示意圖。 圖4A為本揭露第二實施例的電子裝置的製造流程圖。 圖4B-4F為本揭露第二實施例的電子裝置的製造過程的俯視示意圖。 圖5A-5F為本揭露第二實施例的電子裝置的製造過程的剖視示意圖。 圖6A-6C為本揭露第二實施例的一變化實施例的電子裝置的製造過程的剖視示意圖。 圖7A-7C為本揭露第二實施例的另一變化實施例的電子裝置的製造過程的剖視示意圖。 圖8A-8C為本揭露第一實施例的電子裝置的製造過程的俯視示意圖。 圖9A-9D為本揭露第一實施例的電子裝置的製造過程的剖視示意圖。 圖10A-10C為本揭露第一實施例的一變化實施例的電子裝置的製造過程的剖視示意圖。 圖11A-11B為本揭露第一實施例的另一變化實施例的電子裝置的製造過程的剖視示意圖。 圖11C為本揭露第一實施例的又一變化實施例的電子裝置的剖視示意圖。 圖11D示出了第一層的粗糙度的量測方法的示意圖。
100:電子裝置
A1:部分
AA:主動區域
BP:接合墊
CP:連接部分
DR:驅動區域
DUM:虛設區域
EL:電子元件
FE:軟性電子元件
FSB:可撓曲基板
INL:絕緣層
L1:第一層
OE:外部電子元件
P1:第一部分
P2:第二部分
PR:周邊區域
Z:方向
A-A’:切線

Claims (19)

  1. 一種製造可撓曲電子裝置的方法，包括： 提供一載板； 在所述載板上形成一第一層； 在所述第一層的一第一表面上形成一絕緣層； 在所述絕緣層上形成複數個電晶體，其中所述複數個電晶體包括至少一第一電晶體和至少一第二電晶體； 圖案化所述絕緣層以形成複數個第一部分，其中所述至少一第一電晶體和所述至少一第二電晶體分別設置在所述複數個第一部分中的相鄰兩個第一部分上； 移除所述載板；以及 將一可撓曲基板固定到所述第一層的一第二表面，所述第二表面相反於所述第一表面； 其中，所述複數個第一部分中的所述相鄰兩個第一部分彼此分離。
  2. 根據請求項1所述的方法，其中，圖案化所述絕緣層的步驟是在形成所述複數個電晶體的步驟之後所進行。
  3. 根據請求項1所述的方法，還包括在移除所述載板之前先圖案化所述第一層以形成複數個第二部分，其中所述複數個第一部分中的至少一個第一部分設置在所述複數個第二部分中的一個第二部分上。
  4. 根據請求項3所述的方法，其中，所述複數個第二部分中的相鄰兩個第二部分彼此分離。
  5. 根據請求項4所述的方法，還包括形成一導線，所述導線耦接到所述至少一第一電晶體和所述至少一第二電晶體，其中所述導線接觸所述可撓曲基板。
  6. 根據請求項3所述的方法，還包括圖案化所述第一層以形成複數個連接部分，其中所述複數個連接部分中的至少一個連接部分連接所述複數個第二部分中的相鄰兩個第二部分。
  7. 根據請求項6所述的方法，還包括形成一導線，所述導線耦接到所述至少一第一電晶體和所述至少一第二電晶體，其中所述導線接觸所述複數個連接部分中的所述至少一個連接部分。
  8. 根據請求項7所述的方法，其中，形成所述導線的步驟是在圖案化所述第一層的步驟之後所進行。
  9. 根據請求項1所述的方法，還包括在所述複數個第一部分中的所述相鄰兩個第一部分中的一個第一部分上設置一電子元件，其中所述電子元件耦接到所述至少一第一電晶體或所述至少一第二電晶體。
  10. 一種可撓曲電子裝置，包括： 一可撓曲基板； 一絕緣層，設置在所述可撓曲基板上，所述絕緣層包括複數個第一部分；以及 複數個電晶體，設置在所述絕緣層上，所述複數個電晶體包括至少一第一電晶體和至少一第二電晶體，其中所述至少一第一電晶體和所述至少一第二電晶體分別設置在所述複數個第一部分中的相鄰兩個第一部分上； 其中，所述複數個第一部分中的所述相鄰兩個第一部分彼此分離。
  11. 根據請求項10所述的可撓曲電子裝置，還包括一第一層，設置在所述絕緣層與所述可撓曲基板之間，其中所述第一層包括複數個第二部分，且所述複數個第一部分中的至少一個第一部分設置在所述複數個第二部分中的一個第二部分上。
  12. 根據請求項11所述的可撓曲電子裝置，其中，所述複數個第二部分中的相鄰兩個第二部分彼此分離。
  13. 根據請求項12所述的可撓曲電子裝置，還包括一導線，耦接到所述至少一第一電晶體和所述至少一第二電晶體，其中所述導線接觸於所述可撓曲基板。
  14. 根據請求項11所述的可撓曲電子裝置，其中，所述第一層還包括複數個連接部分，且所述複數個連接部分中的至少一個連接部分連接所述複數個第二部分中的相鄰兩個第二部分。
  15. 根據請求項14所述的可撓曲電子裝置，還包括一導線，耦接到所述至少一第一電晶體和所述至少一第二電晶體，其中所述導線接觸於所述複數個連接部分中的所述至少一個連接部分。
  16. 根據請求項15所述的可撓曲電子裝置，其中，所述可撓曲基板包括一開口，且所述開口與所述導線重疊。
  17. 根據請求項11所述的可撓曲電子裝置，還包括一附著層，設置在所述第一層與所述可撓曲基板之間。
  18. 根據請求項17所述的可撓曲電子裝置，其中，所述附著層包括複數個第三部分，設置在所述複數個第二部分下。
  19. 根據請求項10所述的可撓曲電子裝置，還包括一電子元件，設置在所述複數個第一部分中的所述相鄰兩個第一部分中的一個第一部分上，且所述電子元件耦接到所述至少一第一電晶體或所述至少一第二電晶體。
TW111134932A 2022-03-30 2022-09-15 可撓曲電子裝置及其製造方法 TWI818728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210330701.6A CN116936576A (zh) 2022-03-30 2022-03-30 可挠曲电子装置及其制造方法
CN202210330701.6 2022-03-30

Publications (2)

Publication Number Publication Date
TW202338761A true TW202338761A (zh) 2023-10-01
TWI818728B TWI818728B (zh) 2023-10-11

Family

ID=88193710

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111134932A TWI818728B (zh) 2022-03-30 2022-09-15 可撓曲電子裝置及其製造方法

Country Status (3)

Country Link
US (1) US20230317904A1 (zh)
CN (1) CN116936576A (zh)
TW (1) TWI818728B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441791A (en) * 1980-09-02 1984-04-10 Texas Instruments Incorporated Deformable mirror light modulator
CN102629579B (zh) * 2011-09-29 2014-04-16 京东方科技集团股份有限公司 一种柔性tft阵列基板及其制造方法和显示装置
CN110911283A (zh) * 2018-09-18 2020-03-24 格科微电子（上海）有限公司 绝缘体上硅的晶体管制作方法
CN110061061B (zh) * 2019-04-12 2024-09-13 西交利物浦大学 一种基于纳米簇绝缘层的高性能薄膜晶体管及制备方法

Also Published As

Publication number Publication date
CN116936576A (zh) 2023-10-24
US20230317904A1 (en) 2023-10-05
TWI818728B (zh) 2023-10-11

Similar Documents

Publication Publication Date Title
US10797040B2 (en) Method of manufacturing display module using LED
US10559597B1 (en) Display panel and display device
TWI694423B (zh) 彎曲顯示裝置
CN109755412B (zh) 一种柔性基板、制作方法、柔性显示装置和电子器件
US11522039B2 (en) Stretchable display panel and display device
US11163392B2 (en) Display device
CN111863901B (zh) 可拉伸显示面板和显示装置
EP3698418B1 (en) Flexible display panel and flexible display apparatus
WO2021190034A1 (zh) 显示基板、其制备方法及显示装置
WO2023024152A1 (zh) 可拉伸显示面板
US10957718B2 (en) Pixel structure
US11793037B2 (en) Display panel and display device
WO2023035314A1 (zh) 可拉伸显示模组及可拉伸显示设备
WO2022227510A1 (zh) Oled显示装置及其制备方法
KR20190070725A (ko) 플렉서블 표시장치 및 그 제조방법
TWI818728B (zh) 可撓曲電子裝置及其製造方法
US20050194678A1 (en) Bonding pad structure, display panel and bonding pad array structure using the same and manufacturing method thereof
WO2023155634A1 (zh) 显示面板和电子设备
EP4002477A2 (en) Display device and method of providing the same
TWI717871B (zh) 顯示裝置
CN110277422B (zh) 电子装置及其制备方法
TWI824710B (zh) 可撓曲電子裝置
TW202403974A (zh) 電子裝置
TWI804313B (zh) 電子裝置及其製造方法
TWI836539B (zh) 電子裝置