TWI717871B

TWI717871B - 顯示裝置

Info

Publication number: TWI717871B
Application number: TW108137973A
Authority: TW
Inventors: 奚鵬博; 鄭君丞
Original assignee: 友達光電股份有限公司
Priority date: 2019-10-22
Filing date: 2019-10-22
Publication date: 2021-02-01
Also published as: TW202118037A

Abstract

一種顯示裝置包括基板、畫素陣列層、發光元件以及驅動電路板。基板具有相對的第一面與第二面。畫素陣列層設置於基板的第一面上，且包括第一接墊。發光元件設置於畫素陣列層上，且電性連接於第一接墊。發光元件用以發出光束，且光束在通過畫素陣列層後由基板的第二面出射。驅動電路板設置於發光元件上，且包括第二接墊。第一接墊電性連接於第二接墊。

Description

顯示裝置

本發明是有關於一種顯示裝置，且特別是有關於一種具有發光元件的顯示裝置。

隨著顯示裝置的應用逐漸多元化，用以顯示公共訊息或廣告的大型顯示看板在各大展場或百貨商場的運用也日益普及。為了降低大型顯示看板的設置與維護成本，採用多片顯示面板拼接而成的拼接顯示器已成為這類大型顯示看板常見的架設方式之一。其中，發光二極體面板因具有較輕薄的外觀以及超窄邊框的設計而在拼接顯示器的市場上逐漸受到青睞。為了呈現出更為清晰的靜態/動態內容，具有高解析度(high resolution)與高幀率(high frame rate)的發光二極體面板是不可或缺的。然而，伴隨著發光二極體面板的解析度與驅動頻率的提升，訊號傳遞的穩定性、驅動電流的增加以及驅動線路的電性已成為相關廠商在開發過程中所必需正視的重要課題。

本發明提供一種具有高解析度/高幀率(high frame rate)的顯示裝置，其驅動線路的電性與設計裕度較佳。

本發明的顯示裝置，包括基板、畫素陣列層、發光元件以及驅動電路板。基板具有相對的第一面與第二面。畫素陣列層設置於基板的第一面上，且包括第一接墊。發光元件設置於畫素陣列層上，且電性連接於第一接墊。發光元件用以發出光束，且光束在通過畫素陣列層後由基板的第二面出射。驅動電路板設置於發光元件上，且包括第二接墊。第一接墊電性連接於第二接墊。

在本發明的一實施例中，上述的顯示裝置更包括第一感應線圈。驅動電路板更包括與第一感應線圈對應設置的第二感應線圈。第一感應線圈電性連接於畫素陣列層，且位於驅動電路板與畫素陣列層之間。

在本發明的一實施例中，上述的顯示裝置更包括連接電極，其中發光元件透過連接電極與畫素陣列層電性連接，且第一感應線圈與連接電極為同一膜層。

在本發明的一實施例中，上述的顯示裝置更包括固定層，連接於發光元件與畫素陣列層之間，其中固定層具有貫孔，且連接電極透過貫孔與畫素陣列層電性連接。

在本發明的一實施例中，上述的顯示裝置的第一感應線圈圍繞發光元件。

在本發明的一實施例中，上述的顯示裝置的驅動電路板更包括重疊於發光元件的反射圖案，且反射圖案與第二感應線圈為同一膜層。

在本發明的一實施例中，上述的顯示裝置的驅動電路板更包括連接導線與控制晶片。連接導線電性連接控制晶片與第二接墊，且連接導線與第二感應線圈為同一膜層。

在本發明的一實施例中，上述的顯示裝置更包括黏著層，設置於驅動電路板與畫素陣列層之間。黏著層覆蓋第一感應線圈與發光元件。

在本發明的一實施例中，上述的顯示裝置的畫素陣列層更包括第一感應線圈，且第一感應線圈與第一接墊為同一膜層。

在本發明的一實施例中，上述的顯示裝置的畫素陣列層在第一方向上具有第一長度，驅動電路板在第一方向上具有第二長度，且第一長度大於第二長度。

基於上述，在本發明一實施例的顯示裝置中，畫素陣列層設有與發光元件電性連接的第一接墊，且驅動電路板設有與第一接墊電性連接的第二接墊。透過驅動電路板設置在發光元件遠離畫素陣列層的一側，可有效縮短第一接墊與第二接墊的間距，有助於提升驅動電路板與畫素陣列層之間的訊號傳輸的穩定性以及大電流傳輸的可靠度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10、11、20:顯示裝置

100:畫素陣列層

101、201:基板

101a:第一面

101b:第二面

101s1、101s2、201s1、201s2:側邊

110:閘絕緣層

120:層間絕緣層

125、145:導電圖案

130、150:平坦層

130a、130b、150a、150b、170a、170b:貫孔

140、160、186、210:絕緣層

144、146:轉接圖案

170:固定層

181:N型半導體層

182:發光層

183:P型半導體層

184:N型電極

185:P型電極

190:黏著層

200:驅動電路板

221、222:控制晶片

230:反射圖案

300:導通線路

AA:顯示區

CE1、CE2、CE1A、CE2A:連接電極

CP1:第一接墊

CP2:第二接墊

CP3、CP31、CP32:第三接墊

CP4:第四接墊

CW:連接導線

D:汲極

D1、D2:方向

FA:扇出區

G:閘極

IC1、IC1A:第一感應線圈

IC2:第二感應線圈

LB:光束

LED1、LED2、LED3:發光元件

L1、L2:長度

PA:周邊區

PX:畫素結構

S:源極

SC:半導體圖案

SL1:第一訊號線

SL2:第二訊號線

T1、T2、T3:主動元件

圖1是本發明一實施例的顯示裝置的上視示意圖。

圖2是本發明一實施例的驅動電路板的上視示意圖。

圖3A至圖3E是圖1的顯示裝置在製造過程中不同階段的結構剖面示意圖。

圖4是本發明另一實施例的顯示裝置的上視示意圖。

圖5是圖4的顯示裝置的局部剖面示意圖。

圖6是本發明又一實施例的顯示裝置的剖面示意圖。

本文使用的「約」、「近似」、「本質上」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，「約」可以表示在所述值的一個或多個標準偏差內，或例如±30%、±20%、±15%、±10%、±5%內。再者，本文使用的「約」、「近似」、「本質上」、或「實質上」可依量測性質、切割性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」可為二元件間存在其它元件。

此外，諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其它元件的「下」側的元件將被定向在其它元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件「下方」或「下方」的元件將被定向為在其它元件「上方」。因此，示例性術語「上面」或「下面」可以包括上方和下方的取向。

現將詳細地參考本發明的示範性實施方式，示範性實施方式的實例說明於所附圖式中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。

圖1是本發明一實施例的顯示裝置的上視示意圖。圖2是本發明一實施例的驅動電路板的上視示意圖。圖3A至圖3E是圖1的顯示裝置在製造過程中不同階段的結構剖面示意圖。圖4是本發明另一實施例的顯示裝置的上視示意圖。圖5是圖4的顯示裝置的局部剖面示意圖。需說明的是，為清楚呈現與說明起見，圖1僅繪示出圖3E的基板101、第一接墊CP1、第二接墊CP2、發光元件LED1以及第一感應線圈IC1；圖2省略了圖3E的絕緣層210與反射圖案230之繪示；圖4僅繪示出圖5的基板101、第一接墊CP1、第二接墊CP2以及發光元件LED1。

請參照圖1及圖3E，顯示裝置10具有顯示區AA與圍繞顯示區AA的周邊區PA，且包括基板101、畫素陣列層100以及多個畫素結構PX。基板101具有相對的第一面101a與第二面101b。畫素陣列層100設置於基板101的第一面101a上。這些位於顯示區AA內的畫素結構PX係設置在畫素陣列層100上，且與畫素陣列層100電性連接。舉例來說，畫素結構PX可包括三個發光元件，分別為第一發光元件LED1、第二發光元件LED2與第三發光元件LED3，且這三個發光元件分別用以發出不同的顏色(例如紅色、綠色與藍色)。

需說明的是，在本實施例中，各畫素結構PX的發光元件數量雖然以三個為例進行示範性地說明，但並不表示本發明以此為限制。根據其他實施例，各畫素結構PX的發光元件數量也可以是四個以上，且發光元件的發光顏色還可包括黃色、白色、或其他適合的顏色。另一方面，基板101例如是透明玻璃基板或是透明軟性基板，其材質例如是玻璃、石英或有機聚合物等。

進一步而言，畫素陣列層100包括多個第一接墊CP1，且這些第一接墊CP1設置在顯示裝置10的周邊區PA。在本實施例中，這些第一接墊CP1可分別設置在基板101相對的第一側邊101s1與第二側邊101s2上。更具體地說，多個第一接墊CP1在方向D1上排成兩列，其中一列位於基板101的第一側邊101s1，另一列位於基板101的第二側邊101s2。然而，本發明不限於此，在其他實施例中，多個第一接墊CP1也可分別設置在基板101的四周；亦即，多個第一接墊CP1可環繞顯示區AA而設。

另一方面，顯示裝置10更包括驅動電路板200，設置於發光元件(例如第一發光元件LED1)上。亦即，顯示裝置10的發光元件係設置在畫素陣列層100與驅動電路板200之間。驅動電路板200包括基板201與多個第二接墊CP2，且這些第二接墊CP2分別設置在基板201的第一側邊201s1與第二側邊201s2上，如圖2所示。更具體地說，多個第二接墊CP2在方向D1上排成兩列，其中一列位於基板201的第一側邊201s1，另一列位於基板201的第二側邊201s2。然而，本發明不限於此，在其他實施例中，多個第二接墊CP2也可分別設置在基板201的四周。值得一提的是，由圖3E可知，透過將驅動電路板200設置在發光元件(例如第一發光元件LED1)遠離畫素陣列層100的一側，可有效縮短相應的第一接墊CP1與第二接墊CP2之間的距離，進而提升驅動電路板200與畫素陣列層100之間的訊號傳輸的穩定性以及大電流傳輸的可靠度。

請參照圖1及圖2，畫素陣列層100(或者是基板101)在垂直於方向D1上(即方向D2)具有第一長度L1，驅動電路板200在垂直於方向D1上具有第二長度L2，且第一長度L1大於第二長度L2。因此，第二接墊CP2於基板101上的垂直投影在方向 D1上錯位於相應的第一接墊CP1於基板101上的垂直投影。亦即，驅動電路板200並未重疊於畫素陣列層100的多個第一接墊CP1(如圖3E所示)。特別說明的是，畫素陣列層100與驅動電路板200間的尺寸關係是根據第一接墊CP1與第二接墊CP2的擺放位置而定。舉例來說，在一實施例中，多個第一接墊CP1分別設置在基板101的四周，且多個第二接墊CP2也對應地設置在基板201的四周時。因此，畫素陣列層在方向D1上的長度也可大於驅動電路板在方向D1上的長度。

在本實施例中，第二接墊CP2於基板101上的垂直投影在方向D2上可對位於相應的第一接墊CP1於基板101上的垂直投影。據此，可進一步地縮短相應的第一接墊CP1與第二接墊CP2之間的距離，進而提升驅動電路板200與畫素陣列層100之間的訊號傳輸的穩定性以及大電流傳輸的可靠度。然而，本發明不限於此，根據其他實施例，第二接墊CP2於基板101上的垂直投影在方向D2上也可錯位於相應的第一接墊CP1於基板101上的垂直投影。

在本實施例中，顯示裝置10例如是微型發光二極體(Micro Light Emitting Diode，Micro LED)顯示裝置或次毫米發光二極體(Mini Light Emitting Diode，Mini LED)顯示裝置，但本發明不以此為限。在其他實施例中，顯示裝置也可以是有機發光二極體(Organic Light Emitting Diode，OLED)顯示裝置。特別說明的是，發光元件(例如第一發光元件LED1)所發出的光束 LB在通過畫素陣列層100與基板101後，由基板101的第二面101b出射。亦即，顯示裝置10例如是底部發光(bottom emission)型顯示裝置。以下將針對圖3E所示的顯示面板10的製造流程進行示範性地說明。

請參照圖3A，首先，在基板101上形成畫素陣列層100，其中畫素陣列層100包括第一訊號線SL1、第二訊號線SL2、多個主動元件、多個第一接墊CP1以及多個導電圖案(例如導電圖案125與導電圖案145)。在本實施例中，各發光元件所對應的主動元件數量係以三個為例，分別為位於顯示區AA的第一主動元件T1、第二主動元件T2與第三主動元件T3。然而，本發明不限於此，根據其他實施例，各發光元件所對應的主動元件數量也可以是一個、兩個、或四個以上。進一步來說，形成主動元件的方法可包括以下步驟：於基板101上依序形成半導體圖案SC、閘絕緣層110、閘極G、層間絕緣層120、源極S與汲極D，其中源極S與汲極D可屬於第一導電層，且貫穿閘絕緣層110與層間絕緣層120以分別電性連接於半導體圖案SC的不同兩區。

舉例而言，在本實施例中，主動元件的閘極G可選擇性地配置在半導體圖案SC的上方，以形成頂部閘極型薄膜電晶體(top-gate TFT)，但本發明並不以此為限。根據其他的實施例，主動元件的閘極G也可配置在半導體圖案SC的下方，即閘極G位於半導體圖案SC與基板101之間，以形成底部閘極型薄膜電晶體(bottom-gate TFT)。在本實施例中，半導體圖案SC的材質例如是低溫多晶矽(low temperature poly-silicon，LTPS)半導體，也就是說，主動元件可以是低溫多晶矽薄膜電晶體(LTPS TFT)。然而，本發明不限於此，在其他實施例中，主動元件也可以是非晶矽薄膜電晶體(Amorphous Silicon TFT，a-Si TFT)、微晶矽薄膜電晶體(micro-Si TFT)或金屬氧化物電晶體(Metal Oxide Transistor)。

另一方面，閘絕緣層110、閘極G、層間絕緣層120、源極S與汲極D分別可由任何所屬技術領域中具有通常知識者所周知的用於畫素陣列層的任一閘絕緣層、任一閘極、任一層間絕緣層、任一源極及任一汲極來實現，且閘絕緣層110、閘極G、層間絕緣層120、源極S與汲極D分別可藉由任何所屬技術領域中具有通常知識者所周知的任一方法來形成。

在本實施例中，形成第一導電層的步驟還可選擇性地包括形成第一訊號線SL1與位於顯示區AA的導電圖案125，其中第一訊號線SL1由周邊區PA延伸至顯示區AA內。具體而言，第一主動元件T1的源極S可電性連接至第一訊號線SL1，且第二主動元件T2的汲極D可透過導電圖案125與第三主動元件T3的閘極G電性連接。在本實施例中，第一主動元件T1例如是驅動主動元件(drive TFT)，且第一訊號線SL1例如是電源線(power line)；第二主動元件T2例如是開關主動元件(switch TFT)，且第二主動元件T2的源極S可電性連接至一資料線(未繪示)，但本發明不以此為限。在其他實施例中，各主動元件與訊號線的功能界定可根據不同的電路架構而調整。基於導電性的考量，第一訊號線SL1與導電圖案125的材料一般是使用金屬材料。然而，本發明不限於此，根據其他的實施例，第一訊號線SL1與導電圖案125也可使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料、或是金屬材料與其他導電材料的堆疊層。

進一步而言，形成畫素陣列層100的方法還可包括在第一導電層(或者是層間絕緣層120)上依序形成第一平坦層130、絕緣層140、第二導電層、第二平坦層150、絕緣層160以及第三導電層。第一平坦層130具有貫孔130a與貫孔130b，絕緣層140填入貫孔130a與貫孔130b以覆蓋第一訊號線SL1的部分表面以及第一主動元件T1的汲極D的部分表面。第二導電層可選擇性地包括轉接圖案144、導電圖案145、轉接圖案146以及第二訊號線SL2，其中轉接圖案144與導電圖案145貫穿絕緣層140以電性連接第一訊號線SL1，轉接圖案146貫穿絕緣層140以電性連接第一主動元件T1的汲極D。舉例來說，導電圖案145可選擇性地電性連接至一感測線(sense line)，但本發明不以此為限。根據其他實施例，導電圖案145也可電性連接至一訊號線。

承接上述，第二平坦層150具有貫孔150a與貫孔150b，絕緣層160填入貫孔150a與貫孔150b以覆蓋第二訊號線SL2的部分表面以及轉接圖案146的部分表面。第三導電層可選擇性地包括多個第一接墊CP1與多個第三接墊CP3，例如位於周邊區PA 的第一接墊CP1以及位於顯示區AA的第三接墊CP31與第三接墊CP32，其中第一接墊CP1、第三接墊CP31與第三接墊CP32貫穿絕緣層160以分別電性連接於轉接圖案144、轉接圖案146與第二訊號線SL2。舉例來說，第二訊號線SL2可電性連接至一接地電位(ground)，但本發明不以此為限。根據其他實施例，第二訊號線SL2也可電性連接至一電壓源而具有一高電位。

在本實施例中，絕緣層140與絕緣層160的材質可包括無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少兩種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。另外，第一平坦層130與第二平坦層150的材質例如是有機絕緣材料，有機絕緣材料可包括聚亞醯胺、聚酯、苯並環丁烯(benzocyclobutene，BCB)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚乙烯苯酚(poly(4-vinylphenol)，PVP)、聚乙烯醇(polyvinyl alcohol，PVA)、聚四氟乙烯(polytetrafluoroethene，PTFE)、六甲基二矽氧烷(hexamethyldisiloxane，HMDSO)。

基於導電性的考量，第二導電層(亦即，轉接圖案144、導電圖案145、轉接圖案146以及第二訊號線SL2)的材料一般是使用金屬材料。然而，本發明不限於此，根據其他的實施例，第二導電層也可使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料、或是金屬材料與其他導電材料的堆疊層。另一方面，在本實施例中，第三導電層(例如多個第一接墊CP1與多個第三接墊CP3)的材料可包括合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料、或是金屬材料與其他導電材料的堆疊層。然而，本發明不限於此，根據其他實施例，第二導電層的材料也可以是金屬材料。

請參照圖3B，接著，在絕緣層160上形成一固定層170，其中發光元件(例如第一發光元件LED1)可藉由固定層170固定於畫素陣列層100上。舉例而言，可以藉由塗佈法、黏合法、溶膠凝膠法(Sol-Gel method)、壓合法或其他適宜的方式將環氧樹脂(epoxy)、光阻或矽膠或其他適宜的膠材形成於畫素陣列層100上。在將發光元件由他處(例如暫存基板)轉移置放在覆有膠材的畫素陣列層100上後，依據膠材的性質進行光聚合(photopolymerization)或烘烤(baking)製程，使膠材固化而形成固定層170。

進一步而言，固定層170可具有重疊於第三接墊CP31的貫孔170a與重疊於第三接墊CP32的貫孔170b。更具體地說，固定層170的貫孔170a可暴露出第三接墊CP31的部分表面，而貫孔170b可暴露出第三接墊CP32的部分表面。舉例而言，可以藉由黃光微影蝕刻、機械穿孔、雷射鑽孔、或其他適合的方式，在固定層170上形成多個貫孔(例如貫孔170a與貫孔170b)。然而，本發明不限於此，在其他實施例中，固定層也可具有多個黏著圖案，各黏著圖案係設置在對應的兩個第一接墊之間，且錯位於對應的兩個第一接墊(亦即，黏著圖案並未重疊於對應的兩個第一接墊)。需說明的是，在本實施例中，固定層170的貫孔數量係以兩個為例進行示範性地說明，並不表示本發明以圖式揭示內容為限制。本領域中具通常知識者所應當理解的是，固定層170的貫孔數量實際上可根據發光元件的數量而對應調整，例如兩個發光元件可對應有四個貫孔、三個發光元件可對應有六個貫孔，依此類推。

在本實施例中，發光元件(例如第一發光元件LED1)可包括N型半導體層181、發光層182、P型半導體層183、N型電極184、P型電極185以及絕緣層186，其中被絕緣層186所覆蓋的N型半導體層181、發光層182以及P型半導體層183依序堆疊於固定層170上，且N型電極184與P型電極185設置於絕緣層186上，並貫穿絕緣層186以分別電性連接N型半導體層181與P型半導體層183。亦即，本實施例的發光元件例如是水平式(lateral-type)發光二極體。然而，本發明不限於此，在其他實施例中，發光元件也可以是在畫素陣列層100上製作而成的有機發光二極體(亦即，顯示裝置也可不具有固定層170)。

請參照圖3C，在將發光元件固定於畫素陣列層100後，於固定層170上形成第一連接電極CE1與第二連接電極CE2，其中第一連接電極CE1覆蓋發光元件(例如第一發光元件LED1)的P型電極185、絕緣層186以及固定層170的部分表面，並填入固定層170的貫孔170a以電性連接第三接墊CP31；相似地，第二連接電極CE2覆蓋發光元件(例如第一發光元件LED1)的N型電極184、絕緣層186以及固定層170的部分表面，並填入固定層170的貫孔170b以電性連接第三接墊CP32。

進一步而言，在形成連接電極(例如第一連接電極CE1與第二連接電極CE2)的步驟中，還可形成一第一感應線圈IC1，其中第一感應線圈IC1電性連接於畫素陣列層100，但本發明不以此為限。舉例來說，第一感應線圈IC1的一端可選擇性地電性連接至一資料線(未繪示)，以傳遞一驅動信號至主動元件(例如第二主動元件T2)的源極S，而第一感應線圈IC1的另一端可選擇性地電性連接至一電源的輸出段而具有一共用電位。在本實施例中，第一感應線圈IC1可選擇性地在顯示區AA設有相鄰的六個畫素結構PX之局部區域的周邊圍繞而設(如圖1所示)，但本發明不以此為限。在其他實施例中，第一感應線圈IC1也可在顯示區AA設有相鄰的五個以下或七個以上畫素結構PX之局部區域的周邊圍繞。

需說明的是，在本實施例中，第一感應線圈IC1的數量係以兩個為例進行示範性地說明，並不表示本發明以圖式揭示內容為限制。在其他實施例中，第一感應線圈IC1的配置數量可根據畫素陣列層100的電路設計與電性需求而調整。另外，本發明並不加以限制第一感應線圈IC1的延伸路徑於基板101上的垂直投影之樣式。在一些實施例中，第一感應線圈IC1的延伸路徑也可根據第一感應線圈IC1的配置數量以及畫素陣列層100的電路設計而調整。

在本實施例中，基於導電性的考量，連接電極(例如第一連接電極CE1與第二連接電極CE2)與第一感應線圈IC1的材料一般是使用金屬材料(例如銅)。然而，本發明不限於此，根據其他的實施例，連接電極與第一感應線圈IC1也可使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料、或是金屬材料與其他導電材料的堆疊層。另一方面，在一些實施例中，發光元件例如是微型發光二極體(Micro LED)，第一感應線圈IC1(或者是連接電極)在基板101的法線方向上具有高度H，且為了導電性的考量，高度H可介於3000埃至8000埃。然而，本發明不限於此，根據另一些實施例，發光元件例如是次毫米發光二極體(Mini LED)，且第一感應線圈IC1(或者是連接電極)的高度H可介於10微米至30微米。

請參照圖3D，接著，形成一黏著層190，且黏著層190覆蓋固定層170、連接電極、第一感應線圈IC1以及發光元件，其中驅動電路板200藉由黏著層190固定於畫素陣列層100上。在本實施例中，黏著膠層190的材質例如包括水膠(Optical Clear Resin，OCR)、光學膠(Optical Clear Adhesive，OCA)、感壓膠(Pressure Sensitive Adhesive，PSA)、或其他適合的膠材。

進一步而言，如圖2及圖3D所示，驅動電路板200更包括基板201、多個控制晶片(例如第一控制晶片221與第二控制晶片222)、連接導線CW、第二感應線圈IC2以及絕緣層210。第一控制晶片221可電性連接至對應的第二感應線圈IC2。連接導線CW設置於基板201的扇出區FA，且電性連接於第二控制晶片222與對應的一個第二接墊CP2之間。絕緣層210覆蓋連接導線CW與第二感應線圈IC2，且第二接墊CP2貫穿絕緣層210以電性連接連接導線CW。特別說明的是，在基板201的法線方向上，第一感應線圈IC1可對位於第二感應線圈IC2，且透過第一感應線圈IC1與第二感應線圈IC2之間僅設有基板201與黏著層190，可有效縮短兩感應線圈間的距離，有助於提升訊號的傳輸效率並降低來自其他膜層的雜訊干擾。

在本實施例中，第二感應線圈IC2與連接導線CW可屬於同一膜層，但本發明不以此為限。在其他實施例中，第二感應線圈IC2與連接導線CW也可屬於不同的膜層。需說明的是，為清楚呈現起見，圖2僅示出一條連接導線CW以進行示範性地說明，並不表示本發明以圖式揭示內容為限制。應當理解的是，連接導線CW的數量實際上可根據控制晶片222與第二接墊CP2的數量與連接關係而定。在本實施例中，基板201例如是軟性基板，且軟性基板的材質可包括聚醯亞胺(polyimide，PI)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)與聚碳酸酯(polycarbonate，PC)，但本發明不以此為限。在其他實施例中，基板201的材質也可包括玻璃、石英、或其他適合的有機聚合物。絕緣層210的材質可包括無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少兩種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。

另一方面，基於導電性的考量，連接導線CW與第二感應線圈IC2的材料一般是使用金屬材料。然而，本發明不限於此，根據其他的實施例，連接導線CW與第二感應線圈IC2也可使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料、或是金屬材料與其他導電材料的堆疊層。在本實施例中，第二接墊CP2的材料可包括合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料、或是金屬材料與其他導電材料的堆疊層。然而，本發明不限於此，根據其他實施例，第二接墊CP2的材料也可以是金屬材料。

在將驅動電路板200藉由黏著層190固定於畫素陣列層100後，形成導通線路300以電性連接相應的第一接墊CP1與第二接墊CP2，其中導通線路300覆蓋第二接墊CP2、絕緣層210的部分表面、基板201的側壁、黏著層190的側壁、第一接墊CP1以及絕緣層160的部分表面，如圖3E所示。舉例來說，形成導通線路300的方法可包括進行錫膏(solder paste)的印刷(或塗佈)步驟、或搭配具有圖案化開孔的遮罩進行一導電薄膜的濺鍍(sputter)製程、或其他適合的薄膜沉積(thin film deposition)製程。於此，便完成本實施例的顯示裝置10。

由圖1、圖2及圖3E可知，顯示裝置10包括基板101、畫素陣列層100、發光元件(例如第一發光元件LED1至第三發光元件LED3)以及驅動電路板200。畫素陣列層100設置於基板101的第一面101a上，且具有多個第一接墊CP1。發光元件設置於畫素陣列層100上，且電性連接於對應的第一接墊CP1。發光元件用以發出光束LB，且光束LB在通過畫素陣列層100後由基板101的第二面101b出射。驅動電路板200設置於發光元件上，且具有多個第二接墊CP2，其中畫素陣列層100的第一接墊CP1電性連接於驅動電路板200上對應的第二接墊CP2。

在本實施例中，第一控制晶片221例如是資料驅動積體電路(data driver IC或source driver IC)、或閘極驅動積體電路(gate driver IC)，第二控制晶片222例如是電源積體電路(power IC)。也就是說，第一感應線圈IC1與第二感應線圈IC2的配合關係可用以將驅動電路板200的資料信號或閘極驅動信號傳遞至畫素陣列層100，而第一接墊CP1與第二接墊CP2的電性連接關係用以將驅動電路板200的驅動電流信號傳遞至畫素陣列層100，但本發明不限於此。在其他實施例中，第一接墊CP1與第二接墊CP2的電性連接關係也可用以將驅動電路板200的資料信號或閘極驅動信號傳遞至畫素陣列層100。

值得一提的是，透過第一感應線圈IC1與第二感應線圈IC2的設置，可降低第一接墊CP1與第二接墊CP2的配置數量，進而提升顯示裝置10的周邊電路的設計裕度。從另一觀點來說，接墊數量的縮減，可進一步確保驅動電路板200與畫素陣列層100 之間的訊號傳輸的穩定性，尤其是大電流傳輸的可靠度。然而，本發明不限於此，在另一實施例中，顯示裝置11也可不具有感應線圈(如圖4及圖5所示)。

在本實施例中，驅動電路板200還可選擇性地包括反射圖案230，設置於基板201上。反射圖案230在基板201的法線方向上重疊於發光元件(例如第一發光元件LED1)。特別說明的是，透過反射圖案230的設置，可將來自發光元件的部分光束(未繪示)反射並傳遞至基板101後由基板101的第二面101b出射，有助於增加顯示裝置10的出光效率。在本實施例中，反射圖案230與第二感應線圈IC2可選擇性地屬於同一膜層，但本發明不以此為限。在其他實施例中，反射圖案230與第二感應線圈IC2也可屬於不同的膜層。

另一方面，驅動電路板200還包括設置在基板201上的多個第四接墊CP4(如圖2所示)，且這些第四接墊CP4用以接合多個控制晶片。舉例來說，第一控制晶片221可透過對應的第四接墊CP4與第二感應線圈IC2電性連接，第二控制晶片222可透過對應的第四接墊CP4與連接導線CW電性連接。在本實施例中，第四接墊CP4、連接導線CW與第二感應線圈IC2可選擇性地屬於同一膜層，但本發明不以此為限。在其他實施例中，第四接墊CP4、連接導線CW與第二感應線圈IC2也可屬於不同的膜層。需說明的是，為清楚呈現起見，圖2僅繪示出用以接合三個控制晶片(例如兩個第一控制晶片221與一個第二控制晶片222)的六個第四接墊CP4，並不表示本發明以圖式揭示內容為限制。

以下將列舉另一實施例以詳細說明本揭露，其中相同的構件將標示相同的符號，並且省略相同技術內容的說明，省略部分請參考前述實施例，以下不再贅述。

圖6是本發明另一實施例的顯示裝置的剖面示意圖。請參照圖6，本實施例的顯示裝置20與圖3E的顯示裝置10的差異在於：連接電極的構型以及第一感應線圈的配置膜層不同。在本實施例中，顯示裝置20的第一感應線圈IC1A、第一接墊CP1與第三接墊CP3為同一膜層(即第三導電層)。另一方面，第一連接電極CE1A與第二連接電極CE2A的材料例如是合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料、或是金屬材料與其他導電材料的堆疊層。

綜上所述，在本發明一實施例的顯示裝置中，畫素陣列層設有與發光元件電性連接的第一接墊，且驅動電路板設有與第一接墊電性連接的第二接墊。透過驅動電路板設置在發光元件遠離畫素陣列層的一側，可有效縮短第一接墊與第二接墊的間距，有助於提升驅動電路板與畫素陣列層之間的訊號傳輸的穩定性以及大電流傳輸的可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:顯示裝置