TW202335179A - 半導體裝置及半導體裝置之製造方法 - Google Patents
半導體裝置及半導體裝置之製造方法 Download PDFInfo
- Publication number
- TW202335179A TW202335179A TW111144721A TW111144721A TW202335179A TW 202335179 A TW202335179 A TW 202335179A TW 111144721 A TW111144721 A TW 111144721A TW 111144721 A TW111144721 A TW 111144721A TW 202335179 A TW202335179 A TW 202335179A
- Authority
- TW
- Taiwan
- Prior art keywords
- bonding layer
- semiconductor device
- substrate
- semiconductor
- bonding
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- 239000002002 slurry Substances 0.000 title claims abstract description 36
- 239000002994 raw material Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000002904 solvent Substances 0.000 title abstract description 26
- 239000011148 porous material Substances 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 238000005245 sintering Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 7
- 238000007581 slurry coating method Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 3
- 238000009434 installation Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 34
- 230000000694 effects Effects 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 238000001035 drying Methods 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- 239000002923 metal particle Substances 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Abstract
本發明之目的在於提供一種於將基板與半導體晶片藉由燒結接合而接合之半導體裝置中，可較先前減少接合層中之氣孔的半導體裝置，且提供一種可以較先前短時間去除接合層原料漿料中之溶劑之半導體裝置之製造方法。
本發明之半導體裝置係具有基板113、半導體晶片100、及將基板113與半導體晶片100接合之接合層110者，其特徵在於接合層110係以燒結金屬構成，於俯視半導體裝置之情形時，具有朝向接合層110之中心收縮之凹部111。
Description
本發明係關於一種半導體裝置及半導體裝置之製造方法。
將構成半導體裝置之基板與半導體晶片接合之燒結接合一般係藉由將奈米～亞微米徑之金屬粒子燒結之接合層，將半導體晶片與基板接合之技術。燒結接合之步驟大致如下所述。首先，作為塗佈步驟，使用印刷機或分配器，將分散有金屬粒子之成為接合層之原料之漿料供給至基板上。接著，作為預備乾燥步驟，使漿料所含之溶劑藉由加熱等乾燥。接著，於乾燥之燒結金屬之上搭載半導體晶片。最後，作為燒結步驟(通爐步驟)，使金屬粒子藉由加壓與加熱燒結，將基板與晶片經由燒結層接合。但，上述步驟只不過為一例，於無須加壓之情形等時，燒結接合步驟可考慮各種形態。上述燒結接合中，若漿料中包含之溶劑於燒結時殘留，則有於接合層中形成氣孔(空洞)，引起接合不良之虞。因此，期望開發可減少該氣孔之技術。
作為將基板與半導體晶片燒結接合之先前之技術，例如於專利文獻1中，記載有一種製造方法，其係於第1元件(基板)10與第2接合元件(功率半導體元件)50之接觸面16、56配置有燒結金屬層34之構成體之製造方法，且包含如下步驟：對第1接觸面16賦予包含燒結金屬之粒子與溶劑之燒結漿料30之層；對燒結漿料30增加溫度，以形成燒結層32之方式逐出溶劑；配置第2接合元件50；及進而增加溫度及壓力，將燒結層轉化為均質之燒結金屬層34。即，專利文獻1之製造方法之燒結接合步驟中，將燒結金屬層之原料即包含燒結金屬粒子與溶劑之燒結漿料塗佈於基板上後，較搭載半導體晶片前進行加熱，逐出溶劑。藉由此種製造方法，可獲得將氣孔之尺寸之最大直徑保持為10 μm之均一之接合層。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2011-249801號公報
[發明所欲解決之問題]
搭載半導體晶片後，漿料之上表面成為與半導體晶片之接觸面，故溶劑僅自塗佈於基板之漿料之端部溢出，有漿料之中央部分易殘留溶劑之傾向。尤其，應用於搭載於電鐵、EV(Electric vehicle:電動汽車)、面向產業用途而使用之高耐熱功率模組之大面積之半導體晶片之大面積接合層之情形時，該傾向變得明顯，需要用以去除易殘留於漿料之尤其中央部分之溶劑之技術。
專利文獻1所記載之技術中，藉由較搭載半導體晶片前熱進行加，將溶劑於預備乾燥步驟中預先去除，而獲得於接合層中不易產生氣孔之均一之接合層。
然而，若考慮生產效率，希望藉由半導體晶片搭載後之燒結步驟之加熱來有效去除溶劑者，可縮短預備乾燥步驟之時間或可省略預備乾燥步驟其本身，較為理想。
本發明鑑於上述目的，其目的在於提供一種於將基板與半導體晶片藉由燒結接合而接合之半導體裝置中，可較先前減少接合層中之氣孔之半導體裝置，且提供一種可以較先前短時間去除接合層原料漿料中之溶劑的半導體裝置之製造方法。
[解決問題之技術手段]
用以達成上述目的之本發明之一態樣為一種半導體裝置，其係具有基板、半導體晶片、及將基板與半導體晶片接合之接合層者，其特徵在於，接合層以燒結金屬構成，於俯視半導體裝置之情形時，具有朝向接合層之中心收縮之凹部。
又，用以達成上述目的之本發明之其他態樣為一種半導體裝置之製造方法，其係具有基板、半導體晶片、及將基板與半導體晶片接合之接合層之半導體裝置之製造方法，其特徵在於具有以下步驟：基板準備步驟，其準備基板；接合層原料漿料塗佈步驟，其於基板塗佈成為接合層之原料之接合層原料漿料；半導體晶片設置步驟，其於接合層原料漿料上設置半導體晶片；及燒結步驟，其將接合層原料漿料加熱使之燒結；接合層之形狀具有上述本發明之半導體裝置之接合層之形狀。
本發明之更具體之構成記載於申請專利範圍內。
[發明之效果]
根據本發明，可提供一種於將基板與半導體晶片藉由燒結接合而接合之半導體裝置中，可較先前減少接合層中之氣孔之半導體裝置，且可提供一種可以較先前短時間去除接合層原料漿料中之溶劑之半導體裝置之製造方法。藉此，可獲得更均質之接合層，可獲得基板與半導體裝置之接合強度較高之半導體裝置。又，半導體裝置之製造方法中，有助於削減用以去除溶劑之預備乾燥步驟之短時間化或步驟本身，可提高生產性。
上述以外之問題、構成及效果藉由以下實施形態之說明而明瞭。
以下，針對本發明之實施形態，使用圖式詳細說明。但，本發明不限定於以下之實施形態。
[半導體裝置]
[實施例1]
圖1A係實施例1之半導體裝置之剖視圖，圖1B係實施例1之半導體裝置之俯視圖。如圖1A所示，本發明之半導體裝置200具有基板113、半導體晶片100、及將基板113與半導體晶片100接合之接合層110。且，如圖1B所示，接合層110係於俯視半導體裝置200之情形時，具有朝向接合層110之中心收縮之凹部111。圖1之接合層110係成為假想之四邊形狀之接合層112之四條邊各自具有凹部111之形狀。藉由具有此種形狀，接合面積較四邊形狀之接合層112小了凹部111之量。
本發明之接合層以燒結金屬(例如燒結銀、燒結銅等)構成，與焊料接合層相比具有優異之散熱性，故藉由接合層110位於較未圖示之半導體晶片100之正下方區域內側，或具有收縮部，而即使與半導體晶片之接合面積變小，亦可以實用上無問題之位準來確保散熱性。
如圖1B所示，藉由進一步縮小接合面積，可減少漿料量，且可削減需要乾燥之溶劑之絕對量。又，與將接合層設為相同面積之四邊形狀之情形相比，接合層110之側面積之比例增加。藉此，藉由燒結步驟時之加熱來將溶劑排出至接合層外部之排出路徑增加，故可有效去除溶劑。如上所述，接合層110中溶劑最難溢出處為接合層110之中心C附近，但藉由凹部111，自接合層110之中心C附近至接合層110之側面部之距離變短，故較不具有凹部111之四邊形狀之接合層112，可有效地使接合層110之中心C附近之溶劑揮發而將其去除。
圖1B中，以接合層之四個角全部收納於半導體晶片100之正下方區域之方式配置，但接合層之角亦可超出於半導體晶片100之正下方區域之外。
針對驗證本實施例之效果之實驗進行記述。本實驗中，準備將成為接合層之原料之漿料印刷於銅製之基板上，於其上搭載有當作半導體晶片之玻璃板之半導體裝置之模擬樣本。此時之印刷圖案係以各個漿料之塗佈量相同，但收縮量a相對於凹部之兩端部之長度(連結塗佈之層之相鄰之角的長度)x之比例(a/x)不同之方式設定。本實驗中，將塗佈漿料後，抵壓玻璃板前之a/x之值設定為0、0.13、0.27、0.40。另，燒結步驟後之a/x之值亦一併記述於圖2之表中。
對於上述樣本，使升溫速度變化(50°C/min、80°C/min、100°C/min)，自室溫上升至300°C左右後時，觀察燒結漿料中產生之氣孔並進行比較。
圖2中於各條件下分別顯示2個將升溫後之燒結漿料之外觀照片2值化之圖像，a/x之值係將樣本之實際比率各測量8處並平均化者。如圖2所示，不具有凹部之接合層(a/x=0)於升溫速度為50°C/min時未產生氣孔，但於升溫速度為80°C/min及100°C/min時，確認到產生較大之氣孔115。另一方面，具有凹部之接合層(塗佈漿料後搭載半導體晶片前(嚴格而言，雖圖2中為當作半導體晶片之玻璃板，但認為亦與實際之半導體晶片相同，故記作半導體晶片。以下同樣)之a/x為0.13以上，燒結步驟後之a/x=0.087以上)於任一升溫速度下皆可抑制氣孔之產生。因此，本發明之構成於提高升溫速度之情形時，尤其可發揮效果，故可減少漿料之乾燥時間。
又，可知，若為相同升之溫速度，則凹部之收縮量較大者可抑制氣孔之產生。因此，可知，若為相同之接合面積，則可藉由具有凹部，而達成氣孔抑制或生產速度之提高。
上述結果中，漿料塗佈後半導體晶片搭載前之a/x=0.13以上，燒結步驟後之a/x=0.087以上，從而確認有效，但於a/x之值小於此之情形時，與無凹部之實例(a/x=0以上)相比亦可獲得有利效果。因此，期望燒結步驟後，a/x=0.08以上。又，更期望燒結步驟後，a/x=0.20以上。又，上述實驗中，雖於假想之四邊形狀之接合層之四條邊設有凹部111，但只要假想之四邊形狀之至少一條邊具有凹部，則認為亦可獲得本發明之效果。即，接合層110只要為至少一條邊具有凹部之構成即可。
圖3A～圖3C係顯示本發明之半導體裝置之接合層之形狀例之圖。接合層110之凹部111之形狀不限於圖1B及圖3A所示之三角形狀，亦可為如圖3B之拋物線形狀、如圖3C所示之梯形狀。
[實施例2]
圖4係顯示實施例2之接合層之第1態樣之俯視圖。圖4中，省略圖1B所示之基板與半導體晶片之圖示。本實施例中，顯示接合層110之外周整體落在半導體晶片之終端構造區域101之正下方區域內而配置之態樣。
於功率模組中使用之半導體晶片，具有藉由電流流動而發熱之區域(有效區域102)。另一方面，於外周部，有時為確保耐壓而設置FLR(Field Limiting Ring：場限制環)等終端構造區域101，該終端構造區域101與有效區域102相比不發熱。因此，亦可期待凹部111之效果，且作為亦欲盡可能確保散熱路徑即接合面積時之形態，如圖4所示，可列舉以下形態：凹部111之最深部分位於有效區域102之正下方區域外側，包含凹部111在內之接合層110之外周整體落在終端構造區域101之正下方區域內。圖4中，以接合層110之4個角與凹部111之較深部分落在半導體晶片之終端構造區域110之正下方區域之方式配置。
圖5係顯示實施例2之接合層之第2態樣之俯視圖。燒結接合一般與焊料相比，具有優異之散熱性，故假設如圖5所示，即使凹部111之一部分進入有效區域102之正下方區域內，亦可充分確保散熱性。
[實施例3]
圖6係顯示實施例3之半導體裝置之第1態樣之俯視圖。本實施例之接合層110成為僅假想之長方形形狀之長邊具有凹部111之態樣。半導體晶片不僅有正方形，亦有長方形之晶片。此時，連結接合層110之各相鄰之角的長度x與收縮量a之比不固定，可適當變更。例如，如上所述，為了使溶劑揮發，有效的是盡可能縮短自接合層之中心至側面之距離。長方形形狀之情形時，如圖6所示，即使為僅接合層110之長邊收縮之形狀，亦可獲得充分之效果。
又，於接合層110之短邊側亦設置收縮部之情形時，可進而提高使溶劑揮發之效果。圖7係顯示實施例3之半導體裝置之第2態樣之俯視圖。如圖7所示，使接合層110之長邊側之收縮部發揮溶劑揮發之效果，短邊側之收縮部之侵入有效區域102正下方之區域之面積(A3+A4)小於長邊側之侵入面積(A1+A2)，藉此不會不必要地降低散熱性，可提高設有凹部111之效果。
[實施例4]
圖8A係實施例4之半導體裝置之上視圖，圖8B係圖8A之俯視圖。如圖8A所示，使用於功率模組之半導體晶片100之上表面中，有將導線120接合於導線設置部103之情形。該打線接合藉由超音波接合而進行接合，但於接合導線120之接地面正下方無接合層110之情形時，有因超音波接合時之負載而半導體晶片100破裂之風險。因此，本實施例中，如圖8B所示，即使為具有凹部111之接合層110，亦構成為不於導線設置部103之正下方區域內形成接合層110之凹部111，而於導線設置部103之正下方區域配置接合層110。
[半導體裝置之製造方法]
圖9係顯示本發明之半導體裝置之製造方法之一例之流程圖。如圖9所示，本發明之半導體裝置之製造方法具有：基板準備步驟(S1)；於基板塗佈接合層原料漿料之接合層原料漿料塗佈步驟(S2)；於接合層原料漿料上設置半導體晶片之半導體晶片設置步驟(S3)；及加熱接合層原料漿料使之燒結之燒結步驟(S4)。
接合層原料漿料塗佈步驟(S2)，例如可藉由使用具有與圖1B所示之接合層110相同形狀之開口部之印刷遮罩，於基板113上印刷接合層原料漿料而形成。又，亦可藉由使用分配器，以圖1B所示之接合層110之形狀噴出漿料而形成。
根據本發明之半導體裝置，藉由接合層110具有凹部111，來讓接合層原料漿料中之溶劑更易揮發，故可縮短或省略使接合層原料漿料乾燥之預備乾燥步驟之時間。其結果，可提高半導體裝置之製造性。
如以上所說明，顯示出根據本發明，可提供一種於將基板與半導體晶片藉由燒結接合而接合之半導體裝置中，可較先前減少接合層中之氣孔之半導體裝置，且可提供一種可以較先前短時間去除接合層原料漿料中之溶劑之半導體裝置之製造方法。
另，本發明並非限定於上述實施例者，包含各種變化例。例如，上述實施例係為了易於理解地說明本發明而詳細說明者，並非限定於具備說明之所有構成者。又，可將某實施例之構成之一部分置換為其他實施例之構成，亦可對某實施例之構成添加其他實施例之構成。又，可對各實施例之構成之一部分追加、刪除、置換其他構成。
100:半導體晶片
101:終端構造區域
102:有效區域
103:導線設置部
110:接合層
111:凹部
112:不具有凹部之假想之四方形狀之接合層
113:基板
115:氣孔
120:導線
200:半導體裝置
a:收縮量
A1:正下方無接合層之有效區域之一部分
A2:正下方無接合層之有效區域之一部分
A3:正下方無接合層之有效區域之一部分
A4:正下方無接合層之有效區域之一部分
C:中心
S1~S5:步驟
x:凹部之兩端部之長度
圖1A係實施例之半導體裝置之剖視圖。
圖1B係實施例1之半導體裝置之俯視圖。
圖2係顯示本發明之效果之表。
圖3A係顯示本發明之半導體裝置之接合層之第1形狀(三角形型)之俯視圖。
圖3B係顯示本發明之半導體裝置之接合層之第2形狀(抛物線型)之俯視圖。
圖3C係顯示本發明之半導體裝置之接合層之第3形狀(梯形型)之俯視圖。
圖4係顯示實施例2之接合層之第1態樣之俯視圖。
圖5係顯示實施例2之接合層之第2態樣之俯視圖。
圖6係顯示實施例3之接合層之第1態樣之俯視圖。
圖7係顯示實施例3之接合層之第2態樣之俯視圖。
圖8A係實施例4之半導體裝置之上視圖。
圖8B係圖8A之俯視圖。
圖9係顯示本發明之半導體裝置之製造方法之一例之流程圖。
100:半導體晶片
110:接合層
111:凹部
112:不具有凹部之假想之四方形狀之接合層
113:基板
a:收縮量
C:中心
x:凹部之兩端部之長度
Claims (12)
- 一種半導體裝置，其係包含基板、半導體晶片、及將上述基板與上述半導體晶片接合之接合層者，其特徵在於： 上述接合層係以燒結金屬構成，於俯視上述半導體裝置之情形時，具有朝向上述接合層之中心收縮之凹部。
- 如請求項1之半導體裝置，其中上述接合層之至少1條邊具有上述凹部。
- 如請求項1之半導體裝置，其中上述凹部於俯視上述半導體裝置之情形時，具有三角形形狀、拋物線形狀或梯形狀。
- 如請求項1之半導體裝置，其中上述接合層於俯視上述半導體裝置之情形時，上述接合層之長邊為具有上述凹部之形狀。
- 如請求項1之半導體裝置，其中上述接合層於俯視上述半導體裝置之情形時，上述凹部之收縮量a與連結上述接合層之上述凹部的兩端之長度x之比a/x為0.08以上。
- 如請求項1之半導體裝置，其中上述接合層於俯視上述半導體裝置之情形時，上述凹部之收縮量a與連結上述接合層之上述凹部的兩端之長度x之比a/x為0.20以上。
- 如請求項1之半導體裝置，其中上述接合層之角配置於較上述半導體晶片之正下方區域內側。
- 如請求項1之半導體裝置，其中上述接合層之角配置於較上述半導體晶片之正下方區域外側。
- 如請求項1之半導體裝置，其中上述接合層之4個角與上述凹部之較深部分，係以收納於上述半導體晶片之終端構造區域之正下方區域之方式配置。
- 如請求項1之半導體裝置，其中設置於上述接合層之短邊之上述凹部之侵入上述半導體晶片之有效區域之正下方區域之侵入面積，小於設置於上述接合層之長邊之上述凹部之侵入上述有效區域之正下方區域之侵入面積。
- 如請求項1之半導體裝置，其中於上述半導體晶片之上表面具有實施打線接合之導線設置部， 以不於上述導線設置部之正下方區域形成上述接合層之上述凹部之方式配置。
- 一種半導體裝置之製造方法，其係包含基板、半導體晶片、及將上述基板與上述半導體晶片接合之接合層之半導體裝置的製造方法，其特徵在於包含以下步驟： 基板準備步驟，其準備上述基板；接合層原料漿料塗佈步驟，其於上述基板塗佈成為上述接合層之原料之接合層原料漿料；半導體晶片設置步驟，其於上述接合層原料漿料上設置上述半導體晶片；及燒結步驟，其將上述接合層原料漿料加熱使之燒結； 上述接合層之形狀，具有如請求項1至11中任一項之半導體裝置之接合層之形狀。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022026430A JP2023122750A (ja) | 2022-02-24 | 2022-02-24 | 半導体装置および半導体装置の製造方法 |
| JP2022-026430 | 2022-02-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202335179A true TW202335179A (zh) | 2023-09-01 |
Family
ID=87617562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111144721A TW202335179A (zh) | 2022-02-24 | 2022-11-23 | 半導體裝置及半導體裝置之製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2023122750A (zh) |
| CN (1) | CN116646312A (zh) |
| TW (1) | TW202335179A (zh) |
-
2022
- 2022-02-24 JP JP2022026430A patent/JP2023122750A/ja active Pending
- 2022-11-23 TW TW111144721A patent/TW202335179A/zh unknown
- 2022-12-21 CN CN202211670585.9A patent/CN116646312A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN116646312A (zh) | 2023-08-25 |
| JP2023122750A (ja) | 2023-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI609462B (zh) | 半導體裝置，陶瓷電路基板及半導體裝置的製造方法 | |
| US20150123263A1 (en) | Two-step method for joining a semiconductor to a substrate with connecting material based on silver | |
| US8872315B2 (en) | Electronic device and method of fabricating an electronic device | |
| DE102016206542B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| JP2009302511A (ja) | バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法 | |
| JP2014165267A (ja) | 複合部材及びその製造方法 | |
| US20090083977A1 (en) | Method for Filling Via Holes in Semiconductor Substrates | |
| JP6399906B2 (ja) | パワーモジュール | |
| JP2010534948A (ja) | ウェハ接合方法、ウェハ複合体並びにチップ | |
| TW201921518A (zh) | 半導體裝置之製造方法及半導體裝置 | |
| TW202335179A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US9474162B2 (en) | Circuit substrate and method of manufacturing same | |
| JP5509461B2 (ja) | パワー半導体装置およびその製造方法 | |
| JP6619661B2 (ja) | 半導体装置、並びに半導体装置の製造方法 | |
| KR20100093492A (ko) | 적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법 | |
| JP6738760B2 (ja) | 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板 | |
| JP5642312B1 (ja) | 半導体装置及びその製造方法 | |
| JP7460051B2 (ja) | 半導体装置 | |
| JP6248619B2 (ja) | パワーモジュール用基板、およびその製造方法、パワーモジュール | |
| CN115734994A (zh) | 粘合剂转移膜及使用粘合剂转移膜制造电源模块基板的方法 | |
| CN107946250B (zh) | 一种半导体芯片及半导体芯片的封装方法 | |
| JP2015153881A (ja) | 半導体接合方法 | |
| WO2022230806A1 (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
| JP2010272818A (ja) | 実装構造体、およびその製造方法 | |
| TWI811895B (zh) | 中介層基板及使用該中介層基板的裝置之製造方法 |