TW202335079A - 電漿處理方法及電漿處理系統 - Google Patents

電漿處理方法及電漿處理系統 Download PDF

Info

Publication number
TW202335079A
TW202335079A TW111136674A TW111136674A TW202335079A TW 202335079 A TW202335079 A TW 202335079A TW 111136674 A TW111136674 A TW 111136674A TW 111136674 A TW111136674 A TW 111136674A TW 202335079 A TW202335079 A TW 202335079A
Authority
TW
Taiwan
Prior art keywords
gas
plasma
protective film
chamber
mentioned
Prior art date
Application number
TW111136674A
Other languages
English (en)
Inventor
本川究理
箕浦佑也
近江宗行
田中康基
永井龍
白濱暢彦
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022152372A external-priority patent/JP2023050155A/ja
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202335079A publication Critical patent/TW202335079A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明係於電漿處理前，對腔室之內部之構件之表面適當地進行預塗佈。 本發明之電漿處理方法包含以下工序：(a)藉由包含不含有鹵素之前驅氣體之第1處理氣體，而對腔室之內部之構件之表面形成第1保護膜；(b)於在上述構件之表面形成有上述第1保護膜之後，藉由第2處理氣體之電漿，而對搬入至上述腔室之內部之處理對象體進行電漿處理。

Description

電漿處理方法及電漿處理系統
本發明係關於一種電漿處理方法及電漿處理系統。
專利文獻1中揭示有對含矽膜進行蝕刻之電漿處理方法。該電漿處理方法具有以下工序：藉由碳膜而塗佈腔室之內部；及於塗佈後，對腔室之內部供給包括含氟碳氣體之氣體，藉由所產生之電漿而對含矽膜進行蝕刻。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2018-133483號公報
[發明所欲解決之問題]
本發明之技術係於電漿處理前，對腔室之內部之構件之表面適當地進行預塗佈。 [解決問題之技術手段]
本發明之一態樣之電漿處理方法包含以下工序：(a)藉由包含不含有鹵素之前驅氣體之第1處理氣體，而對腔室之內部之構件之表面形成第1保護膜；(b)於在上述構件之表面形成有上述第1保護膜之後，藉由第2處理氣體之電漿，而對搬入至上述腔室之內部之處理對象體進行電漿處理。 [發明之效果]
根據本發明，於電漿處理前，可對腔室之內部之構件之表面適當地進行預塗佈。
於半導體元件之製造工序中，於電漿處理裝置中，對半導體基板(以下，稱為「基板」)進行蝕刻或成膜處理等電漿處理。於電漿處理裝置中，藉由於腔室之內部使處理氣體激發而產生電漿，藉由該電漿而處理基板。
於電漿處理之前，對腔室之內部之構件(以下，有時稱為「腔室內構件」)之表面，進行所謂預塗佈。預塗佈係為了電漿處理之穩定化，或者為了於進行電漿處理時抑制腔室內構件之消耗，而於該腔室內構件之表面塗佈保護膜者。作為該預塗佈，例如於上述專利文獻1中所記載之電漿處理方法中，藉由碳膜而塗佈腔室內部。
預塗佈之保護膜在進行固定時間之電漿處理後被去除，然後再次於腔室內構件之表面塗佈新的保護膜。即，反覆進行保護膜之預塗佈、電漿處理、保護膜之去除，繼續進行電漿處理。
然而，本發明者等人進行了銳意研究，結果得知存在以下情形：根據預塗佈之保護膜之種類，電漿處理之結果會發生變化，電漿處理之速率經時變化。又，對如此電漿處理之結果發生變化時之腔室內構件進行了確認，結果確認到該腔室內構件損傷。因此，先前之電漿處理前之預塗佈尚存在改善之餘地。
本發明之技術係鑒於上述情況而完成者，於電漿處理前，對腔室之內部之構件之表面適當地進行預塗佈。以下，參照圖式，對本實施方式之電漿處理系統及電漿處理方法進行說明。再者，於本說明書及圖式中，藉由對具有實質上相同之功能構成之要素標註相同之符號而省略重複說明。
＜電漿處理系統＞ 首先，對一實施方式之電漿處理系統進行說明。圖1係用以說明電漿處理系統之構成例之圖。
於一實施方式中，電漿處理系統包含電漿處理裝置1及控制部2。電漿處理系統係基板處理系統之一例，電漿處理裝置1係基板處理裝置之一例。電漿處理裝置1包含電漿處理腔室10、基板支持部11及電漿產生部12。電漿處理腔室10具有電漿處理空間。又，電漿處理腔室10具有用以將至少一種處理氣體供給至電漿處理空間之至少1個氣體供給口、及用以將氣體自電漿處理空間排出之至少1個氣體排出口。氣體供給口連接於下述氣體供給部20，氣體排出口連接於下述排氣系統40。基板支持部11配置於電漿處理空間內，且具有用以支持基板之基板支持面。
電漿產生部12構成為自供給至電漿處理空間內之至少一種處理氣體產生電漿。於電漿處理空間中形成之電漿亦可為電容耦合電漿(CCP：Capacitively Coupled Plasma)、感應耦合電漿(ICP：Inductively Coupled Plasma)、ECR電漿(Electron-Cyclotron-resonance plasma，電子回旋共振電漿)、螺旋波激發電漿(HWP：Helicon Wave Plasma)、或表面波電漿(SWP：Surface Wave Plasma)等。又，亦可使用包含AC(Alternating Current，交流)電漿產生部及DC(Direct Current，直流)電漿產生部之各種類型之電漿產生部。於一實施方式中，AC電漿產生部中所使用之AC信號(AC電力)具有100 kHz～10 GHz之範圍內之頻率。因此，AC信號包含RF(Radio Frequency，射頻)信號及微波信號。於一實施方式中，RF信號具有100 kHz～150 MHz之範圍內之頻率。
控制部2對使電漿處理裝置1執行本發明中敍述之各種工序之電腦能夠執行之命令進行處理。控制部2可構成為控制電漿處理裝置1之各要素以執行此處所述之各種工序。於一實施方式中，控制部2之一部分或全部亦可包含於電漿處理裝置1。控制部2亦可包含處理部2a1、記憶部2a2及通信介面2a3。控制部2例如藉由電腦2a而實現。處理部2a1可構成為藉由自記憶部2a2讀出程式並執行所讀出之程式而進行各種控制動作。該程式可預先儲存於記憶部2a2，於必要時，亦可經由媒體而取得。所取得之程式儲存於記憶部2a2，藉由處理部2a1自記憶部2a2讀出後執行。媒體可為電腦2a能夠讀取之各種記憶媒體，亦可為連接於通信介面2a3之通信線路。處理部2a1亦可為CPU(Central Processing Unit，中央處理單元)。記憶部2a2亦可包含RAM(Random Access Memory，隨機存取記憶體)、ROM(Read Only Memory，唯讀記憶體)、HDD(Hard Disk Drive，硬碟驅動器)、SSD(Solid State Drive，固態驅動器)、或該等之組合。通信介面2a3亦可經由LAN(Local Area Network，區域網路)等通信線路而與電漿處理裝置1之間進行通信。
＜電漿處理裝置＞ 以下，對作為電漿處理裝置1之一例之電容耦合型之電漿處理裝置之構成例進行說明。圖2係用以說明電容耦合型之電漿處理裝置之構成例之圖。
電容耦合型之電漿處理裝置1包含電漿處理腔室10、氣體供給部20、電源30及排氣系統40。又，電漿處理裝置1包含基板支持部11及氣體導入部。氣體導入部構成為將至少一種處理氣體導入至電漿處理腔室10內。氣體導入部包含簇射頭13。基板支持部11配置於電漿處理腔室10內。簇射頭13配置於基板支持部11之上方。於一實施方式中，簇射頭13構成電漿處理腔室10之頂部(ceiling)之至少一部分。電漿處理腔室10具有由簇射頭13、電漿處理腔室10之側壁10a及基板支持部11而界定之電漿處理空間10s。電漿處理腔室10接地。簇射頭13及基板支持部11與電漿處理腔室10之殼體電性絕緣。
基板支持部11包含本體部111及環組件112。本體部111具有用以支持作為處理對象體之基板W之中央區域111a、及用以支持環組件112之環狀區域111b。晶圓為基板W之一例。本體部111之環狀區域111b於俯視時包圍本體部111之中央區域111a。基板W配置於本體部111之中央區域111a上，環組件112以包圍本體部111之中央區域111a上之基板W的方式配置於本體部111之環狀區域111b上。因此，中央區域111a亦被稱為用以支持基板W之基板支持面，環狀區域111b亦被稱為用以支持環組件112之環支持面。
於一實施方式中，本體部111包含基台1110及靜電吸盤1111。基台1110包含導電性構件。基台1110之導電性構件可作為下部電極而發揮功能。靜電吸盤1111配置於基台1110之上。靜電吸盤1111包含陶瓷構件1111a與配置於陶瓷構件1111a內之靜電電極1111b。陶瓷構件1111a具有中央區域111a。於一實施方式中，陶瓷構件1111a亦具有環狀區域111b。再者，環狀靜電吸盤或環狀絕緣構件之類的包圍靜電吸盤1111之其他構件亦可具有環狀區域111b。於該情形時，環組件112可配置於環狀靜電吸盤或環狀絕緣構件之上，亦可配置於靜電吸盤1111與環狀絕緣構件之兩者之上。又，與下述RF(radio frequency，射頻)電源31及/或DC(direct current，直流)電源32耦合之至少1個RF/DC電極亦可配置於陶瓷構件1111a內。於該情形時，至少1個RF/DC電極作為下部電極而發揮功能。於將下述偏壓RF信號及/或DC信號供給至至少1個RF/DC電極之情形時，RF/DC電極亦被稱為偏壓電極。再者，基台1110之導電性構件與至少1個RF/DC電極亦可作為複數個下部電極而發揮功能。又，靜電電極1111b亦可作為下部電極而發揮功能。因此，基板支持部11包含至少1個下部電極。
環組件112包含1個或複數個環狀構件。於一實施方式中，1個或複數個環狀構件包含1個或複數個邊緣環與至少1個蓋環。邊緣環用導電性材料或絕緣材料形成，蓋環用絕緣材料形成。
又，基板支持部11亦可包含構成為將靜電吸盤1111、環組件112及基板中至少一者調節為目標溫度之溫度調節模組。溫度調節模組亦可包含加熱器、傳熱介質、流路1110a、或該等之組合。於流路1110a中流通如鹽水或氣體般之傳熱流體。於一實施方式中，流路1110a形成於基台1110內，1個或複數個加熱器配置於靜電吸盤1111之陶瓷構件1111a內。又，基板支持部11亦可包含構成為向基板W之背面與中央區域111a之間之間隙供給傳熱氣體的傳熱氣體供給部。
簇射頭13構成為將來自氣體供給部20之至少一種處理氣體導入至電漿處理空間10s內。簇射頭13具有至少1個氣體供給口13a、至少1個氣體擴散室13b、及複數個氣體導入口13c。供給至氣體供給口13a之處理氣體通過氣體擴散室13b自複數個氣體導入口13c導入至電漿處理空間10s內。又，簇射頭13包含至少1個上部電極。再者，氣體導入部除了包含簇射頭13以外，亦可包含安裝於形成在側壁10a之1個或複數個開口部的1個或複數個側氣體注入部(SGI：Side Gas Injector)。
氣體供給部20亦可包含至少1個氣體源21及至少1個流量控制器22。於一實施方式中，氣體供給部20構成為將至少一種處理氣體自分別對應之氣體源21經由分別對應之流量控制器22而供給至簇射頭13。各流量控制器22例如亦可包含質量流量控制器或壓力控制式之流量控制器。進而，氣體供給部20亦可包含將至少一種處理氣體之流量調變或脈衝化之至少1個流量調變元件。
電源30包含經由至少1個阻抗匹配電路而與電漿處理腔室10連結之RF電源31。RF電源31構成為將至少1個RF信號(RF電力)供給到至少1個下部電極及/或至少1個上部電極。藉此，自供給至電漿處理空間10s之至少一種處理氣體形成電漿。因此，RF電源31可作為電漿產生部12之至少一部分而發揮功能。又，藉由將偏壓RF信號供給到至少1個下部電極，而於基板W產生偏壓電位，可將所形成之電漿中之離子成分饋入至基板W。
於一實施方式中，RF電源31包含第1RF產生部31a及第2RF產生部31b。第1RF產生部31a構成為經由至少1個阻抗匹配電路而與至少1個下部電極及/或至少1個上部電極連結，且產生電漿產生用之源RF信號(源RF電力)。於一實施方式中，源RF信號具有10 MHz～150 MHz之範圍內之頻率。於一實施方式中，第1RF產生部31a亦可構成為產生具有不同頻率之複數個源RF信號。所產生之1個或複數個源RF信號供給到至少1個下部電極及/或至少1個上部電極。
第2RF產生部31b構成為經由至少1個阻抗匹配電路而與至少1個下部電極連結，且產生偏壓RF信號(偏壓RF電力)。偏壓RF信號之頻率與源RF信號之頻率可相同，亦可不同。於一實施方式中，偏壓RF信號具有較源RF信號之頻率低之頻率。於一實施方式中，偏壓RF信號具有100 kHz～60 MHz之範圍內之頻率。於一實施方式中，第2RF產生部31b亦可構成為產生具有不同頻率之複數個偏壓RF信號。所產生之1個或複數個偏壓RF信號供給到至少1個下部電極。又，於各種實施方式中，源RF信號及偏壓RF信號中至少一者亦可脈衝化。
又，電源30亦可包含與電漿處理腔室10連結之DC電源32。DC電源32包含第1DC產生部32a及第2DC產生部32b。於一實施方式中，第1DC產生部32a連接於至少1個下部電極，構成為產生第1DC信號。所產生之第1DC信號施加到至少1個下部電極。於一實施方式中，第2DC產生部32b連接於至少1個上部電極，構成為產生第2DC信號。所產生之第2DC信號施加到至少1個上部電極。
於各種實施方式中，第1及第2DC信號亦可脈衝化。於該情形時，電壓脈衝之序列施加到至少1個下部電極及/或至少1個上部電極。電壓脈衝亦可具有矩形、梯形、三角形或該等之組合之脈衝波形。於一實施方式中，用以自DC信號產生電壓脈衝之序列之波形產生部連接於第1DC產生部32a與至少1個下部電極之間。因此，第1DC產生部32a及波形產生部構成電壓脈衝產生部。於第2DC產生部32b及波形產生部構成電壓脈衝產生部之情形時，電壓脈衝產生部連接於至少1個上部電極。電壓脈衝可具有正極性，亦可具有負極性。又，電壓脈衝之序列於1個週期內亦可包含1個或複數個正極性電壓脈衝與1個或複數個負極性電壓脈衝。再者，第1及第2DC產生部32a、32b可除RF電源31以外而設置，亦可代替第2RF產生部31b而設置第1DC產生部32a。
排氣系統40例如可連接於設置在電漿處理腔室10之底部之氣體排出口10e。排氣系統40亦可包含壓力調整閥及真空泵。藉由壓力調整閥，而調整電漿處理空間10s內之壓力。真空泵亦可包含渦輪分子泵、幹式真空泵或該等之組合。
＜電漿處理方法之第1實施方式＞ 其次，對電漿處理方法之第1實施方式進行說明。於第1實施方式中，對作為電漿處理而進行蝕刻之情形時進行說明。圖3係表示第1實施方式之電漿處理之主要工序之流程圖。
[步驟S1] 首先，進行所謂預塗佈，即，藉由第1處理氣體之電漿，而對電漿處理腔室10之內部之構件(以下，有時稱為「腔室內構件」)之表面形成第1保護膜(圖3之步驟S1)。腔室內構件至少包含露出於電漿處理空間10s之構件，亦包含電漿處理腔室10。又，腔室內構件例如包含由Si或石英形成之構件。第1處理氣體包含不含有鹵素之前驅氣體。前驅氣體係烴(CxHy：x、y為整數)氣體，例如為CH 4、C 2H 6、C 2H 4、C 3H 8、C 3H 6等。再者，第1處理氣體亦可進而包含稀有氣體。稀有氣體例如為Ar、He等。
於步驟S1中，首先，對電漿處理腔室10之內部，搬入與處理對象體不同之基板(以下，稱為「虛設基板」)，並於靜電吸盤1111上載置虛設基板。又，於搬入虛設基板之後，藉由排氣系統40而將電漿處理腔室10內減壓至所期望之真空度。
繼而，自氣體供給部20經由簇射頭13而對電漿處理空間10s供給第1處理氣體。又，藉由RF電源31之第1RF產生部31a而將電漿產生用之源RF電力供給至基板支持部11之導電性構件及/或簇射頭13之導電性構件。使該第1處理氣體激發，產生電漿。而且，藉由所產生之電漿之作用，而於腔室內構件之表面形成第1保護膜。再者，於形成第1保護膜之後，將虛設基板自電漿處理腔室10搬出。
[步驟S2] 其次，藉由第2處理氣體之電漿而對作為處理對象體之基板W進行蝕刻(圖3之步驟S2)。第2處理氣體至少包括含氫氣體。含氫氣體例如為HBr、CH 2F 2、H 2等。又，第2處理氣體可包含氟碳氣體或氫氟碳氣體，亦可包含含鹵素氣體。氟碳氣體例如為C 4F 6氣體或C 4F 8氣體等，氫氟碳氣體例如為CHF 3或CH 2F 2等，含鹵素氣體例如為Cl 2或SiCl 4等。又，第2處理氣體亦可包含WF 6等含金屬氣體。進而，第2處理氣體亦可包含稀有氣體、含氧氣體、含氮氣體。稀有氣體例如為Ar、He等，含氧氣體例如為O 2等，含氮氣體例如為N 2等。該等第2處理氣體根據基板W中所包含之蝕刻對象膜或所要求之蝕刻後之蝕刻對象膜之形狀來選擇。
於步驟S2中，首先，對電漿處理腔室10之內部，搬入作為處理對象體之基板W，並於靜電吸盤1111上載置基板W。基板W藉由庫侖力而由靜電吸盤1111靜電吸附並保持。此時，基板W被調整為所期望之溫度。又，於搬入基板W之後，藉由排氣系統40而將電漿處理腔室10內減壓至所期望之真空度。
繼而，自氣體供給部20經由簇射頭13而對電漿處理空間10s供給第2處理氣體。又，藉由RF電源31之第1RF產生部31a而將電漿產生用之源RF電力供給至基板支持部11之導電性構件及/或簇射頭13之導電性構件。使該第2處理氣體激發，產生電漿。此時，亦可藉由第2RF產生部31b而供給離子饋入用之偏壓RF信號。而且，藉由所產生之電漿之作用，而蝕刻基板W。再者，於蝕刻基板W之後，將該基板W自電漿處理腔室10搬出。
再者，於步驟S2中被蝕刻之基板W可為1片，亦可為複數片。於為複數片之情形時，在將已被蝕刻之基板W自電漿處理腔室10搬出之後，將其他基板W搬入至電漿處理腔室10之內部，進行蝕刻。
[步驟S3] 其次，藉由包含能夠去除第1保護膜之氣體之第3處理氣體之電漿，而自腔室內構件之表面去除第1保護膜(圖3之步驟S3)。能夠去除第1保護膜之氣體為含氧氣體。含氧氣體例如為O 2等。
於步驟S3中，首先，對電漿處理腔室10之內部搬入虛設基板，並於靜電吸盤1111上載置虛設基板。又，於搬入虛設基板之後，藉由排氣系統40而將電漿處理腔室10內減壓至所期望之真空度。
繼而，自氣體供給部20經由簇射頭13而對電漿處理空間10s供給第3處理氣體。又，藉由RF電源31之第1RF產生部31a而將電漿產生用之源RF電力供給至基板支持部11之導電性構件及/或簇射頭13之導電性構件。使該第3處理氣體激發，產生電漿。此時，亦可藉由第2RF產生部31b而供給離子饋入用之偏壓RF信號。而且，藉由所產生之電漿之作用，而自腔室內構件之表面去除第1保護膜。再者，於去除第1保護膜之後，將虛設基板自電漿處理腔室10搬出。
又，於將虛設基板自電漿處理腔室10搬出之後，亦可藉由第3處理氣體之電漿，而對腔室內構件之表面及靜電吸盤1111之表面進行清潔。此時，亦可同時將於靜電吸盤1111之表面所帶之電荷去除。
又，亦可於去除第1保護膜之後，且將虛設基板自電漿處理腔室10搬出之前，在使虛設基板自靜電吸盤1111之表面離開之狀態下，藉由第3處理氣體之電漿，而將腔室內構件之表面及靜電吸盤1111之表面清潔及將靜電吸盤1111之表面所帶之電荷去除。此時，為了於虛設基板與靜電吸盤1111之表面之間亦充分地產生電漿，較理想為使虛設基板自靜電吸盤1111之表面離開之距離較藉由第3處理氣體之電漿而形成之鞘層寬度大，較理想為約8 mm以上。
而且，於第1實施方式中，反覆進行步驟S1～S3，繼續進行對基板W之電漿處理。
又，於反覆進行步驟S1～S3之情形時，步驟S1中之虛設基板與步驟S3中之虛設基板可為相同者。於該情形時，能夠省略步驟S3後之虛設基板之搬出與步驟S1開始時之虛設基板之搬入，相應地，可謀求時間縮短。
根據以上之第1實施方式，於步驟S1中藉由包含不含有鹵素之前驅氣體之第1處理氣體之電漿，而於腔室內構件之表面形成第1保護膜。因此，步驟S2中之蝕刻穩定，例如可抑制蝕刻速率之經時變化。又，即便步驟S3中將第1保護膜去除，亦可抑制腔室內構件之損傷。以下，對該等效果之詳細情況進行說明。
本發明者等人針對進行了不同膜種之預塗佈之情形，研究對基板W進行蝕刻時的蝕刻速率之經時變化。比較例1係藉由C 4F 8氣體之電漿而於腔室內構件之表面形成保護膜之例子。比較例2係藉由CH 4氣體與C 4F 8氣體之混合氣體之電漿而於腔室內構件之表面形成保護膜的例子。實施例係本實施方式之一例，係藉由CH 4氣體之電漿而於腔室內構件之表面形成第1保護膜之例子。
對比較例1進行說明。於本實驗中，將比較例1之利用C 4F 8單氣體預塗佈保護膜之情形時的蝕刻速率之經時變化與無預塗佈之情形時之蝕刻速率之經時變化進行比較。其結果，比較例1之有預塗佈之情形時與無預塗佈之情形時之任一情形時，蝕刻速率均經時上升。進而，比較例1之有預塗佈之情形時之蝕刻速率之經時變化較無預塗佈之蝕刻速率之經時變化大。例如，於無預塗佈之情形時，蝕刻速率之經時變化率為1.4%。另一方面，於比較例1之有預塗佈之情形時，蝕刻速率之經時變化率為2.7%。因此，可知於比較例1之利用C 4F 8單氣體預塗佈保護膜之情形時，蝕刻不穩定。再者，所謂蝕刻速率之經時變化率，係指相對於初始(0 h)之蝕刻速率而言，蝕刻後、即進行了固定時間(10 h)之源RF電力之供給後之蝕刻速率之變化率。
對比較例2進行說明。於本實驗中，將比較例2之利用CH 4氣體與C 4F 8氣體之混合氣體預塗佈保護膜之情形時的蝕刻速率之經時變化、與無預塗佈之情形時之蝕刻速率之經時變化進行比較。其結果，於比較例2之有預塗佈之情形時與無預塗佈之情形時之任一情形時，蝕刻速率均經時上升。但是，比較例2之有預塗佈之情形時之蝕刻速率之經時變化為無預塗佈之蝕刻速率之經時變化之約一半。例如，於無預塗佈之情形時，蝕刻速率之經時變化率為6.3%。另一方面，於比較例2之有預塗佈之情形時，蝕刻速率之經時變化率為3.7%。因此，可知於比較例2之利用CH 4氣體與C 4F 8氣體之混合氣體預塗佈保護膜之情形時，與上述比較例1相比，蝕刻速率之經時變化得到改善，但蝕刻仍然不穩定。
對實施例進行說明。於本實驗中，將實施例之利用CH 4氣體單氣體預塗佈保護膜之情形時的蝕刻速率之經時變化、與無預塗佈之情形時之蝕刻速率之經時變化進行比較。其結果，於無預塗佈之情形時，蝕刻速率經時上升，相對於此，於實施例之有預塗佈之情形時，蝕刻速率幾乎不經時變化。例如，於無預塗佈之情形時，蝕刻速率之經時變化率為2.6%。另一方面，於實施例之有預塗佈之情形時，蝕刻速率之經時變化率為0.06%。因此，可知於實施例之利用CH 4氣體單氣體預塗佈保護膜之情形時，蝕刻速率之經時變化得到抑制，蝕刻穩定。
根據以上之實驗結果，於實施例之利用CH 4氣體單氣體預塗佈保護膜之情形時，可最大程度地抑制蝕刻速率之經時變化。進而，本發明者等人進行銳意研究之結果發現，於利用包含不含有鹵素之前驅氣體之第1處理氣體預塗佈第1保護膜之情形時，與CH 4氣體相同地，蝕刻速率之經時變化得到抑制，蝕刻穩定。
如以上所述，可按照實施例(CH 4單氣體)、比較例2(CH 4氣體與C 4F 8氣體之混合氣體)、比較例1(C 4F 8單氣體)之順序使蝕刻速率之經時變化變小。關於該機制，本發明者等人推測如下。
如圖4(a)所示，例如於比較例1、2之保護膜R包含F之情形時，該保護膜R相對於蝕刻時使用之第2處理氣體之含氫氣體中之H露出。於是，如圖4(b)所示，於保護膜R之內部中，F與H反應而產生HF，該HF與腔室內構件M反應，使得該腔室內構件M之表面損傷(消耗)，產生表面粗糙。腔室內構件M例如由Si或石英形成。而且，腔室內構件M之損傷會影響蝕刻，使得蝕刻速率經時變化。
相對於此，如圖5所示，例如於實施例之第1保護膜P1不包含F(鹵素)之情形時，第1保護膜P1不與第2處理氣體之H反應，故而可抑制腔室內構件M之表面之損傷。其結果，可抑制蝕刻速率經時變化，可使蝕刻穩定。
再者，亦預想即便第2處理氣體不包含含氫氣體，亦會於腔室內構件M與保護膜R之界面中，因熱能或自電漿照射之離子之能量而使腔室內構件M之表面與保護膜R中所包含之F之反應，使得腔室內構件M之表面損傷(消耗)，產生表面粗糙。熱能係腔室內構件M藉由未記述之加熱機構被控制為固定溫度之情形，或利用來自電漿之UV(ultraviolet，紫外線)光之加熱，或自電漿照射之離子之能量轉換為熱者。相對於此，例如於實施例之第1保護膜P1不包含F(鹵素)之情形時，可抑制腔室內構件M之表面之損傷。
＜電漿處理方法之第2實施方式＞ 其次，對電漿處理方法之第2實施方式進行說明。於上述第1實施方式中，預塗佈第1保護膜，即預塗佈單層，但於本第2實施方式中，預塗佈複數層之保護膜。再者，於第2實施方式中，亦與第1實施方式相同地，對作為電漿處理而進行蝕刻之情形進行說明。圖6係表示第2實施方式之電漿處理之主要工序之流程圖。
[步驟T1] 首先，進行所謂預塗佈，即，藉由第1處理氣體之電漿，對腔室內構件之表面形成第1保護膜(圖6之步驟T1)。第1處理氣體包含不含有鹵素之前驅氣體。前驅氣體為烴(CxHy：x、y為整數)氣體，例如為CH 4、C 2H 6、C 2H 4、C 3H 8、C 3H 6等。第1處理氣體亦可進而包含稀有氣體。稀有氣體例如為Ar、He等。再者，步驟T1之詳細情況與上述第1實施方式之步驟S1相同，故而省略其說明。
[步驟T2] 其次，進行所謂預塗佈，即，藉由與下述步驟T3中所使用之第2處理氣體相同種類之第4處理氣體之電漿，而如圖7所示於第1保護膜P1之上形成第2保護膜P2(圖6之步驟T2)。第4處理氣體包含與第2處理氣體相同之前驅氣體。第4處理氣體例如亦可包含H、F、N、C之任一個或複數個。又，第4處理氣體亦可包含含金屬氣體。
於步驟T2中，自步驟T1繼續地於在靜電吸盤1111上載置有虛設基板之狀態下進行。而且，將自氣體供給部20經由簇射頭13而供給至電漿處理空間10s之處理氣體自第1處理氣體切換為第4處理氣體。又，藉由RF電源31之第1RF產生部31a而將電漿產生用之源RF電力供給至基板支持部11之導電性構件及/或簇射頭13之導電性構件。使該第4處理氣體激發，產生電漿。此時，亦可藉由第2RF產生部31b而供給離子饋入用之偏壓RF信號。而且，藉由所產生之電漿之作用，而於第1保護膜P1上形成第2保護膜P2。再者，於形成第2保護膜P2之後，將虛設基板自電漿處理腔室10搬出。
較佳為步驟T2中之製程條件與下述步驟T3之製程條件相同。例如，於步驟T3包含複數個不同之製程條件，依次進行製程條件A、製程條件B、製程條件C而蝕刻基板W之情形時，較佳為步驟T2中之製程條件與步驟T3之最初之製程條件A相同。
於該情形時，當在步驟T3中進行蝕刻時，產生由該蝕刻所致之副產物(byproduct)，但也會自第2保護膜P2產生相同之副產物。再者，若自第2保護膜P2產生與蝕刻時相同之副產物，則無須使步驟T2之製程條件與步驟T3之最初之製程條件A完全相同。作為條件設定之優先順序，例如考慮下述(1)～(3)之順序。 (1)步驟T2之第4處理氣體之種類與步驟T3之第2處理氣體之種類相同。 (2)步驟T2之第4處理氣體之流量與步驟T3之第2處理氣體之流量相同。 (3)步驟T2中之RF電力與處理壓力分別與步驟T3中之RF電力與處理壓力相同。
[步驟T3] 其次，藉由第2處理氣體之電漿而對作為處理對象體之基板W進行蝕刻(圖6之步驟T3)。又，被蝕刻之基板W可為1片，亦可為複數片。再者，步驟T3之詳細情況與上述第1實施方式之步驟S2相同，故而省略其說明。
[步驟T4] 其次，藉由包含能夠去除第2保護膜P2之氣體之第5處理氣體之電漿，而自第1保護膜P1去除第2保護膜P2(圖6之步驟T4)。能夠去除第2保護膜P2之氣體根據第2保護膜P2適當選擇。例如，若第2保護膜P2係主成分為氟碳等之有機膜，則能夠去除第2保護膜P2之氣體(第5處理氣體)為含氧氣體。含氧氣體例如為O 2等。又，於第2保護膜P2中包含金屬之情形時，第5處理氣體亦可包含含鹵素氣體。含鹵素氣體例如為CF 4氣體或Cl 2氣體等。
於步驟T4中，首先，對電漿處理腔室10之內部搬入虛設基板，並於靜電吸盤1111上載置虛設基板。又，於搬入虛設基板之後，藉由排氣系統40而將電漿處理腔室10內減壓至所期望之真空度。
繼而，自氣體供給部20經由簇射頭13而對電漿處理空間10s供給第5處理氣體。又，藉由RF電源31之第1RF產生部31a而將電漿產生用之源RF電力供給至基板支持部11之導電性構件及/或簇射頭13之導電性構件。使該第5處理氣體激發，產生電漿。此時，亦可藉由第2RF產生部31b而供給離子饋入用之偏壓RF信號。而且，藉由所產生之電漿之作用，而自第1保護膜P1去除第2保護膜P2。
[步驟T5] 其次，藉由包含能夠去除第1保護膜P1之氣體之第3處理氣體之電漿，而自腔室內構件M之表面去除第1保護膜P1(圖6之步驟T5)。能夠去除第1保護膜P1之氣體為含氧氣體。含氧氣體例如為O 2等。再者，步驟T5之詳細情況與上述第1實施方式之步驟S3相同，故而省略其說明。
再者，於步驟T4之第5處理氣體與步驟T5之第3處理氣體相同之情形時，可無須區分步驟T4與步驟T5，連續地進行第2保護膜P2之去除與第1保護膜P1之去除。
再者，於去除第2保護膜P2及去除第1保護膜之後，將虛設基板自電漿處理腔室10搬出。
又，於將虛設基板自電漿處理腔室10搬出之後，亦可藉由第3處理氣體之電漿，而對腔室內構件之表面及靜電吸盤1111之表面進行清潔。此時，亦可同時將靜電吸盤1111之表面所帶之電荷去除。
又，亦可於去除第1保護膜之後，且將虛設基板自電漿處理腔室10搬出之前，在使虛設基板自靜電吸盤1111之表面離開之狀態下，藉由第3處理氣體之電漿，而將腔室內構件之表面及靜電吸盤1111之表面清潔及將靜電吸盤1111之表面所帶之電荷去除。此時，為了於虛設基板與靜電吸盤1111之表面之間亦充分地產生電漿，較理想為使虛設基板自靜電吸盤1111之表面離開之距離較藉由第3處理氣體之電漿而形成之鞘層寬度大，較理想為約8 mm以上。
而且，於第2實施方式中，反覆進行步驟T1～T5，繼續進行對基板W之電漿處理。
又，於反覆進行步驟T1～T5之情形時，步驟T1中之虛設基板與步驟T4及步驟T5中之虛設基板可為相同者。於該情形時，能夠省略步驟T5後之虛設基板之搬出與步驟T1開始時之虛設基板之搬入，相應地，可謀求時間縮短。
於以上之第2實施方式中，亦可享受與第1實施方式相同之效果。即，於步驟T1中藉由包含不含有鹵素之前驅氣體之第1處理氣體之電漿，而於腔室內構件M之表面形成第1保護膜P1，故而步驟T3中之蝕刻穩定，例如可抑制蝕刻速率之經時變化。又，即便於步驟T5中去除第1保護膜P1，亦可抑制腔室內構件M之損傷。
而且，於第2實施方式中，至少步驟T2之第4處理氣體之種類與步驟T3之第2處理氣體之種類相同，較佳為步驟T2之製程條件與步驟T3之最初之製程條件A相同。因此，於步驟T3中，可自第2保護膜P2產生與蝕刻時相同之副產物。其結果，可使步驟T3之蝕刻更加穩定。例如，於在步驟T3中蝕刻複數片基板W之情形時，自第1片起成為固定之蝕刻速率。又，亦可使蝕刻速率之面內均勻性提高。進而，亦可降低蝕刻後、即進行了固定時間之源RF電力之供給後之蝕刻速率之變化率。
再者，於在第2次之步驟T3中依次進行製程條件D、製程條件E、製程條件F而蝕刻基板W之情形時，較佳為第2次之步驟T2之製程條件與步驟T3之最初之製程條件D相同。即，較佳為步驟T2之製程條件與之後進行之步驟T3之最初之製程條件相同。
又，於第2實施方式中，於上述例子中，預塗佈第1保護膜P1與第2保護膜P2之2層，但亦可為3層以上。於該情形時，只要腔室內構件M側之最下層為第1保護膜P1，電漿處理空間10s側之最上層為第2保護膜P2即可。又，預塗佈之複數個層亦可以漸變之方式於高度方向上變化，即便於該情形時，亦只要最下層為第1保護膜P1，最上層為第2保護膜P2即可。
＜第1保護膜之膜厚＞ 其次，對第1保護膜P1之膜厚進行說明。於步驟T4中，藉由第5處理氣體之電漿，而進行所謂離子濺鍍，去除第2保護膜P2。於該情形時，如圖8所示，將藉由第5處理氣體(第3處理氣體)之電漿而產生之離子照射至第2保護膜P2及第1保護膜P1。
如圖8A所示，於上述離子之能量(以下，稱為「離子能量」)較大之情形時，即圖8A中之彎曲區域較大之情形時，該離子能量到達至腔室內構件M之內部(圖8中之影線區域)。例如，於第2保護膜P2包含F，腔室內構件M由Si形成之情形時，於腔室內構件M之表層內部，Si與F反應而產生SiF 4，進而SiF 4氣化。其結果，促進蝕刻。而且，於腔室內構件M之表面內，產生如此SiF 4氣化之現象，或者不產生如此SiF 4氣化之現象，故而腔室內構件M之表面消耗，產生表面粗糙。
又，如圖8B所示，即便於離子能量到達至腔室內構件M之表面之情形時，仍然會於腔室內構件M之表面內，產生如此SiF 4氣化之現象，或者不產生如此SiF 4氣化之現象，故而於腔室內構件M之表面產生粗糙。
相對於此，如圖8C所示，於離子能量未到達至腔室內構件M之表面之情形時，不產生SiF 4氣化之現象，腔室內構件M之表面不粗糙。因此，第1保護膜P1之膜厚F較佳為較在步驟T4中上述離子照射至第2保護膜P2及第1保護膜P1時該離子滲入至第1保護膜P1之深度D厚。於該情形時，可抑制腔室內構件M之表面粗糙。
再者，於第1實施方式之情形時，僅預塗佈第1保護膜P1。因此，即便如圖9A所示離子能量(圖9A中之彎曲區域)較大，到達至腔室內構件M之表層內部(圖9A中之影線區域)，該腔室內構件M之表面亦不易反應。但是，存在步驟S3中所使用之第3處理氣體包含F之情形，有該第3處理氣體之F到達至腔室內構件M之表層內部之虞。於該情形時，與上述圖8A相同地，產生Si與F反應且SiF 4氣化之現象，故而有於腔室內構件M之表面產生粗糙之虞。
因此，於第1實施方式中，亦較佳為如圖9B所示，第1保護膜P1之膜厚F較在步驟S3中將上述離子照射至第1保護膜P1時該離子滲入至第1保護膜P1之深度D厚。於該情形時，可抑制腔室內構件M之表面粗糙。
＜其他實施方式＞ 於以上之第1實施方式及第2實施方式中，第1保護膜為有機膜，第1處理氣體之前驅氣體為烴，但第1保護膜與前驅氣體並不限定於此。例如，於第1保護膜為氧化膜(SiO 2膜)之情形時，第1處理氣體之前驅氣體只要不具有鹵素即可，亦可為含矽氣體。含矽氣體為胺基矽烷系氣體、矽烷氧化物系氣體等。胺基矽烷系氣體例如為BTBAS(Bistertiarybutylaminosilane，雙三級丁胺基矽烷)、BDMAS(Bisdimethylaminosilane，雙二甲胺基矽烷)、BDEAS(Bisdiethylaminosilane，雙二乙胺基矽烷)、DMAS(Dimethylaminosilane，二甲胺基矽烷)、DEAS(Diethylaminosilane，二乙胺基矽烷)、DPAS(Dipropylaminosilane，二丙基胺基矽烷)、BAS(Butylaminosilane，丁胺基矽烷)、BEMAS(Bisethylmethylaminosilane，二乙基甲基胺基矽烷)、TDMAS(Tridimethylaminosilane，三甲基胺基矽烷)、HDMS(Hexamethyldisilazane，六甲基二矽氮烷)、DMSDMA(Dimethylsilyldimethylamine，甲基矽烷基二甲胺)、TMSDMA(Dimethilaminotrimethylsilane，二甲胺基三甲基矽烷)、TMMAS(Trimethylmethylaminosilane，三甲基甲基胺基矽烷)、TMICS(Trimethyl(isocyanato)silane，三甲基(異氰酸基)矽烷)、TMSA(Trimethylsilylacetylene，三甲基乙炔基矽烷)、TMSC(Trimethylsilylcyanide，三甲基氰矽烷)等。矽烷氧化物系氣體例如為TEOS(Tetraethoxysilan，四乙氧基矽烷)等。又，含矽氣體作為Si源氣體，亦可為4DMAS(4Dimethylaminosilane，四(二甲胺基)矽烷)、DIPAS(Diisopropylaminosilane，二異丙基胺基矽烷)等。
又，於在步驟S1、T1中形成第1保護膜時，使用電漿CVD(Chemical Vapor Deposition，化學氣相沈積)，但含矽膜之成膜方法為任意。於使用胺基矽烷系氣體形成第1保護膜之情形時，可使用電漿CVD，亦可使用ALD(Atomic Layer Deposition，原子層沈積)。於電漿CVD之情形時，添加氣體使用O 2氣體等含氧氣體。於ALD之情形時，反覆進行使用胺基矽烷系氣體之步驟與使用O 2氣體等含氧氣體電漿之步驟。於使用胺基矽烷系氣體之步驟中，可使用胺基矽烷系氣體之電漿，亦可不使用電漿而使用對腔室內構件之熱吸附反應。又，於使用矽烷氧化物系氣體形成第1保護膜之情形時，亦可使用電漿CVD。於該情形時，添加氣體使用O 2氣體等含氧氣體。
又，於第1處理氣體之前驅氣體為含矽氣體之情形時，於步驟S3、T5中，能夠去除第1保護膜之氣體為含鹵素氣體。
於以上之第1實施方式及第2實施方式中，作為電漿處理而進行蝕刻，但並不限定於此。例如，於在步驟S2、T3中進行成膜處理之情形時，亦可應用本發明之技術。
應認為此次所揭示之實施方式於所有方面為例示而並非限制性者。上述實施方式可於不脫離隨附之申請專利範圍及其主旨的情況下以各種形態進行省略、替換、變更。
再者，如下所述之構成例亦屬於本發明之技術範圍。 (1)一種電漿處理方法，其包含以下工序：(a)藉由包含不含有鹵素之前驅氣體之第1處理氣體，而對腔室之內部之構件之表面形成第1保護膜； (b)於在上述構件之表面形成有上述第1保護膜之後，藉由第2處理氣體之電漿，而對搬入至上述腔室之內部之處理對象體進行電漿處理。 (2)如上述(1)之電漿處理方法，其進而包含以下工序：(c)於將上述電漿處理後之上述處理對象體搬出至上述腔室之外部之後，藉由包含能夠去除上述第1保護膜之氣體之第3處理氣體之電漿，而自上述構件之表面去除上述第1保護膜。 (3)如上述(2)之電漿處理方法，其中於上述(a)工序中形成之上述第1保護膜之膜厚較於上述(c)工序中將藉由上述電漿而產生之離子照射至上述第1保護膜時上述離子滲入至上述第1保護膜之深度厚。 (4)如上述(2)或(3)之電漿處理方法，其中上述前驅氣體為烴氣體， 能夠去除上述第1保護膜之氣體為含氧氣體。 (5)如上述(2)或(3)之電漿處理方法，其中上述前驅氣體為含矽氣體， 能夠去除上述第1保護膜之氣體為含鹵素氣體。 (6)如上述(1)至(5)中任一項之電漿處理方法，其進而包含以下工序：(d)於上述(a)工序之後且上述(b)工序之前，藉由與上述第2處理氣體相同種類之第4處理氣體之電漿，而於上述第1保護膜之上形成第2保護膜。 (7)如上述(6)之電漿處理方法，其中上述(d)工序中之製程條件與上述(b)工序中之最初之製程條件相同。 (8)一種電漿處理系統，其具有： 腔室，其用以對處理對象體進行電漿處理； 氣體供給部，其對上述腔室之內部供給處理氣體； 電漿產生部，其於上述腔室之內部自上述處理氣體產生電漿；及 控制部；且 上述控制部控制上述氣體供給部與上述電漿產生部，以執行以下工序： (a)藉由包含不含有鹵素之前驅氣體之第1處理氣體，而對腔室之內部之構件之表面形成第1保護膜； (b)於在上述構件之表面形成有上述第1保護膜之後，藉由第2處理氣體之電漿，而對搬入至上述腔室之內部之處理對象體進行電漿處理。 (9)如上述(8)之電漿處理系統，其中上述控制部控制上述氣體供給部與上述電漿產生部，以進而執行如下工序：(c)於將上述電漿處理後之上述處理對象體搬出至上述腔室之外部之後，藉由包含能夠去除上述第1保護膜之氣體之第3處理氣體之電漿，而自上述構件之表面去除上述第1保護膜。 (10)如上述(9)之電漿處理系統，其中上述控制部控制上述氣體供給部與上述電漿產生部，以使於上述(a)工序中形成之上述第1保護膜之膜厚較於上述(c)工序中將藉由上述電漿而產生之離子照射至上述第1保護膜時上述離子滲入至上述第1保護膜之深度厚。 (11)如上述(9)或(10)之電漿處理系統，其中上述前驅氣體為烴氣體， 能夠去除上述第1保護膜之氣體為含氧氣體。 (12)如上述(9)或(10)之電漿處理系統，其中上述前驅氣體為含矽氣體， 能夠去除上述第1保護膜之氣體為含鹵素氣體。 (13)如上述(8)至(12)中任一項之電漿處理系統，其中上述控制部控制上述氣體供給部與上述電漿產生部，以進而執行以下工序：(d)於上述(a)工序之後且上述(b)工序之前，藉由與上述第2處理氣體相同種類之第4處理氣體之電漿，而於上述第1保護膜之上形成第2保護膜。 (14)如上述(13)之電漿處理系統，其中上述控制部進行控制以使上述(d)工序中之製程條件與上述(b)工序中之最初之製程條件相同。
1:電漿處理裝置 2:控制部 2a:電腦 2a1:處理部 2a2:記憶部 2a3:通信介面 10:電漿處理腔室 10a:側壁 10e:氣體排出口 10s:電漿處理空間 11:基板支持部 12:電漿產生部 13:簇射頭 13a:氣體供給口 13b:氣體擴散室 13c:氣體導入口 20:氣體供給部 21:氣體源 22:流量控制器 30:電源 31:RF電源 31a:第1RF產生部 31b:第2RF產生部 32:DC電源 32a:第1DC產生部 32b:第2DC產生部 40:排氣系統 111:本體部 111a:中央區域 111b:環狀區域 112:環組件 1110:基台 1110a:流路 1111:靜電吸盤 1111a:陶瓷構件 1111b:靜電電極 D:深度 F:膜厚 M:腔室內構件 P1:第1保護膜 P2:第2保護膜 S1~S3:步驟 T1~T5:步驟 W:基板
圖1係用以說明電漿處理系統之構成例之圖。 圖2係用以說明電容耦合型之電漿處理裝置之構成例之圖。 圖3係表示第1實施方式之電漿處理之主要工序之流程圖。 圖4(a)、(b)係用以於第1實施方式之比較例1、2中說明腔室內構件之表面狀態之圖。 圖5係用以於第1實施方式之實施例中說明腔室內構件之表面狀態之圖。 圖6係表示第2實施方式之電漿處理之主要工序之流程圖。 圖7係用以說明於第2實施方式中預塗佈第1保護膜與第2保護膜之情況之圖。 圖8A係用以說明第2實施方式中之第1保護膜之膜厚之圖。 圖8B係用以說明第2實施方式中之第1保護膜之膜厚之圖。 圖8C係用以說明第2實施方式中之第1保護膜之膜厚之圖。 圖9A係用以說明第1實施方式中之第1保護膜之膜厚之圖。 圖9B係用以說明第1實施方式中之第1保護膜之膜厚之圖。
S1~S3:步驟

Claims (14)

  1. 一種電漿處理方法，其包含以下工序： (a)藉由包含不含有鹵素之前驅氣體之第1處理氣體，而對腔室之內部之構件之表面形成第1保護膜； (b)於在上述構件之表面形成有上述第1保護膜之後，藉由第2處理氣體之電漿，而對搬入至上述腔室之內部之處理對象體進行電漿處理。
  2. 如請求項1之電漿處理方法，其進而包含以下工序： (c)於將上述電漿處理後之上述處理對象體搬出至上述腔室之外部之後，藉由包含能夠去除上述第1保護膜之氣體之第3處理氣體之電漿，而自上述構件之表面去除上述第1保護膜。
  3. 如請求項2之電漿處理方法，其中於上述(a)工序中形成之上述第1保護膜之膜厚較於上述(c)工序中將藉由上述電漿而產生之離子照射至上述第1保護膜時上述離子滲入至上述第1保護膜之深度厚。
  4. 如請求項2或3之電漿處理方法，其中上述前驅氣體為烴氣體， 能夠去除上述第1保護膜之氣體為含氧氣體。
  5. 如請求項2或3之電漿處理方法，其中上述前驅氣體為含矽氣體， 能夠去除上述第1保護膜之氣體為含鹵素氣體。
  6. 如請求項1或2之電漿處理方法，其進而包含以下工序： (d)於上述(a)工序之後且上述(b)工序之前，藉由與上述第2處理氣體相同種類之第4處理氣體之電漿，而於上述第1保護膜之上形成第2保護膜。
  7. 如請求項6之電漿處理方法，其中上述(d)工序中之製程條件與上述(b)工序中之最初之製程條件相同。
  8. 一種電漿處理系統，其具有： 腔室，其用以對處理對象體進行電漿處理； 氣體供給部，其對上述腔室之內部供給處理氣體； 電漿產生部，其於上述腔室之內部自上述處理氣體產生電漿；及 控制部；且 上述控制部控制上述氣體供給部與上述電漿產生部，以執行以下工序： (a)藉由包含不含有鹵素之前驅氣體之第1處理氣體，而對腔室之內部之構件之表面形成第1保護膜； (b)於在上述構件之表面形成有上述第1保護膜之後，藉由第2處理氣體之電漿，而對搬入至上述腔室之內部之處理對象體進行電漿處理。
  9. 如請求項8之電漿處理系統，其中上述控制部控制上述氣體供給部與上述電漿產生部，以進而執行如下工序：(c)於將上述電漿處理後之上述處理對象體搬出至上述腔室之外部之後，藉由包含能夠去除上述第1保護膜之氣體之第3處理氣體之電漿，而自上述構件之表面去除上述第1保護膜。
  10. 如請求項9之電漿處理系統，其中上述控制部控制上述氣體供給部與上述電漿產生部，以使於上述(a)工序中形成之上述第1保護膜之膜厚較於上述(c)工序中將藉由上述電漿而產生之離子照射至上述第1保護膜時上述離子滲入至上述第1保護膜之深度厚。
  11. 如請求項9或10之電漿處理系統，其中上述前驅氣體為烴氣體， 能夠去除上述第1保護膜之氣體為含氧氣體。
  12. 如請求項9或10之電漿處理系統，其中上述前驅氣體為含矽氣體， 能夠去除上述第1保護膜之氣體為含鹵素氣體。
  13. 如請求項8或9之電漿處理系統，其中上述控制部控制上述氣體供給部與上述電漿產生部，以進而執行以下工序：(d)於上述(a)工序之後且上述(b)工序之前，藉由與上述第2處理氣體相同種類之第4處理氣體之電漿，而於上述第1保護膜之上形成第2保護膜。
  14. 如請求項13之電漿處理系統，其中上述控制部進行控制以使上述(d)工序中之製程條件與上述(b)工序中之最初之製程條件相同。
TW111136674A 2021-09-29 2022-09-28 電漿處理方法及電漿處理系統 TW202335079A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021158697 2021-09-29
JP2021-158697 2021-09-29
JP2022152372A JP2023050155A (ja) 2021-09-29 2022-09-26 プラズマ処理方法及びプラズマ処理システム
JP2022-152372 2022-09-26

Publications (1)

Publication Number Publication Date
TW202335079A true TW202335079A (zh) 2023-09-01

Family

ID=85722270

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111136674A TW202335079A (zh) 2021-09-29 2022-09-28 電漿處理方法及電漿處理系統

Country Status (4)

Country Link
US (1) US20230100292A1 (zh)
KR (1) KR20230046257A (zh)
CN (1) CN115881505A (zh)
TW (1) TW202335079A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6851217B2 (ja) 2017-02-16 2021-03-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
US20230100292A1 (en) 2023-03-30
CN115881505A (zh) 2023-03-31
KR20230046257A (ko) 2023-04-05

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
TW201840248A (zh) 電漿處理方法及電漿處理裝置
TW202147925A (zh) 電漿處理裝置及電漿處理方法
JP2019087626A (ja) プラズマエッチング方法
US11594418B2 (en) Etching method and etching apparatus
JP7537845B2 (ja) プラズマ処理装置
JP2022115719A (ja) プラズマ処理装置及びプラズマ処理方法
TWI754002B (zh) 電漿處理方法及電漿處理裝置
TW202333225A (zh) 基板處理裝置之維護方法及基板處理裝置
TW202335079A (zh) 電漿處理方法及電漿處理系統
CN115148593A (zh) 蚀刻方法和蚀刻处理装置
JP7193428B2 (ja) エッチング方法及び基板処理装置
JP7061981B2 (ja) プラズマエッチング装置およびプラズマエッチング方法
JP2023050155A (ja) プラズマ処理方法及びプラズマ処理システム
WO2022215556A1 (ja) エッチング方法及びエッチング処理装置
WO2024172109A1 (ja) プラズマ処理装置及びプラズマ処理方法
JP7537844B2 (ja) プラズマ処理装置
WO2024180921A1 (ja) エッチング方法及びプラズマ処理装置
JP2023121650A (ja) プラズマ処理方法及びプラズマ処理システム
JP2024013628A (ja) エッチング方法及びプラズマ処理装置
JP2022158811A (ja) エッチング方法及びエッチング処理装置
JP2024010798A (ja) プラズマ処理方法及びプラズマ処理システム
KR20240103990A (ko) 에칭 방법 및 플라즈마 처리 장치
JP2024035702A (ja) プラズマ処理装置及びプラズマ処理方法
JP2023170855A (ja) エッチング方法及びプラズマ処理装置