TW202333552A - 具有防電磁波結構的晶片封裝結構 - Google Patents
具有防電磁波結構的晶片封裝結構 Download PDFInfo
- Publication number
- TW202333552A TW202333552A TW111104985A TW111104985A TW202333552A TW 202333552 A TW202333552 A TW 202333552A TW 111104985 A TW111104985 A TW 111104985A TW 111104985 A TW111104985 A TW 111104985A TW 202333552 A TW202333552 A TW 202333552A
- Authority
- TW
- Taiwan
- Prior art keywords
- chip
- substrate
- impedance
- packaging structure
- window
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 238000004806 packaging method and process Methods 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 41
- 230000000149 penetrating effect Effects 0.000 claims abstract description 11
- 235000012431 wafers Nutrition 0.000 claims description 86
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 238000005476 soldering Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000007789 sealing Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000006378 damage Effects 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
一種具有防電磁波結構的晶片封裝結構,包含:基板、第一晶片、金屬導線、高阻抗晶片及封裝結構,其中基板具有上表面、下表面、多個貫穿上表面及下表面的電連接結構及窗口。第一晶片的主動面朝下設置在基板的上表面,其主動面還設有焊墊與基板的電連接結構連接,第一晶片的部份主動面曝露窗口中,藉由金屬導線通過曝露窗口的部份將第一晶片的主動面與基板的下表面電性連接。高阻抗晶片設置於第一晶片的四周及基板的上表面,封裝結構設置在基板的上表面並且包覆了基板的上表面、第一晶片、高阻抗晶片、金屬導線及基板的下表面。
Description
本發明是有關於一種晶片封裝結構,特別的是一種具有防電磁波結構的晶片封裝結構。
電磁干擾是一種電磁現象,一些電器、電子設備工作時所產生的電磁波,容易對周圍的其他電氣、電子設備形成電磁干擾,引發故障或者影響信號的傳輸。而且,過度的電磁干擾會形成電磁污染,危害周遭人們的身體健康。
現行晶片封裝層面運用越來越廣泛, 尤其應用於車用電子方面, 因車子是高速移動式產品,進而環境每秒在變化,則高速行駛與移動式變化產生的干擾、 電磁波與靜電皆無法控制。
隨著設備與結構的演進,要達到能夠正常工作而不會相互發生電磁干擾造成性能改變和設備損壞的這種相互相容的狀態越來越難。為了使整體達到電磁相容,必須以整體的電磁環境為依據,要求每個用電設備不產生超過一定限度的電磁發射,同時又要求用電設備本身要具備一定的抗干擾能力。只有對每一個用電設備都作出這兩個方面的約束和改進,才能保證整體達到完全相容。
因此,如何提出一種具有防電磁波結構的晶片封裝結構,能夠有效改善習知技術的問題已成為一個重要的課題。
為了解決上述問題,本發明的主要目的是提供了一種具有防電磁波結構的晶片封裝結構,藉由增設高阻抗晶片於第一晶片周遭,可以將外在干擾、電磁波與靜電阻擋,進而避免第一晶片損壞或運算失效。
根據上述目的,本發明首先提出一種具有防電磁波結構的晶片封裝結構,包含:基板、第一晶片、金屬導線、高阻抗晶片及封裝結構,其中基板還具有上表面和下表面以及多個貫穿上表面及下表面的電連接結構,同時在上表面及下表面之間具有一個窗口。接著,第一晶片的主動面朝下設置在基板的上表面上,而且第一晶片的主動面上配置有多個焊墊與基板的電連接結構電性連接,同時,第一晶片的部份主動面還曝露於窗口中,並藉由金屬導線通過曝露於窗口的部份將第一晶片的主動面與基板的下表面電性連接。然後,多個高阻抗晶片分別設置於第一晶片的四周及基板的上表面上,而封裝結構設置在基板的上表面並且包覆了基板的部份上表面、第一晶片、多個高阻抗晶片、金屬導線及暴露於窗口的基板的下表面。
根據上述目的,本發明另外提出一種具有防電磁波結構的晶片封裝結構,包含:基板、第一晶片、金屬導線、高阻抗晶片及封裝結構,其中基板還具有上表面和下表面以及多個貫穿上表面及下表面的電連接結構。接著,第一晶片具有主動面及背面,其主動面上還具有多個焊墊,並且其背面朝下設置在基板的上表面上,同時金屬導線分別電性連接第一晶片的主動面上的多個焊墊及基板的上表面。然後,多個高阻抗晶片分別設置於第一晶片的四周及基板的上表面上,而封裝結構設置在基板的上表面並且包覆了基板的部份上表面、第一晶片、多個高阻抗晶片及金屬導線。
根據上述目的,本發明又提出一種具有防電磁波結構的晶片封裝結構,包含:基板、第一晶片、金屬導線、高阻抗晶片及封裝結構,其中基板還具有上表面和下表面以及多個貫穿上表面及下表面的電連接結構,同時在上表面及下表面之間具有一個窗口。接著,第一晶片具有主動面及背面,第一晶片的主動面朝下設置在基板的上表面上,而且第一晶片的部份主動面還曝露於窗口中,曝露於窗口的部份主動面與基板的電連接結構電性連接,同時金屬導線通過曝露於窗口的部份將第一晶片的主動面與基板的下表面電性連接。然後,多個高阻抗晶片分別設置於基板的上表面上、第一晶片的四周及第一晶片的上方,而封裝結構設置在基板的上表面並且包覆了基板的部份上表面、第一晶片、多個高阻抗晶片、金屬導線及暴露於窗口的基板的下表面。
根據上述目的,本發明再提出一種具有防電磁波結構的晶片封裝結構,包含:基板、第一晶片、金屬導線、高阻抗晶片及封裝結構,其中基板還具有上表面和下表面以及多個貫穿上表面及下表面的電連接結構。接著,第一晶片具有主動面及背面,其主動面上還具有多個焊墊,並且其背面朝下設置在基板的上表面上,同時金屬導線分別電性連接第一晶片的主動面上的多個焊墊及基板的上表面。然後,多個高阻抗晶片分別設置於基板的上表面上、第一晶片的四周及第一晶片的上方,而封裝結構設置在基板的上表面並且包覆了基板的部份上表面、第一晶片、多個高阻抗晶片及金屬導線。
本發明之優點及特徵以及達到其方法將參照例示性實施例及附圖進行更詳細的描述而更容易理解。然而,本發明可以不同形式來實現且不應被理解僅限於此處所陳述的實施例。相反地,對所屬技術領域具有通常知識者而言,所提供的此些實施例將使本揭露更加透徹與全面且完整地傳達本發明的範疇。
請同時參考圖1及圖2,其中,圖1為具有防電磁波結構的晶片封裝結構第一實施例的剖面示意圖,圖2為本發明第一實施例的俯視圖。如圖1所示,本發明之具有防電磁波結構的晶片封裝結構包含: 基板10、第一晶片20、金屬導線21、高阻抗晶片30及封裝結構70,其中,基板10還具有上表面101和下表面102以及多個貫穿上表面101及下表面102的電連接結構60,同時在上表面101及下表面102之間具有一個窗口103。接著,第一晶片20是一種功能晶片或是半導體裸片,其具有主動面201及背面202,且第一晶片20的主動面201朝下設置在基板10的上表面101上,而且第一晶片20的主動面201上配置有多個焊墊40,通過多個焊墊40與基板10上的電連接結構60電性連接,同時,第一晶片20的部份主動面201還曝露於窗口103中,並藉由金屬導線21通過曝露於窗口103的空間將第一晶片20的主動面201與基板10的下表面102電性連接。然後,將多個高阻抗晶片30分別間隔設置於第一晶片20的四周及基板10的上表面101上,利用放置這些高阻抗晶片30在第一晶片20四周的手段,可以將外在干擾、電磁波與靜電阻擋隔絕,進而避免第一晶片20損壞或運算失效,其中高阻抗晶片30可以是一種以矽晶片或是化合物晶片(例如:炭化矽晶片)製作而成,其中,這些高阻抗晶片30的阻抗在1000歐姆(Ω)以上,此外,高阻抗晶片30的高度是需要大於第一晶片20的高度,以便能在進行封膠製程時,能夠保護金屬導線21。要強調的是,本發明是通過在晶片20的四周間隔配置多個高阻抗晶片30,藉以達到抗干擾之效果,然而,對此高阻抗晶片30的材質,並不加以限制。最後,通過封膠製程將封裝結構70設置在基板10的上表面101並且包覆了基板10的部份上表面101、第一晶片20、多個高阻抗晶片30、金屬導線21及暴露於窗口103的基板10的下表面102,藉以增加整體封裝結構70的穩固性。要說明的是,當完成封裝後,在基板10的下表面102上還具有多個電性連接元件80,其中,這些電性連接元件80可以是一種錫球或是晶圓凸塊,而錫球可以是一種C4標準的的錫球。
接下來,請參考圖3,圖3為具有防電磁波結構的晶片封裝結構第二實施例的剖面示意圖。如圖3所示,本發明第二實施例之具有防電磁波結構的晶片封裝結構包含: 基板10、第一晶片20、金屬導線21、高阻抗晶片30及封裝結構70,其中,基板10還具有上表面101和下表面102以及多個貫穿上表面101及下表面102的電連接結構60,以及在基板10的上表面101還設有電性連接線路(未顯示於圖中)。接著,第一晶片20是一種功能晶片或是半導體裸片,其具有主動面201及背面202,其主動面201上還具有多個焊墊40,且其背面202還配置有多個焊墊40並朝下設置在基板10的上表面101與基板10的電連接結構60電性連接。接下來,使用打線製程,將複數條金屬導線21的一端電性連接第一晶片20的主動面201上的焊墊40,並將金屬導線21的另一端電性連接至基板10的上表面101上的電性連接線路(未顯示於圖中)。然後,將多個高阻抗晶片30分別間隔設置於第一晶片20的四周及基板10的上表面101上,利用放置高阻抗晶片30在第一晶片20的四周,將外在干擾、電磁波與靜電阻擋隔絕,進而避免第一晶片20損壞或運算失效,其中,高阻抗晶片30可以是一種以矽晶片或是化合物晶片(例如:炭化矽晶片)製作而成,而這些高阻抗晶片30的阻抗在1000歐姆(Ω)以上。此外,高阻抗晶片30的高度是需要大於第一晶片20的高度,以便能在進行封膠製程時,能夠保護第一晶片20。由於,本發明是通過在晶片20的四周間隔配置多個高阻抗晶片30,藉以達到抗干擾之效果,然而,本發明對此高阻抗晶片30的材質,並不加以限制。最後,通過封膠製程,將封裝結構70設置在基板10的上表面101並且包覆了基板10的部份上表面101、第一晶片20、多個高阻抗晶片30及金屬導線21,增加整體封裝結構70的穩固性。要說明的是,當完成封裝後,在基板10的下表面102上還具有多個電性連接元件80,其中,這些電性連接元件80可以是一種錫球或是晶圓凸塊,而錫球可以是一種C4標準的的錫球。很明顯的,圖3所示的封裝結構的俯視圖與是圖2相同。
再接著,請同時參考圖4及圖5,其中,圖4為本發明之具有防電磁波結構的晶片封裝結構第三實施例的剖面示意圖,而圖5為第三實施例的俯視圖。首先,如圖4所示,本發明之具有防電磁波結構的晶片封裝結構包含: 基板10、第一晶片20、金屬導線21、高阻抗晶片30及封裝結構70,其中,基板10還具有上表面101和下表面102以及多個貫穿上表面101及下表面102的電連接結構60,同時在上表面101及下表面102之間具有一個窗口103。接著,第一晶片20是一種功能晶片或是半導體裸片,其具有主動面201及背面202,且第一晶片20的主動面201朝下設置在基板10的上表面101上,而且第一晶片20的主動面201上配置有多個焊墊40與基板10的電連接結構60電性連接,同時,第一晶片20的部份主動面201還曝露於窗口103中,並藉由金屬導線21通過曝露於窗口103的部份將第一晶片20的主動面201與基板10的下表面102電性連接。然後,將多個高阻抗晶片30分別間隔設置於第一晶片20的四周及上方,其中,配置在第一晶片20的上方的高阻抗晶片30是與配置在第一晶片20四周的高阻抗晶片30連接,使得這些高阻抗晶片30能夠以近似封閉的方式將第一晶片20環繞包覆。很明顯的,通過多個高阻抗晶片30來將第一晶片20環繞包覆的結構,可以進一步提高對外在干擾、電磁波與靜電阻擋的隔絕,進而避免第一晶片20損壞或運算失效。其中,高阻抗晶片30可以是一種以矽晶片或是化合物晶片(例如:炭化矽晶片)製作而成,而這些高阻抗晶片30的阻抗在1000歐姆(Ω)以上。此外,高阻抗晶片30的高度是需要大於第一晶片20的高度,以便能在進行封膠製程時,能夠保護第一晶片20。由於,本發明是通過在晶片20的四周間隔配置多個高阻抗晶片30,藉以達到抗干擾之效果,故本發明對此高阻抗晶片30的材質,並不加以限制。最後,通過封膠製程,將封裝結構70設置在基板10的上表面101並且包覆了基板10的部份上表面101、第一晶片20、多個高阻抗晶片30、金屬導線21及暴露於窗口103的基板10的下表面102,增加整體封裝結構70的穩固性。要說明的是,當完成封裝後,在基板10的下表面102上還具有多個電性連接元件80,其中,這些電性連接元件80可以是一種錫球或是晶圓凸塊,而錫球可以是一種C4標準的的錫球。
接下來,請參考圖6,圖6為具有防電磁波結構的晶片封裝結構的第四實施例示意圖。如圖6所示,本發明之具有防電磁波結構的晶片封裝結構包含基板10、第一晶片20、金屬導線21、高阻抗晶片30及封裝結構70,其中基板10還具有上表面101和下表面102以及多個貫穿上表面101及下表面102的電連接結構60,以及在基板10的上表面101還設有電性連接線路(未顯示於圖中)。接著,第一晶片20是一種功能晶片或是半導體裸片,其具有主動面201及背面202,其主動面201上還具有多個焊墊40,且其背面202還配置有多個焊墊40並朝下設置在基板10的上表面101與基板10的電連接結構60電性連接。接下來,使用打線製程,將複數條金屬導線21的一端電性連接第一晶片20的主動面201上的焊墊40,並將金屬導線21的另一端電性連接至基板10的上表面101上的電性連接線路(未顯示於圖中)。然後,將多個高阻抗晶片30分別間隔設置於第一晶片20的四周及上方,其中,配置在第一晶片20的上方的高阻抗晶片30是與配置在第一晶片20四周的高阻抗晶片30連接,使得這些高阻抗晶片30能夠以近似封閉的方式將第一晶片20環繞包覆。很明顯的,通過多個高阻抗晶片30來將第一晶片20環繞包覆的結構,可以進一步提高對外在干擾、電磁波與靜電阻擋的隔絕,進而避免第一晶片20損壞或運算失效。其中,高阻抗晶片30可以是一種以矽晶片或是化合物晶片(例如:炭化矽晶片)製作而成,而這些高阻抗晶片30的阻抗在1000歐姆(Ω)以上。此外,高阻抗晶片30的高度是需要大於第一晶片20的高度,以便能在進行封膠製程時,能夠保護第一晶片20及金屬導線21。由於,本發明是通過在晶片20的四周間隔配置多個高阻抗晶片30,藉以達到抗干擾之效果,故本發明對此高阻抗晶片30的材質,並不加以限制。最後,通過封膠製程,將封裝結構70設置在基板10的上表面101並且包覆了基板10的部份上表面101、第一晶片20、多個高阻抗晶片30及金屬導線21,增加整體封裝結構70的穩固性。要說明的是,當完成封裝後,在基板10的下表面102上還具有多個電性連接元件80,其中,這些電性連接元件80可以是一種錫球或是晶圓凸塊,而錫球可以是一種C4標準的的錫球。很明顯的,圖6所示的封裝結構的俯視圖是與圖5相同。
上述所述者僅為本發明之較佳實施例,舉凡依本發明精神所作之等效修飾或變化,依照相同概念所提出之具有防電磁波結構的晶片封裝結構的系統架構,皆應仍屬本發明涵蓋之範圍內。
10:基板
20:第一晶片
21:金屬導線
30:高阻抗晶片
40:焊墊
60:電連接結構
70:封裝結構
80:電性連接元件
101:上表面
102:下表面
103:窗口
201:主動面
202:背面
圖1 為本發明的具有防電磁波結構的晶片封裝結構第一實施例的剖面示意圖。
圖2 為本發明的具有防電磁波結構的晶片封裝結構的俯視圖。
圖3 為本發明的具有防電磁波結構的晶片封裝結構的第二實施例的剖面示意圖。
圖4 為本發明的具有防電磁波結構的晶片封裝結構第三實施例的剖面示意圖。
圖5 為本發明的具有防電磁波結構的晶片封裝結構的另一實施例俯視圖。
圖6 為本發明的具有防電磁波結構的晶片封裝結構的第四實施例的剖面示意圖。
10:基板
20:第一晶片
21:金屬導線
30:高阻抗晶片
40:焊墊
60:電連接結構
70:封裝結構
80:電性連接元件
101:上表面
102:下表面
103:窗口
201:主動面
202:背面
Claims (7)
- 一種具有防電磁波結構的晶片封裝結構,包含: 一基板,具有一上表面和一下表面,該基板具有多個貫穿該上表面及該下表面的電連接結構以及在該上表面及該下表面之間具有一窗口; 一第一晶片,具有一主動面及一背面,該第一晶片的該主動面朝下設置在該基板的該上表面上,且該第一晶片的部份該主動面曝露於該窗口且部份該主動面與該些電連接結構電性連接; 一金屬導線,通過曝露於該窗口的部份將該第一晶片的該主動面與該基板的該下表面電性連接; 多個高阻抗晶片,分別設置於該第一晶片的四周及該基板的該上表面上;以及 一封裝結構,用以包覆該基板的部份該上表面、該第一晶片、該些高阻抗晶片、在該窗口內的該金屬導線及暴露於該窗口的該基板的該下表面。
- 一種具有防電磁波結構的晶片封裝結構,包括: 一基板,具有一上表面和一下表面,該基板具有多個貫穿該上表面及該下表面的電連接結構; 一第一晶片,具有一主動面及一背面,且於該主動面上具有多個焊墊及該第一晶片的該背面朝向該基板的該上表面設置; 一金屬導線,分別電性連接該第一晶片的該主動面的該些焊墊及該基板的該上表面; 多個高阻抗晶片,分別設置於該第一晶片的四周及該基板的該上表面上;以及 一封裝結構,設置在該基板的該上表面以包覆該基板的部份該上表面、該第一晶片、該些高阻抗晶片及該金屬導線。
- 一種具有防電磁波結構的晶片封裝結構,包括: 一基板,具有一上表面和一下表面,該基板具有多個貫穿該上表面及該下表面的電連接結構以及在該上表面及該下表面之間具有一窗口; 一第一晶片,具有一主動面及一背面,該第一晶片的該主動面朝下設置在該基板的該上表面上,且該第一晶片的部份該主動面曝露於該窗口且部份該主動面與該些電連接結構電性連接; 一金屬導線,通過曝露於該窗口的部份將該第一晶片的該主動面與該基板的該下表面電性連接; 多個高阻抗晶片,分別設置於該基板的該上表面上、該第一晶片的四周及該第一晶片的上方;以及 一封裝結構,用以包覆該基板的部份該上表面、該第一晶片、該些高阻抗晶片、在該窗口內的該金屬導線及暴露於該窗口的該基板的該下表面。
- 一種具有防電磁波結構的晶片封裝結構,包括: 一基板,具有一上表面和一下表面,該基板具有多個貫穿該上表面及該下表面的電連接結構; 一第一晶片,具有一主動面及一背面,且於該主動面上具有多個焊墊及該第一晶片的該背面朝向該基板的該上表面設置; 一金屬導線,分別電性連接該第一晶片的該主動面的該些焊墊及該基板的該上表面; 多個高阻抗晶片,分別設置於該基板的該上表面上、該第一晶片的四周及該第一晶片的上方;以及 一封裝結構,設置在該基板的該上表面以包覆該基板的部份該上表面、該第一晶片、該些高阻抗晶片及該金屬導線。
- 如請求項1至4中之任一項所述的具有防電磁波結構的晶片封裝結構,其中該第一晶片為一功能晶片或一半導體裸片。
- 如請求項1至4中之任一項所述的具有防電磁波結構的晶片封裝結構,其中在該基板的該下表面上還具有多個電性連接元件。
- 如請求項6所述的具有防電磁波結構的晶片封裝結構,其中該電性連接元件為錫球(solder ball)或是晶圓凸塊(solder bump)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111104985A TW202333552A (zh) | 2022-02-10 | 2022-02-10 | 具有防電磁波結構的晶片封裝結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111104985A TW202333552A (zh) | 2022-02-10 | 2022-02-10 | 具有防電磁波結構的晶片封裝結構 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202333552A true TW202333552A (zh) | 2023-08-16 |
Family
ID=88559176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111104985A TW202333552A (zh) | 2022-02-10 | 2022-02-10 | 具有防電磁波結構的晶片封裝結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW202333552A (zh) |
-
2022
- 2022-02-10 TW TW111104985A patent/TW202333552A/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100702969B1 (ko) | 더미 솔더 볼을 갖는 bga형 반도체 칩 패키지의 기판 실장 구조 | |
JP3581086B2 (ja) | 半導体装置 | |
JP3657246B2 (ja) | 半導体装置 | |
US8796847B2 (en) | Package substrate having main dummy pattern located in path of stress | |
US7301229B2 (en) | Electrostatic discharge (ESD) protection for integrated circuit packages | |
KR101004684B1 (ko) | 적층형 반도체 패키지 | |
CN212136426U (zh) | 倒装芯片和芯片封装结构 | |
JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
JP2010050177A (ja) | 半導体装置 | |
KR20110020548A (ko) | 반도체 패키지 및 그의 제조방법 | |
TWI441311B (zh) | 半導體封裝結構 | |
TW202333552A (zh) | 具有防電磁波結構的晶片封裝結構 | |
TWM628675U (zh) | 具有防電磁波結構的晶片封裝結構 | |
TWI745162B (zh) | 半導體封裝結構 | |
WO2022001465A1 (zh) | 倒装芯片和芯片封装结构 | |
KR20090041936A (ko) | 반도체 소자의 금속 패드 | |
TWI714415B (zh) | 半導體封裝防磁結構 | |
JP3558070B2 (ja) | 半導体装置およびその製造方法 | |
TWI710093B (zh) | 天線置頂之半導體封裝結構 | |
TWI777872B (zh) | 半導體封裝構造及其製造方法 | |
JPS60100443A (ja) | 半導体装置の実装構造 | |
JP4216646B2 (ja) | チップ・オン・チップ構造の半導体装置 | |
TWI433288B (zh) | 半導體晶片封裝結構及其製法暨用於半導體晶片封裝結構之封裝基板結構 | |
KR100762875B1 (ko) | 적층형 패키지 | |
KR20070078953A (ko) | 적층형 패키지 |