TW202333342A - 半導體裝置和電路裝置 - Google Patents

半導體裝置和電路裝置 Download PDF

Info

Publication number
TW202333342A
TW202333342A TW112102915A TW112102915A TW202333342A TW 202333342 A TW202333342 A TW 202333342A TW 112102915 A TW112102915 A TW 112102915A TW 112102915 A TW112102915 A TW 112102915A TW 202333342 A TW202333342 A TW 202333342A
Authority
TW
Taiwan
Prior art keywords
mosfet
gate wiring
semiconductor
region
electrode
Prior art date
Application number
TW112102915A
Other languages
English (en)
Inventor
中柴康隆
柳川洋
森和久
波多俊幸
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW202333342A publication Critical patent/TW202333342A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置包括：第一半導體晶片，其包括n型的第一MOSFET和第一寄生二極體；以及第二半導體晶片，其包括n型的第二MOSFET和第二寄生二極體。第一源極電極和第一閘極佈線形成在第一半導體晶片的第一正面中，第一汲極電極形成在第一半導體晶片的第一背面中。第二源極電極和第二閘極佈線形成在第二半導體晶片的第二正面中，第二汲極電極形成在第二半導體晶片的第二背面中。第一正面和第二正面彼此面對，使得第一源極電極和第二源極電極經由導電膏彼此接觸。

Description

半導體裝置和電路裝置
[相關申請案的交叉引用]2022年2月3日提交的日本專利申請號2022－015407的公開內容（包括說明書、附圖和摘要在內）全部通過引用併入此文。
本發明涉及半導體裝置和電路裝置，更具體而言涉及包括n型MOSFET的半導體裝置和使用該半導體裝置的電路裝置。
在機動車輛上安裝了許多電氣設備，諸如需要電力的前照燈和電動車窗。繼電器已經被用作用於從電池向這種電氣設備供電或中斷供電的開關。近年來，已經使用包括n型功率MOSFET（金屬氧化物半導體場效應電晶體）的半導體裝置來代替繼電器。
在電池或其他設備的維護中，有時會拆卸連接到電池的電纜。然而，在維護之後，將電纜重新連接到電池。此時，可能發生將電纜反向連接到電池的正極或負極的故障。在使用繼電器的開關中，即使在反向連接的情況下，當開關斷開時電流也不會流動。
然而，在使用半導體裝置的開關中，即使當功率MOSFET截止時，電流也會意外地流過形成在功率MOSFET中的寄生二極體。為了防止這種電流反向流動，p型功率MOSFET串聯連接在n型功率MOSFET的汲極與電池的正極之間。
在這種情況下，可想到如下的（第一示例）方法來作為半導體裝置（半導體模組）的一個方面：該方法製備封裝在不同封裝體中的、包括n型功率MOSFET的半導體晶片和包括p型功率MOSFET的半導體晶片。替代地，可想到如下的（第二示例）方法：該方法製備平坦放置並封裝在單個封裝體中的、包括n型功率MOSFET的半導體晶片和包括p型功率MOSFET的半導體晶片。然而，第一示例具有安裝面積大的問題，並且第二示例具有封裝面積大的問題。
下面列出了所公開的技術。
[專利檔1]日本未審查專利申請公開號2016－207716
[專利檔2]日本未審查專利申請公開號2012－243930
在專利檔1中，為了防止電流反向流動，使用源極和汲極反向串聯連接的n型功率MOSFET來代替p型功率MOSFET。該專利文獻公開了一種（第三示例）半導體裝置，其包括形成在同一半導體基板上並封裝在單個封裝體中的兩個n型功率MOSFET。一個n型功率MOSFET的源極連接到電池的正極，一個n型功率MOSFET的汲極連接到另一n型功率MOSFET的汲極，且另一n型功率MOSFET的源極連接到電池的負極。
專利檔2公開了一種半導體裝置，其包括形成在同一半導體基板上的溝槽閘極n型功率MOSFET和平面n型功率MOSFET。
在專利檔1的（第三示例）半導體裝置中，可以使安裝區域和封裝區域小於第一示例和第二示例的安裝區域和封裝區域。
然而，兩個n型功率MOSFET的汲極通過半導體基板中的n型漂移區、形成在半導體基板的背面上的汲極電極和形成在汲極區之下的引線框來彼此連接。換言之，兩個n型功率MOSFET之間的水準方向上的電阻分量大，因此，存在難以改善半導體裝置的性能的問題。因此，當半導體裝置用作開關時，存在難以降低開關損耗的問題。
本申請的主要目的是減小安裝面積和封裝面積，以使其小於第一示例和第二示例的安裝面積和封裝面積，並且減小電阻分量，以使其小於第三示例的電阻分量，從而改善半導體裝置的性能。結果是，減少了使用半導體裝置作為開關的電路裝置中的損耗。
根據本說明書的描述和附圖，其它目的和新穎特徵將是顯而易見的。
本申請中公開的實施例的典型方案的概要將簡要描述如下：
根據一個實施例的半導體裝置包括：第一半導體晶片，其包括n型的第一MOSFET和形成在所述第一MOSFET中的第一寄生二極體；以及第二半導體晶片，其包括n型的第二MOSFET和形成在所述第二MOSFET中的第二寄生二極體。在這種情況下，第一源極電極和第一閘極佈線形成在第一半導體晶片的正面上，第一汲極電極形成在第一半導體晶片的背面上，第一寄生二極體的第一陽極耦合到第一源極電極，第一寄生二極體的第一陰極耦合到第一汲極電極，第二源極電極和第二閘極佈線形成在第二半導體晶片的正面上，第二汲極電極形成在第二半導體晶片的背面上，第二寄生二極體的第二陽極耦合到第二源極電極，第二寄生二極體的第二陰極耦合到第二汲極電極，第一半導體晶片的正面和第二半導體晶片的正面彼此面對，使得第一源極電極和第二源極電極經由第一導電構件彼此接觸。
根據一個實施例，可以改善半導體裝置的性能。並且，可以減少使用半導體裝置作為開關的電路裝置中的損耗。
在下文中，將參照附圖詳細描述實施例。注意，在用於描述實施例的所有附圖中，具有相同功能的部件由相同的附圖標記表示，並且將省略其重複描述。此外，除非在以下實施例中特別要求，否則原則上不重複相同或類似部分的描述。
（第一實施例）
＜使用半導體裝置的電路裝置＞
圖1示出了使用根據第一實施例的半導體裝置100作為開關的電路裝置。半導體裝置100是半導體模組，該半導體模組包括：半導體晶片CHP1，其包括n型MOSFET 1Q和寄生二極體D1；以及半導體晶片CHP2，其包括n型MOSFET 2Q和寄生二極體D2。半導體裝置100可以包括半導體晶片CHP3，其包括控制電路CTRL。
圖1的電路裝置包括：用作開關的半導體裝置100；電池BA；以及負載LAD。負載LAD是諸如安裝在機動車輛上的前照燈或電動車窗的電氣設備。
MOSFET2QMOSFET 2Q的汲極電極DE2電連接到電池BA的正極。MOSFET 2Q的源極電極SE2電連接到MOSFET 1Q的源極電極SE1。MOSFET 1Q的汲極電極DE1通過負載LAD電連接到電池BA的負極。MOSFET 1Q的閘極電極GE1和MOSFET 2Q的閘極電極GE2彼此連接，並且電連接到控制電路CTRL。
注意，控制電路CTRL具有向閘極電極GE1和閘極電極GE2提供閘極電位的功能，以便切換MOSFET 1Q和MOSFET 2Q中的每一個的導通/截止狀態。作為具有另一功能的電路，控制電路CTRL可以包括升壓電路、過熱關斷控制電路、過電流限制器電路、用於電流檢測、電壓檢測或其它的監控電路。
在第一實施例中，閘極電極GE1和閘極電極GE2在彼此連接的同時電連接到控制電路CTRL。因此，控制電路CTRL可以同時切換MOSFET 1Q的導通/截止狀態和MOSFET 2Q的導通/截止狀態。
寄生二極體D1形成在MOSFET 1Q中。如圖1所示，該寄生二極體D1的陽極耦合到源極電極SE1。如圖1所示，該寄生二極體D1的陰極耦合到汲極電極DE1。
寄生二極體D2形成在MOSFET 2Q中。如圖1所示，該寄生二極體D2的陽極耦合到源極電極SE2。如圖1所示，該寄生二極體D2的陰極耦合到汲極電極DE2。
MOSFET2QMOSFET 2Q是用於開關操作（接通操作和斷開操作）的裝置，該開關操作用於在將電池BA適當地連接到半導體裝置100的情況下在需要時向負載LAD供電。MOSFET 1Q是用於在電池BA反向連接到半導體裝置100的情況下防止電流反向流動的裝置。
下面將說明在電池BA與半導體裝置100適當連接的情況下的電路操作。首先，說明從電池BA向負載LAD供電的情況。等於或高於MOSFET 1Q和MOSFET 2Q的閾值電壓的閘極電位被從控制電路CTRL提供到閘極電極GE1和閘極電極GE2，以導通MOSFET 1Q和MOSFET 2Q。由此，電流從電池BA向負載LAD流動。
將解釋對負載LAD的供電中斷的情況。例如，地電位（GND）被從控制電路CTRL提供到閘極電極GE1和閘極電極GE2，以截止MOSFET 1Q和MOSFET 2Q。在這種情況下，電流不在寄生二極體D2中流動。因此，電流不會從電池BA流向負載LAD。
接下來，將說明在電池BA反向連接到半導體裝置100的情況下的電路操作。MOSFET 1Q和MOSFET 2Q被截止。在這種情況下，電流不在寄生二極體D1中流動。由此，能夠防止電流從電池BA向負載LAD流動。
＜MOSFET和寄生二極體的結構＞
半導體晶片CHP1具有正面TS1和背面BS1，半導體晶片CHP2具有正面TS2和背面BS2。圖2是從靠近正面TS1的區域觀察半導體晶片CHP1的俯視圖。圖3是從靠近正面TS2的區域觀察半導體晶片CHP2的俯視圖。注意，半導體晶片CHP2的平面面積大於半導體晶片CHP1的平面面積。
如圖2所示，源極電極SE1和閘極佈線GW1形成在半導體晶片CHP1的正面TS1上。半導體晶片CHP1主要被源極電極SE1覆蓋，MOSFET 1Q主要形成在源極電極SE1之下。MOSFET 1Q的閘極電極GE1電連接到閘極佈線GW1。
如圖3所示，源極電極SE2和閘極佈線GW2形成在半導體晶片CHP2的正面TS2上。半導體晶片CHP2主要被源極電極SE2覆蓋，MOSFET 2Q主要形成在源極電極SE2之下。MOSFET 2Q的閘極電極GE2電連接到閘極佈線GW2。
閘極佈線GW2包括連接部GW2a和與連接部GW2a一體化的連接部GW2b。連接部GW2a設置成連接到半導體晶片CHP1的閘極佈線GW1，並且連接部GW2b設置成連接到外部連接構件21等。
下面將參照圖4說明MOSFET 1Q、寄生二極體D1、MOSFET 2Q和寄生二極體D2的結構。注意，並聯連接的多個MOSFET實際上形成在半導體晶片CHP1和半導體晶片CHP2中。因此，就等效電路而言，多個MOSFET可以被認為是一個MOSFET。在本申請中說明的MOSFET 1Q和MOSFET 2Q中，並聯連接的多個MOSFET被統稱為一個MOSFET。
首先，將說明MOSFET 1Q和寄生二極體D1的結構。
半導體基板SUB1具有正面和背面，並且包括低濃度的n型漂移區NV。在這種情況下，半導體基板SUB1是n型矽基板，並且半導體基板SUB1本身構成漂移區NV。注意，漂移區NV可以是由n型矽基板和半導體層製成的堆疊體，所述半導體層在通過外延生長方法摻雜有磷（P）的情況下生長在矽基板。在本申請中，這種堆疊體也將被解釋為半導體基板SUB1。
在靠近半導體基板SUB1的正面的區域中，在半導體基板SUB1中形成p型體區PB。在體區PB中，形成n型源極區NS。源極區NS具有比漂移區NV更高的雜質濃度。
在靠近半導體基板SUB1的正面的區域中，在半導體基板SUB1中形成溝槽TR。溝槽TR的底部到達比體區PB深的位置。在溝槽TR內形成閘極絕緣膜GI。閘極電極GE1形成在閘極絕緣膜GI上以被掩埋在溝槽TR內。換句話說，MOSFET 1Q具有溝槽閘極結構。閘極絕緣膜GI例如是氧化矽膜，並且閘極電極GE1例如是n型多晶矽膜。
在半導體基板SUB1的正面上形成層間絕緣膜IL，以便覆蓋閘極電極GE1。層間絕緣膜IL例如是氧化矽膜。在層間絕緣膜IL中形成孔CH。孔CH穿透層間絕緣膜IL和源極區NS，使得其底部位於體區PB內。在體區PB內的孔CH的底部，形成p型高含量區PR。高含量區PR具有比體區PB更高的雜質濃度。
在層間絕緣膜IL上，源極電極SE1形成為被掩埋在孔CH內。源極電極SE1電連接到源極區NS、體區PB和高含量區PR，以向其提供源極電位。注意，閘極佈線GW1也形成在層間絕緣膜IL上，儘管圖中未示出。多個閘極電極GE1共同連接到半導體晶片CHP1的外圓周處的閘極引出部分。孔CH也形成在閘極引出部分上，並且閘極佈線GW1被掩埋在孔CH內。因此，閘極佈線GW1電連接到閘極電極GE1以向閘極電極GE1提供閘極電位。
源極電極SE1和閘極佈線GW1中的每一個由例如阻擋金屬膜和形成在阻擋金屬膜上的導電膜製成。阻擋金屬膜例如是氮化鈦膜，並且導電膜例如是鋁膜。
注意，源極電極SE1和閘極佈線GW1中的每一個可以由掩埋在孔CH內的插塞層和形成在層間絕緣膜IL上的佈線部分構成。在這種情況下，佈線部分是由氮化鈦膜和鋁膜製成的層疊膜，並且插塞層是由諸如氮化鈦膜的阻擋金屬膜和諸如鎢膜的導電膜製成的層疊膜。
在靠近半導體基板SUB1的背面的區域中，在半導體基板SUB1中形成n型汲極區ND。汲極區ND具有比漂移區NV更高的雜質濃度。汲極電極DE1形成在半導體基板SUB1的背面之下。汲極電極DE1電連接到汲極區ND和漂移區NV，以向汲極區ND提供汲極電位。汲極電極DE1由例如鋁膜、鈦膜、鎳膜、金膜或銀膜的單層金屬膜製成，或者由通過適當堆疊這些金屬膜形成的堆疊膜製成。
寄生二極體D1由體區PB以及體區PB之下的半導體基板SUB1（漂移區NV）和汲極區ND構成。換句話說，寄生二極體D1是在半導體晶片CHP1中的如下的P/N二極體，該P/N二極體使用體區PB作為陽極並使用半導體基板SUB1和汲極區ND作為陰極。
除了半導體基板SUB2、正面TS2、背面BS2、閘極電極GE2、源極電極SE2、閘極佈線GW2和汲極電極DE2的符號不同之外，MOSFET 2Q的結構基本上與MOSFET 1Q的結構相同。因此，對MOSFET 2Q的結構的細節的說明是重疊的，因此省略。
寄生二極體D2由體區PB以及體區PB之下的半導體基板SUB2（漂移區NV）和汲極區ND構成。換句話說，寄生二極體D2是在半導體晶片CHP2中的如下P/N二極體：該P/N二極體使用體區PB作為陽極並使用半導體基板SUB2和汲極區ND作為陰極。
與MOSFET 1Q的區別在於MOSFET 2Q包括形成在體區PB之下的半導體基板SUB2中的p型柱區PC。柱區PC具有比體區PB更高的雜質濃度。在n型MOSFET 2Q的情況下，由於形成這樣的p型柱區PC，所以在柱區PC周圍產生耗盡以提高擊穿電壓。
由於在這種情況下柱區PC與體區PB接觸，所以源極電位也被提供給p型柱區PC。然而，柱區PC可以與體區PB物理分離，或者可以呈浮動結構。
柱區PC也可以形成在MOSFET 1Q中。然而，由於形成柱區PC，增加了導通電阻。MOSFET 2Q是用作圖1的電路裝置中的開關的主器件。因此，為了在連接電池BA的情況下確保開關的可靠性，柱區PC優選地形成在MOSFET 2Q中。為了快速地向負載LAD供電，優選地不形成柱區PC以減小導通電阻。
同時，當柱區PC形成在MOSFET 1Q和MOSFET 2Q兩者中時，或者當柱區PC既不形成在MOSFET 1Q中也不形成在MOSFET 2Q中時，半導體晶片CHP1與半導體晶片CHP2是相同的半導體晶片。因此，在這種情況下，不需要開發、製造或製備另一個半導體晶片，因此，可以簡化製造半導體裝置100的時間和努力。
＜半導體裝置的結構＞
下面將參照圖5至圖10說明半導體裝置100的結構。圖5是示出半導體裝置100的俯視圖。圖7是沿圖5的線A－A截取的剖面圖。圖8是沿圖5的線B－B截取的剖面圖。
注意，圖6示出了包括控制電路CTRL的半導體晶片CHP3安裝在半導體晶片CHP2上的情況的狀態。半導體晶片CHP3通過絕緣樹脂等設置在半導體裝置CHP2的正面TS2之上。在這種情況下，雖然未示出，但是焊盤電極被設置在半導體晶片CHP3的正面上以作為控制電路CTRL的一部分，並且該焊盤電極與連接部GW2b通過諸如接合線的外部連接構件21來電連接。
如圖7和圖8所示，在半導體裝置100中，半導體晶片CHP1和半導體晶片CHP2以半導體晶片CHP1被上下翻轉的方式堆疊。換言之，半導體晶片CHP1的正面TS1和半導體晶片CHP2的正面TS2彼此面對，使得源極電極SE1和源極電極SE2經由導電構件彼此接觸。閘極佈線GW1經由導電構件與閘極佈線GW2的連接部GW2a接觸。在第一實施例中，注意，這些導電構件例如是諸如銀膏的導電膏30。
如圖5至圖8所示，在靠近半導體晶片CHP1的背面BS1的區域中，汲極電極DE1通過導電膏10連接到外部連接構件11。在靠近半導體晶片CHP2的背面BS2的區域中，汲極電極DE2通過導電膏20連接到引線框22。
連接部GW2b設置在俯視觀察下不與半導體晶片CHP1重疊的位置。因此，在接近半導體晶片CHP2的正面TS2的區域中，外部連接構件21可以通過導電膏20連接到連接部GW2b。注意，在具有大平面面積的半導體晶片CHP2上堆疊具有小平面面積的半導體晶片CHP1在簡化安裝方面更有利，因為外部連接構件21可以設置在靠近正面TS2的區域中。
導電膏10和導電膏20中的每一個都是例如銀膏。外部連接構件11和外部連接構件21中的每一個例如是接線柱（銅板）或者由銅或鋁製成的接合線。這裡舉例說明了使用接線柱作為外部連接構件11和外部連接構件21的情況，並且接線柱被加工成朝向半導體晶片CHP2的背面BS2彎曲。
如圖9和10所示，半導體晶片CHP1、半導體晶片CHP2、導電膏10、20、30、外部連接構件11、21以及引線框22由密封樹脂MR密封。外部連接構件11、21以及引線框22的一部分從密封樹脂MR露出。其結果是，MOSFET 1Q和MOSFET 2Q可以通過外部連接構件11、21以及引線框22的露出部分電連接到另一個半導體晶片、另一個佈線板、另一個電子設備或其它設備。換句話說，如圖1所示，由MOSFET 1Q和MOSFET 2Q構成的開關可以電連接到電池BA、負載LAD等。
當如圖6所示安裝半導體晶片CHP3時，注意，通過用密封樹脂MR將半導體晶片CHP3與半導體晶片CH1和半導體晶片CH2一起密封，可以在單個封裝體中提供半導體晶片CH1~CHP3。替代地，半導體晶片CHP3可以與半導體晶片CH1和半導體晶片CH2分開封裝。
＜與研究例的比較＞
圖11和圖12中的每一個示出由本申請的發明人對專利文件1（第三示例）所公開的兩個n型MOSFET的封裝情況進行研究的研究例中的半導體裝置500。
如圖11和圖12所示，研究例的半導體晶片CHP5包括形成在同一半導體基板上的n型MOSFET 1Q和n型MOSFET 2Q。源極電極SE5和閘極佈線GW5形成在半導體晶片CHP5的正面TS5上，汲極電極DE5形成在半導體晶片CHP5的背面BS5上。
即使在研究例中，與第一實施例類似地，n型MOSFET 2Q對應於用作電路裝置中的開關的主器件，而n型MOSFET 1Q對應於用於防止電流反向流動的器件。如從專利檔1的圖1中看到的，研究例的電路裝置與第一實施例的圖1的不同之處在於：n型MOSFET 2Q的汲極和n型MOSFET 1Q的汲極共同連接，但基本上等同於第一實施例的圖1。
源極電極SE5和閘極佈線GW5直接連接到外部連接構件51。汲極電極DE5通過導電膏52連接到引線框53。包括控制電路CTRL的半導體晶片CHP3通過絕緣樹脂54等設置在源極電極SE5之上。
在研究例中，兩個MOSFET 1Q和MOSFET 2Q的汲極通過汲極電極DE5、半導體基板內的n型漂移區以及引線框53來電連接。因此，由於在兩個MOSFET 1Q和MOSFET 2Q之間的水準方向上的電阻分量大，所以存在難以減小開關損耗的問題。因此，存在難以改善半導體裝置的性能的問題。
並且，由於MOSFET 1Q和MOSFET 2Q形成在相同的半導體基板上，所以它們中的每一個的形成面積小。特別是當對作為主器件的MOSFET 2Q賦予優先順序時，容易使MOSFET 1Q的形成面積變小。因此，存在難以減小MOSFET 1Q和MOSFET 2Q的導通電阻的問題。並且，由於不能增大外部連接構件51的佈置面積，因此存在與其相關的電阻值容易增大的問題。
圖13是關於第一實施例的半導體裝置100與研究例的半導體裝置500之間的每個電阻值的比較的表格。注意，圖13中的數值被示為相對值。在這種情況下，在第一實施例的MOSFET 2Q的形成面積與研究例的MOSFET 2Q的形成面積幾乎相同的假設下，計算數值。
在第一實施例中，包括MOSFET 1Q的半導體晶片CHP1與半導體晶片CHP2分離，因此，可以使MOSFET 1Q的形成面積大於研究例中的形成面積。因此，可以減小MOSFET 1Q的導通電阻。
在第一實施例中，外部連接構件11和外部連接構件21可以分別設置在半導體晶片CHP1的正面TS1和半導體晶片CHP2的正面TS2上，並且引線框22可以設置在半導體晶片CHP2的背面BS2上。因此，外部連接構件和引線框的佈置面積變大，並且容易減小與它們相關的電阻值。粗略地說，在第一實施例中，可以佈置多達研究例中的外部連接構件和引線框架的約四到五倍的外部連接構件和引線框架。
在研究例中，如在引線框53這一欄或其它欄中所看到的那樣，水準方向上的電阻分量較大。在第一實施例中，源極電極SE1和源極電極SE2經由導電膏30在豎直方向上彼此接觸。因此，源極電極SE1和源極電極SE2之間的距離較小，因此，可以使兩個MOSFET 1Q和MOSFET 2Q之間的電阻分量較小。
如上所述，第一實施例可以實現等於或小於研究例（第三示例）的安裝面積和封裝面積，並且可以減小電阻分量使其小於研究例的電阻分量，因此，可以提高半導體裝置100的性能。並且，可以減少使用半導體裝置100作為開關的電路裝置中的損耗。
在第一實施例中，閘極佈線GW1與閘極佈線GW2的連接部GW2a接觸，並且連接部GW2b通過外部連接構件21電連接到包括控制電路CTRL的半導體晶片CHP3。換言之，閘極佈線GW1和閘極佈線GW2在彼此連接的情況下電連接到控制電路CTRL。因此，可以同時切換MOSFET 1Q的導通/截止狀態和MOSFET 2Q的導通/截止狀態。因此，可以使與這些開關操作相關的電路面積為一半，從而可以改善控制電路CTRL的小型化。
（第二實施例）
下面將參照圖14和圖15說明根據第二實施例的半導體裝置100。在以下的說明中，主要說明與第一實施例的不同點，省略與第一實施例的重複點的說明。
在第一實施例中，閘極佈線GW1和閘極佈線GW2彼此連接。在第二實施例中，閘極佈線GW1和閘極佈線GW2彼此分離，並且通過外部連接構件21電連接到控制電路CTRL。因此，控制電路CTRL可以單獨地切換MOSFET 1Q的導通/截止狀態和MOSFET 2Q的導通/截止狀態。
如圖14和圖15所示，佈線FW形成在半導體晶片CHP2的正面TS2上。佈線FW與源極電極SE2、閘極佈線GW2和汲極電極DE2電絕緣，並且是浮動佈線。注意，佈線FW通過與源極電極SE2和閘極佈線GW2相同的製造步驟形成，並且由與源極電極SE2和閘極佈線GW2相同的材料製成。
佈線FW包括連接部FWa和與連接部FWa一體化的連接部FWb。連接部FWa被設置用於連接到半導體晶片CHP1的閘極佈線GW1，連接部FWb被設置用於連接到外部連接構件21或其它構件。
閘極佈線GW1通過諸如導電膏30的導電構件與連接部FWa接觸。連接部FWb設置在俯視觀察下不與半導體晶片CHP1重疊的位置。因此，在接近半導體晶片CHP2的正面TS2的區域中，外部連接構件21可以通過導電膏20連接到連接部FWb。換句話說，連接部FWb可以通過外部連接構件21電連接到包括控制電路CTRL或其它部件的半導體晶片CHP3。
閘極佈線GW2設置在俯視觀察下不與半導體晶片CHP1重疊的位置。因此，在靠近半導體晶片CHP2的正面TS2的區域中，外部連接構件21可以通過導電膏20連接到閘極佈線GW2。換句話說，閘極佈線GW2可以通過外部連接構件21電連接到包括控制電路CTRL或其它部件的半導體晶片CHP3。
如上所述，當希望單獨控制MOSFET 1Q的導通/截止狀態和MOSFET 2Q的導通/截止狀態時，可以有利地使用第二實施例的半導體裝置100。
第二實施例還可以與第一實施例同樣多地實現安裝區域和封裝區域並且減少電阻分量，因此可以提高半導體裝置100的性能。並且，可以減少使用半導體裝置100作為開關的電路裝置中的損耗。
（第三實施例）
下面將參照圖16至圖18說明根據第三實施例的半導體裝置100。在以下的說明中，主要說明與第一實施例的不同點，省略與第一實施例的重複點的說明。
在第一實施例中，控制電路CTRL被包括在半導體晶片CHP3中。在第三實施例中，控制電路CTRL被包括在半導體晶片CHP2中，如圖16和圖17所示。構成控制電路CTRL的電晶體形成在半導體基板SUB2的不同于形成MOSFET 2Q的區域的區域中。
構成控制電路CTRL的電晶體例如是如圖18所示的n型MOSFET 3Q和p型MOSFET 4Q。MOSFET 3Q和MOSFET 4Q中的每一個具有平面型結構。在形成MOSFET 3Q和MOSFET 4Q的區域中，p型阱區DPW形成在半導體基板SUB2上，並且MOSFET 2Q通過阱區DPW與MOSFET 3Q和MOSFET 4Q電絕緣。
將說明MOSFET 3Q的結構。閘極電極GE3通過閘極絕緣膜GI3形成在阱區DPW之上。在阱區DPW中，形成n型擴散區N3。擴散區N3構成MOSFET 3Q的源極區或汲極區。
將說明MOSFET 4Q的結構。在形成MOSFET 4Q的阱區DPW中形成n型阱區NW。閘極電極GE4通過閘極絕緣膜GI4形成在阱區NW上。在阱區NW中，形成p型擴散區P4。擴散區P4構成MOSFET 4Q的源極區或汲極區。
MOSFET3QMOSFET 3Q和MOSFET 4Q被層間絕緣膜IL覆蓋，並且在層間絕緣膜IL上形成多個焊盤電極PAD。多個焊盤電極PAD電連接到閘極電極GE3和閘極電極GE4、以及擴散區N3和擴散區P4。注意，多個焊盤電極PAD通過與源極電極SE2和閘極佈線GW2相同的製造步驟形成，並且由與源極電極SE2和閘極佈線GW2相同的材料製成。
MOSFET3QMOSFET 3Q和MOSFET 4Q在數量上分別是多個，並且被形成為與多個焊盤電極PAD協作以配置諸如CMOS反相器的各種電路。並且，MOSFET 3Q和MOSFET 4Q可以通過連接到多個焊盤電極PAD的外部連接構件21（接合線）電連接到另一半導體晶片、佈線板、電子設備等。
在第三實施例中，閘極佈線GW2包括連接部GW2a和與連接部GW2a一體化的焊盤電極PADg。類似於第一實施例，連接部GW2a被設置用於連接到半導體晶片CHP1的閘極佈線GW1。焊盤電極PADg是多個焊盤電極PAD中的一個，並且構成控制電路CTRL的一部分。注意，焊盤電極PADg設置在俯視觀察下不與半導體晶片CHP1重疊的位置。
閘極佈線GW1通過導電膏30與閘極佈線GW2的連接部GW2a接觸。換言之，即使在第三實施例中，閘極佈線GW1和閘極佈線GW2也在彼此連接的情況下電連接到控制電路CTRL。因此，可以同時切換MOSFET 1Q的導通/截止狀態和MOSFET 2Q的導通/截止狀態。因此，可以使與這些開關操作相關的電路面積為一半，從而可以改善控制電路CTRL的小型化。
由於控制電路CTRL被包括在半導體晶片CHP2中，因此不需要製備半導體晶片CHP3。因此，可以簡化半導體裝置100的製造。並且，在第一實施例中，閘極佈線GW1和閘極佈線GW2通過外部連接構件21連接到控制電路CTRL。在第三實施例中，該連接是通過焊盤電極PADg實現的，因此，與該連接相關的電阻分量可以顯著降低。因此，可以進一步提高半導體裝置100的性能。並且，可以減少使用半導體裝置100作為開關的電路裝置中的損耗。
（第四實施例）
下面將參照圖19和圖20說明根據第四實施例的半導體裝置100。在以下的說明中，主要說明與第三實施例的不同點，省略與第三實施例的重複點的說明。
在第三實施例中，閘極佈線GW1和閘極佈線GW2彼此連接。在第四實施例中，與第二實施例類似，閘極佈線GW1和閘極佈線GW2彼此隔離，並且分別電連接到控制電路CTRL。因此，控制電路CTRL可以單獨地切換MOSFET 1Q的導通/截止狀態和MOSFET 2Q的導通/截止狀態。
如圖19和圖20所示，佈線FW形成在半導體晶片CHP2的正面TS2上。佈線FW與源極電極SE2、閘極佈線GW2和汲極電極DE2電絕緣。注意，佈線FW通過與源極電極SE2和閘極佈線GW2相同的製造步驟形成，並且由與源極電極SE2和閘極佈線GW2相同的材料製成。
閘極佈線GW2包括與閘極佈線GW2一體化的焊盤電極PADg1。閘極佈線GW2設置在俯視觀察下不與半導體晶片CHP1重疊的位置。
佈線FW包括連接部FWa和與連接部FWa一體化的焊盤電極PADg2。連接部FWa被設置用於連接到半導體晶片CHP1的閘極佈線GW1。閘極佈線GW1經由諸如導電膏30等的導電構件與連接部FWa接觸。
焊盤電極PADg1和焊盤電極PADg2中的每一個是多個焊盤電極PAD中的一個，並且構成控制電路CTRL的一部分。注意，焊盤電極PADg1和焊盤電極PADg2中的每一個被設置在俯視觀察下不與半導體晶片CHP1重疊的位置處。
如上所述，當希望單獨控制MOSFET 1Q的導通/截止狀態和MOSFET 2Q的導通/截止狀態時，可以有利地使用第四實施例的半導體裝置100。
在第四實施例中，佈線FW用於閘極佈線GW1和控制電路CTRL之間的連接，並且閘極佈線GW2包括作為控制電路CTRL的一部分的焊盤電極PADg1。因此，即使在第四實施例中，與第三實施例類似地，外部連接構件21也不用於與控制電路CTRL的連接，因此，與該連接相關的電阻分量可以顯著減小。因此，可以進一步提高半導體裝置100的性能。並且，可以減少使用半導體裝置100作為開關的電路裝置中的損耗。
在上文中，已經基於實施例具體描述了本發明。然而，本發明不限於上述實施例，並且可以在本發明的範圍內進行各種修改。
例如，在上述實施例中，已經解釋了將電路裝置的負載LAD用作在機動車輛中使用的電氣設備的情況。然而，電路裝置的預期用途不限於機動車輛，並且負載LAD可以是不在機動車輛中使用的不同的電氣設備。
此外，在上述實施例中，半導體基板SUB1和半導體基板SUB2中的每一個都被解釋為n型矽基板。然而，半導體基板SUB1和半導體基板SUB2中的每一個的材料不限於矽，並且半導體基板SUB1和半導體基板SUB2中的每一個可以是n型碳化矽基板（n型SiC基板）。
此外，在上述實施例中，MOSFET 1Q和MOSFET 2Q中的每一個具有溝槽－閘極結構。然而，如果源極電極SE1和源極電極SE2以及閘極佈線GW1和閘極佈線GW2設置在靠近正面TS1和正面TS2的區域中，而汲極電極DE1和汲極電極DE2設置在靠近背面BS1和背面BS2的區域中，則MOSFET 1Q和MOSFET 2Q中的每一個可以具有平面結構。換句話說，不形成溝槽TR，閘極電極GE1和閘極電極GE2可以通過閘極絕緣膜GI而形成在半導體基板SUB1和半導體基板SUB2上。
BA:電池 BS1、BS2、BS5:背面 CH:孔 CHP1~CHP3、CHP5:半導體晶片 CTRL:控制電路 D1、D2:寄生二極體 DE1、DE2、DE5:汲極電極 DPW:阱區 FW:佈線 FWa 、FWb:連接部 GE1~GE4:閘極電極 GI、GI3、GI4:閘極絕緣膜 GW1、GW2、GW5:閘極佈線 GW2a、GW2b:連接部 IL:層間絕緣膜 LAD:負載 MR:密封樹脂 N3:擴散區 ND:汲極區 NS:源極區 NV:漂移區 NW:阱區 P4:擴散區 PAD:焊盤電極 PADg、PADg1、PADg2:焊盤電極（控制電路的一部分） PB:體區 PC:柱區 PR:高含量區 1Q~4Q:MOSFET SUB1、SUB2:半導體基板 SE1、SE2、SE5:源極電極 TR:溝槽 TS1、TS2、TS5:正面 10、20、30、52:導電膏 11、21、51:外部連接構件 22、53:引線框 54:絕緣樹脂 100、500:半導體裝置
圖1是示出使用根據第一實施例的半導體裝置的電路裝置的等效電路圖。
圖2是示出根據第一實施例的一個半導體晶片的俯視圖。
圖3是示出根據第一實施例的另一半導體晶片的俯視圖。
圖4是示出根據第一實施例的兩個半導體晶片中形成的兩個MOSFET和兩個寄生二極體的剖面圖。
圖5是示出根據第一實施例的半導體裝置的俯視圖。
圖6是示出根據第一實施例的半導體裝置的俯視圖。
圖7是示出根據第一實施例的半導體裝置的剖面圖。
圖8是示出根據第一實施例的半導體裝置的剖面圖。
圖9是示出根據第一實施例的半導體裝置的剖面圖。
圖10是示出根據第一實施例的半導體裝置的剖面圖。
圖11是示出根據研究例的半導體裝置的俯視圖。
圖12是示出根據研究例的半導體裝置的剖面圖。
圖13是第一實施例的電阻值與研究例的電阻值之間的比較的表格。
圖14是示出根據第二實施例的另一半導體晶片的俯視圖。
圖15是示出根據第二實施例的半導體裝置的俯視圖。
圖16是示出根據第三實施例的另一半導體晶片的俯視圖。
圖17是示出根據第三實施例的半導體裝置的俯視圖。
圖18是示出構成根據第三實施例的控制電路的MOSFET的剖面圖。
圖19是示出根據第四實施例的另一半導體晶片的俯視圖。
圖20是示出根據第四實施例的半導體裝置的俯視圖。
BA:電池
CHP1:半導體晶片
CHP2:半導體晶片
CHP3:半導體晶片
CTRL:控制電路
D1、D2:寄生二極體
DE1、DE2:汲極電極
GE1:閘極電極
GE2:閘極電極
LAD:負載
1Q:MOSFET
2Q:MOSFET
SE1、SE2:源極電極
100:半導體裝置

Claims (10)

  1. 一種半導體裝置，包括： 第一半導體晶片，包括n型的第一MOSFET和形成在該第一MOSFET中的第一寄生二極體；以及 第二半導體晶片，包括n型的第二MOSFET和形成在該第二MOSFET中的第二寄生二極體； 其中第一源極電極和第一閘極佈線形成在該第一半導體晶片的正面中； 其中第一汲極電極形成在該第一半導體晶片的背面中， 其中該第一寄生二極體的第一陽極耦合到該第一源極電極，該第一寄生二極體的第一陰極耦合到該第一汲極電極， 其中第二源極電極和第二閘極佈線形成在該第二半導體晶片的正面中； 其中第二汲極電極形成在該第二半導體晶片的背面中， 其中該第二寄生二極體的第二陽極耦合到該第二源極電極，該第二寄生二極體的第二陰極耦合到該第二汲極電極，並且 其中該第一半導體晶片的該正面和該第二半導體晶片的該正面彼此面對，使得該第一源極電極和該第二源極電極經由第一導電構件彼此接觸。
  2. 如請求項1的半導體裝置，更包括： 第三半導體晶片，包括電連接到該第一閘極佈線和該第二閘極佈線中的每一者的控制電路， 其中該控制電路具有向該第一閘極佈線和該第二閘極佈線提供閘極電位以切換該第一MOSFET和該第二MOSFET中的每一者的導通/截止狀態的功能。
  3. 如請求項2的半導體裝置， 其中該第二閘極佈線包括： 第一連接部；以及 第二連接部，該第二連接部與該第一連接部一體化， 其中該第一閘極佈線經由第二導電構件與該第一連接部接觸， 其中該第二連接部設置在俯視觀察下不與該第一半導體晶片重疊的位置處，並經由第一外部連接構件電連接至該控制電路，並且 其中該控制電路同時切換該第一MOSFET的導通/截止狀態和該第二MOSFET的導通/截止狀態。
  4. 如請求項2的半導體裝置， 其中該第二閘極佈線設置在俯視觀察下不與該第一半導體晶片重疊的位置處，並經由第二外部連接構件電連接至該控制電路， 其中第一佈線形成在該第二半導體晶片的該正面中，該第一佈線與該第二源極電極、該第二閘極佈線和該第二汲極電極電絕緣； 其中第一佈線包括： 第三連接部；以及 與該第三連接部一體化的第四連接部， 其中該第一閘極佈線經由第三導電構件與該第三連接部接觸， 其中該第四連接部設置在俯視觀察下不與該第一半導體晶片重疊的位置處，並且經由第三外部連接構件電連接到該控制電路，並且 其中該控制電路允許單獨地切換該第一MOSFET的導通/截止狀態和該第二MOSFET的導通/截止狀態。
  5. 如請求項1的半導體裝置， 其中該第二半導體晶片更包括與該第一閘極佈線和該第二閘極佈線電連接的控制電路； 其中該控制電路具有向該第一閘極佈線和該第二閘極佈線提供閘極電位以切換該第一MOSFET和該第二MOSFET中的每一者的導通/截止狀態的功能。
  6. 如請求項5的半導體裝置， 其中該第二閘極佈線包括： 第一連接部；以及 與該第一連接部一體化的第一焊盤電極， 其中該第一閘極佈線經由第二導電構件與該第一連接部接觸， 其中該第一焊盤電極設置在俯視觀察下不與該第一半導體晶片重疊的位置處，並且構成該控制電路的一部分，並且 其中該控制電路同時切換該第一MOSFET的導通/截止狀態和該第二MOSFET的導通/截止狀態。
  7. 如請求項5的半導體裝置， 其中該第二閘極佈線設置在俯視觀察下不與該第一半導體晶片重疊的位置處， 其中該第二閘極佈線包括與該第二閘極佈線一體化、並構成該控制電路的一部分的第一焊盤電極， 其中第一佈線形成在該第二半導體晶片的該正面中，該第一佈線與該第二源極電極、該第二閘極佈線和該第二汲極電極電絕緣； 其中該第一佈線包括第三連接部和與該第三連接部一體化的第二焊盤電極， 其中該第一閘極佈線經由第三導電構件與該第三連接部接觸， 其中該第二焊盤電極設置在俯視觀察下不與該第一半導體晶片重疊的位置處，並且構成該控制電路的一部分，並且 其中該控制電路允許單獨地切換該第一MOSFET的導通/截止狀態和該第二MOSFET的導通/截止狀態。
  8. 如請求項1的半導體裝置， 其中該第一半導體晶片包括： n型的第一半導體基板，具有正面和背面； p型的第一體區，形成在該第一半導體基板中靠近該第一半導體基板的該正面的區域中； n型的第一源極區，形成在該第一體區中； 第一溝槽，形成在該第一半導體基板中靠近該第一半導體基板的該正面的區域中，使得其底部位於低於該第一體區的位置處； 第一閘極絕緣膜，形成在該第一溝槽內； 第一閘極電極，形成在該第一閘極絕緣膜上以被掩埋在該第一溝槽內； 第一層間絕緣膜，形成在該第一半導體基板的該正面上； 該第一源極電極，形成在第一層間絕緣膜上並且電連接到該第一體區和該第一源極區； 該第一閘極佈線，形成在該第一層間絕緣膜上並且與該第一閘極電極電連接； n型的第一汲極區，形成在該第一半導體基板中靠近該第一半導體基板的該背面的區域中；以及 該第一汲極電極，形成在該第一半導體基板的該背面之下並且電連接到該第一汲極區， 其中該第二半導體晶片包括： n型的第二半導體基板，具有正面和背面； p型的第二體區，形成在該第二半導體基板中靠近該第二半導體基板的該正面的區域中； n型的第二源極區，形成在該第二體區中； 第二溝槽，形成在該第二半導體基板中靠近該第二半導體基板的該正面的區域中，使得其底部位於低於該第二體區的位置處； 第二閘極絕緣膜，形成在該第二溝槽內； 第二閘極電極，形成在該第二閘極絕緣膜上以被掩埋在該第二溝槽內； 第二層間絕緣膜，形成在該第二半導體基板的該正面上； 該第二源極電極，形成在該第二層間絕緣膜上並且電連接到該第二體區和該第二源極區； 該第二閘極佈線，形成在該第二層間絕緣膜上並且與該第二閘極電極電連接； n型的第二汲極區，形成在該第二半導體基板中靠近該第二半導體基板的該背面的區域中；以及 該第二汲極電極，形成在該第二半導體基板的該背面之下並且電連接到該第二汲極區， 其中該第一寄生二極體由該第一體區以及在該第一體區之下的該第一半導體基板和該第一汲極區構成，並且 其中該第二寄生二極體由該第二體區以及在該第二體區之下的該第二半導體基板以及該第二汲極區構成。
  9. 如請求項8的半導體裝置， 其中該第二半導體晶片更包括形成在該第二半導體基板中在該第二體區之下的p型柱區。
  10. 一種電路裝置，使用如請求項1的半導體裝置作為開關，包括： 電池，具有正極和負極；以及 負載， 其中該第一汲極電極電連接到該正極，並且 其中該第二汲極電極通過該負載電連接到該負極。
TW112102915A 2022-02-03 2023-01-30 半導體裝置和電路裝置 TW202333342A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022015407A JP2023113219A (ja) 2022-02-03 2022-02-03 半導体装置および回路装置
JP2022-015407 2022-02-03

Publications (1)

Publication Number Publication Date
TW202333342A true TW202333342A (zh) 2023-08-16

Family

ID=87432621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112102915A TW202333342A (zh) 2022-02-03 2023-01-30 半導體裝置和電路裝置

Country Status (4)

Country Link
US (1) US20230246002A1 (zh)
JP (1) JP2023113219A (zh)
CN (1) CN116544221A (zh)
TW (1) TW202333342A (zh)

Also Published As

Publication number Publication date
JP2023113219A (ja) 2023-08-16
CN116544221A (zh) 2023-08-04
US20230246002A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
CN105743477B (zh) 桥接电路
US11456596B2 (en) USB type-C load switch ESD protection
US8461623B2 (en) Power semiconductor module
CN104319238B (zh) 形成高电子迁移率半导体器件的方法及其结构
US9087829B2 (en) Semiconductor arrangement
TWI755485B (zh) 用於使串擾減至最小之積體電路封裝設備及積體電路封裝方法
US9431394B2 (en) Power semiconductor package with gate and field electrode leads
US20220321118A1 (en) Semiconductor device
US8227831B2 (en) Semiconductor device having a junction FET and a MISFET for control
US11335627B2 (en) Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
US11600722B2 (en) Semiconductor element and semiconductor device
JP2020047659A (ja) 半導体装置
US10411126B2 (en) Semiconductor device having a first through contact structure in ohmic contact with the gate electrode
TW202333342A (zh) 半導體裝置和電路裝置
US10727228B2 (en) Stacked integrated circuit
US20210273118A1 (en) Semiconductor Device
TW202333344A (zh) 半導體裝置和電路設備
TW202333382A (zh) 半導體裝置及電路裝置
US20230143001A1 (en) Semiconductor module and failed element determination method therefor
JP2008258643A (ja) 半導体装置