TW202329676A - 電子裝置 - Google Patents

電子裝置 Download PDF

Info

Publication number
TW202329676A
TW202329676A TW111146919A TW111146919A TW202329676A TW 202329676 A TW202329676 A TW 202329676A TW 111146919 A TW111146919 A TW 111146919A TW 111146919 A TW111146919 A TW 111146919A TW 202329676 A TW202329676 A TW 202329676A
Authority
TW
Taiwan
Prior art keywords
sensing
voltage
circuit
transistor
terminal
Prior art date
Application number
TW111146919A
Other languages
English (en)
Inventor
橋本和幸
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Publication of TW202329676A publication Critical patent/TW202329676A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2829—Testing of circuits in sensor or actuator systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Electronic Switches (AREA)

Abstract

本公開提出一種電子裝置。電子裝置包括電子單元、感測電路及電路。感測電路經由感測節點電連接到電子單元。所述電路電連接到感測節點。所述電路用以對感測節點施加電壓。

Description

電子裝置
本公開是有關於一種裝置，且特別是有關於一種電子裝置。
變容二極體天線（varactor antenna）、指紋感測器及X射線平板探測器（flat panel detector，FPD）可分別由主動式矩陣像素陣列組成，且可分別包括感測電路（例如，電壓感測電路）。一般來說，感測電路可用於對上述主動式矩陣像素陣列進行測試及校正。然而，感測電路也需要由外部設備進行測試及校正。傳統的變容二極體天線、傳統的指紋感測器及傳統的X射線平板探測器並不具有感測電路的測試功能及校正功能。
本公開提供一種能夠校正感測電路的功能的電子裝置。
本公開的電子裝置包括電子單元、感測電路及電路。所述感測電路經由感測節點電連接到電子單元。所述電路電連接到感測節點。所述電路用以對感測節點施加電壓。
基於上述，根據本公開的電子裝置，電子裝置可有效地對感測電路進行校正。
為使上述內容更易於理解，以下將詳細說明隨附有圖式的若干實施例。
現將詳細地參考本公開的示範性實施例，示範性實施例的實例說明於圖式中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
在本公開的說明書及申請專利範圍中，使用某些用語代表特定裝置。所屬領域中的技術人員應理解，電子裝置製造商可使用不同的名稱來代表相同的裝置。本文並不旨在對功能相同但名稱不同的那些裝置進行區分。在以下說明及申請專利範圍中，例如“包括（comprise）”及“包含（include）”等詞語是開放式用語且應被解釋為“包括但不限於…”。
在本申請的整個說明書（包括申請專利範圍）通篇中使用的用語“電連接（electrically connection）（或耦接（coupling））”可指任何直接或間接的連接方式。舉例來說，如果文本闡述第一裝置電連接（或耦接）到第二裝置，則應被解釋為第一裝置可直接連接到第二裝置，或者第一裝置可通過其他裝置或某些連接方式間接連接到第二裝置。在本申請的整個說明書（包括申請專利範圍）通篇中提到的用語“第一（first）”、“第二（second）”及相似用語僅用於對離散的元件進行命名或對不同的實施例或範圍進行區分。因此，所述用語不應被視為限制元件數量的上限或下限且不應用於限制元件的配置順序。另外，在圖式及實施例中使用相同參考編號的元件/裝置/步驟盡可能表示相同或相似的部件。在不同的實施例中，可使用相同的參考編號或使用相同的用語相互代表元件/裝置/步驟的相關說明。
本公開的電子裝置可為例如變容二極體天線、指紋感測器或X射線平板探測器（Flat Panel Detector，FPD）。本公開的電子單元可為例如壓控單元或感測單元（例如，光電二極體）。應注意，可使用顯示面板的製造工藝來製造本公開的電子裝置，且在玻璃基板上製作相關的電晶體及電子裝置。
應注意，在以下實施例中，在不背離本公開的精神的條件下，可對若干不同實施例的技術特徵進行替換、重新組合及混合以完成其他實施例。只要每一實施例的特徵不違反本公開的精神或彼此不衝突，所述特徵便可任意混合並一起使用。
圖1為根據本公開的一實施例的電子裝置的示意圖。參照圖1，電子裝置100包括電子單元110、感測電路120及電路130。感測電路120經由感測節點N1電連接到電子單元110。電路130電連接到感測節點N1，且用以對感測節點N1施加特定電壓。在本公開的其他實施例中，電路130可為偏置電路或重置電路。在本公開的一實施例中，電子裝置100用以實現校正模式及感測模式。當電子裝置100實現校正模式時，感測電路120可在由電路施加特定電壓的同時對感測節點N1進行感測。電子裝置100可產生與感測節點N1的電壓對應的感測信號。當電子裝置100實現感測模式時，感測電路120可在特定電壓被施加到感測節點N1之後對感測節點N1進行感測。
圖2A為根據本公開的一實施例的電子裝置的示意圖。圖2B為根據本公開的一實施例的輸出電壓與數據電壓之間的關係的示意圖。參照圖2A及圖2B，電子裝置200包括主動式矩陣像素陣列，所述主動式矩陣像素陣列包括多個像素，且所述像素中的至少一者的電路架構可與圖2A所示像素201相同。電子裝置200可為主動式矩陣壓控單元。在本公開的一實施例中，電子裝置200包括像素201、讀出電路240、控制數據線CDL、感測數據線SDL、控制掃描線CSL及感測掃描線SSL。控制數據線CDL及感測數據線SDL可分別電連接到主動式矩陣像素陣列的一列中的多個像素。控制掃描線CSL及感測掃描線SSL可分別電連接到主動式矩陣像素陣列的一行中的多個像素。像素201包括掃描電晶體Ts、電子單元210、偏置電路230（對應於圖1所示電路130）及感測電路220。
在本公開的一實施例中，感測電路220經由感測節點N1電連接到電子單元210。偏置電路230電連接到感測節點N1。感測電路220電連接到感測掃描線SSL以接收感測掃描信號，且電連接到感測數據線SDL以提供感測信號。感測掃描信號用於對感測電路220進行控制（使能）。偏置電路230及掃描電晶體Ts電連接到控制掃描線CSL以接收掃描信號，且電連接到控制數據線CDL以接收具有數據電壓Vdata的控制信號。即，偏置電路230根據掃描信號經由控制掃描線CSL接收控制信號。掃描電晶體Ts的控制端子電連接到控制掃描線CSL。掃描電晶體Ts的第一端子電連接到控制數據線CDL。即，掃描電晶體Ts電連接於控制數據線CDL與偏置電路230之間且接收掃描信號。掃描電晶體Ts的第二端子電連接到感測節點N1。讀出電路240電連接到感測數據線SDL以接收由感測電路220提供的感測信號。掃描信號用於對偏置電路230及掃描電晶體Ts進行控制（使能）。然而，在本公開的一個實施例中，偏置電路230視需要由控制掃描線CSL所提供的控制掃描信號進行控制。另外，掃描電晶體Ts可為N型電晶體，例如N型金屬氧化物半導體（N-type metal oxide semiconductor，NMOS）。在本公開的其他實施例中，掃描電晶體Ts可為P型電晶體，例如P型金屬氧化物半導體（P-type metal oxide semiconductor，PMOS）。
在本公開的一實施例中，掃描電晶體Ts可被導通以經由感測節點N1向偏置電路230提供具有數據電壓Vdata的控制信號，使得偏置電路230可對感測節點N1施加電壓。即，偏置電路230可根據掃描信號經由控制數據線CDL來接收控制信號。在本公開的一實施例中，數據電壓Vdata可為可編程(可程式化)電壓。感測電路220可實現遞迴校正（loop back calibration）以對感測節點N1進行感測，從而根據感測節點N1的電壓產生感測信號，使得讀出電路240從感測數據線SDL接收感測信號。讀出電路240根據感測信號向外部處理電路提供具有輸出電壓Vout的輸出信號。在本公開的一實施例中，控制數據線CDL可提供具有不同的數據電壓的控制掃描信號，使得讀出電路240可對應地提供具有不同的輸出電壓的輸出信號。因此，外部處理電路可對數據電壓Vdata與輸出電壓Vout進行比較，以獲得與如圖2B中所示的輸出電壓Vout與數據電壓Vdata之間的關係對應的校正數據。
圖3為根據本公開的一實施例的電子裝置的示意圖。參照圖3，電子裝置300包括主動式矩陣像素陣列，所述主動式矩陣像素陣列包括多個像素，且所述像素中的至少一者的電路架構可與像素301相同。在本公開的一實施例中，電子裝置300的像素可用以實現天線功能，且電子裝置300可為主動式矩陣壓控單元（例如，變容二極體天線），但本公開不限於此。在本公開的一實施例中，電子裝置300包括像素301、讀出電路340、源極驅動器集成電路（integrated circuit，IC）350、控制數據線CDL及感測數據線SDL。在控制數據線CDL上存在雜散電阻（stray resistance）R1。在感測數據線SDL上存在雜散電阻R2。像素301包括掃描電晶體Ts、電子單元310、偏置電路330（對應於圖1所示電路130）及（電壓）感測電路320。在一個實施例中，電子單元310可為壓控裝置。偏置電路330包括儲存電容器Cst。讀出電路340可由偏置電流源341與電壓放大器342構成。感測電路320包括第一感測電晶體T1及第二感測電晶體T2。源極驅動器IC 350包括數位至類比轉換器（digital to analog converter，DAC）351。
在本公開的一實施例中，源極驅動器IC 350的DAC 351電連接到控制數據線CDL。掃描電晶體Ts的第一端子電連接到控制數據線CDL。DAC 351的輸出端子經由具有雜散電阻R1的控制數據線CDL電連接到掃描電晶體Ts的第一端子。掃描電晶體Ts的控制端子接收掃描信號SC。掃描電晶體Ts的第二端子電連接到感測節點N1。儲存電容器Cst的第一端子電連接到電壓V1。儲存電容器Cst的第二端子電連接到掃描電晶體Ts的第二端子及感測節點N1。電子單元310電連接於感測節點N1與電壓V0之間。第一感測電晶體T1的第一端子電連接到感測數據線SDL。第一感測電晶體T1的控制端子接收感測掃描信號SE。第二感測電晶體T2的第一端子電連接到電壓V2。第二感測電晶體T2的控制端子電連接到感測節點N1。第一感測電晶體T1的第二端子電連接到第二感測電晶體T2的第二端子。偏置電流源341的第一端子經由具有雜散電阻R2的感測數據線SDL電連接到第一感測電晶體T1的第一端子。偏置電流源341的第二端子電連接到電壓V3。電壓放大器342的輸入端子經由具有雜散電阻R2的感測數據線SDL電連接到第一感測電晶體T1的第一端子。電壓放大器342的輸出端子可電連接到外部處理電路。
在本公開的一實施例中，掃描電晶體Ts、第一感測電晶體T1及第二感測電晶體T2可分別為N型電晶體，例如N型金屬氧化物半導體（NMOS）。所述電晶體的上述第一端子及第二端子可分別包括漏極端子及源極端子，而所述電晶體的上述控制端子可為閘極端子。在本公開的其他實施例中，掃描電晶體Ts、第一感測電晶體T1及第二感測電晶體T2中的至少一者也可為P型電晶體，例如P型金屬氧化物半導體（PMOS）。另外，在本公開的一實施例中，電壓V2可大於電壓V3。
圖4為根據本公開的圖3所示實施例的相關信號及電壓的示意圖。參照圖3及圖4，電子裝置300可在第一測試週期TP1期間以第一測試模式進行操作以實現遞迴校正，可在第二測試週期TP2期間以第二測試模式進行操作，且可在正常操作週期NP期間以正常偏置操作模式進行操作。第一測試模式用於對感測電路320進行測試或校正，而第二測試模式用於對偏置電路330進行測試或校正。
在從時間t0到時間t1的第一測試週期TP1期間，參照電流路徑P11，DAC 351將具有數據電壓Vdata的控制信號輸出到控制數據線CDL。掃描電晶體Ts根據具有高電壓準位的掃描信號SC而被導通以將數據電壓Vdata傳輸到儲存電容器Cst、感測節點N1及第二感測電晶體T2的控制端子。因此，感測節點N1的電壓V_N1可等於數據電壓Vdata。然後，參照電流路徑P12，第一感測電晶體T1根據具有高電壓準位的感測掃描信號SE而被導通以讀出第二感測電晶體T2的第二端子（源極端子）的與感測節點N1的電壓V_N1（即，第二感測電晶體T2的控制端子（閘極端子）的電壓）對應的電壓，從而將感測信號讀出到感測數據線SDL。即，當掃描電晶體Ts與第一感測電晶體T1同時被導通時，電子裝置300的校正模式被啟用。因此，電壓放大器342可根據感測信號來輸出輸出電壓Vout，且輸出電壓Vout可等於數據電壓Vdata減去第一δ電壓dV1的電壓（Vdata-dV1）。應注意，在本公開的一實施例中，第一δ電壓dV1可由第二感測電晶體T2的閾值電壓、第一感測電晶體T1、雜散電阻R2及偏置電流源341引起。因此，外部處理電路可對數據電壓Vdata與輸出電壓Vout進行比較，以獲得與如圖2B中所示的輸出電壓Vout與數據電壓Vdata之間的關係對應的校正數據。此外，外部處理電路可進一步計算出輸出電壓Vout減去數據電壓Vdata的電壓（Vout-Vdata），以獲得第一δ電壓dV1的實際電壓值，從而獲得感測電路320及讀出電路340的內部電路特性對輸出電壓的影響。
在從時間t1到時間t2的第二測試週期TP2期間，參照電流路徑P21，掃描電晶體Ts根據具有低電壓準位的掃描信號SC而被關斷。感測節點N1的電壓V_N1的電壓可改變成數據電壓Vdata減去第二δ電壓dV2的電壓。應注意，在本公開的一實施例中，第二δ電壓dV2可由電子單元310的漏電流引起。然後，參照電流路徑P22，第一感測電晶體T1根據具有高電壓準位的感測掃描信號SE而被導通以讀出第二感測電晶體T2的第二端子（源極端子）的與感測節點N1的電壓V_N1（即，第二感測電晶體T2的控制端子（閘極端子）的電壓）對應的電壓，從而將感測信號提供到感測數據線SDL。因此，電壓放大器342可根據感測信號而輸出輸出電壓Vout，且輸出電壓Vout可等於數據電壓Vdata減去第一δ電壓dV1再減去第二δ電壓dV2的電壓（Vdata-dV1-dV2）。外部處理電路可計算出輸出電壓Vout減去數據電壓Vdata的電壓（Vout-Vdata），以獲得負的第一δ電壓dV1減去第二δ電壓dV2的電壓值（-dV1-dV2）。由於在之前的計算中已獲得第一δ電壓dV1的實際電壓值，因此外部處理電路可進一步獲得第二δ電壓dV2的實際電壓值。
在從時間t2到時間t3的正常操作週期NP期間，掃描電晶體Ts及第二感測電晶體T2分別根據具有低電壓準位的掃描信號SC及感測掃描信號SE而被關斷。基於偏置電路330之前被數據電壓Vdata編程，感測節點N1的電壓V_N1的電壓可為數據電壓Vdata減去第二δ電壓dV2的電壓。也就是說，由於在之前的計算中已獲得第二δ電壓dV2的實際電壓值，因此外部處理電路可獲得電子單元310的漏電流的影響，且對應地對偏置電路330進行校正並對控制信號的數據電壓Vdata進行調節，以在正常操作週期NP期間恰當地對壓控單元310進行操作。
圖5為根據本公開的一實施例的電子裝置的示意圖。參照圖5，電子裝置500包括主動式矩陣像素陣列，所述主動式矩陣像素陣列包括多個像素，且所述像素中的至少一者的電路架構可與像素501相同。在本公開的一實施例中，電子裝置500的像素可用以實現天線功能，且電子裝置500可為主動式矩陣壓控單元（例如，變容二極體天線），但本公開不限於此。在本公開的一實施例中，電子裝置500包括像素501、讀出電路540、源極驅動器集成電路（IC）550、控制數據線CDL及感測數據線SDL。在控制數據線CDL上存在雜散電阻R1。在感測數據線SDL上存在雜散電阻R2。像素501包括掃描電晶體Ts1、電子單元510、偏置電路530（對應於圖1所示電路130）及（電壓）感測電路520。在一個實施例中，電子單元510可為壓控裝置。偏置電路530包括儲存電容器Cst、驅動電晶體Td及掃描電晶體Ts2。讀出電路540可由偏置電流源541與電壓放大器542構成。感測電路520包括第一感測電晶體T1及第二感測電晶體T2。源極驅動器IC 550包括數位至類比轉換器（DAC）551。
在本公開的一實施例中，源極驅動器IC 550的DAC 551電連接到控制數據線CDL。掃描電晶體Ts1的第一端子電連接到控制數據線CDL。DAC 551的輸出端子經由具有雜散電阻R1的控制數據線CDL電連接到掃描電晶體Ts的第一端子。掃描電晶體Ts1的控制端子接收掃描信號SC。掃描電晶體Ts1的第二端子電連接到感測節點N1。儲存電容器Cst的第一端子電連接到電壓V1。驅動電晶體Td的第一端子電連接到電壓V1。驅動電晶體Td的第二端子電連接到感測節點N1。驅動電晶體Td的控制端子電連接到儲存電容器Cst的第二端子。掃描電晶體Ts2的第一端子電連接到儲存電容器Cst的第二端子及驅動電晶體Td的控制端子。掃描電晶體Ts2的第二端子電連接到感測節點N1。掃描電晶體Ts2的控制端子接收掃描信號SC。驅動電晶體Td可作為電連接到感測節點N1的源極跟隨器放大器進行操作。電子單元510電連接於感測節點N1與電壓V0之間。第一感測電晶體T1的第一端子電連接到感測數據線SDL。第一感測電晶體T1的控制端子接收感測掃描信號SE。第二感測電晶體T2的第一端子電連接到電壓V2。第二感測電晶體T2的控制端子電連接到感測節點N1。第一感測電晶體T1的第二端子電連接到第二感測電晶體T2的第二端子。偏置電流源541的第一端子經由具有雜散電阻R2的感測數據線SDL電連接到第一感測電晶體T1的第一端子。偏置電流源541的第二端子電連接到電壓V3。電壓放大器542的輸入端子經由具有雜散電阻R2的感測數據線SDL電連接到第一感測電晶體T1的第一端子。電壓放大器542的輸出端子可電連接到外部處理電路。
在本公開的一實施例中，掃描電晶體Ts1、掃描電晶體Ts2、驅動電晶體Td、第一感測電晶體T1及第二感測電晶體T2可分別為N型電晶體，例如N型金屬氧化物半導體（NMOS）。所述電晶體的上述第一端子及第二端子可分別包括漏極端子及源極端子，而所述電晶體的上述控制端子可為閘極端子。在本公開的其他實施例中，掃描電晶體Ts可為P型電晶體，例如P型金屬氧化物半導體（PMOS）。另外，在本公開的一實施例中，電壓V1可大於電壓V0，且電壓V2可大於電壓V3。
圖6為根據本公開的圖5所示實施例的相關信號及電壓的示意圖。參照圖5及圖6，電子裝置500可在第一測試週期TP1期間以第一測試模式進行操作以實現遞迴校正，可在第二測試週期TP2期間以第二測試模式進行操作，且可在正常操作週期NP期間以正常偏置操作模式進行操作。第一測試模式用於對感測電路520進行測試或校正，而第二測試模式用於對偏置電路530進行測試或校正。
在從時間t0到時間t1的第一測試週期TP1期間，參照電流路徑P31，DAC 551將具有數據電壓Vdata的控制信號輸出到控制數據線CDL。掃描電晶體Ts1及掃描電晶體Ts2根據具有高電壓準位的掃描信號SC而被導通，以將數據電壓Vdata儲存到儲存電容器Cst、感測節點N1及第二感測電晶體T2的控制端子中。因此，感測節點N1的電壓V_N1可等於數據電壓Vdata。然後，參照電流路徑P32，第一感測電晶體T1根據具有高電壓準位的感測掃描信號SE而被導通以讀出第二感測電晶體T2的第二端子（源極端子）的與感測節點N1的電壓V_N1（即，第二感測電晶體T2的控制端子（閘極端子）的電壓）對應的電壓，從而將感測信號提供到感測數據線SDL。即，當掃描電晶體Ts1、掃描電晶體Ts2與第一感測電晶體T1同時被導通時，電子裝置500的校正模式被啟用。因此，電壓放大器542可根據感測信號來輸出輸出電壓Vout，且輸出電壓Vout可等於數據電壓Vdata減去第一δ電壓dV1的電壓（Vdata-dV1）。應注意，在本公開的一實施例中，第一δ電壓dV1可由第二感測電晶體T2的閾值電壓、第一感測電晶體T1、雜散電阻R2及偏置電流源541引起。因此，外部處理電路可對數據電壓Vdata與輸出電壓Vout進行比較，以獲得與如圖2B中所示的輸出電壓Vout與數據電壓Vdata之間的關係對應的校正數據。此外，外部處理電路可進一步計算出輸出電壓Vout減去數據電壓Vdata的電壓（Vout-Vdata）以獲得第一δ電壓dV1的實際電壓值，從而獲得感測電路520及讀出電路540的內部電路特性對輸出電壓的影響。
在從時間t1到時間t2的第二測試週期TP2期間，參照電流路徑P41，掃描電晶體Ts1及掃描電晶體Ts2根據具有低電壓準位的掃描信號SC而被關斷。感測節點N1的電壓V_N1的電壓可改變成數據電壓Vdata減去第二δ電壓dV2的電壓。應注意，在本公開的一實施例中，第二δ電壓dV2可由驅動電晶體Td的閾值電壓及電子單元510的漏電流引起。然後，參照電流路徑P42，第一感測電晶體T1根據具有高電壓準位的感測掃描信號SE而被導通以讀出第二感測電晶體T2的第二端子（源極端子）的與感測節點N1的電壓V_N1（即，第二感測電晶體T2的控制端子（閘極端子）的電壓）對應的電壓，從而將感測信號提供到感測數據線SDL。因此，電壓放大器542可根據感測信號來輸出輸出電壓Vout，且輸出電壓Vout可等於數據電壓Vdata減去第一δ電壓dV1再減去第二δ電壓dV2的電壓（Vdata-dV1-dV2）。外部處理電路可計算出輸出電壓Vout減去數據電壓Vdata的電壓（Vout-Vdata），以獲得負的第一δ電壓dV1減去第二δ電壓dV2的電壓值（-dV1-dV2）。由於在之前的計算中已獲得第一δ電壓dV1的實際電壓值，因此外部處理電路可進一步獲得第二δ電壓dV2的實際電壓值。
在從時間t2到時間t3的正常操作週期NP期間，掃描電晶體Ts1、掃描電晶體Ts2及第二感測電晶體T2分別根據具有低電壓準位的掃描信號SC及感測掃描信號SE而被關斷。基於偏置電路530之前被數據電壓Vdata編程，感測節點N1的電壓V_N1的電壓可為數據電壓Vdata減去第二δ電壓dV2的電壓。也就是說，由於在之前的計算中已獲得第二δ電壓dV2的實際電壓值，因此外部處理電路可獲得偏置電路530的驅動電晶體Td的閾值電壓及壓控單元510的漏電流的影響，且對應地對偏置電路530進行校正並對控制信號的數據電壓Vdata進行調節，以在正常操作週期NP期間恰當地對壓控單元510進行操作。
圖7A為根據本公開的一實施例的第一類型的感測電路及讀出電路。參照圖7A，圖3及圖5所示上述實施例的感測電路320、感測電路520及讀出電路340、讀出電路540可被實現為圖7A所示電壓感測電路的感測電路720A及讀出電路740A。在本公開的一實施例中，感測電路720A包括第一感測電晶體T1及第二感測電晶體T2。讀出電路740A可由偏置電流源741A與電壓放大器742A構成。在本公開的一實施例中，第一感測電晶體T1及第二感測電晶體T2可分別為N型電晶體，例如N型金屬氧化物半導體（NMOS）。在本公開的一實施例中，感測電路720A為電壓模式感測電路，而讀出電路740A為電壓模式讀出電路。
在本公開的一實施例中，第一感測電晶體T1的第一端子電連接到感測數據線SDL。第一感測電晶體T1的控制端子接收感測掃描信號SE。第二感測電晶體T2的第一端子電連接到電壓（可具有高電壓準位）。第二感測電晶體T2的控制端子電連接到感測節點N1。第一感測電晶體T1的第二端子電連接到第二感測電晶體T2的第二端子。偏置電流源741A的第一端子經由感測數據線SDL電連接到第一感測電晶體T1的第一端子。偏置電流源741A的第二端子電連接到另一電壓（可具有低電壓準位）。電壓放大器742A的輸入端子經由感測數據線SDL電連接到第一感測電晶體T1的第一端子。電壓放大器742A的輸出端子可電連接到外部處理電路。
在本公開的一實施例中，第二感測電晶體T2可作為源極跟隨器放大器進行操作。當感測節點N1的電壓上升（在上述測試模式期間）且第一感測電晶體T1由於具有高電壓準位的感測掃描信號SE而被導通時，第一感測電晶體T1的第一端子的電壓被第二感測電晶體T2對應地上拉。因此，與感測節點N1的電壓對應的電流被形成為從第一感測電晶體T1的第一端子經由感測數據線SDL流向偏置電流源741A。然後，電壓放大器742A的輸入端子可接收第一感測電晶體T1的第一端子的電壓，使得由電壓放大器742A的輸出端子輸出的輸出電壓Vout被對應地上拉。因此，外部處理電路可有效地接收感測節點N1的電壓的感測結果，以根據輸出電壓Vout對感測電路720A進行校正。
圖7B為根據本公開的一實施例的第二類型的感測電路及讀出電路。參照圖7B，圖3及圖5所示上述實施例的感測電路320、感測電路520及讀出電路340、讀出電路540可被實現為圖7B所示電壓感測電路的感測電路720B及讀出電路740B。在本公開的一實施例中，感測電路720B包括第一感測電晶體T1及第二感測電晶體T2。讀出電路740B可由偏置電流源741B與電壓放大器742B構成。在本公開的一實施例中，第一感測電晶體T1可為N型電晶體（例如N型金屬氧化物半導體（NMOS）），而第二感測電晶體T2可為P型電晶體（例如P型金屬氧化物半導體（PMOS））。在本公開的一實施例中，感測電路720B為電壓模式感測電路，而讀出電路740B為電壓模式讀出電路。
在本公開的一實施例中，第一感測電晶體T1的第一端子電連接到感測數據線SDL。第一感測電晶體T1的控制端子接收感測掃描信號SE。第二感測電晶體T2的第一端子電連接到電壓（可具有低電壓準位）。第二感測電晶體T2的控制端子電連接到感測節點N1。第一感測電晶體T1的第二端子電連接到第二感測電晶體T2的第二端子。偏置電流源741B的第一端子電連接到另一電壓（可具有高電壓準位）。偏置電流源741B的第二端子經由感測數據線SDL電連接到第一感測電晶體T1的第一端子。電壓放大器742B的輸入端子經由感測數據線SDL電連接到第一感測電晶體T1的第一端子。電壓放大器742B的輸出端子可電連接到外部處理電路。
在本公開的一實施例中，第二感測電晶體T2可作為源極跟隨器放大器進行操作。當感測節點N1的電壓下降（在上述測試模式期間）且第一感測電晶體T1由於具有高電壓準位的感測掃描信號SE而被導通時，第一感測電晶體T1的第一端子的電壓被第二感測電晶體T2對應地下拉。因此，與感測節點N1的電壓對應的電流被形成為從偏置電流源741B經由感測數據線SDL流向第一感測電晶體T1的第一端子。然後，電壓放大器742B的輸入端子可接收第一感測電晶體T1的第一端子的下降的電壓，使得由電壓放大器742B的輸出端子輸出的輸出電壓Vout被對應地下拉。因此，外部處理電路可有效地接收感測節點N1的電壓的感測結果，以根據輸出電壓Vout對感測電路720B進行校正。
圖7C為根據本公開的一實施例的第三類型的感測電路及讀出電路。參照圖7C，圖3及圖5所示上述實施例的感測電路320、感測電路520及讀出電路340、讀出電路540可被實現為圖7C所示電壓感測電路的感測電路720C及讀出電路740C。在本公開的一實施例中，感測電路720C包括第一感測電晶體T1及第二感測電晶體T2。讀出電路740C可由偏置電壓源741C、運算放大器742C、電容器743C與開關744C構成，以形成電荷積分器（charge integrator）來將電流轉換成電壓。在本公開的一實施例中，第一感測電晶體T1及第二感測電晶體T2可分別為N型電晶體，例如N型金屬氧化物半導體（NMOS）。在本公開的一實施例中，感測電路720C為電流模式感測電路，而讀出電路740C為電流模式讀出電路。
在本公開的一實施例中，第一感測電晶體T1的第一端子電連接到感測數據線SDL。第一感測電晶體T1的控制端子接收感測掃描信號SE。第二感測電晶體T2的第一端子電連接到電壓（可具有低電壓準位）。第二感測電晶體T2的控制端子電連接到感測節點N1。第一感測電晶體T1的第二端子電連接到第二感測電晶體T2的第二端子。偏置電壓源741C的第一端子電連接到運算放大器742C的第一輸入端子。偏置電壓源741C的第二端子電連接到另一電壓（可具有低電壓準位）。運算放大器742C的第二輸入端子經由感測數據線SDL電連接到第一感測電晶體T1的第一端子。電容器743C的第一端子電連接到運算放大器742C的輸出端子。電容器743C的第二端子電連接到運算放大器742C的第二輸入端子。開關744C的第一端子電連接到運算放大器742C的輸出端子。開關744C的第二端子電連接到運算放大器742C的第二輸入端子。
在本公開的一實施例中，第二感測電晶體T2可作為電流驅動器進行操作。當感測節點N1的電壓上升（在上述測試模式期間）且第一感測電晶體T1由於具有高電壓準位的感測掃描信號SE而被導通時，第一感測電晶體T1的第一端子的電流被第二感測電晶體T2對應地吸收（sink）。因此，與感測節點N1的電壓對應的電流被形成為從運算放大器742C的第二輸入端子經由感測數據線SDL流向第一感測電晶體T1的第一端子。然後，由運算放大器742C的輸出端子輸出的輸出電壓Vout被對應地上拉，以通過電容器743C來保持運算放大器742C的第二端子的電壓與運算放大器742C的第一端子的電壓相同。因此，外部處理電路可有效地接收感測節點N1的電壓的感測結果，以根據輸出電壓Vout對感測電路720C進行校正。
圖7D為根據本公開的一實施例的第四類型的感測電路及讀出電路。參照圖7D，圖3及圖5所示上述實施例的感測電路320、感測電路520及讀出電路340、讀出電路540可被實現為圖7D所示電壓感測電路的感測電路720D及讀出電路740D。在本公開的一實施例中，感測電路720D包括第一感測電晶體T1及第二感測電晶體T2。讀出電路740D可由電容器743D與開關744D構成，以形成電荷積分器來將電流轉換成電壓。在本公開的一實施例中，第一感測電晶體T1可為N型電晶體（例如N型金屬氧化物半導體（NMOS）），而第二感測電晶體T2可為P型電晶體（例如P型金屬氧化物半導體（PMOS））。在本公開的一實施例中，感測電路720D為運算放大器，而讀出電路740D為電流模式讀出電路。
在本公開的一實施例中，第一感測電晶體T1的第一端子電連接到感測數據線SDL。第一感測電晶體T1的控制端子接收感測掃描信號SE。第二感測電晶體T2的第一端子電連接到電壓（可具有低電壓準位）。第二感測電晶體T2的控制端子電連接到感測節點N1。第一感測電晶體T1的第二端子電連接到第二感測電晶體T2的第二端子。運算放大器742D的第一輸入端子電連接到另一電壓（可具有低電壓準位）。運算放大器742D的第二輸入端子經由感測數據線SDL電連接到第一感測電晶體T1的第一端子。電容器743D的第一端子電連接到運算放大器742D的輸出端子。電容器743D的第二端子電連接到運算放大器742D的第二輸入端子。開關744D的第一端子電連接到運算放大器742D的輸出端子。開關744D的第二端子電連接到運算放大器742D的第二輸入端子。
在本公開的一實施例中，第二感測電晶體T2可作為電流驅動器進行操作。當感測節點N1的電壓下降（在上述測試模式期間）且第一感測電晶體T1由於具有高電壓準位的感測掃描信號SE而被導通時，流經第一感測電晶體T1的第一端子的電流會從第二感測電晶體T2被對應地源取（source）。因此，與感測節點N1的電壓對應的電流被形成為從第一感測電晶體T1的第一端子經由感測數據線SDL流向運算放大器742D的第二輸入端子。然後，由運算放大器742D的輸出端子輸出的輸出電壓Vout被對應地下拉，以通過電容器743D來保持運算放大器742D的第二端子的電壓與運算放大器742D的第一端子的電壓相同。因此，外部處理電路可有效地接收感測節點N1的電壓的感測結果，以根據輸出電壓Vout對感測電路720D進行校正。
圖8A為根據本公開的一實施例的電子裝置的示意圖。圖8B為根據本公開的一實施例的輸出電壓與測試電壓之間的關係的示意圖。參照圖8A及圖8B，電子裝置800包括主動式矩陣像素陣列，所述主動式矩陣像素陣列包括多個像素，且所述像素中的至少一者的電路架構可與圖8A所示像素801相同。電子裝置800可為主動式矩陣感測單元。在本公開的一實施例中，電子裝置800包括像素801、讀出電路840、感測數據線SDL、測試線TL及感測掃描線SSL。感測數據線SDL可分別電連接到主動式矩陣像素陣列的一列中的多個像素。測試線TL及感測掃描線SSL可分別電連接到主動式矩陣像素陣列的一行中的多個像素。像素801包括電子單元810、感測電路820及測試電路830（對應於圖1所示電路130）。測試電路830包括測試電晶體Tt。
在本公開的一實施例中，感測電路820經由感測節點N1電連接到電子單元810。測試電路830電連接到感測節點N1。感測電路820電連接到感測掃描線SSL以接收感測掃描信號，且電連接到感測數據線SDL以提供感測信號。感測掃描信號用於對感測電路820進行控制（使能）。測試電路830電連接到測試線TL以接收測試控制信號。測試電晶體Tt的控制端子電連接到測試線TL。測試電晶體Tt的第一端子電連接到感測節點N1。測試電晶體Tt的第二端子電連接到共用電壓源以接收具有測試電壓Vtest的重置信號。讀出電路840電連接到感測數據線SDL以接收由感測電路820提供的感測信號。另外，測試電晶體Tt可為N型電晶體，例如N型金屬氧化物半導體（NMOS）。在本公開的其他實施例中，測試電晶體Tt可為P型電晶體，例如P型金屬氧化物半導體（PMOS）。
在本公開的一實施例中，測試電晶體Tt可被導通以經由感測節點N1對電子單元810施加測試電壓Vtest。在本公開的一實施例中，感測電路820及測試電路830可實現遞迴校正以對感測節點N1進行感測，從而根據感測節點N1的電壓來產生感測信號，使得讀出電路840從感測數據線SDL接收感測信號。讀出電路840根據感測信號向外部處理電路提供具有輸出電壓Vout的輸出信號。在本公開的一實施例中，測試線TL可向感測節點N1提供不同的測試電壓Vtest，使得讀出電路840可對應地提供具有不同的輸出電壓的輸出信號。因此，外部處理電路可對測試電壓Vtest與輸出電壓Vout進行比較，以獲得與如圖8B中所示的輸出電壓Vout與測試電壓Vtest之間的關係對應的校正數據。
圖9為根據本公開的一實施例的電子裝置的示意圖。參照圖9，電子裝置900包括主動式矩陣像素陣列，所述主動式矩陣像素陣列包括多個像素，且所述像素中的至少一者的電路架構可與像素901相同。在本公開的一實施例中，電子裝置900的像素可用以對光進行感測，且電子裝置900可為主動式矩陣感測器，例如指紋感測器或X射線平板探測器（FPD），但本公開不限於此。在本公開的一實施例中，電子裝置900包括像素901、讀出電路940及感測數據線SDL。在感測數據線SDL上存在雜散電阻R。像素901包括儲存電容器Cst、電子單元910、（電壓）感測電路920及重置電路930（對應於圖1所示電路130）。讀出電路940可由偏置電流源941與電壓放大器942構成。感測電路920包括第一感測電晶體T1及第二感測電晶體T2。重置電路930包括重置電晶體Tr（在校正模式中可用作圖8A所示實施例的測試電晶體Tt）。在本公開的一實施例中，電子單元910可為光電二極體，但本公開不限於此。
在本公開的一實施例中，電子單元910的第一端子（陰極）電連接到電壓V1。電子單元910的第二端子（陽極）電連接到感測節點N1。重置電晶體Tr的第一端子電連接到感測節點N1。重置電晶體Tr的第二端子電連接到重置電壓Vrst（可用作圖8A所示實施例的測試電壓Vtest）。重置電晶體Tr的控制端子接收重置信號（可用作圖8A所示實施例的測試控制信號）。儲存電容器Cst的第一端子電連接到感測節點N1。儲存電容器Cst的第二端子可電連接到特定的直流（Direct Current，DC）電壓（例如，接地電壓）。第一感測電晶體T1的第一端子電連接到感測數據線SDL。第一感測電晶體T1的控制端子接收感測掃描信號SE。第二感測電晶體T2的第一端子電連接到電壓V2。第二感測電晶體T2的控制端子電連接到感測節點N1。第一感測電晶體T1的第二端子電連接到第二感測電晶體T2的第二端子。偏置電流源941的第一端子經由具有雜散電阻R的感測數據線SDL電連接到第一感測電晶體T1的第一端子。偏置電流源941的第二端子電連接到電壓V3。電壓放大器942的輸入端子經由具有雜散電阻R的感測數據線SDL電連接到第一感測電晶體T1的第一端子。電壓放大器942的輸出端子可電連接到外部處理電路。
在本公開的一實施例中，重置電晶體Tr、第一感測電晶體T1及第二感測電晶體T2可分別為N型電晶體，例如N型金屬氧化物半導體（NMOS）。所述電晶體的上述第一端子及第二端子可分別包括漏極端子及源極端子，而所述電晶體的上述控制端子可為閘極端子。另外，在本公開的一實施例中，電壓V1可大於重置電壓Vrst，且電壓V2可大於電壓V3。
在本公開的一實施例中，第二感測電晶體T2可作為源極跟隨器放大器進行操作。當感測節點N1的電壓上升且第一感測電晶體T1由於具有高電壓準位的感測掃描信號SE而被導通時，第一感測電晶體T1的第一端子的電壓被第二感測電晶體T2對應地上拉。因此，與感測節點N1的電壓對應的電流被形成為從第一感測電晶體T1的第一端子經由感測數據線SDL流向偏置電流源941。然後，電壓放大器942的輸入端子可接收第一感測電晶體T1的第一端子的電壓，使得由電壓放大器942的輸出端子輸出的輸出電壓Vout被對應地上拉。因此，外部處理電路可有效地接收感測節點N1的電壓的感測結果，以根據輸出電壓Vout對感測電路920進行校正。
圖10為根據本公開的圖9所示實施例的正常模式的相關信號及電壓的示意圖。參照圖9及圖10，電子裝置900可在實現重置操作的重置週期RP、實現曝光操作的曝光週期EP以及實現感測操作的感測週期SP期間以正常模式（即，感測模式）進行操作。
在從時間t0到時間t1的重置週期RP期間，重置電晶體Tr根據具有高電壓準位的重置信號RS而被導通，而第一感測電晶體T1根據具有低電壓準位的感測掃描信號SE而被關斷。因此，感測節點N1的電壓V_N1可改變成重置電壓Vrst，且輸出電壓Vout可為電壓V3。
在從時間t2到時間t3的曝光週期EP期間，重置電晶體Tr根據改變成低電壓準位的重置信號RS而被關斷，且第一感測電晶體T1根據具有低電壓準位的感測掃描信號SE而被關斷。電子單元910可實現曝光操作。因此，可通過從電子單元910接收光漏電流（photo leak current）而將感測節點N1的電壓V_N1上拉。在時間t3之後，感測節點N1的電壓V_N1可變成重置電壓Vrst加上第一δ電壓dV1的電壓。應注意，在本公開的一實施例中，當電子單元910感測到目標對象時，第一δ電壓dV1可由來自電子單元910的光漏電流引起。第一δ電壓dV1可對應於目標對象的精確感測值。
在從時間t4到時間t6的感測週期SP期間，重置電晶體Tr根據具有低電壓準位的重置信號RS而被關斷，且第一感測電晶體T1根據具有高電壓準位的感測掃描信號SE而被導通。因此，感測電路920可對感測節點N1的電壓V_N1進行感測，且電壓放大器942可將輸出電壓Vout作為感測結果對應地輸出到外部處理電路。輸出電壓Vout可為重置電壓Vrst加上第一δ電壓dV1再減去第二δ電壓dV2的電壓。應注意，在本公開的一實施例中，第二δ電壓dV2可由第二感測電晶體T2的閾值電壓、第一感測電晶體T1、雜散電阻R及偏置電流源941引起。
圖11為根據本公開的圖9所示實施例的校正模式的相關信號及電壓的示意圖。參照圖9及圖11，電子裝置900可在實現遞迴校正的校正週期CP期間在校正模式下進行操作。在從時間ta到時間tb的校正週期CP期間，重置電晶體Tr根據具有高電壓準位的重置信號RS而被導通，且第一感測電晶體T1根據具有高電壓準位的感測掃描信號SE而被導通。即，當重置電晶體Tr與第一感測電晶體T1同時被導通時，電子裝置900的校正模式被啟用。在本公開的一實施例中，重置電壓Vrst可用作測試電壓。感測節點N1的電壓V_N1可被改變成重置電壓Vrst，且輸出電壓Vout可為重置電壓Vrst減去第二δ電壓dV2的電壓。因此，外部處理電路可對重置電壓Vrst（即，測試電壓）與輸出電壓Vout進行比較，以獲得與如圖8B中所示的輸出電壓Vout與重置電壓Vrst（即，測試電壓）之間的關係對應的校正數據。此外，外部處理電路可通過從重置電壓Vrst減去輸出電壓Vout計算出第二δ電壓dV2。因此，外部處理電路可有效地對上述感測結果進行校正，以獲得代表真實感測結果的第一δ電壓dV1。
圖12為根據本公開的一實施例的電子裝置的示意圖。參照圖12，電子裝置1200包括主動式矩陣像素陣列，所述主動式矩陣像素陣列包括多個像素，且所述像素中的至少一者的電路架構可與像素1201相同。在本公開的一實施例中，電子裝置1200的像素可用以對光進行感測，且電子裝置1200可為主動式矩陣感測器，例如指紋感測器或X射線平板探測器（FPD），但本公開不限於此。在本公開的一實施例中，電子裝置1200包括像素1201、讀出電路1240及感測數據線SDL。在感測數據線SDL上存在雜散電阻R。像素1201包括儲存電容器Cst、電子單元1210、（電壓）感測電路1220及重置電路1230。讀出電路1240可由偏置電壓源1241、運算放大器1242與電容器1243構成，以形成電荷積分器來將電流轉換成電壓。感測電路1220包括第一感測電晶體T1及第二感測電晶體T2。重置電路1230包括重置電晶體Tr（在校正模式中可用作圖8A所示實施例的測試電晶體Tt）。在本公開的一實施例中，電子單元1210可為光電二極體，但本公開不限於此。
在本公開的一實施例中，電子單元1210的第一端子（陰極）電連接到電壓V1。電子單元1210的第二端子（陽極）電連接到感測節點N1。重置電晶體Tr的第一端子電連接到感測節點N1。重置電晶體Tr的第二端子電連接到重置電壓Vrst（可用作圖8A所示實施例的測試電壓Vtest）。重置電晶體Tr的控制端子接收重置信號（可用作圖8A所示實施例的測試控制信號）。儲存電容器Cst的第一端子電連接到感測節點N1。儲存電容器Cst的第二端子可電連接到特定的DC電壓（例如，接地電壓）。第一感測電晶體T1的第一端子電連接到感測數據線SDL。第一感測電晶體T1的控制端子接收感測掃描信號SE。第一感測電晶體T1的第二端子電連接到第二感測電晶體T2的第一端子。第二感測電晶體T2的第二端子電連接到電壓V2。第二感測電晶體T2的控制端子電連接到感測節點N1。偏置電壓源1241的第一端子電連接到運算放大器1242的第一輸入端子並提供電壓V3。偏置電壓源1241的第二端子可電連接到特定的DC電壓（例如，接地電壓）。運算放大器1242的第二輸入端子經由具有雜散電阻R的感測數據線SDL電連接到第一感測電晶體T1的第一端子。運算放大器1242的第二輸入端子經由電容器1243電連接到運算放大器1242的輸出端子。運算放大器1242的輸出端子可電連接到外部處理電路。
在本公開的一實施例中，重置電晶體Tr、第一感測電晶體T1及第二感測電晶體T2可分別為N型電晶體，例如N型金屬氧化物半導體（NMOS）。所述電晶體的上述第一端子及第二端子可分別包括漏極端子及源極端子，而所述電晶體的上述控制端子可為閘極端子。另外，在本公開的一實施例中，電壓V1可大於重置電壓Vrst，且電壓V3可大於電壓V2。
在本公開的一實施例中，第二感測電晶體T2可作為電流驅動器進行操作。當感測節點N1的電壓上升（在上述測試模式期間）且第一感測電晶體T1由於具有高電壓準位的感測掃描信號SE而被導通時，第一感測電晶體T1的第一端子的電流被第二感測電晶體T2對應地吸收。因此，與感測節點N1的電壓對應的電流被形成為從運算放大器1242的第二端子經由感測數據線SDL流向第一感測電晶體T1的第一端子。然後，由運算放大器1242的輸出端子輸出的輸出電壓Vout被對應地上拉，以通過電容器1243來保持運算放大器1242的第二端子的電壓與運算放大器1242的第一端子的電壓相同。因此，外部處理電路可有效地接收感測節點N1的電壓的感測結果，以根據輸出電壓Vout對感測電路1220進行校正。
應注意，電子裝置1200的正常模式（即感測模式）及校正模式可通過類比於圖10及圖11所示上述實施例來實施，且因此將不再予以贅述。
圖13為根據本公開的一實施例的電子裝置的示意圖。參照圖13，電子裝置1300包括主動式矩陣像素陣列，所述主動式矩陣像素陣列包括多個像素，且所述像素中的至少一者的電路架構可與像素1301相同。在本公開的一實施例中，電子裝置1300的像素可用以對光進行感測，且電子裝置1300可為主動式矩陣感測器，例如指紋感測器或X射線平板探測器（FPD），但本公開不限於此。在本公開的一實施例中，電子裝置1300包括像素1301、讀出電路1340及感測數據線SDL。在感測數據線SDL上存在雜散電阻R。像素1301包括儲存電容器Cst、電子單元1310、（電壓）感測電路1320及重置電路1330。讀出電路1340可由偏置電流源1341與電壓放大器1342構成。感測電路1320包括第一感測電晶體T1及第二感測電晶體T2。重置電路1330包括重置電晶體Tr（在校正模式中可用作圖8A所示實施例的測試電晶體Tt）。在本公開的一實施例中，電子單元1310可為光電二極體，但本公開不限於此。
在本公開的一實施例中，電子單元1310的第一端子（陰極）電連接到感測節點N1。電子單元1310的第二端子（陽極）電連接到電壓V1。重置電晶體Tr的第一端子電連接到重置電壓Vrst（可用作圖8A所示實施例的測試電壓Vtest）。重置電晶體Tr的第二端子電連接到感測節點N1。重置電晶體Tr的控制端子接收重置信號（可用作圖8A所示實施例的測試控制信號）。儲存電容器Cst的第一端子電連接到感測節點N1。儲存電容器Cst的第二端子可電連接到特定的DC電壓（例如，接地電壓）。第一感測電晶體T1的第一端子電連接到感測數據線SDL。第一感測電晶體T1的控制端子接收感測掃描信號SE。第二感測電晶體T2的第二端子電連接到第一感測電晶體T1的第二端子。第二感測電晶體T2的控制端子電連接到感測節點N1。第二感測電晶體T2的第一端子電連接到電壓V2。偏置電流源1341的第一端子電連接到電壓V3。偏置電流源1341的第二端子經由具有雜散電阻R的感測數據線SDL電連接到第一感測電晶體T1的第一端子。電壓放大器1342的輸入端子經由具有雜散電阻R的感測數據線SDL電連接到第一感測電晶體T1的第一端子。電壓放大器1342的輸出端子可電連接到外部處理電路。
在本公開的一實施例中，重置電晶體Tr及第一感測電晶體T1可為N型電晶體（例如N型金屬氧化物半導體（NMOS）），而第二感測電晶體T2可為P型電晶體（例如P型金屬氧化物半導體（PMOS））。所述電晶體的上述第一端子及第二端子可分別包括漏極端子及源極端子，而所述電晶體的上述控制端子可為閘極端子。另外，在本公開的一實施例中，重置電壓Vrst可大於電壓V1，且電壓V3可大於電壓V2。
在本公開的一實施例中，第二感測電晶體T2可作為源極跟隨器放大器進行操作。當感測節點N1的電壓下降（在上述測試模式期間）且第一感測電晶體T1由於具有高電壓準位的感測掃描信號SE而被導通時，第一感測電晶體T1的第一端子的電壓被第二感測電晶體T2對應地下拉。因此，與感測節點N1的電壓對應的電流被形成為從偏置電流源1341經由感測數據線SDL流向第一感測電晶體T1的第一端子。然後，電壓放大器1342的輸入端子可接收第一感測電晶體T1的第一端子的下降的電壓，使得由電壓放大器1342的輸出端子輸出的輸出電壓Vout被對應地下拉。因此，外部處理電路可有效地接收感測節點N1的電壓的感測結果，以根據輸出電壓Vout對感測電路1320進行校正。
應注意，電子裝置1300的正常模式（即感測模式）及校正模式可通過類比於圖10及圖11所示上述實施例來實施，且因此將不再予以贅述。
圖14為根據本公開的一實施例的電子裝置的示意圖。參照圖14，電子裝置1400包括主動式矩陣像素陣列，所述主動式矩陣像素陣列包括多個像素，且所述像素中的至少一者的電路架構可與像素1401相同。在本公開的一實施例中，電子裝置1400的像素可用以對光進行感測，且電子裝置1400可為主動式矩陣感測器，例如指紋感測器或X射線平板探測器（FPD），但本公開不限於此。在本公開的一實施例中，電子裝置1400包括像素1401、讀出電路1440及感測數據線SDL。在感測數據線SDL上存在雜散電阻R。像素1401包括儲存電容器Cst、電子單元1410、（電壓）感測電路1420及重置電路1430。讀出電路1440可由運算放大器1442與電容器1443構成，以形成電荷積分器來將電流轉換成電壓。感測電路1420包括第一感測電晶體T1及第二感測電晶體T2。重置電路1430包括重置電晶體Tr（在校正模式中可用作圖8A所示實施例的測試電晶體Tt）。在本公開的一實施例中，電子單元1410可為光電二極體，但本公開不限於此。
在本公開的一實施例中，電子單元1410的第一端子（陰極）電連接到感測節點N1。電子單元1410的第二端子（陽極）電連接到電壓V1。重置電晶體Tr的第一端子電連接到重置電壓Vrst（可用作圖8A所示實施例的測試電壓Vtest）。重置電晶體Tr的第二端子電連接到感測節點N1。重置電晶體Tr的控制端子接收重置信號（可用作圖8A所示實施例的測試控制信號）。儲存電容器Cst的第一端子電連接到感測節點N1。儲存電容器Cst的第二端子可電連接到特定的DC電壓（例如，接地電壓）。第一感測電晶體T1的第一端子電連接到感測數據線SDL。第一感測電晶體T1的控制端子接收感測掃描信號SE。第二感測電晶體T2的第二端子電連接到電壓V2。第二感測電晶體T2的第一端子電連接到第一感測電晶體T1的第二端子。第二感測電晶體T2的控制端子電連接到感測節點N1。運算放大器1442的第一輸入端子電連接到電壓V3。運算放大器1442的第二輸入端子經由具有雜散電阻R的感測數據線SDL電連接到第一感測電晶體T1的第一端子。電容器1443的第一端子電連接到運算放大器1442的輸出端子。電容器1443的第二端子電連接到運算放大器1442的第二輸入端子。運算放大器1442的輸出端子可電連接到外部處理電路。
在本公開的一實施例中，重置電晶體Tr及第一感測電晶體T1可分別為N型電晶體（例如N型金屬氧化物半導體（NMOS）），而第二感測電晶體T2可為P型電晶體（例如P型金屬氧化物半導體（PMOS））。所述電晶體的上述第一端子及第二端子可分別包括漏極端子及源極端子，而所述電晶體的上述控制端子可為閘極端子。另外，在本公開的一實施例中，重置電壓Vrst可大於電壓V1，且電壓V2可大於電壓V3。
在本公開的一實施例中，第二感測電晶體T2可作為電流驅動器進行操作。當感測節點N1的電壓下降（在上述測試模式期間）且第一感測電晶體T1由於具有高電壓準位的感測掃描信號SE而被導通時，流經第一感測電晶體T1的第一端子的電流會從第二感測電晶體T2被對應地源取。因此，與感測節點N1的電壓對應的電流被形成為從第一感測電晶體T1的第一端子經由感測數據線SDL流向運算放大器1442的第二輸入端子。然後，由運算放大器1442的輸出端子輸出的輸出電壓Vout被對應地下拉，以通過電容器來保持運算放大器的第二端子的電壓與運算放大器的第一端子的電壓相同。因此，外部處理電路可有效地接收感測節點N1的電壓的感測結果，以根據輸出電壓Vout對感測電路1420進行校正。
應注意，電子裝置1400的正常模式（即感測模式）及校正模式可通過類比於圖10及圖11所示上述實施例來實施，且因此將不再予以贅述。
綜上所述，本公開的電子裝置可利用遞迴校正有效地對感測電路進行校正，而無需任何附加的校正儀器及校正設備。
最後應說明的是：以上各實施例僅用以說明本公開的技術方案，而非對其限制；儘管參照前述各實施例對本公開進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本公開各實施例技術方案的範圍。
100、200、300、500、800、900、1200、1300、1400:電子裝置 110、210、810、910、1210、1310、1410:電子單元 120、220、520、720A、720B、720C、720D、820:感測電路 130:電路 201、301、501、801、901、1201、1301、1401:像素 230、330、530:偏置電路 240、340、540、740A、740B、740C、740D、840、940、1240、1340、1440:讀出電路 310、510:電子單元/壓控單元 320、920、1220、1320、1420:感測電路/電壓感測電路 341、541、741A、741B、1341:偏置電流源 342、542、742A、742B、942、1342:電壓放大器 350、550:源極驅動器集成電路（IC） 351、551:數位至類比轉換器（DAC） 741C、941、1241:偏置電壓源 742C、742D、1242、1442:運算放大器 743C、743D、1243、1443:電容器 744C、744D:開關 830:測試電路 930、1230、1330、1430:重置電路 CDL:控制數據線 CP:校正週期 CSL:控制掃描線 Cst:儲存電容器 dV1:第一δ電壓 dV2:第二δ電壓 EP:曝光週期 N1:感測節點 NP:正常操作週期 P11、P12、P21、P22、P31、P32、P41、P42:電流路徑 R、R1、R2:雜散電阻 RP:重置週期 RS:重置信號 SC:掃描信號 SDL:感測數據線 SE:感測掃描信號 SP:感測週期 SSL:感測掃描線 T1:第一感測電晶體 T2:第二感測電晶體 t0、t1、t2、t3、t4、t5、t6、ta、tb:時間 Td:驅動電晶體 TL:測試線 TP1:第一測試週期 TP2:第二測試週期 Tr:重置電晶體 Ts、Ts1、Ts2:掃描電晶體 Tt:測試電晶體 V0、V1、V2、V3、V_N1:電壓 Vdata:數據電壓 Vout:輸出電壓 Vrst:重置電壓 Vtest:測試電壓
圖1為根據本公開的一實施例的電子裝置的示意圖。 圖2A為根據本公開的一實施例的電子裝置的示意圖。 圖2B為根據本公開的一實施例的輸出電壓與數據電壓之間的關係的示意圖。 圖3為根據本公開的一實施例的電子裝置的示意圖。 圖4為根據本公開的圖3所示實施例的相關信號及電壓的示意圖。 圖5為根據本公開的一實施例的電子裝置的示意圖。 圖6為根據本公開的圖5所示實施例的相關信號及電壓的示意圖。 圖7A為根據本公開的一實施例的第一類型的感測電路及讀出電路。 圖7B為根據本公開的一實施例的第二類型的感測電路及讀出電路。 圖7C為根據本公開的一實施例的第三類型的感測電路及讀出電路。 圖7D為根據本公開的一實施例的第四類型的感測電路及讀出電路。 圖8A為根據本公開的一實施例的電子裝置的示意圖。 圖8B為根據本公開的一實施例的輸出電壓與測試電壓之間的關係的示意圖。 圖9為根據本公開的一實施例的電子裝置的示意圖。 圖10為根據本公開的圖9所示實施例的正常模式的相關信號及電壓的示意圖。 圖11為根據本公開的圖9所示實施例的校正模式的相關信號及電壓的示意圖。 圖12為根據本公開的一實施例的電子裝置的示意圖。 圖13為根據本公開的一實施例的電子裝置的示意圖。 圖14為根據本公開的一實施例的電子裝置的示意圖。
100:電子裝置
110:電子單元
120:感測電路
130:電路

Claims (10)

  1. 一種電子裝置，包括： 一電子單元； 一感測電路，經由一感測節點電連接到所述電子單元；以及 一電路，電連接到所述感測節點，且用以對所述感測節點施加電壓。
  2. 如請求項1所述的電子裝置，還包括： 一控制數據線，電連接到所述偏置電路， 其中所述電路為一偏置電路，且所述電子單元為一壓控單元 其中所述電路用以根據一掃描信號經由所述控制數據線來接收一控制信號。
  3. 如請求項1所述的電子裝置，還包括： 一掃描電晶體，電連接於所述控制數據線與所述電路之間，且用以接收所述掃描信號， 其中所述電路包括： 一儲存電容器，電連接到所述感測節點；以及 一源極跟隨器放大器，電連接到所述感測節點。
  4. 如請求項1所述的電子裝置，其中所述電路為一重置電路，且所述電子單元為感測單元， 其中所述電路電連接到一共用電壓源，且用以接收一重置信號， 其中所述電路包括： 一重置電晶體，電連接到所述感測節點，且用以接收所述重置信號。
  5. 如請求項1所述的電子裝置，還包括： 一讀出電路，經由一感測數據線電連接到所述感測電路， 其中所述感測電路包括： 第一感測電晶體，電連接到所述感測數據線，且用以讀出一感測信號。
  6. 如請求項5所述的電子裝置，其中所述感測電路包括： 一第二感測電晶體，電連接於所述感測節點與所述第一感測電晶體之間， 其中所述感測電路為一電壓模式感測電路， 其中所述讀出電路為一電壓模式讀出電路。
  7. 如請求項5所述的電子裝置，其中所述感測電路包括： 一第二感測電晶體，電連接於所述感測節點與所述第一感測電晶體之間， 其中所述感測電路為一電流模式感測電路， 其中所述讀出電路為一電流模式讀出電路。
  8. 如請求項1所述的電子裝置，其中所述電子裝置用以實現一校正模式及一感測模式。
  9. 如請求項8所述的電子裝置，其中當所述電子裝置實現所述校正模式時，所述感測電路用以在施加所述電壓的同時對所述感測節點進行感測。
  10. 如請求項8所述的電子裝置，其中當所述電子裝置實現所述感測模式時，所述感測電路用以在所述電壓被施加到所述感測節點之後對所述感測節點進行感測。
TW111146919A 2022-01-05 2022-12-07 電子裝置 TW202329676A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263296493P 2022-01-05 2022-01-05
US63/296,493 2022-01-05
US17/983,337 2022-11-08
US17/983,337 US20230217131A1 (en) 2022-01-05 2022-11-08 Electronic device

Publications (1)

Publication Number Publication Date
TW202329676A true TW202329676A (zh) 2023-07-16

Family

ID=84785048

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111146919A TW202329676A (zh) 2022-01-05 2022-12-07 電子裝置

Country Status (4)

Country Link
US (1) US20230217131A1 (zh)
EP (1) EP4220202A3 (zh)
CN (1) CN116400191A (zh)
TW (1) TW202329676A (zh)

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2848564A (en) * 1954-07-27 1958-08-19 Gen Electric Temperature stabilized transistor amplifier
US7623169B2 (en) * 2002-06-26 2009-11-24 Xerox Corporation Low noise charge gain hybrid imager
JP4127243B2 (ja) * 2004-05-24 2008-07-30 セイコーエプソン株式会社 光センサ、光センサの読取方法、マトリクス型光センサ回路および電子機器
JP2008505366A (ja) * 2004-06-29 2008-02-21 ニューライト・コーポレイション 個々の画素の輝度の感知と制御を用いる、高性能表示装置のためのシステムと方法
CA2497465A1 (en) * 2005-02-28 2006-08-28 6258751 Canada Inc.(Nanodrivers) Pixel circuit for radiation detection
EP1985014B1 (en) * 2006-02-07 2010-07-28 D2Audio Corporation Pwm feedback/feed-forward protection
JPWO2008047677A1 (ja) * 2006-10-19 2010-02-25 シャープ株式会社 表示装置
KR20120052638A (ko) * 2010-11-16 2012-05-24 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US20130082936A1 (en) * 2011-09-29 2013-04-04 Sharp Kabushiki Kaisha Sensor array with high linearity
GB201117319D0 (en) * 2011-10-06 2011-11-16 Isis Innovation Active pixel image sensor
CA2894717A1 (en) * 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
EP2973994B1 (en) * 2013-03-15 2021-07-21 Dockon AG Logarithmic amplifier with universal demodulation capabilities
US9123289B2 (en) * 2013-06-26 2015-09-01 Lg Display Co., Ltd. Organic light emitting diode display device with reference voltage lines and method of operation in an organic light emitting diode display device
US9578417B2 (en) * 2013-09-16 2017-02-21 Cirrus Logic, Inc. Systems and methods for detection of load impedance of a transducer device coupled to an audio device
US9960741B2 (en) * 2016-06-27 2018-05-01 Dialog Semiconductor (Uk) Limited High frequency common mode rejection technique for large dynamic common mode signals
KR20180057752A (ko) * 2016-11-21 2018-05-31 엘지디스플레이 주식회사 표시 장치
KR102367271B1 (ko) * 2017-07-28 2022-02-23 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시장치
KR102519820B1 (ko) * 2017-12-28 2023-04-10 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 구동방법
KR102590013B1 (ko) * 2018-09-10 2023-10-16 엘지디스플레이 주식회사 블랙 영상 삽입 기능을 갖는 표시장치
KR102648977B1 (ko) * 2018-11-12 2024-03-20 엘지디스플레이 주식회사 유기발광 표시장치
KR20200061655A (ko) * 2018-11-26 2020-06-03 엘지디스플레이 주식회사 유기발광 표시장치와 그의 열화 센싱 방법
KR20200074739A (ko) * 2018-12-17 2020-06-25 엘지디스플레이 주식회사 유기발광 표시장치
JP2020195103A (ja) * 2019-05-30 2020-12-03 株式会社日立製作所 増幅回路
KR20210089819A (ko) * 2020-01-08 2021-07-19 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US20230184586A1 (en) * 2021-12-09 2023-06-15 Innolux Corporation Electronic device

Also Published As

Publication number Publication date
CN116400191A (zh) 2023-07-07
EP4220202A2 (en) 2023-08-02
US20230217131A1 (en) 2023-07-06
EP4220202A3 (en) 2023-11-15

Similar Documents

Publication Publication Date Title
US10140923B2 (en) Pixel driving system of AMOLED having initialization signal of alternating high and low levels and method for driving pixel of AMOLED having initialization signal of alternating high and low levels
CN108665836B (zh) 补偿测量的器件电流相对于参考电流的偏差的方法和系统
KR940002810B1 (ko) 샘플/홀드회로장치
CN107633815B (zh) 驱动电路的补偿结构、驱动电路模块和显示面板
US20150035813A1 (en) Drive circuit of organic light emitting display and offset voltage adjustment unit thereof
US10943536B2 (en) External compensation circuit and method, and display device
US6795046B2 (en) Self-calibrating image display device
JP2009543125A (ja) アクティブ・マトリックス・ディスプレイを補償する装置
US10614744B2 (en) Display panel and a driving module of the display panel
CN111028783B (zh) 像素感测装置、有机发光显示装置及其像素补偿方法
US20220398979A1 (en) Display drive circuit and drive method thereof, and display device
WO2020151740A1 (zh) 置位电压生成单元、置位电压生成方法和显示装置
JP6137997B2 (ja) 固体撮像装置
US11233959B2 (en) Image sensor
JP5467562B2 (ja) 制御回路
TW202329676A (zh) 電子裝置
US20230184586A1 (en) Electronic device
TW201347612A (zh) 主動式ｘ光感測電路及其感測方法
JP2016144079A (ja) 放射線検出器および放射線撮像システム
US10866332B2 (en) Imaging system, control method of imaging system, and storage medium
US20080106627A1 (en) Imaging device, and control method for solid imaging element
TWI389449B (zh) 訊號接收器以及電壓補償方法
CN108573666B (zh) 像素检测与校正电路、像素电路，以及像素检测与校正方法
US20060208795A1 (en) Amplifier circuit and control method thereof
CN110534046B (zh) 阵列基板、显示设备、数据补偿方法