TW202329453A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202329453A
TW202329453A TW111128159A TW111128159A TW202329453A TW 202329453 A TW202329453 A TW 202329453A TW 111128159 A TW111128159 A TW 111128159A TW 111128159 A TW111128159 A TW 111128159A TW 202329453 A TW202329453 A TW 202329453A
Authority
TW
Taiwan
Prior art keywords
insulating film
gate
pattern
inter
gate structure
Prior art date
Application number
TW111128159A
Other languages
English (en)
Inventor
柳亥俊
申東石
鄭舜旭
崔慶寅
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202329453A publication Critical patent/TW202329453A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供一種半導體裝置，包含：主動圖案，包含在第一方向上延伸的下部圖案以及在垂直於下部圖案的上表面的第二方向上與下部圖案間隔開的片圖案，每一片圖案包含上表面及下表面；閘極結構，安置於下部圖案上且包含閘極電極及閘極絕緣膜，閘極電極及閘極絕緣膜包圍每一片圖案；以及源極/汲極圖案，安置於閘極結構的至少一側上。閘極結構包含安置於下部圖案與最下部片圖案之間及兩個片圖案之間的閘極間結構，且接觸源極/汲極圖案。閘極絕緣膜包含具有第一厚度的水平部分及具有第二厚度的第一垂直部分，第二厚度與第一厚度不同。

Description

半導體裝置
本發明是關於一種半導體裝置，且更特定言之，是關於一種包含多橋通道場效電晶體（Multi-Bridge Channel Field Effect Transistor；MBCFET TM）的半導體裝置。
此申請案主張2021年9月24日自韓國智慧財產局（Korean Intellectual Property Office）申請的韓國專利申請案第10-2021-0126133號的優先權，所述申請案的揭露以全文引用的方式併入本文中。
作為增加半導體裝置的密度的定標技術中的一者，提議一種多閘極電晶體，其中在基底上形成鰭形或奈米線形的多通道主動圖案（或矽體），且在多通道主動圖案的表面上形成閘極電極。
由於此類多閘極電晶體利用三維通道，故容易執行定標，且在不增加閘極寬度的情況下，可改良電流控制能力。另外，可有效地抑制通道區的電位受汲極電壓影響的短通道效應（short channel effect；SCE）。
本發明的態樣提供一種能夠改良元件效能及可靠度的半導體裝置。
然而，本發明的態樣不受本文中所闡述的態樣限制。藉由參考下文給出的本發明的詳細描述，本發明的以上及其他態樣對於本發明所屬技術領域中具有通常知識者將變得更顯而易見。
根據本發明的實施例，半導體裝置包含：主動圖案，包含在第一方向上延伸的下部圖案以及在垂直於下部圖案的上表面的第二方向上與下部圖案間隔開的多個片圖案，每一片圖案包含在第二方向上彼此相對的上表面及下表面；閘極結構，安置於下部圖案上且包含閘極電極及閘極絕緣膜，閘極電極及閘極絕緣膜包圍每一片圖案；以及源極/汲極圖案，安置於閘極結構的至少一側上。閘極結構包含多個閘極間結構。最下部閘極間結構安置於下部圖案與最下部片圖案之間。每一閘極間結構位於在第二方向上彼此鄰近的兩個片圖案之間。閘極結構接觸源極/汲極圖案。閘極絕緣膜包含沿著每一片圖案的上表面及每一片圖案的下表面延伸的水平部分及沿著源極/汲極圖案延伸的第一垂直部分。閘極絕緣膜的水平部分在第二方向上的厚度不同於閘極絕緣膜的第一垂直部分在第一方向上的厚度。
根據本發明的實施例，半導體裝置包含：主動圖案，包含在第一方向上延伸的下部圖案以及在垂直於下部圖案的上表面的第二方向上與下部圖案間隔開的多個片圖案，多個片圖案中的每一者包含在第二方向上彼此相對的上表面及下表面；閘極結構，安置於下部圖案上且包含閘極電極及閘極絕緣膜，閘極電極及閘極絕緣膜包圍多個片圖案中的每一者；以及源極/汲極圖案，安置於閘極結構的至少一側上。閘極結構包含多個閘極間結構。最下部閘極間結構安置於下部圖案與最下部片圖案之間。其他閘極間結構中的每一者安置於在第二方向上彼此鄰近的對應兩個片圖案之間。閘極絕緣膜包含介面絕緣膜及安置於介面絕緣膜與閘極電極之間的高介電常數絕緣膜。介面絕緣膜包含沿著每一片圖案的上表面及每一片圖案的下表面延伸的水平部分及沿著源極/汲極圖案延伸的第一垂直部分。介面絕緣膜的水平部分在第二方向上的厚度不同於介面絕緣膜的第一垂直部分在第一方向上的厚度。
根據本發明的實施例，半導體裝置包含：主動圖案，包含在第一方向上延伸的下部圖案及在垂直於下部圖案的上表面的第二方向上與下部圖案間隔開的多個片圖案，每一片圖案包含在第二方向上彼此相對的上表面及下表面；閘極結構，安置於下部圖案上且包含閘極電極及閘極絕緣膜，閘極電極及閘極絕緣膜包圍每一片圖案；閘極間隔件，安置於閘極結構的相對側壁上；以及源極/汲極圖案，安置於閘極結構的至少一側上。閘極絕緣膜包含介面絕緣膜及安置於介面絕緣膜與閘極電極之間的高介電常數絕緣膜。介面絕緣膜不沿著閘極間隔件的側壁延伸。高介電常數絕緣膜沿著閘極間隔件的側壁延伸。介面絕緣膜包含沿著每一片圖案的上表面及每一片圖案的下表面延伸的水平部分及沿著源極/汲極圖案延伸且接觸源極/汲極圖案的第一垂直部分。介面絕緣膜的水平部分在第二方向上的厚度不同於介面絕緣膜的第一垂直部分在第一方向上的厚度。
根據一些實施例的半導體裝置可包含穿隧電晶體（穿隧FET）、三維（3D）電晶體或基於二維材料的電晶體（基於2D材料的FET）以及其異質結構。此外，根據一些實施例的半導體裝置可包含雙極接面電晶體、橫向擴散金屬氧化物半導體（lateral diffusion metal oxide semiconductor；LDMOS）或類似物。
將參考圖1至圖5來描述根據一些實施例的半導體裝置。
圖1為用於解釋根據一些實施例的半導體裝置的例示性平面視圖。圖2及圖3為沿著圖1的A-A及B-B截取的橫截面視圖。圖4為繪示圖2的區P的放大視圖。圖5為繪示圖3的區Q的放大視圖。
另外，除閘極絕緣膜130、蝕刻終止膜185、層間絕緣膜190以及類似者外，圖1簡單地繪示。
參考圖1至圖5，根據一些實施例的半導體裝置可包含主動圖案AP、多個閘極結構GS以及源極/汲極圖案150。
基底100可為塊體矽或絕緣體上矽（silicon-on-insulator；SOI）。在一些實施例中，基底100可為矽基底或可包含其他材料，但不限於例如矽鍺、絕緣體上矽鍺（silicon germanium on insulator；SGOI）、銻化銦、鉛碲化合物、砷化銦、磷酸銦、砷化鎵或銻化鎵。
主動圖案AP可安置於基底100上。主動圖案AP可在第一方向D1上長延伸。在實例中，主動圖案AP可安置於形成P型金屬氧化物半導體（P-type metal oxide semiconductor；PMOS）中的區。在另一實例中，主動圖案AP可安置於形成N型金屬氧化物半導體（N-type metal oxide semiconductor；NMOS）中的區。
主動圖案AP可為多通道主動圖案。主動圖案AP可包含下部圖案BP及多個片圖案NS。下部圖案BP可自基底100突出。下部圖案BP可在第一方向D1上長延伸。
多個片圖案NS可安置於下部圖案的上表面BP_US上。多個片圖案NS可在第三方向D3上與下部圖案BP間隔開。片圖案NS可在第三方向D3上彼此間隔開。
片圖案NS中的每一者可包含上表面NS_US及下表面NS_BS。片圖案的上表面NS_US為在第三方向D3上與片圖案的下表面NS_BS相對的表面。片圖案NS中的每一者可包含在第一方向D1上彼此相對的連接表面NS_CS及在第二方向D2上彼此相對的側壁NS_SW。將理解，當元件稱為「連接」或「耦接」至另一元件或「在」另一元件「上」時，其可直接連接或耦接至另一元件或在另一元件上或可存在介入元件。相比之下，當元件稱為「直接連接」或「直接耦接」至另一元件，或稱為「接觸」另一元件或「與」另一元件「接觸」時，接觸點處不存在介入元件。
片圖案的上表面NS_US及片圖案的下表面NS_BS可使用片圖案的連接表面NS_CS彼此連接。片圖案的上表面NS_US及片圖案的下表面NS_BS可使用片圖案的側壁NS_SW彼此連接。將理解，當元件稱為「連接」或「耦接」至另一元件或「在」另一元件「上」時，其可直接連接或耦接至另一元件或在另一元件上或可存在介入元件。相比之下，當元件稱為「直接連接」或「直接耦接」至另一元件，或稱為「接觸」另一元件或「與」另一元件「接觸」時，接觸點處不存在介入元件。
片圖案的連接表面NS_CS連接至稍後將描述的源極/汲極圖案150。在一些實施例中，片圖案的連接表面NS_CS接觸源極/汲極圖案150。片圖案的連接表面NS_CS可為片圖案NS與源極/汲極圖案150之間的邊界面。
在圖3及圖5中，儘管片圖案的側壁NS_SW繪示為彎曲表面部分與平坦表面部分的組合，但實施例不限於此。在一些實施例中，片圖案的側壁NS_SW可為作為整體的彎曲表面或作為整體的平坦表面。
第三方向D3可為與第一方向D1及第二方向D2相交的方向。舉例而言，第三方向D3可為基底100的厚度方向。第一方向D1可為與第二方向D2相交的方向。在一些實施例中，第一方向D1及第二方向D2可為平行於下部圖案BP的上表面的方向，且第三方向D3可為垂直於下部圖案BP的上表面的方向。
三個片圖案NS繪示為在第三方向D3上安置。本發明不限於此。在一些實施例中，大於三個片圖案可在第三方向D3上彼此堆疊。
下部圖案BP可藉由蝕刻基底100的一部分來形成，或可包含自基底100生長的磊晶層。下部圖案BP可包含矽或鍺或可由矽或鍺形成，所述矽或鍺為元素半導體材料。在一些實施例中，下部圖案BP可包含化合物半導體或可由化合物半導體形成，所述化合物半導體諸如IV-IV族化合物半導體及III-V族化合物半導體。在一些實施例中，下部圖案BP可自基底100的頂部表面突出。應注意，在一些實施例中，下部圖案BP可為基底100的一部分，且以此方式，自基底100突出是指穿過基底的頂部表面突出（例如，其中基底自身具有超出其主表面延伸的突出部分）。下部圖案BP可稱為鰭或鰭圖案。
IV-IV族化合物半導體可包含例如以下或可由以下形成：二元化合物；包含碳（C）、矽（Si）、鍺（Ge）以及錫（Sn）中的至少兩種或大於兩種的三元化合物；或藉由用IV族元素摻雜二元或三元化合物而獲得的化合物。
III-V族化合物半導體可為例如二元化合物、三元化合物以及四元化合物中的至少一者，所述二元化合物、三元化合物以及四元化合物藉由組合作為III族元素的鋁（Al）、鎵（Ga）以及銦（In）中的至少一者與作為V族元素的磷（P）、砷（As）以及銻（Sb）中的一者而形成。
片圖案NS可包含矽或鍺中的一者，或可由矽或鍺中的一者形成，所述矽或鍺中的一者為元素半導體材料、IV-IV族化合物半導體或III-V族化合物半導體。片圖案NS中的每一者可包含與下部圖案BP相同的材料或可由與下部圖案BP相同的材料形成，且可包含與下部圖案BP不同的材料或可由與下部圖案BP不同的材料形成。
在根據一些實施例的半導體裝置中，下部圖案BP可為包含矽或由矽形成的矽下部圖案，且片圖案NS可為包含矽或由矽形成的矽片圖案。
第二方向D2上的片圖案NS的寬度可與第二方向D2上的下部圖案BP的寬度成比例增加或減少。在一些實施例中，在第三方向D3上堆疊的片圖案NS的在第二方向D2上的寬度繪示為彼此相同。本發明不限於此。在一些實施例中，不同於所繪示的實例，當片圖案NS的寬度遠離下部圖案BP沿著在第二方向D3上延伸的直線量測時，在第三方向D3上堆疊的片圖案NS的在第二方向D2上的寬度可減少。
場絕緣膜105可形成於基底100上。場絕緣膜105可安置於下部圖案BP的側壁上。場絕緣膜105不安置於下部圖案的上表面BP_US上。
在一些實施例中，場絕緣膜105可完全覆蓋下部圖案BP的側壁。在一些實施例中，不同於所繪示的實例，場絕緣膜105可覆蓋下部圖案BP的側壁的一部分。在此情況下，下部圖案BP的一部分可在第三方向D3上自場絕緣膜105的上表面突出。
片圖案NS中的每一者安置為高於場絕緣膜105的上表面。場絕緣膜105可包含或可為例如氧化物膜、氮化物膜、氮氧化物膜或其組合膜。場絕緣膜105繪示為單一膜。本發明不限於此。在一些實施例中，場絕緣膜105可為多層膜。
多個閘極結構GS可安置於基底100上。每一閘極結構GS可在第二方向D2上延伸。閘極結構GS可在第一方向D1上彼此間隔開安置。閘極結構GS可在第一方向D1上彼此鄰近。
閘極結構GS可安置於主動圖案AP上。閘極結構GS可與主動圖案AP相交。閘極結構GS可與下部圖案BP相交。閘極結構GS可包覆片圖案NS中的每一者。閘極結構GS可包含例如閘極電極120及閘極絕緣膜130。
閘極結構GS可包含安置於在第三方向D3上彼此鄰近的片圖案NS之間以及下部圖案BP與片圖案NS之間的閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3。閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3可安置於下部圖案的上表面BP_US與最下部片圖案的下表面NS_BS之間以及在第三方向D3上面向彼此的片圖案的上表面NS_US與片圖案的下表面NS_BS之間。
閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3的數目可與包含於主動圖案AP中的片圖案NS的數目成比例。舉例而言，閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3的數目可等於片圖案NS的數目。由於主動圖案AP包含多個片圖案NS，故閘極結構GS可包含多個閘極間結構。
閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3接觸下文將描述的源極/汲極圖案150。舉例而言，閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3可與源極/汲極圖案150直接接觸。閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3接觸下部圖案的上表面BP_US、片圖案的上表面NS_US以及片圖案的下表面NS_BS。
以下描述將使用閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3的數目為三個的情況來提供。
閘極結構GS可包含第一閘極間結構INT_GS1、第二閘極間結構INT_GS2以及第三閘極間結構INT_GS3。第一閘極間結構INT_GS1、第二閘極間結構INT_GS2以及第三閘極間結構INT_GS3可依序安置於下部圖案BP上。
第三閘極間結構INT_GS3可安置於下部圖案BP與片圖案NS之間。第三閘極間結構INT_GS3可安置於閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3的最下部部分處。第三閘極間結構INT_GS3可與下部圖案的上表面BP_US接觸。
第一閘極間結構INT_GS1及第二閘極間結構INT_GS2可安置於在第三方向D3上彼此鄰近的片圖案NS之間。第一閘極間結構INT_GS1可安置於閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3的最上部部分處。第一閘極間結構INT_GS1可與最上部片圖案的下表面NS_BS接觸。第二閘極間結構INT_GS2可安置於第一閘極間結構INT_GS1與第三閘極間結構INT_GS3之間。
閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3可包含安置於鄰近片圖案NS之間及下部圖案BP與片圖案NS之間的閘極電極120及閘極絕緣膜130。
舉例而言，第一方向D1上的第一閘極間結構INT_GS1的寬度W1可等於第一方向D1上的第二閘極間結構INT_GS2的寬度W2。在根據一些實施例的半導體裝置中，安置於在第三方向D3上彼此鄰近的片圖案NS之間的閘極間結構INT_GS1及閘極間結構INT_GS2的寬度可彼此相等。
舉例而言，第一方向D1上的第三閘極間結構INT_GS3的寬度W3可大於第一方向D1上的第二閘極間結構INT_GS2的寬度W2。本發明不限於此。在一些實施例中，不同於所繪示的實例，第一方向D1上的第三閘極間結構INT_GS3的寬度W3可等於第一方向D1上的第二閘極間結構INT_GS2的寬度W2。
為了簡化描述，將第二閘極間結構INT_GS2描述為實例。第二閘極間結構INT_GS2的寬度W2可在第三方向D3上面向彼此的片圖案的上表面NS_US與片圖案的下表面NS_NS之間的中部量測。
閘極電極120可形成於下部圖案BP上。閘極電極120可與下部圖案BP相交。閘極電極120可包覆片圖案NS。
閘極電極120的一部分可安置於鄰近片圖案NS之間以及下部圖案BP與片圖案NS之間。當片圖案NS包含在第三方向D3上彼此鄰近的第一片圖案及第二片圖案時，閘極電極120的一部分可安置於面向彼此的第一片圖案的上表面NS_US與第二片圖案的下表面NS_BS之間。閘極電極120的一部分可安置於下部圖案的上表面BS_US與最下部片圖案的下表面NS_BS之間。第一片圖案可為最下部片圖案或可不為最下部片圖案。
閘極電極120可包含金屬、金屬合金、導電金屬氮化物、金屬矽化物、摻雜半導體材料、導電金屬氧化物以及導電金屬氮氧化物中的至少一者或可由金屬、金屬合金、導電金屬氮化物、金屬矽化物、摻雜半導體材料、導電金屬氧化物以及導電金屬氮氧化物中的至少一者形成。閘極電極120可包含但不限於例如以下各項中的至少一者或可由以下各項中的至少一者形成：氮化鈦（TiN）、碳化鉭（TaC）、氮化鉭（TaN）、氮化鈦矽（TiSiN）、氮化鉭矽（TaSiN）、氮化鉭鈦（TaTiN）、氮化鈦鋁（TiAlN）、氮化鉭鋁（TaAlN）、氮化鎢（WN）、釕（Ru）、鈦鋁（TiAl）、碳氮化鈦鋁（TiAlC-N）、碳化鈦鋁（TiAlC）、碳化鈦（TiC）、碳氮化鉭（TaCN）、鎢（W）、鋁（Al）、銅（Cu）、鈷（Co）、鈦（Ti）、鉭（Ta）、鎳（Ni）、鉑（Pt）、鎳鉑（Ni-Pt）、鈮（Nb）、氮化鈮（NbN）、碳化鈮（NbC）、鉬（Mo）、氮化鉬（MoN）、碳化鉬（MoC）、碳化鎢（WC）、銠（Rh）、鈀（Pd）、銥（Ir）、鋨（Os）、銀（Ag）、金（Au）、鋅（Zn）、釩（V）以及其組合。導電金屬氧化物及導電金屬氮氧化物可包含或可為但不限於上述材料的氧化形式。
閘極電極120可安置於稍後將描述的源極/汲極圖案150的兩側上。閘極結構GS可在第一方向D1上安置於源極/汲極圖案150的兩側上。
在一些實施例中，安置於源極/汲極圖案150的相對側上的閘極電極120兩者可為用作電晶體的閘極電極的標準閘極電極。本發明不限於此。在一些實例實施例中，安置於源極/汲極圖案150的一側上的閘極電極120可用作電晶體的閘極，但安置於源極/汲極圖案150的另一側上的閘極電極120可為虛擬閘極電極。虛擬閘極電極為形成於與電晶體的標準閘極電極相同的層級處且鄰近的導電線。虛擬閘極電極圖案化或由相同導電層形成。舉例而言，虛擬閘極電極可不充當電晶體的閘極電極，且因此虛擬閘極線可不啟動，或若啟動，則可不引起任何電晶體的操作。
閘極絕緣膜130可沿著場絕緣膜105的上表面及下部圖案的上表面BP_US延伸。閘極絕緣膜130可包覆多個片圖案NS。閘極絕緣膜130可沿著片圖案NS的周邊安置。閘極電極120安置於閘極絕緣膜130上。閘極絕緣膜130安置於閘極電極120與片圖案NS之間。
閘極絕緣膜130的一部分可安置於在第三方向D3上彼此鄰近的片圖案NS之間以及下部圖案BP與片圖案NS之間。當片圖案NS包含彼此鄰近的第一片圖案及第二片圖案時，閘極絕緣膜130的一部分可沿著面向彼此的第一片圖案的上表面NS_US及第二片圖案的下表面NS_BS延伸。
閘極絕緣膜130可包含水平部分130_H、第一垂直部分130_V1以及第二垂直部分130_V2。閘極絕緣膜的水平部分130_H可沿著片圖案的上表面NS_US及片圖案的下表面NS_BS延伸。閘極絕緣膜的水平部分130_H可沿著下部圖案的上表面BP_US延伸。
閘極絕緣膜的第一垂直部分130_V1可沿著源極/汲極圖案150延伸。閘極絕緣膜的第二垂直部分130_V2可沿著片圖案的側壁NS_SW延伸。閘極絕緣膜的水平部分130_H及閘極絕緣膜的第一垂直部分130_V1可包含於閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3中。
閘極絕緣膜130可包含介面絕緣膜131及高介電常數絕緣膜132。高介電常數絕緣膜132可安置於介面絕緣膜131與閘極電極120之間。
介面絕緣膜131可沿著下部圖案的上表面BP_US延伸。介面絕緣膜131可沿著源極/汲極圖案150延伸。介面絕緣膜131可沿著片圖案NS的周邊安置。介面絕緣膜131可不沿著稍後將描述的閘極間隔件140的側壁延伸。介面絕緣膜131可與下部圖案BP、源極/汲極圖案150以及片圖案NS接觸。
高介電常數絕緣膜132可沿著場絕緣膜105的上表面及下部圖案的上表面BP_US延伸。高介電常數絕緣膜132可沿著源極/汲極圖案150延伸。高介電常數絕緣膜132可沿著片圖案NS的周邊安置。高介電常數絕緣膜132可沿著稍後將描述的閘極間隔件140的側壁延伸。
介面絕緣膜131可包含水平部分131_H、第一垂直部分131_V1以及第二垂直部分131_V2。高介電常數絕緣膜132可包含水平部分132_H、第一垂直部分132_V1以及第二垂直部分132_V2。
介面絕緣膜的水平部分131_H及高介電常數絕緣膜的水平部分132_H可沿著片圖案的上表面NS_US及片圖案的下表面NS_BS延伸。介面絕緣膜的水平部分131_H及高介電常數絕緣膜的水平部分132_H可沿著下部圖案的上表面BP_US延伸。
介面絕緣膜的第一垂直部分131_V1及高介電常數絕緣膜的第一垂直部分132_V1可沿著源極/汲極圖案150延伸。介面絕緣膜的第二垂直部分131_V2及高介電常數絕緣膜的第二垂直部分132_V2可沿著片圖案的側壁NS_SW延伸。
閘極絕緣膜的水平部分130_H包含介面絕緣膜的水平部分131_H及高介電常數絕緣膜的水平部分132_H。閘極絕緣膜的第一垂直部分130_V1包含介面絕緣膜的第一垂直部分131_V1及高介電常數絕緣膜的第一垂直部分132_V1。閘極絕緣膜的第二垂直部分130_V2包含介面絕緣膜的第二垂直部分131_V2及高介電常數絕緣膜的第二垂直部分132_V2。
介面絕緣膜的水平部分131_H、高介電常數絕緣膜的水平部分132_H、介面絕緣膜的第一垂直部分131_V1以及高介電常數絕緣膜的第一垂直部分132_V1可包含於閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3中。
第三方向D3上的閘極絕緣膜的水平部分130_H的厚度t1不同於第一方向D1上的閘極絕緣膜的第一垂直部分130_V1的厚度t2。舉例而言，第三方向D3上的閘極絕緣膜的水平部分130_H的厚度t1小於第一方向D1上的閘極絕緣膜的第一垂直部分130_V1的厚度t2。
第三方向D3上的閘極絕緣膜的水平部分130_H的厚度t1可等於第二方向D2上的閘極絕緣膜的第二垂直部分130_V2的厚度t3。
第三方向D3上的介面絕緣膜的水平部分131_H的厚度t11不同於第一方向D1上的介面絕緣膜的第一垂直部分131_V1的厚度t21。第三方向D3上的介面絕緣膜的水平部分131_H的厚度t11小於第一方向D1上的介面絕緣膜的第一垂直部分131_V1的厚度t21。
介面絕緣膜的第一垂直部分131_V1可沿著源極/汲極圖案150以均勻的厚度形成。
藉由將介面絕緣膜的第一垂直部分131_V1的厚度t21形成為大於介面絕緣膜的水平部分131_H的厚度t11，可有效地減少閘極電極120與源極/汲極圖案150之間的漏電流。
第三方向D3上的介面絕緣膜的水平部分131_H的厚度t11可等於第二方向D2上的介面絕緣膜的第二垂直部分131_V2的厚度t31。
第三方向D3上的高介電常數絕緣膜的水平部分132_H的厚度t12可等於第一方向D1上的高介電常數絕緣膜的第一垂直部分132_V1的厚度t22。第三方向D3上的高介電常數絕緣膜的水平部分132_H的厚度t12可等於第二方向D2上的高介電常數絕緣膜的第二垂直部分132_V2的厚度t32。
介面絕緣膜131可包含氧化矽、氧化矽鍺以及氧化鍺中的至少一者或可由氧化矽、氧化矽鍺以及氧化鍺中的至少一者形成。介面絕緣膜131可更包含硼（B）、磷（P）、碳（C）、砷（As）、銻（Sb）以及鉍（Bi）中的至少一者。
高介電常數絕緣膜132可包含例如以下各項中的一或多者或可由以下各項中的一或多者形成：氮化硼、氧化鉿、氧化鉿矽、氧化鉿鋁、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭以及鈮酸鉛鋅。
根據一些其他實施例的半導體裝置可包含使用負電容器的負電容（Negative Capacitance；NC）FET。在一些實施例中，高介電常數絕緣膜132可包含具有鐵電屬性的鐵電材料膜或可由具有鐵電屬性的鐵電材料膜形成。在一些實施例中，高介電常數絕緣膜132可包含具有鐵電屬性的鐵電材料膜及具有順電屬性的順電材料膜或可由具有鐵電屬性的鐵電材料膜及具有順電屬性的順電材料膜形成。
鐵電材料膜可具有負電容，且順電材料膜可具有正電容。舉例而言，當兩個或大於兩個電容器彼此串聯連接，且每一電容器的電容具有正值時，總電容根據每一個別電容器的電容減小。在一些實施例中，當串聯連接的兩個或大於兩個電容器的電容中的至少一者具有負值時，總電容可大於每一個別電容的絕對值，同時具有正值。
當具有負電容的鐵電材料膜與具有正電容的順電材料膜彼此串聯連接時，串聯連接的鐵電材料膜及順電材料膜的總電容值可增加。藉由使用增加的總電容值，包含鐵電材料膜的電晶體在室溫下可具有小於60毫伏/十進位的次臨界擺動（subthreshold swing；SS）。
鐵電材料膜可具有鐵電屬性。鐵電材料膜可包含例如氧化鉿、氧化鉿鋯、氧化鋇鍶鈦、氧化鋇鈦以及氧化鉛鋯鈦中的至少一者或可由氧化鉿、氧化鉿鋯、氧化鋇鍶鈦、氧化鋇鈦以及氧化鉛鋯鈦中的至少一者形成。舉例而言，氧化鉿鋯可為藉由用鋯（Zr）摻雜氧化鉿所獲得的材料。在一些實施例中，氧化鉿鋯可為鉿（Hf）、鋯（Zr）以及氧（O）的化合物。
鐵電材料膜可更包含經摻雜的摻雜劑。舉例而言，摻雜劑可為鋁（Al）、鈦（Ti）、鈮（Nb）、鑭（La）、釔（Y）、鎂（Mg）、矽（Si）、鈣（Ca）、鈰（Ce）、鏑（Dy）、鉺（Er）、釓（Gd）、鍺（Ge）、鈧（Sc）、鍶（Sr）以及錫（Sn）中的至少一者。包含於鐵電材料膜中的摻雜劑的類型可取決於包含於鐵電材料膜中的鐵電材料的類型而變化。
當鐵電材料膜包含氧化鉿或由氧化鉿形成時，包含於鐵電材料膜中的摻雜劑可為例如釓（Gd）、矽（Si）、鋯（Zr）、鋁（Al）以及釔（Y）中的至少一者。
當摻雜劑為鋁（Al）時，鐵電材料膜可包含3原子%至8原子%（原子%，at%）鋁。摻雜劑的比率可為鋁與鉿及鋁的和的比率。
當摻雜劑為矽（Si）時，鐵電材料膜可包含2原子%至10原子%的矽。當摻雜劑為釔（Y）時，鐵電材料膜可包含2原子%至10原子%的釔。當摻雜劑為釓（Gd）時，鐵電材料膜可包含1原子%至7原子%的釓。當摻雜劑為鋯（Zr）時，鐵電材料膜可包含50原子%至80原子%的鋯。
順電材料膜可具有順電屬性。順電材料膜可包含例如氧化矽及具有高介電常數的金屬氧化物中的至少一者或可由氧化矽及金屬氧化物中的至少一者形成。包含於順電材料膜中的金屬氧化物可包含但不限於例如氧化鉿、氧化鋯以及氧化鋁中的至少一者或可由氧化鉿、氧化鋯以及氧化鋁中的至少一者形成。
鐵電材料膜及順電材料膜可包含彼此相同的材料或可由彼此相同的材料形成。鐵電材料膜具有鐵電屬性，但順電材料膜可不具有鐵電屬性。舉例而言，當鐵電材料膜及順電材料膜中的每一者包含氧化鉿或由氧化鉿形成時，鐵電材料膜的氧化鉿的晶體結構不同於順電材料膜的氧化鉿的晶體結構。
鐵電材料膜可具有帶有鐵電屬性的厚度。鐵電材料膜的厚度可為例如但不限於0.5奈米至10奈米（nm）。由於針對每一鐵電材料呈現鐵電屬性的臨界厚度可變化，故鐵電材料膜的厚度可取決於鐵電材料而變化。
在一些實施例中，高介電常數絕緣膜132可包含一個鐵電材料膜或可由一個鐵電材料膜形成。在一些實施例中，高介電常數絕緣膜132可包含彼此間隔開的多個鐵電材料膜或可由彼此間隔開的多個鐵電材料膜形成。高介電常數絕緣膜132可具有堆疊膜結構，其中多個鐵電材料膜及多個順電材料膜彼此交替地堆疊。
閘極間隔件140可安置於閘極電極120的側壁上。閘極間隔件140不安置於下部圖案BP與片圖案NS之間及在第三方向D3上彼此鄰近的片圖案NS之間。
閘極間隔件140可包含例如以下各項中的至少一者或由以下各項中的至少一者形成：氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、硼氮化矽（SiBN）、氧硼氮化矽（SiOBN）、碳氧化矽（SiOC）以及其組合。儘管閘極間隔件140繪示為單一膜，但此僅出於方便解釋起見，且實施例不限於此。
閘極頂蓋圖案145可安置於閘極結構GS及閘極間隔件140上。閘極頂蓋圖案145的上表面可安置於與層間絕緣膜190的上表面相同的平面上。本發明不限於此。在一些實施例中，不同於所繪示的實例，閘極頂蓋圖案145可安置於閘極間隔件140之間。
閘極頂蓋圖案145可包含例如氮化矽（SiN）、氮氧化矽（SiON）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）以及其組合中的至少一者，或可由氮化矽（SiN）、氮氧化矽（SiON）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）以及其組合中的至少一者形成。閘極頂蓋圖案145可關於層間絕緣膜190包含具有蝕刻選擇率的材料或可由具有蝕刻選擇率的材料形成。
源極/汲極圖案150可形成於主動圖案AP上。源極/汲極圖案150可安置於下部圖案BP上。源極/汲極圖案150連接至片圖案NS。源極/汲極圖案150接觸片圖案NS。
源極/汲極圖案150可安置於閘極結構GS的側表面上。源極/汲極圖案150可安置於在第一方向D1上彼此鄰近的閘極結構GS之間。舉例而言，源極/汲極圖案150可安置於閘極結構GS的相對側上。在一些實施例中，不同於所繪示的實例，源極/汲極圖案150可安置於閘極結構GS的一側上且可不安置於閘極結構GS的另一側上。
源極/汲極圖案150可包含於使用片圖案NS作為通道區的電晶體的源極/汲極中。
源極/汲極圖案150可安置於源極/汲極凹槽150R內部。源極/汲極凹槽150R在第三方向D3上延伸。源極/汲極凹槽150R可界定於在第一方向D1上彼此鄰近的閘極結構GS之間。
源極/汲極凹槽150R的底部表面可由下部圖案BP界定。源極/汲極凹槽150R的側壁可由片圖案NS及閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3界定。閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3的側壁可由閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3的閘極絕緣膜130界定。
閘極絕緣膜130與下部圖案BP之間的界線可為下部圖案BP的上表面BP_US且可安置於在最下部部分處安置的奈米薄片NS（亦即，奈米薄片NS當中的最下部奈米薄片）與下部圖案BP之間。下部圖案BP的上表面BP_US可為安置於最下部部分處的第三閘極間結構INT_GS3（亦即，閘極間結構當中的最下部閘極間結構）與下部圖案BP之間的界線。源極/汲極凹槽150R的底部表面低於下部圖案的上表面BP_US。
源極/汲極圖案150可安置於源極/汲極凹槽150R內部。源極/汲極圖案150可填充源極/汲極凹槽150R。
源極/汲極圖案150可與片圖案NS及下部圖案BP接觸。由於閘極間隔件140不安置於鄰近奈米薄片NS之間，故介面絕緣膜131與源極/汲極圖案150接觸。
源極/汲極圖案150可包含或可為磊晶圖案。源極/汲極圖案150包含半導體材料或可由半導體材料形成。
源極/汲極圖案150可包含例如矽或鍺或可由矽或鍺形成，所述矽或鍺為元素半導體材料。在一些實施例中，源極/汲極圖案150可包含例如以下或可由以下形成：二元化合物；含有碳（C）、矽（Si）、鍺（Ge）以及錫（Sn）中的至少兩種或大於兩種的三元化合物；或藉由用IV族元素摻雜二元或三元化合物而獲得的化合物。舉例而言，源極/汲極圖案150可包含但不限於矽、矽鍺、鍺或碳化矽或可由矽、矽鍺、鍺或碳化矽形成。
源極/汲極圖案150可包含摻雜於半導體材料中的雜質。摻雜的雜質可包含或可為硼（B）、磷（P）、碳（C）、砷（As）、銻（Sb）、鉍（Bi）以及氧（O）中的至少一者。
儘管源極/汲極圖案150繪示為單一膜，但此僅出於方便解釋起見，且實施例不限於此。
蝕刻終止膜185可沿著閘極間隔件140的外部壁及源極/汲極圖案150的剖面延伸。儘管未繪示，但蝕刻終止膜185可安置於場絕緣膜105的上表面上。
蝕刻終止膜185可相對於稍後將描述的層間絕緣膜190包含具有蝕刻選擇性的材料或可由具有蝕刻選擇性的材料形成。蝕刻終止膜185可為例如氮化矽（SiN）、氮氧化矽（SiON）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氧氮化矽（SiOBN）、碳氧化矽（SiOC）以及其組合中的至少一者。
層間絕緣膜190可安置於蝕刻終止膜185上。層間絕緣膜190可安置於源極/汲極圖案150上。層間絕緣膜190可不覆蓋閘極頂蓋圖案145的上表面。舉例而言，層間絕緣膜190的上表面可安置於與閘極頂蓋圖案145的上表面相同的平面上。
層間絕緣膜190可包含例如以下各項中的至少一者或可由以下各項中的至少一者形成：氧化矽、氮化矽、氮氧化矽以及低介電常數材料。低介電常數材料可為例如但不限於氟化的正矽酸四乙酯（Fluorinated TetraEthylOrthoSilicate；FTEOS）、三氧化矽烷（Hydrogen SilsesQuioxane；HSQ）、雙苯并環丁烯（BCB）、四甲基正矽酸鹽（TetraMethylOrthoSilicate；TMOS）、八甲基環四矽氧烷（OctaMethyleyCloTetraSiloxane；OMCTS）、六甲基二矽氧烷（HexaMethylDiSiloxane；HMDS）、三甲基甲矽烷基硼酸鹽（TriMethylSilyl Borate；TMSB）、二醯氧基二三級丁基矽氧烷（DiAcetoxyDitertiaryButoSiloxane；DADBS）、三甲基矽烷基磷酸鹽（TriMethylSilil Phosphate；TMSP）、聚四氟乙烯（PolyTetraFluoroEthylene；PTFE）、東燃矽氮烷（Tonen SilaZen；TOSZ）、氟矽酸鹽玻璃（Fluoride Silicate Glass；FSG）、諸如聚氧化丙烯的聚醯亞胺奈米泡沫、摻碳氧化矽（Carbon Doped silicon Oxide；CDO）、有機矽酸鹽玻璃（Organo Silicate Glass；OSG）、SiLK、非晶氟化碳、二氧化矽氣凝膠、二氧化矽乾凝膠、中孔二氧化矽或其組合。
圖6為用於解釋一些實施例的半導體裝置的圖式。圖7及圖8為用於解釋根據一些實施例的半導體裝置的圖式。為方便解釋起見，將描述與參考圖1至圖5所描述的點不同的點。
為了參考，圖6及圖7為圖2的區P的放大視圖。圖8為沿著圖7的線示意性地繪示元素A的濃度的圖式。
參考圖6，在根據一些實施例的半導體裝置中，當遠離片圖案NS沿著在第三方向D3上延伸的直線量測厚度t21時，介面絕緣膜的第一垂直部分131_V1在第一方向D1上的厚度t21可增加且接著減小。
鄰近於片圖案NS的部分中的介面絕緣膜的第一垂直部分131_V1的厚度小於在第三方向D3上彼此鄰近的片圖案NS之間的中部中的介面絕緣膜的第一垂直部分131_V1的厚度。
參考圖7及圖8，在根據一些實施例的半導體裝置中，介面絕緣膜的第一垂直部分131_V1可包含第一區131_V11及第二區131_V12。
介面絕緣膜的第一垂直部分的第一區131_V11接觸源極/汲極圖案150。介面絕緣膜的第一垂直部分的第二區131_V12可安置於介面絕緣膜的第一垂直部分的第一區131_V11與高介電常數絕緣膜的第一垂直部分132_V1之間。
源極/汲極圖案150可包含除矽以外的「A」元素。舉例而言，「A」元素可為但不限於鍺（Ge）、錫（Sn）、硼（B）、磷（P）、碳（C）、砷（As）、銻（Sb）、鉍（Bi）以及氧（O）中的一者。舉例而言，源極/汲極圖案150可摻雜有摻雜劑「A」，諸如鍺（Ge）、錫（Sn）、硼（B）、磷（P）、碳（C）、砷（As）、銻（Sb）、鉍（Bi）以及氧（O）。摻雜劑「A」可為不同於形成源極/汲極圖案150的元素的元素。舉例而言，源極/汲極圖案150由矽形成，且摻雜劑「A」可為不同於矽的鍺（Ge）、錫（Sn）、硼（B）、磷（P）、碳（C）、砷（As）、銻（Sb）、鉍（Bi）以及氧（O）中的一者。
介面絕緣膜的第一垂直部分的第一區131_V11中的「A」元素的濃度高於介面絕緣膜的第一垂直部分的第二區131_V12中的「A」元素的濃度。
舉例而言，在介面絕緣膜的第一垂直部分的第一區131_V11中，當遠離源極/汲極圖案150沿著在第一方向D1上延伸的直線量測濃度時，「A」元素的濃度可逐漸減少。然而，不同於所繪示的實例，在介面絕緣膜的第一垂直部分的第一區131_V11中，「A」元素的濃度保持恆定且接著可急劇地減少。
在介面絕緣膜的第一垂直部分的第二區131_V12中，「A」元素的濃度可接近零。此處，表述「濃度為0」可意謂介面絕緣膜的第一垂直部分的第二區131_V12不包含「A」元素或包含低於偵測設備的偵測極限的「A」元素。
圖8繪示介面絕緣膜的第一垂直部分的第一區131_V11中的「A」元素的濃度與介面絕緣膜的第一垂直部分的第一區131_V11與源極/汲極圖案150之間的邊界處的源極/汲極圖案150中的「A」元素的濃度相同。本發明不限於此。在一些實施例中，介面絕緣膜的第一垂直部分的第一區131_V11中的「A」元素的濃度可不同於介面絕緣膜的第一垂直部分的第一區131_V11與源極/汲極圖案150之間的邊界處的源極/汲極圖案150中的「A」元素的濃度。
圖9為用於解釋根據一些實施例的半導體裝置的圖式。為方便解釋起見，將描述與參考圖1至圖5所描述的點不同的點。
為了參考，圖9為繪示圖2的區P的放大視圖。
參考圖9，在根據一些實施例的半導體裝置中，第三方向D3上的閘極絕緣膜的水平部分130_H的厚度t1不同於第二方向D2上的閘極絕緣膜的第二垂直部分130_V2的厚度t3。
舉例而言，第三方向D3上的閘極絕緣膜的水平部分130_H的厚度t1小於第二方向D2上的閘極絕緣膜的第二垂直部分130_V2的厚度t3。
第三方向D3上的介面絕緣膜的水平部分131_H的厚度t11小於第二方向D2上的介面絕緣膜的第二垂直部分131_V2的厚度t31。第三方向D3上的高介電常數絕緣膜的水平部分132_H的厚度t12可等於第二方向D2上的高介電常數絕緣膜的第二垂直部分132_V2的厚度t32。
圖10為用於解釋根據一些實施例的半導體裝置的圖式。為方便解釋起見，將描述與參考圖1至圖5所描述的點不同的點。
參考圖10，在根據一些實施例的半導體裝置中，安置於在第三方向D3上彼此鄰近的片圖案NS之間的閘極間結構INT_GS1及閘極間結構INT_GS2的寬度可彼此不同。
舉例而言，第一方向D1上的第一閘極間結構INT_GS1的寬度W1可大於第一方向D1上的第二閘極間結構INT_GS2的寬度W2。
第一方向D1上的第二閘極間結構INT_GS2的寬度W2可小於第一方向D1上的第三閘極間結構INT_GS2的寬度W3。
圖11為用於解釋根據一些實施例的半導體裝置的圖式。為方便解釋起見，將省略參考圖1至圖5所描述的元件。
參考圖11，在根據一些實施例的半導體裝置中，源極/汲極圖案150可包含多個寬度擴展區150_ER。
源極/汲極圖案150的側壁可具有波浪形狀。每一源極/汲極圖案的寬度擴展區150_ER可安置於下部圖案的上表面BP_US上方。
源極/汲極圖案的寬度擴展區150_ER可界定於在第三方向D3上彼此鄰近的奈米薄片NS之間。源極/汲極圖案的寬度擴展區150_ER可界定於下部圖案BP與奈米薄片NS之間。源極/汲極圖案的寬度擴展區150_ER可在第三方向D3上彼此鄰近的奈米薄片NS之間延伸。
舉例而言，源極/汲極圖案的寬度擴展區150_ER安置於奈米薄片NS之間，且可界定於在第一方向D1上彼此鄰近的閘極間INT_GS1結構與閘極間結構INT_GS2之間。源極/汲極圖案的寬度擴展區150_ER安置於奈米薄片NS與下部圖案BP之間，且可界定於在第一方向D1上彼此鄰近的第三閘極間結構INT_GS3之間。
當遠離下部圖案BP的上表面BP_US沿著在第三方向D3上延伸的直線朝向層間絕緣膜190量測寬度時，每一源極/汲極圖案的寬度擴展區150_ER可包含第一方向D1上的寬度增加的一部分及第一方向D1上的寬度減小的一部分。舉例而言，當遠離下部圖案BP的上表面BP_US沿著在第三方向D3上延伸的直線朝向層間絕緣膜190量測寬度時，源極/汲極圖案的寬度擴展區150_ER的寬度可增加且接著減小。
在每一源極/汲極圖案的寬度擴展區150_ER中，源極/汲極圖案的寬度擴展區150_ER的寬度為最高的點安置於奈米薄片NS與下部圖案BP之間或在第三方向D3上彼此鄰近的奈米薄片NS之間。
與源極/汲極圖案150形成邊界的閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3的側壁可為凹陷的彎曲表面。
圖12為用於解釋根據一些實施例的半導體裝置的圖式。圖13為用於解釋根據一些實施例的半導體裝置的圖式。為方便解釋起見，將描述與參考圖11所描述的點不同的點。
參考圖12，在根據一些實施例的半導體裝置中，與源極/汲極圖案150形成邊界的閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3的側壁可為平坦的。
在沿著下部圖案BP延伸的第一方向D1截取的橫截面視圖中，閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3與源極/汲極圖案150之間的邊界可為平坦的。
當遠離下部圖案BP的上表面BP_US沿著在第三方向D3上延伸的直線量測寬度時，源極/汲極圖案的寬度擴展區150_ER的寬度可增加且接著保持恆定，且接著減小。
參考圖13，在根據一些實施例的半導體裝置中，與源極/汲極圖案150形成邊界的閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3的側壁可為凸出的彎曲表面。
在沿著下部圖案BP延伸的第一方向D1截取的橫截面視圖中，閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3可朝向類似於片圖案NS的源極/汲極圖案150突出。然而，閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3不自片圖案的連接表面NS_CS突出。
當遠離下部圖案BP的上表面BP_US沿著在第三方向D3上延伸的直線朝向層間絕緣膜190量測寬度時，源極/汲極圖案的寬度擴展區150_ER的寬度可增加、減小且接著減小。
圖14為用於解釋根據一些實施例的半導體裝置的圖式。為方便解釋起見，將描述與參考圖1至圖5所描述的點不同的點。
參考圖14，在根據一些實施例的半導體裝置中，閘極間結構INT_GS1、閘極間結構INT_GS2以及閘極間結構INT_GS3可在至少一或多個片圖案的連接表面NS_CS以外朝向源極/汲極圖案150在第一方向D1上突出。
舉例而言，第一閘極間結構INT_GS1的一部分及第二閘極間結構INT_GS2的一部分可在第一閘極間結構INT_GS1的一部分與第二閘極間結構INT_GS2之間的片圖案的連接表面NS_CS以外朝向源極/汲極圖案150突出。
第二閘極間結構INT_GS2的一部分及第三閘極間結構INT_GS3的一部分可在第二閘極間結構INT_GS2的一部分與第三閘極間結構INT_GS3之間的片圖案的連接表面NS_CS以外朝向源極/汲極圖案150突出。
圖15至圖20為用於解釋根據一些實施例的用於製造半導體裝置的方法的中間階段圖式。圖15至圖20可為沿著圖1的A-A截取的橫截面視圖。將根據橫截面視圖的角度描述以下製造方法。
參考圖15，下部圖案BP及上部圖案結構U_AP可形成於基底100上。
上部圖案結構U_AP可安置於下部圖案BP上。上部圖案結構U_AP可包含交替地堆疊於下部圖案BP上的犧牲圖案SC_L及主動圖案ACT_L。舉例而言，犧牲圖案SC_L可包含或可為矽鍺膜。主動圖案ACT_L可包含或可為矽膜。
隨後，虛設閘極絕緣膜130p、虛設閘極電極120p以及虛設閘極頂蓋膜120_HM可形成於上部圖案結構U_AP上。虛設閘極絕緣膜130p可包含例如但不限於氧化矽或可由氧化矽形成。虛設閘極電極120p可包含例如但不限於多晶矽或可由多晶矽形成。虛設閘極頂蓋膜120_HM可包含例如但不限於氮化矽或可由氮化矽形成。
預閘極間隔件140p可形成於虛設閘極電極120p的側壁上。
參考圖16，源極/汲極凹槽150R可使用虛設閘極電極120p作為遮罩形成於上部圖案結構U_AP內部。
源極/汲極凹槽150R的一部分可形成於下部圖案BP內部。
參考圖17，源極/汲極圖案150可形成於源極/汲極凹槽150R內部。
源極/汲極圖案150可形成於下部圖案BP上。源極/汲極圖案150可與犧牲圖案SC_L及主動圖案ACT_L直接接觸。
參考圖18，蝕刻終止膜185及層間絕緣膜190依序形成於源極/汲極圖案150上。
隨後，移除層間絕緣膜190的一部分、蝕刻終止膜185的一部分以及虛設閘極頂蓋膜120_HM以暴露虛設閘極電極120p的上表面。在暴露虛設閘極電極120p的上表面的同時，可形成閘極間隔件140。
參考圖19，移除虛設閘極絕緣膜130p及虛設閘極電極120p以暴露閘極間隔件140之間的上部圖案結構U_AP。
此後，可移除犧牲圖案SC_L以形成片圖案NS。因此閘極溝渠120t形成於閘極間隔件140之間。
此外，形成包含下部圖案BP及片圖案NS的主動圖案AP。
參考圖20，可沿著由閘極溝渠120t暴露的片圖案NS的上表面及下表面形成介面絕緣膜131。
可沿著由閘極溝渠120t暴露的源極/汲極圖案150形成介面絕緣膜131。
沿著源極/汲極圖案150延伸的介面絕緣膜131的厚度比沿著片圖案NS的上表面及下表面延伸的介面絕緣膜131的厚度更厚。
舉例而言，形成的介面絕緣膜131的厚度可取決於暴露的半導體材料的組成組分、摻雜雜質的類型、雜質濃度以及類似者而變化。
接著，參考圖2，高介電常數絕緣膜132及閘極電極120可形成於閘極溝渠120t內部。此外，可形成閘極頂蓋圖案145。
綜上所述，所屬領域中具有通常知識者將瞭解，在實質上不背離本揭露的原理的情況下，可對較佳實施例進行許多變化及修改。因此，本發明的所揭露的較佳實施例僅用於一般及描述性意義，且並非出於限制性目的。
100:基底 105:場絕緣膜 120:閘極電極 120_HM:虛設閘極頂蓋膜 120p:虛設閘極電極 120t:閘極溝渠 130:閘極絕緣膜 130_H、131_H、132_H:水平部分 130_V1、131_V1、132_V1:第一垂直部分 130_V2、131_V2、132_V2:第二垂直部分 130p:虛設閘極絕緣膜 131:介面絕緣膜 131_V11:第一區 131_V12:第二區 132:高介電常數絕緣膜 140:閘極間隔件 140p:預閘極間隔件 145:閘極頂蓋圖案 150:源極/汲極圖案 150_ER:寬度擴展區 150R:源極/汲極凹槽 185:蝕刻終止膜 190:層間絕緣膜 AP、ACT_L:主動圖案 BP:下部圖案 BP_US、NS_US:上表面 D1:第一方向 D2:第二方向 D3:第三方向 GS:閘極結構 INT_GS1:第一閘極間結構/閘極間結構 INT_GS2:第二閘極間結構/閘極間結構 INT_GS3:第三閘極間結構/閘極間結構 NS:片圖案/奈米薄片 NS_BS:下表面 NS_CS:連接表面 NS_SW:側壁 P、Q:區 SC_L:犧牲圖案 t1、t11、t12、t2、t21、t22、t3、t31、t32:厚度 U_AP:上部圖案結構 W1、W2、W3:寬度
本揭露的以上及其他態樣及特徵將藉由參考圖式詳細描述其例示性實施例變得更顯而易見，其中： 圖1為用於解釋根據一些實施例的半導體裝置的例示性平面視圖。 圖2及圖3為沿著圖1的A-A及B-B截取的橫截面視圖。 圖4為繪示圖2的區P的放大視圖。 圖5為繪示圖3的區Q的放大視圖。 圖6為用於解釋根據一些實施例的半導體裝置的圖式。 圖7及圖8為用於解釋根據一些實施例的半導體裝置的圖式。 圖9為用於解釋根據一些實施例的半導體裝置的圖式。 圖10為用於解釋一些實施例的半導體裝置的圖式。 圖11為用於解釋根據一些實施例的半導體裝置的圖式。 圖12為用於解釋一些實施例的半導體裝置的圖式。 圖13為用於解釋根據一些實施例的半導體裝置的圖式。 圖14為用於解釋一些實施例的半導體裝置的圖式。 圖15至圖20為用於解釋根據一些實施例的用於製造半導體裝置的方法的中間階段圖式。
100:基底
120:閘極電極
130:閘極絕緣膜
131:介面絕緣膜
132:高介電常數絕緣膜
140:閘極間隔件
145:閘極頂蓋圖案
150:源極/汲極圖案
150R:源極/汲極凹槽
185:蝕刻終止膜
190:層間絕緣膜
AP:主動圖案
BP:下部圖案
BP_US、NS_US:上表面
D1:第一方向
D2:第二方向
D3:第三方向
GS:閘極結構
INT_GS1:第一閘極間結構/閘極間結構
INT_GS2:第二閘極間結構/閘極間結構
INT_GS3:第三閘極間結構/閘極間結構
NS:片圖案
NS_BS:下表面
NS_CS:連接表面
P:區
W1、W2、W3:寬度

Claims (20)

  1. 一種半導體裝置，包括： 主動圖案，包含： 下部圖案，在第一方向上延伸；以及 多個片圖案，在垂直於所述下部圖案的上表面的第二方向上與所述下部圖案間隔開，所述多個片圖案中的每一者包含在所述第二方向上彼此相對的上表面及下表面； 閘極結構，安置於所述下部圖案上且包含閘極電極及閘極絕緣膜，所述閘極電極及所述閘極絕緣膜包圍所述多個片圖案中的每一者；以及 源極/汲極圖案，安置於所述閘極結構的至少一側上， 其中所述閘極結構包含多個閘極間結構， 其中所述多個閘極間結構的最下部閘極間結構安置於所述下部圖案與所述多個片圖案的最下部片圖案之間， 其中所述多個閘極間結構的其他閘極間結構中的每一者在所述多個片圖案的在所述第二方向上彼此鄰近的兩個片圖案之間， 其中所述閘極結構接觸所述源極/汲極圖案， 其中所述閘極絕緣膜包含： 水平部分，沿著所述多個片圖案中的每一片圖案的上表面及所述多個片圖案中的每一片圖案的下表面延伸；以及 第一垂直部分，沿著所述源極/汲極圖案延伸，且 其中所述閘極絕緣膜的所述水平部分在所述第二方向上的厚度不同於所述閘極絕緣膜的所述第一垂直部分在所述第一方向上的厚度。
  2. 如請求項1所述的半導體裝置， 其中所述閘極絕緣膜的所述水平部分在所述第二方向上的所述厚度小於所述閘極絕緣膜的所述第一垂直部分在所述第一方向上的所述厚度。
  3. 如請求項1所述的半導體裝置， 其中所述閘極絕緣膜包含介面絕緣膜及高介電常數絕緣膜， 其中所述高介電常數絕緣膜安置於所述介面絕緣膜與所述閘極電極之間，且 其中所述閘極絕緣膜的所述水平部分中的所述介面絕緣膜在所述第二方向上的厚度不同於所述閘極絕緣膜的所述第一垂直部分中的所述介面絕緣膜在所述第一方向上的厚度。
  4. 如請求項3所述的半導體裝置， 其中所述閘極絕緣膜的所述水平部分中的所述介面絕緣膜在所述第二方向上的所述厚度小於所述閘極絕緣膜的所述第一垂直部分中的所述介面絕緣膜在所述第一方向上的所述厚度。
  5. 如請求項1所述的半導體裝置， 其中所述多個片圖案中的每一者包含側壁， 其中在所述多個片圖案中的每一者中，側壁將上表面連接至下表面， 其中所述閘極絕緣膜包含沿著所述多個片圖案中的每一者的所述側壁延伸的第二垂直部分，且 其中所述閘極絕緣膜的所述水平部分在所述第二方向上的所述厚度小於所述閘極絕緣膜的所述第二垂直部分在所述第一方向上的厚度。
  6. 如請求項5所述的半導體裝置， 其中所述閘極絕緣膜包含介面絕緣膜及高介電常數絕緣膜， 其中所述高介電常數絕緣膜安置於所述介面絕緣膜與所述閘極電極之間，且 其中所述閘極絕緣膜的所述水平部分中的所述介面絕緣膜在所述第二方向上的厚度小於所述閘極絕緣膜的所述第二垂直部分中的所述介面絕緣膜在所述第一方向上的厚度。
  7. 如請求項1所述的半導體裝置， 其中所述多個片圖案中的每一者包含側壁， 其中在所述多個片圖案中的每一者中，側壁將上表面連接至下表面， 其中所述閘極絕緣膜包含沿著所述多個片圖案中的每一者的所述側壁延伸的第二垂直部分，且 其中所述閘極絕緣膜的所述水平部分在所述第二方向上的所述厚度等於所述閘極絕緣膜的所述第二垂直部分在所述第一方向上的厚度。
  8. 如請求項1所述的半導體裝置， 其中所述源極/汲極圖案包含在所述第二方向上彼此間隔開的多個寬度擴展區， 其中所述多個寬度擴展區中的每一者具有彎曲側壁，且 其中當遠離所述下部圖案的所述上表面沿著在所述第二方向上延伸的直線量測寬度時，所述彎曲側壁之間在所述第一方向上的所述多個寬度擴展區中的每一者的寬度改變。
  9. 如請求項8所述的半導體裝置， 其中所述多個寬度擴展區在所述下部圖案與所述多個片圖案的最下部片圖案之間以及所述多個片圖案在所述第二方向上的兩個鄰近片圖案之間的區處具有最大寬度。
  10. 如請求項1所述的半導體裝置， 其中所述多個閘極間結構包含第一閘極間結構及第二閘極間結構， 其中所述多個片圖案包含安置於所述第一閘極間結構與所述第二閘極間結構之間的第一片圖案， 其中所述第一片圖案包含與所述源極/汲極圖案接觸的邊界面，且 其中所述第一閘極間結構的一部分及所述第二閘極間結構的一部分自所述第一片圖案的所述邊界面朝向所述源極/汲極圖案突出。
  11. 如請求項1所述的半導體裝置， 其中所述多個閘極間結構包含安置於鄰近片圖案之間的第一閘極間結構及第二閘極間結構，且 其中所述第一閘極間結構在所述第一方向上的寬度等於所述第二閘極間結構在所述第一方向上的寬度。
  12. 如請求項1所述的半導體裝置， 其中所述多個閘極間結構包含依序安置於所述下部圖案上的第一閘極間結構至第三閘極間結構， 其中所述第二閘極間結構在所述第一方向上的寬度小於所述第一閘極間結構在所述第一方向上的寬度，且 其中所述第二閘極間結構在所述第一方向上的所述寬度小於所述第三閘極間結構在所述第一方向上的寬度。
  13. 一種半導體裝置，包括： 主動圖案，包含： 下部圖案，在第一方向上延伸；以及 多個片圖案，在垂直於所述下部圖案的上表面的第二方向上與所述下部圖案間隔開，所述多個片圖案中的每一者包含在所述第二方向上彼此相對的上表面及下表面； 閘極結構，安置於所述下部圖案上且包含閘極電極及閘極絕緣膜，所述閘極電極及所述閘極絕緣膜包圍所述多個片圖案中的每一者；以及 源極/汲極圖案，安置於所述閘極結構的至少一側上， 其中所述閘極結構包含多個閘極間結構， 其中所述多個閘極間結構的最下部閘極間結構安置於所述下部圖案與所述多個片圖案的最下部片圖案之間， 其中所述多個閘極間結構的其他閘極間結構中的每一者安置於所述多個片圖案的在所述第二方向上彼此鄰近的對應兩個片圖案之間， 其中所述閘極絕緣膜包含： 介面絕緣膜；以及 高介電常數絕緣膜，安置於所述介面絕緣膜與所述閘極電極之間， 其中所述介面絕緣膜包含： 水平部分，沿著所述多個片圖案中的每一者的上表面及所述多個片圖案中的每一者的下表面延伸；以及 第一垂直部分，沿著所述源極/汲極圖案延伸，且 其中所述介面絕緣膜的所述水平部分在所述第二方向上的厚度不同於所述介面絕緣膜的所述第一垂直部分在所述第一方向上的厚度。
  14. 如請求項13所述的半導體裝置， 其中所述介面絕緣膜的所述水平部分在所述第二方向上的所述厚度小於所述介面絕緣膜的所述第一垂直部分在所述第一方向上的所述厚度。
  15. 如請求項13所述的半導體裝置， 其中所述介面絕緣膜接觸所述源極/汲極圖案。
  16. 如請求項13所述的半導體裝置， 其中所述介面絕緣膜的所述第一垂直部分包含： 第一區，接觸所述源極/汲極圖案；以及 第二區，安置於所述介面絕緣膜的所述第一垂直部分的所述第一區上， 其中所述源極/汲極圖案摻雜有除矽以外的第一元素，且 其中所述介面絕緣膜的所述第一垂直部分的所述第一區中的所述第一元素的濃度高於所述介面絕緣膜的所述第一垂直部分的所述第二區中的所述第一元素的濃度。
  17. 如請求項13所述的半導體裝置， 其中所述多個片圖案中的每一者包含側壁， 其中在所述多個片圖案中的每一者中，側壁將上表面連接至下表面， 其中所述介面絕緣膜包含沿著所述多個片圖案中的每一者的所述側壁延伸的第二垂直部分，且 其中所述介面絕緣膜的所述水平部分在所述第二方向上的所述厚度小於所述介面絕緣膜的所述第二垂直部分在所述第一方向上的厚度。
  18. 一種半導體裝置，包括： 主動圖案，包含： 下部圖案，在第一方向上延伸； 多個片圖案，在垂直於所述下部圖案的上表面的第二方向上與所述下部圖案間隔開，所述多個片圖案中的每一者包含在所述第二方向上彼此相對的上表面及下表面； 閘極結構，安置於所述下部圖案上且包含閘極電極及閘極絕緣膜，所述閘極電極及所述閘極絕緣膜包圍所述多個片圖案中的每一者； 閘極間隔件，安置於所述閘極結構的相對側壁上；以及 源極/汲極圖案，安置於所述閘極結構的至少一側上， 其中所述閘極絕緣膜包含： 介面絕緣膜；以及 高介電常數絕緣膜，安置於所述介面絕緣膜與所述閘極電極之間， 其中所述介面絕緣膜不沿著所述閘極間隔件的側壁延伸， 其中所述高介電常數絕緣膜沿著所述閘極間隔件的所述側壁延伸， 其中所述介面絕緣膜包含： 水平部分，沿著所述多個片圖案中的每一者的上表面及所述多個片圖案中的每一者的下表面延伸；以及 第一垂直部分，沿著所述源極/汲極圖案延伸且接觸所述源極/汲極圖案，且 其中所述介面絕緣膜的所述水平部分在所述第二方向上的厚度不同於所述介面絕緣膜的所述第一垂直部分在所述第一方向上的厚度。
  19. 如請求項18所述的半導體裝置， 其中所述多個片圖案中的每一者包含側壁， 其中在所述多個片圖案中的每一者中，側壁將上表面連接至下表面， 其中所述介面絕緣膜包含沿著所述多個片圖案中的每一者的所述側壁延伸的第二垂直部分，且 其中所述介面絕緣膜的所述水平部分在所述第二方向上的所述厚度小於所述介面絕緣膜的所述第二垂直部分在所述第一方向上的厚度。
  20. 如請求項18所述的半導體裝置， 其中所述多個片圖案中的每一者包含側壁， 其中在所述多個片圖案中的每一者中，側壁將上表面連接至下表面， 其中所述介面絕緣膜包含沿著所述多個片圖案中的每一者的所述側壁延伸的第二垂直部分，且 其中所述介面絕緣膜的所述水平部分在所述第二方向上的所述厚度等於所述介面絕緣膜的所述第二垂直部分在所述第一方向上的厚度。
TW111128159A 2021-09-24 2022-07-27 半導體裝置 TW202329453A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0126133 2021-09-24
KR1020210126133A KR20230043363A (ko) 2021-09-24 2021-09-24 반도체 장치

Publications (1)

Publication Number Publication Date
TW202329453A true TW202329453A (zh) 2023-07-16

Family

ID=82458543

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111128159A TW202329453A (zh) 2021-09-24 2022-07-27 半導體裝置

Country Status (5)

Country Link
US (1) US20230108041A1 (zh)
EP (1) EP4156292A1 (zh)
KR (1) KR20230043363A (zh)
CN (1) CN115939181A (zh)
TW (1) TW202329453A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003797A (ja) * 2009-06-19 2011-01-06 Toshiba Corp 半導体装置及びその製造方法
US9362397B2 (en) * 2013-09-24 2016-06-07 Samsung Electronics Co., Ltd. Semiconductor devices
WO2020208773A1 (ja) 2019-04-11 2020-10-15 三菱電機株式会社 エンコーダ
KR20210050027A (ko) * 2019-10-25 2021-05-07 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
CN115939181A (zh) 2023-04-07
KR20230043363A (ko) 2023-03-31
EP4156292A1 (en) 2023-03-29
US20230108041A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
US20220181498A1 (en) Semiconductor device
US11916123B2 (en) Semiconductor device
KR20220086217A (ko) 반도체 장치
US11990552B2 (en) Semiconductor devices
US11843053B2 (en) Semiconductor devices
KR20220124426A (ko) 반도체 장치 및 이의 제조 방법
TW202329453A (zh) 半導體裝置
US20230122379A1 (en) Semiconductor device and method for manufacturing the same
US20240138137A1 (en) Semiconductor device
US20240096954A1 (en) Semiconductor device and method for manufacturing the same
US20230037672A1 (en) Semiconductor device
US20240021675A1 (en) Semiconductor device
US20230420519A1 (en) Semiconductor devices
US20230058991A1 (en) Semiconductor device
US20240006409A1 (en) Semiconductor device and method for fabricating the same
US20240145541A1 (en) Semiconductor device
US20220302109A1 (en) Semiconductor device and method for fabricating the same
US20230207559A1 (en) Multi gate semiconductor device
US20230411529A1 (en) Semiconductor device and method for fabricating the same
US20230395668A1 (en) Semiconductor device with deep silicide film
TW202347798A (zh) 半導體裝置
TW202326870A (zh) 半導體裝置
KR20230097935A (ko) 반도체 장치 및 이의 제조 방법
KR20230174443A (ko) 반도체 장치 및 이의 제조 방법
KR20240005318A (ko) 반도체 장치 및 이의 제조 방법