KR20230043363A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20230043363A
KR20230043363A KR1020210126133A KR20210126133A KR20230043363A KR 20230043363 A KR20230043363 A KR 20230043363A KR 1020210126133 A KR1020210126133 A KR 1020210126133A KR 20210126133 A KR20210126133 A KR 20210126133A KR 20230043363 A KR20230043363 A KR 20230043363A
Authority
KR
South Korea
Prior art keywords
pattern
insulating film
gate
sheet
thickness
Prior art date
Application number
KR1020210126133A
Other languages
English (en)
Inventor
유해준
신동석
정순욱
최경인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210126133A priority Critical patent/KR20230043363A/ko
Priority to EP22184397.2A priority patent/EP4156292A1/en
Priority to US17/864,938 priority patent/US20230108041A1/en
Priority to TW111128159A priority patent/TW202329453A/zh
Priority to CN202211158520.6A priority patent/CN115939181A/zh
Publication of KR20230043363A publication Critical patent/KR20230043363A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

소자 성능 및 신뢰성을 개선할 수 있는 반도체 장치를 제공하는 것이다. 반도체 장치는 제1 방향으로 연장된 하부 패턴과, 하부 패턴과 제1 방향과 수직인 제2 방향으로 이격된 복수의 시트 패턴을 포함하는 활성 패턴으로, 각각의 시트 패턴은 제2 방향으로 대향되는 상면 및 하면을 포함하는 활성 패턴, 하부 패턴 상에 배치되고, 게이트 전극 및 게이트 절연막을 포함하는 게이트 구조체로, 게이트 전극 및 게이트 절연막은 복수의 시트 패턴을 감싸는 게이트 구조체, 및 게이트 구조체의 적어도 일측에 배치되는 소오스/드레인 패턴을 포함하고, 게이트 구조체는 하부 패턴 및 시트 패턴 사이와, 인접하는 시트 패턴 사이에 배치되고, 소오스/드레인 패턴과 접촉하는 복수의 인터 게이트 구조체를 포함하고, 게이트 절연막은 시트 패턴의 상면 및 시트 패턴의 하면을 따라 연장된 수평부와, 소오스/드레인 패턴을 따라 연장된 제1 수직부를 포함하고, 게이트 절연막의 수평부의 두께는 게이트 절연막의 제1 수직부의 두께와 다르다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치에 관한 것으로, 좀 더 구체적으로, MBCFETTM(Multi-Bridge Channel Field Effect Transistor)를 포함하는 반도체 장치에 관한 것이다.
반도체 장치의 밀도를 높이기 위한 스케일링(scaling) 기술 중 하나로서, 기판 상에 핀(fin) 또는 나노 와이어(nanowire) 형상의 다채널 액티브 패턴(또는 실리콘 바디)을 형성하고 다채널 액티브 패턴의 표면 위에 게이트를 형성하는 멀티 게이트 트랜지스터(multi gate transistor)가 제안되었다.
이러한 멀티 게이트 트랜지스터는 3차원의 채널을 이용하기 때문에, 스케일링하는 것이 용이하다. 또한, 멀티 게이트 트랜지스터의 게이트 길이를 증가시키지 않아도, 전류 제어 능력을 향상시킬 수 있다. 뿐만 아니라, 드레인 전압에 의해 채널 영역의 전위가 영향을 받는 SCE(short channel effect)를 효과적으로 억제할 수 있다.
본 발명이 해결하려는 과제는, 소자 성능 및 신뢰성을 개선할 수 있는 반도체 장치를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 일 태양(aspect)은 제1 방향으로 연장된 하부 패턴과, 하부 패턴과 제1 방향과 수직인 제2 방향으로 이격된 복수의 시트 패턴을 포함하는 활성 패턴으로, 각각의 시트 패턴은 제2 방향으로 대향되는 상면 및 하면을 포함하는 활성 패턴, 하부 패턴 상에 배치되고, 게이트 전극 및 게이트 절연막을 포함하는 게이트 구조체로, 게이트 전극 및 게이트 절연막은 복수의 시트 패턴을 감싸는 게이트 구조체, 및 게이트 구조체의 적어도 일측에 배치되는 소오스/드레인 패턴을 포함하고, 게이트 구조체는 하부 패턴 및 시트 패턴 사이와, 인접하는 시트 패턴 사이에 배치되고, 소오스/드레인 패턴과 접촉하는 복수의 인터 게이트 구조체를 포함하고, 게이트 절연막은 시트 패턴의 상면 및 시트 패턴의 하면을 따라 연장된 수평부와, 소오스/드레인 패턴을 따라 연장된 제1 수직부를 포함하고, 게이트 절연막의 수평부의 두께는 게이트 절연막의 제1 수직부의 두께와 다르다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 다른 태양은 제1 방향으로 연장된 하부 패턴과, 하부 패턴과 제1 방향과 수직인 제2 방향으로 이격된 복수의 시트 패턴을 포함하는 활성 패턴으로, 각각의 시트 패턴은 제2 방향으로 대향되는 상면 및 하면을 포함하는 활성 패턴, 하부 패턴 상에 배치되고, 게이트 전극 및 게이트 절연막을 포함하는 게이트 구조체로, 게이트 전극 및 게이트 절연막은 복수의 시트 패턴을 감싸는 게이트 구조체, 및 게이트 구조체의 적어도 일측에 배치되는 소오스/드레인 패턴을 포함하고, 게이트 구조체는 하부 패턴 및 시트 패턴 사이와, 인접하는 시트 패턴 사이에 배치된 복수의 인터 게이트 구조체를 포함하고, 게이트 절연막은 계면 절연막과, 계면 절연막 및 게이트 전극 사이에 배치된 고유전율 절연막을 포함하고, 인터 게이트 구조체에서, 계면 절연막은 시트 패턴의 상면 및 시트 패턴의 하면을 따라 연장된 수평부와, 소오스/드레인 패턴을 따라 연장된 제1 수직부를 포함하고, 계면 절연막의 수평부의 두께는 계면 절연막의 제1 수직부의 두께와 다르다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 또 다른 태양은 제1 방향으로 연장된 하부 패턴과, 하부 패턴과 제1 방향과 수직인 제2 방향으로 이격된 복수의 시트 패턴을 포함하는 활성 패턴으로, 각각의 시트 패턴은 제2 방향으로 대향되는 상면 및 하면을 포함하는 활성 패턴, 하부 패턴 상에 배치되고, 게이트 전극 및 게이트 절연막을 포함하는 게이트 구조체로, 게이트 전극 및 게이트 절연막은 복수의 시트 패턴을 감싸는 게이트 구조체, 게이트 구조체의 측벽 상에 배치된 게이트 스페이서, 및 게이트 구조체의 적어도 일측에 배치되는 소오스/드레인 패턴을 포함하고, 게이트 절연막은 계면 절연막과, 계면 절연막 및 게이트 전극 사이에 배치된 고유전율 절연막을 포함하고, 계면 절연막은 게이트 스페이서의 측벽을 따라 비연장되고, 고유전율 절연막은 게이트 스페이서의 측벽을 따라 연장되고, 계면 절연막은 시트 패턴의 상면 및 시트 패턴의 하면을 따라 연장된 수평부와, 소오스/드레인 패턴을 따라 연장되고 소오스/드레인 패턴과 접촉하는 제1 수직부를 포함하고, 계면 절연막의 수평부의 두께는 계면 절연막의 제1 수직부의 두께보다 작다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 평면도이다.
도 2 및 도 3은 도 1의 A - A 및 B - B를 따라 절단한 단면도들이다.
도 4는 도 2의 P 영역을 확대하여 도시한 도면이다.
도 5는 도 3의 Q 영역을 확대하여 도시한 도면이다.
도 6은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 7 및 도 8은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 9는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 10은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 11은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 12는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 13은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 14는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 15 내지 도 20은 몇몇 실시예들에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다.
몇몇 실시예에 따른 반도체 장치는 터널링 트랜지스터(tunneling FET), 3차원(3D) 트랜지스터 또는 2차원 물질을 기반으로하는 트랜지스터(2D material based FETs) 및 이의 이종 구조(heterostructure)를 포함할 수 있다. 또한, 몇몇 실시예에 따른 반도체 장치는 양극성 접합(bipolar junction) 트랜지스터, 횡형 이중 확산 트랜지스터(LDMOS) 등을 포함할 수도 있다.
도 1 내지 도 5를 참조하여, 몇몇 실시예들에 따른 반도체 장치에 대해 설명한다.
도 1은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 평면도이다. 도 2 및 도 3은 도 1의 A - A 및 B - B를 따라 절단한 단면도들이다. 도 4는 도 2의 P 영역을 확대하여 도시한 도면이다. 도 5는 도 3의 Q 영역을 확대하여 도시한 도면이다.
도 1은 게이트 절연막(130), 식각 정지막(185), 층간 절연막(190) 등을 제외하고 간략하게 도시되었다.
도 1 내지 도 5를 참고하면, 몇몇 실시예들에 따른 반도체 장치는 활성 패턴(AP)과, 복수의 게이트 구조체(GS)와, 소오스/드레인 패턴(150)을 포함할 수 있다.
기판(100)은 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 이와 달리, 기판(100)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘게르마늄, SGOI(silicon germanium on insulator), 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있으나, 이에 한정되는 것은 아니다.
활성 패턴(AP)은 기판(100) 상에 배치될 수 있다. 활성 패턴(AP)은 제1 방향(D1)으로 길게 연장될 수 있다. 일 예로, 활성 패턴(AP)은 PMOS가 형성되는 영역에 배치될 수 있다. 다른 예로, 활성 패턴(AP)은 NMOS가 형성되는 영역에 배치될 수 있다.
활성 패턴(AP)은 다채널 활성 패턴일 수 있다. 활성 패턴(AP)은 하부 패턴(BP)과, 복수의 시트 패턴(NS)을 포함할 수 있다. 하부 패턴(BP)은 기판(100)으로부터 돌출될 수 있다. 하부 패턴(BP)은 제1 방향(D1)으로 길게 연장될 수 있다.
복수의 시트 패턴(NS)은 하부 패턴의 상면(BP_US) 상에 배치될 수 있다. 복수의 시트 패턴(NS)은 하부 패턴(BP)과 제3 방향(D3)으로 이격될 수 있다. 각각의 시트 패턴(NS)은 제3 방향(D3)으로 이격될 수 있다.
각각의 시트 패턴(NS)은 상면(NS_US)과, 하면(NS_BS)을 포함할 수 있다. 시트 패턴의 상면(NS_US)은 시트 패턴의 하면(NS_BS)과 제3 방향(D3)으로 대향(opposite)되는 면이다. 각각의 시트 패턴(NS)은 제1 방향(D1)으로 대향되는 연결면(NS_CS)과, 제2 방향(D2)으로 대향되는 측벽(NS_SW)을 포함할 수 있다.
시트 패턴의 상면(NS_US) 및 시트 패턴의 하면(NS_BS)은 시트 패턴의 연결면(NS_CS)에 의해 연결될 수 있다. 시트 패턴의 상면(NS_US) 및 시트 패턴의 하면(NS_BS)은 시트 패턴의 측벽(NS_SW)에 의해 연결될 수 있다.
시트 패턴의 연결면(NS_CS)은 이 후에 설명될 소오스/드레인 패턴(150)과 연결되고, 접촉한다. 시트 패턴의 연결면(NS_CS)은 시트 패턴(NS) 및 소오스/드레인 패턴(150) 사이의 경계면일 수 있다.
도 3 및 도 5에서, 시트 패턴의 측벽(NS_SW)은 곡면 부분과, 평면 부분의 조합인 것으로 도시하였지만, 이에 제한되는 것은 아니다. 즉, 시트 패턴의 측벽(NS_SW)은 전체적으로 곡면일 수도 있고, 전체적으로 평면일 수도 있다.
제3 방향(D3)은 제1 방향(D1) 및 제2 방향(D2)과 교차하는 방향일 수 있다. 예를 들어, 제3 방향(D3)은 기판(100)의 두께 방향일 수 있다. 제1 방향(D1)은 제2 방향(D2)과 교차하는 방향일 수 있다.
시트 패턴(NS)은 제3 방향(D3)으로 3개가 배치되는 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
하부 패턴(BP)은 기판(100)의 일부를 식각하여 형성된 것일 수도 있고, 기판(100)으로부터 성장된 에피층(epitaxial layer)을 포함할 수 있다. 하부 패턴(BP)은 원소 반도체 물질인 실리콘 또는 게르마늄을 포함할 수 있다. 또한, 하부 패턴(BP)은 화합물 반도체를 포함할 수 있고, 예를 들어, IV-IV족 화합물 반도체 또는 III-V족 화합물 반도체를 포함할 수 있다.
IV-IV족 화합물 반도체는 예를 들어, 탄소(C), 규소(Si), 게르마늄(Ge), 주석(Sn) 중 적어도 2개 이상을 포함하는 이원계 화합물(binary compound), 삼원계 화합물(ternary compound) 또는 이들에 IV족 원소가 도핑된 화합물일 수 있다.
III-V족 화합물 반도체는 예를 들어, III족 원소로 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중 적어도 하나와 V족 원소인 인(P), 비소(As) 및 안티모늄(Sb) 중 하나가 결합되어 형성되는 이원계 화합물, 삼원계 화합물 또는 사원계 화합물 중 하나일 수 있다.
시트 패턴(NS)은 원소 반도체 물질인 실리콘 또는 게르마늄, IV-IV족 화합물 반도체 또는 III-V족 화합물 반도체 중 하나를 포함할 수 있다. 각각의 시트 패턴(NS)은 하부 패턴(BP)과 동일한 물질을 포함할 수도 있고, 하부 패턴(BP)과 다른 물질을 포함할 수도 있다.
몇몇 실시예들에 따른 반도체 장치에서, 하부 패턴(BP)은 실리콘을 포함하는 실리콘 하부 패턴이고, 시트 패턴(NS)은 실리콘을 포함하는 실리콘 시트 패턴일 수 있다.
시트 패턴(NS)의 제2 방향(D2)으로의 폭은 하부 패턴(BP)의 제2 방향(D2)으로의 폭에 비례하여 커지거나 작아질 수 있다. 일 예로, 제3 방향(D3)으로 적층된 시트 패턴(NS)의 제2 방향(D2)으로의 폭은 동일한 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다. 도시된 것과 달리, 하부 패턴(BP)에서 멀어짐에 따라, 제3 방향(D3)으로 적층된 시트 패턴(NS)의 제2 방향(D2)으로의 폭은 작아질 수 있다.
필드 절연막(105)은 기판(100) 상에 형성될 수 있다. 필드 절연막(105)은 하부 패턴(BP)의 측벽 상에 배치될 수 있다. 필드 절연막(105)은 하부 패턴의 상면(BP_US) 상에 배치되지 않는다.
일 예로, 필드 절연막(105)은 하부 패턴(BP)의 측벽을 전체적으로 덮을 수 있다. 도시된 것과 달리, 필드 절연막(105)은 하부 패턴(BP)의 측벽의 일부를 덮을 수 있다. 이와 같은 경우, 하부 패턴(BP)의 일부는 필드 절연막(105)의 상면보다 제3 방향(D3)으로 돌출될 수 있다.
각각의 시트 패턴(NS)은 필드 절연막(105)의 상면보다 높게 배치된다. 필드 절연막(105)은 예를 들어, 산화막, 질화막, 산질화막 또는 이들의 조합막을 포함할 수 있다. 필드 절연막(105)은 단일막인 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
복수의 게이트 구조체(GS)는 기판(100) 상에 배치될 수 있다. 각각의 게이트 구조체(GS)는 제2 방향(D2)으로 연장될 수 있다. 게이트 구조체(GS)는 제1 방향(D1)으로 이격되어 배치될 수 있다. 게이트 구조체(GS)는 서로 간에 제1 방향(D1)으로 인접할 수 있다.
게이트 구조체(GS)는 활성 패턴(AP) 상에 배치될 수 있다. 게이트 구조체(GS)는 활성 패턴(AP)과 교차할 수 있다. 게이트 구조체(GS)는 하부 패턴(BP)과 교차할 수 있다. 게이트 구조체(GS)는 각각의 시트 패턴(NS)을 감쌀 수 있다. 게이트 구조체(GS)는 예를 들어, 게이트 전극(120)과, 게이트 절연막(130)을 포함할 수 있다.
게이트 구조체(GS)는 제3 방향(D3)으로 인접한 시트 패턴(NS) 사이와, 하부 패턴(BP) 및 시트 패턴(NS) 사이에 배치된 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)을 포함할 수 있다. 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)는 하부 패턴의 상면(BP_US) 및 최하부 시트 패턴의 하면(NS_BS) 사이와, 제3 방향(D3)으로 마주보는 시트 패턴의 상면(NS_US) 및 시트 패턴의 하면(NS_BS) 사이에 배치될 수 있다.
인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)의 개수는 활성 패턴(AP)에 포함된 시트 패턴(NS)의 개수에 비례할 수 있다. 예를 들어, 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)의 개수는 시트 패턴(NS)의 개수와 동일할 수 있다. 활성 패턴(AP)는 복수의 시트 패턴(NS)을 포함하므로, 게이트 구조체(GS)는 복수의 인터 게이트 구조체를 포함할 수 있다.
인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)는 이 후에 설명될 소오스/드레인 패턴(150)과 접촉한다. 예를 들어, 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)는 소오스/드레인 패턴(150)과 직접 접촉할 수 있다. 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)는 하부 패턴의 상면(BP_US), 시트 패턴의 상면(NS_US) 및 시트 패턴의 하면(NS_BS)과 접촉한다.
이하의 설명은 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)의 개수가 3인 경우를 이용하여 설명한다.
게이트 구조체(GS)는 제1 인터 게이트 구조체(INT_GS1)와, 제2 인터 게이트 구조체(INT_GS2)와, 제3 인터 게이트 구조체(INT_GS3)를 포함할 수 있다. 제1 인터 게이트 구조체(INT_GS1)와, 제2 인터 게이트 구조체(INT_GS2)와, 제3 인터 게이트 구조체(INT_GS3)는 하부 패턴(BP) 상에 순차적으로 배치될 수 있다.
제3 인터 게이트 구조체(INT_GS3)는 하부 패턴(BP)과, 시트 패턴(NS) 사이에 배치될 수 있다. 제3 인터 게이트 구조체(INT_GS3)는 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3) 중 최하부에 배치될 수 있다. 제3 인터 게이트 구조체(INT_GS3)는 하부 패턴의 상면(BP_US)과 접촉할 수 있다.
제1 인터 게이트 구조체(INT_GS1) 및 제2 인터 게이트 구조체(INT_GS2)는 제3 방향(D3)으로 인접하는 시트 패턴(NS) 사이에 배치될 수 있다. 제1 인터 게이트 구조체(INT_GS1)는 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3) 중 최상부에 배치될 수 있다. 제1 인터 게이트 구조체(INT_GS1)는 최상부 시트 패턴의 하면(NS_BS)과 접촉할 수 있다. 제2 인터 게이트 구조체(INT_GS2)는 제1 인터 게이트 구조체(INT_GS1)와 제3 인터 게이트 구조체(INT_GS3) 사이에 배치될 수 있다.
인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)는 인접한 시트 패턴(NS) 사이와, 하부 패턴(BP) 및 시트 패턴(NS) 사이에 배치된 게이트 전극(120) 및 게이트 절연막(130)을 포함할 수 있다.
예를 들어, 제1 인터 게이트 구조체(INT_GS1)의 제1 방향(D1)으로의 폭(W1)은 제2 인터 게이트 구조체(INT_GS2)의 제1 방향(D1)으로의 폭(W2)과 동일할 수 있다. 몇몇 실시예들에 따른 반도체 장치에서, 제3 방향(D3)으로 인접하는 시트 패턴(NS) 사이에 배치된 인터 게이트 구조체(INT_GS1, INT_GS2)의 폭은 동일할 수 있다.
예를 들어, 제3 인터 게이트 구조체(INT_GS3)의 제1 방향(D1)으로의 폭(W3)은 제2 인터 게이트 구조체(INT_GS2)의 제1 방향(D1)으로의 폭(W2)보다 클 수 있다. 도시된 것과 달리, 제3 인터 게이트 구조체(INT_GS3)의 제1 방향(D1)으로의 폭(W3)은 제2 인터 게이트 구조체(INT_GS2)의 제1 방향(D1)으로의 폭(W2)과 동일할 수 있다.
제2 인터 게이트 구조체(INT_GS2)를 예로 들면, 제2 인터 게이트 구조체(INT_GS2)의 폭(W2)은 제3 방향(D3)으로 마주보는 시트 패턴의 상면(NS_US) 및 시트 패턴의 하면(NS_NS) 사이의 중간에서 측정될 수 있다.
게이트 전극(120)은 하부 패턴(BP) 상에 형성될 수 있다. 게이트 전극(120)은 하부 패턴(BP)과 교차할 수 있다. 게이트 전극(120)은 시트 패턴(NS)을 감쌀 수 있다.
게이트 전극(120)의 일부는 인접한 시트 패턴(NS) 사이와, 하부 패턴(BP) 및 시트 패턴(NS) 사이에 배치될 수 있다. 시트 패턴(NS)이 제3 방향(D3)으로 서로 인접한 제1 시트 패턴 및 제2 시트 패턴을 포함할 때, 게이트 전극(120)의 일부는 서로 마주보는 제1 시트 패턴의 상면(NS_US) 및 제2 시트 패턴의 하면(NS_BS) 사이에 배치될 수 있다. 또한, 게이트 전극(120)의 일부는 하부 패턴의 상면(BS_US)와, 최하부 시트 패턴의 하면(NS_BS) 사이에 배치될 수 있다. 제1 시트 패턴은 최하부 시트 패턴일 수도 있고, 최하부 시트 패턴이 아닐 수도 있다.
게이트 전극(120)은 금속, 금속합금, 도전성 금속 질화물, 금속 실리사이드, 도핑된 반도체 물질, 도전성 금속 산화물 및 도전성 금속 산질화물 중 적어도 하나를 포함할 수 있다. 게이트 전극(120)은 예를 들어, 티타늄 질화물(TiN), 탄탈륨 탄화물(TaC), 탄탈륨 질화물(TaN), 티타늄 실리콘 질화물(TiSiN), 탄탈륨 실리콘 질화물(TaSiN), 탄탈륨 티타늄 질화물(TaTiN), 티타늄 알루미늄 질화물(TiAlN), 탄탈륨 알루미늄 질화물(TaAlN), 텅스텐 질화물(WN), 루테늄(Ru), 티타늄 알루미늄(TiAl), 티타늄 알루미늄 탄질화물(TiAlC-N), 티타늄 알루미늄 탄화물(TiAlC), 티타늄 탄화물(TiC), 탄탈륨 탄질화물(TaCN), 텅스텐(W), 알루미늄(Al), 구리(Cu), 코발트(Co), 티타늄(Ti), 탄탈륨(Ta), 니켈(Ni), 백금(Pt), 니켈 백금(Ni-Pt), 니오븀(Nb), 니오븀 질화물(NbN), 니오븀 탄화물(NbC), 몰리브덴(Mo), 몰리브덴 질화물(MoN), 몰리브덴 탄화물(MoC), 텅스텐 탄화물(WC), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 오스뮴(Os), 은(Ag), 금(Au), 아연(Zn), 바나듐(V) 및 이들의 조합 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다. 도전성 금속 산화물 및 도전성 금속 산질화물은 상술한 물질이 산화된 형태를 포함할 수 있지만, 이에 제한되는 것은 아니다.
게이트 전극(120)은 이 후에 설명될 소오스/드레인 패턴(150)의 양측에 배치될 수 있다. 게이트 구조체(GS)는 소오스/드레인 패턴(150)의 제1 방향(D1)으로 양측에 배치될 수 있다.
일 예로, 소오스/드레인 패턴(150)의 양측에 배치된 게이트 전극(120)은 모두 트랜지스터의 게이트로 사용되는 노말 게이트 전극일 수 있다. 다른 예로, 소오스/드레인 패턴(150)의 일측에 배치된 게이트 전극(120)은 트랜지스터의 게이트로 사용되지만, 소오스/드레인 패턴(150)의 타측에 배치된 게이트 전극(120)은 더미 게이트 전극일 수 있다.
게이트 절연막(130)은 필드 절연막(105)의 상면, 하부 패턴의 상면(BP_US)을 따라 연장될 수 있다. 게이트 절연막(130)은 복수의 시트 패턴(NS)을 감쌀 수 있다. 게이트 절연막(130)은 시트 패턴(NS)의 둘레를 따라 배치될 수 있다. 게이트 전극(120)은 게이트 절연막(130) 상에 배치된다. 게이트 절연막(130)은 게이트 전극(120) 및 시트 패턴(NS) 사이에 배치된다.
게이트 절연막(130)의 일부는 제3 방향(D3)으로 인접한 시트 패턴(NS) 사이와, 하부 패턴(BP) 및 시트 패턴(NS) 사이에 배치될 수 있다. 시트 패턴(NS)이 서로 인접한 제1 시트 패턴 및 제2 시트 패턴을 포함할 때, 게이트 절연막(130)의 일부는 서로 마주보는 제1 시트 패턴의 상면(NS_US) 및 제2 시트 패턴의 하면(NS_BS)을 따라 연장될 수 있다.
게이트 절연막(130)은 수평부(130_H)와, 제1 수직부(130_V1)와, 제2 수직부(130_V2)를 포함할 수 있다. 게이트 절연막의 수평부(130_H)는 시트 패턴의 상면(NS_US) 및 시트 패턴의 하면(NS_BS)을 따라 연장될 수 있다. 게이트 절연막의 수평부(130_H)는 하부 패턴의 상면(BP_US)을 따라 연장될 수 있다.
게이트 절연막의 제1 수직부(130_V1)는 소오스/드레인 패턴(150)을 따라 연장될 수 있다. 게이트 절연막의 제2 수직부(130_V2)는 시트 패턴의 측벽(NS_SW)을 따라 연장될 수 있다. 게이트 절연막의 수평부(130_H) 및 게이트 절연막의 제1 수직부(130_V1)는 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)에 포함될 수 있다.
게이트 절연막(130)은 계면 절연막(131)과, 고유전율 절연막(132)을 포함할 수 있다. 고유전율 절연막(132)은 계면 절연막(131)과, 게이트 전극(120) 사이에 배치될 수 있다.
계면 절연막(131)은 하부 패턴의 상면(BP_US)을 따라 연장될 수 있다. 계면 절연막(131)은 소오스/드레인 패턴(150)을 따라 연장될 수 있다. 계면 절연막(131)은 시트 패턴(NS)의 둘레를 따라 배치될 수 있다. 계면 절연막(131)은 이후에 설명될 게이트 스페이서(140)의 측벽을 따라 연장되지 않을 수 있다. 계면 절연막(131)은 하부 패턴(BP), 소오스/드레인 패턴(150) 및 시트 패턴(NS)과 직접 접촉할 수 있다.
고유전율 절연막(132)은 필드 절연막(105)의 상면, 하부 패턴의 상면(BP_US)을 따라 연장될 수 있다. 고유전율 절연막(132)은 소오스/드레인 패턴(150)을 따라 연장될 수 있다. 고유전율 절연막(132)은 시트 패턴(NS)의 둘레를 따라 배치될 수 있다. 고유전율 절연막(132)은 이후에 설명될 게이트 스페이서(140)의 측벽을 따라 연장될 수 있다.
계면 절연막(131)은 수평부(131_H)와, 제1 수직부(131_V1)와, 제2 수직부(131_V2)를 포함할 수 있다. 고유전율 절연막(132)은 수평부(132_H)와, 제1 수직부(132_V1)와, 제2 수직부(132_V2)를 포함할 수 있다.
계면 절연막의 수평부(131_H) 및 고유전율 절연막의 수평부(132_H)는 각각 시트 패턴의 상면(NS_US) 및 시트 패턴의 하면(NS_BS)을 따라 연장될 수 있다. 계면 절연막의 수평부(131_H) 및 고유전율 절연막(132_H)는 각각 하부 패턴의 상면(BP_US)을 따라 연장될 수 있다.
계면 절연막의 제1 수직부(131_V1) 및 고유전율 절연막의 제1 수직부(132_V1)는 각각 소오스/드레인 패턴(150)을 따라 연장될 수 있다. 계면 절연막의 제2 수직부(131_V2) 및 고유전율 절연막의 제2 수직부(132_V2)는 각각 시트 패턴의 측벽(NS_SW)을 따라 연장될 수 있다.
게이트 절연막의 수평부(130_H)는 계면 절연막의 수평부(131_H) 및 고유전율 절연막의 수평부(132_H)를 포함한다. 게이트 절연막의 제1 수직부(130_V1)는 계면 절연막의 제1 수직부(131_V1) 및 고유전율 절연막의 제1 수직부(132_V1)를 포함한다. 게이트 절연막의 제2 수직부(130_V2)는 계면 절연막의 제2 수직부(131_V2) 및 고유전율 절연막의 제2 수직부(132_V2)를 포함한다.
계면 절연막의 수평부(131_H), 고유전율 절연막의 수평부(132_H), 계면 절연막의 제1 수직부(131_V1) 및 고유전율 절연막의 제1 수직부(132_V1)는 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)에 포함될 수 있다.
게이트 절연막의 수평부(130_H)의 제3 방향(D3)으로의 두께(t1)는 게이트 절연막의 제1 수직부(130_V1)의 제1 방향(D1)으로의 두께(t2)와 다르다. 예를 들어, 게이트 절연막의 수평부(130_H)의 제3 방향(D3)으로의 두께(t1)는 게이트 절연막의 제1 수직부(130_V1)의 제1 방향(D1)으로의 두께(t2)보다 작다.
게이트 절연막의 수평부(130_H)의 제3 방향(D3)으로의 두께(t1)는 게이트 절연막의 제2 수직부(130_V2)의 제2 방향(D2)으로의 두께(t3)와 동일할 수 있다.
계면 절연막의 수평부(131_H)의 제3 방향(D3)으로의 두께(t11)는 계면 절연막의 제1 수직부(131_V1)의 제1 방향(D1)으로의 두께(t21)와 다르다. 예를 들어, 계면 절연막의 수평부(131_H)의 제3 방향(D3)으로의 두께(t11)는 계면 절연막의 제1 수직부(131_V1)의 제1 방향(D1)으로의 두께(t21)보다 작다.
계면 절연막의 제1 수직부(131_V1)는 소오스/드레인 패턴(150)을 따라 균일한 두께로 형성될 수 있다.
계면 절연막의 제1 수직부(131_V1)의 두께(t21)를 계면 절연막의 수평부(131_H)의 두께(t11)보다 크게 형성함으로써, 게이트 전극(120)과 소오스/드레인 패턴(150) 사이의 누설 전류를 효과적으로 줄여줄 수 있다.
계면 절연막의 수평부(131_H)의 제3 방향(D3)으로의 두께(t11)는 계면 절연막의 제2 수직부(131_V2)의 제2 방향(D2)으로의 두께(t31)와 동일할 수 있다.
고유전율 절연막의 수평부(132_H)의 제3 방향(D3)으로의 두께(t12)는 고유전율 절연막의 제1 수직부(132_V1)의 제1 방향(D1)으로의 두께(t22)와 동일할 수 있다. 고유전율 절연막의 수평부(132_H)의 제3 방향(D3)으로의 두께(t12)는 고유전율 절연막의 제2 수직부(132_V2)의 제2 방향(D2)으로의 두께(t32)와 동일할 수 있다.
계면 절연막(131)은 실리콘 산화물, 실리콘-게르마늄 산화물, 게르마늄 산화물 중 적어도 하나를 포함할 수 있다. 계면 절연막(131)은 붕소(B), 인(P), 탄소(C), 비소(As), 안티몬(Sb) 및 비스무트(Bi) 중 적어도 하나를 더 포함할 수 있다.
고유전율 절연막(132)는 예를 들어, 보론 질화물(boron nitride), 하프늄 산화물(hafnium oxide), 하프늄 실리콘 산화물(hafnium silicon oxide), 하프늄 알루미늄 산화물(hafnium aluminum oxide), 란타늄 산화물(lanthanum oxide), 란타늄 알루미늄 산화물(lanthanum aluminum oxide), 지르코늄 산화물(zirconium oxide), 지르코늄 실리콘 산화물(zirconium silicon oxide), 탄탈륨 산화물(tantalum oxide), 티타늄 산화물(titanium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide), 스트론튬 티타늄 산화물(strontium titanium oxide), 이트륨 산화물(yttrium oxide), 알루미늄 산화물(aluminum oxide), 납 스칸듐 탄탈륨 산화물(lead scandium tantalum oxide), 또는 납 아연 니오브산염(lead zinc niobate) 중에서 하나 이상을 포함할 수 있다.
몇몇 실시예들에 따른 반도체 장치는 네거티브 커패시터(Negative Capacitor)를 이용한 NC(Negative Capacitance) FET을 포함할 수 있다. 일 예로, 고유전율 절연막(132)은 강유전체 특성을 갖는 강유전체 물질막을 포함할 수 있다. 다른 예로, 고유전율 절연막(132)은 강유전체 특성을 갖는 강유전체 물질막과, 상유전체 특성을 갖는 상유전체 물질막을 포함할 수 있다.
강유전체 물질막은 음의 커패시턴스를 가질 수 있고, 상유전체 물질막은 양의 커패시턴스를 가질 수 있다. 예를 들어, 두 개 이상의 커패시터가 직렬 연결되고, 각각의 커패시터의 커패시턴스가 양의 값을 가질 경우, 전체 커패시턴스는 각각의 개별 커패시터의 커패시턴스보다 감소하게 된다. 반면, 직렬 연결된 두 개 이상의 커패시터의 커패시턴스 중 적어도 하나가 음의 값을 가질 경우, 전체 커패시턴스는 양의 값을 가지면서 각각의 개별 커패시턴스의 절대값보다 클 수 있다.
음의 커패시턴스를 갖는 강유전체 물질막과, 양의 커패시턴스를 갖는 상유전체 물질막이 직렬로 연결될 경우, 직렬로 연결된 강유전체 물질막 및 상유전체 물질막의 전체적인 커패시턴스 값은 증가할 수 있다. 전체적인 커패시턴스 값이 증가하는 것을 이용하여, 강유전체 물질막을 포함하는 트랜지스터는 상온에서 60 mV/decade 미만의 문턱전압이하 스윙(subthreshold swing(SS))을 가질 수 있다.
강유전체 물질막은 강유전체 특성을 가질 수 있다. 강유전체 물질막은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 지르코늄 산화물(hafnium zirconium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide) 및 납 지르코늄 티타늄 산화물(lead zirconium titanium oxide) 중 적어도 하나를 포함할 수 있다. 여기에서, 일 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄 산화물(hafnium oxide)에 지르코늄(Zr)이 도핑된 물질일 수 있다. 다른 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄(Hf)과 지르코늄(Zr)과 산소(O)의 화합물일 수도 있다.
강유전체 물질막은 도핑된 도펀트를 더 포함할 수 있다. 예를 들어, 도펀트는 알루미늄(Al), 티타늄(Ti), 니오븀(Nb), 란타넘(La), 이트륨(Y), 마그네슘(Mg), 실리콘(Si), 칼슘(Ca), 세륨(Ce), 디스프로슘(Dy), 어븀(Er), 가돌리늄(Gd), 게르마늄(Ge), 스칸듐(Sc), 스트론튬(Sr) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 강유전체 물질막이 어떤 강유전체 물질을 포함하냐에 따라, 강유전체 물질막에 포함된 도펀트의 종류는 달라질 수 있다.
강유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 도펀트는 예를 들어, 가돌리늄(Gd), 실리콘(Si), 지르코늄(Zr), 알루미늄(Al) 및 이트륨(Y) 중 적어도 하나를 포함할 수 있다.
도펀트가 알루미늄(Al)일 경우, 강유전체 물질막은 3 내지 8 at%(atomic %)의 알루미늄을 포함할 수 있다. 여기에서, 도펀트의 비율은 하프늄 및 알루미늄의 합에 대한 알루미늄의 비율일 수 있다.
도펀트가 실리콘(Si)일 경우, 강유전체 물질막은 2 내지 10 at%의 실리콘을 포함할 수 있다. 도펀트가 이트륨(Y)일 경우, 강유전체 물질막은 2 내지 10 at%의 이트륨을 포함할 수 있다. 도펀트가 가돌리늄(Gd)일 경우, 강유전체 물질막은 1 내지 7 at%의 가돌리늄을 포함할 수 있다. 도펀트가 지르코늄(Zr)일 경우, 강유전체 물질막은 50 내지 80 at%의 지르코늄을 포함할 수 있다.
상유전체 물질막은 상유전체 특성을 가질 수 있다. 상유전체 물질막은 예를 들어, 실리콘 산화물(silicon oxide) 및 고유전율을 갖는 금속 산화물 중 적어도 하나를 포함할 수 있다. 상유전체 물질막에 포함된 금속 산화물은 예를 들어, 하프늄 산화물(hafnium oxide), 지르코늄 산화물(zirconium oxide) 및 알루미늄 산화물(aluminum oxide) 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
강유전체 물질막 및 상유전체 물질막은 동일한 물질을 포함할 수 있다. 강유전체 물질막은 강유전체 특성을 갖지만, 상유전체 물질막은 강유전체 특성을 갖지 않을 수 있다. 예를 들어, 강유전체 물질막 및 상유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 하프늄 산화물의 결정 구조는 상유전체 물질막에 포함된 하프늄 산화물의 결정 구조와 다르다.
강유전체 물질막은 강유전체 특성을 갖는 두께를 가질 수 있다. 강유전체 물질막의 두께는 예를 들어, 0.5 내지 10nm 일 수 있지만, 이에 제한되는 것은 아니다. 각각의 강유전체 물질마다 강유전체 특성을 나타내는 임계 두께가 달라질 수 있으므로, 강유전체 물질막의 두께는 강유전체 물질에 따라 달라질 수 있다.
일 예로, 고유전율 절연막(132)은 하나의 강유전체 물질막을 포함할 수 있다. 다른 예로, 고유전율 절연막(132)은 서로 간에 이격된 복수의 강유전체 물질막을 포함할 수 있다. 고유전율 절연막(132)은 복수의 강유전체 물질막과, 복수의 상유전체 물질막이 교대로 적층된 적층막 구조를 가질 수 있다.
게이트 스페이서(140)는 게이트 전극(120)의 측벽 상에 배치될 수 있다. 게이트 스페이서(140)는 하부 패턴(BP) 및 시트 패턴(NS) 사이와, 제3 방향(D3)으로 인접하는 시트 패턴(NS) 사이에 배치되지 않는다.
게이트 스페이서(140)는 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 산탄질화물(SiOCN), 실리콘 붕소질화물(SiBN), 실리콘 산붕소질화물(SiOBN), 실리콘 산탄화물(SiOC) 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 게이트 스페이서(140)는 단일막인 것으로 도시되었지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
게이트 캡핑 패턴(145)은 게이트 구조체(GS) 및 게이트 스페이서(140) 상에 배치될 수 있다. 게이트 캡핑 패턴(145)의 상면은 층간 절연막(190)의 상면과 동일 평면에 놓일 수 있다. 도시된 것과 달리, 게이트 캡핑 패턴(145)은 게이트 스페이서(140) 사이에 배치될 수 있다.
게이트 캡핑 패턴(145)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 탄질화물(SiCN), 실리콘 산탄질화물(SiOCN) 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 게이트 캡핑 패턴(145)은 층간 절연막(190)에 대한 식각 선택비를 갖는 물질을 포함할 수 있다.
소오스/드레인 패턴(150)은 활성 패턴(AP) 상에 형성될 수 있다. 소오스/드레인 패턴(150)은 하부 패턴(BP) 상에 배치될 수 있다. 소오스/드레인 패턴(150)은 시트 패턴(NS)과 연결된다. 소오스/드레인 패턴(150)은 시트 패턴(NS)과 접촉한다.
소오스/드레인 패턴(150)은 게이트 구조체(GS)의 측면에 배치될 수 있다. 소오스/드레인 패턴(150)은 제1 방향(D1)으로 인접하는 게이트 구조체(GS) 사이에 배치될 수 있다. 예를 들어, 소오스/드레인 패턴(150)은 게이트 구조체(GS)의 양측에 배치될 수 있다. 도시된 것과 달리, 소오스/드레인 패턴(150)은 게이트 구조체(GS)의 일측에 배치되고, 게이트 구조체(GS)의 타측에는 배치되지 않을 수 있다.
소오스/드레인 패턴(150)은 시트 패턴(NS)을 채널 영역으로 사용하는 트랜지스터의 소오스/드레인에 포함될 수 있다.
소오스/드레인 패턴(150)은 소오스/드레인 리세스(150R) 내에 배치될 수 있다. 소오스/드레인 리세스(150R)는 제3 방향(D3)으로 연장된다. 소오스/드레인 리세스(150R)는 제1 방향(D1)으로 인접한 게이트 구조체(GS) 사이에 정의될 수 있다.
소오스/드레인 리세스(150R)의 바닥면은 하부 패턴(BP)에 의해 정의될 수 있다. 소오스/드레인 리세스(150R)의 측벽은 시트 패턴(NS) 및 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)에 의해 정의될 수 있다. 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)의 측벽은 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)의 게이트 절연막(130)에 의해 정의될 수 있다.
최하부에 배치된 나노 시트(NS)와, 하부 패턴(BP) 사이에서, 게이트 절연막(130)과 하부 패턴(BP) 사이의 경계는 하부 패턴의 상면(BP_US)일 수 있다. 다르게 설명하면, 하부 패턴의 상면(BP_US)은 최하부에 배치된 제3 인터 게이트 구조체(INT_GS3)과 하부 패턴(BP) 사이의 경계일 수 있다. 소오스/드레인 리세스(150R)의 바닥면은 하부 패턴의 상면(BP_US)보다 낮다.
소오스/드레인 패턴(150)은 소오스/드레인 리세스(150R) 내에 배치될 수 있다. 소오스/드레인 패턴(150)은 소오스/드레인 리세스(150R)를 채울 수 있다.
소오스/드레인 패턴(150)은 시트 패턴(NS) 및 하부 패턴(BP)과 접촉할 수 있다. 게이트 스페이서(140)는 인접하는 나노 시트(NS) 사이에 배치되지 않으므로, 계면 절연막(131)은 소오스/드레인 패턴(150)과 접촉한다.
소오스/드레인 패턴(150)은 에피택셜 패턴을 포함할 수 있다. 소오스/드레인 패턴(150)은 반도체 물질을 포함한다.
소오스/드레인 패턴(150)은 예를 들어, 원소 반도체 물질인 실리콘 또는 게르마늄을 포함할 수 있다. 또한, 소오스/드레인 패턴(150)은 예를 들어, 탄소(C), 규소(Si), 게르마늄(Ge), 주석(Sn) 중 적어도 2개 이상을 포함하는 이원계 화합물(binary compound), 삼원계 화합물(ternary compound) 또는 이들에 IV족 원소가 도핑된 화합물을 포함할 수 있다. 예를 들어, 소오스/드레인 패턴(150)은 실리콘, 실리콘-게르마늄, 게르마늄, 실리콘 카바이드 등을 포함할 수 있지만, 이에 제한되는 것은 아니다.
소오스/드레인 패턴(150)은 반도체 물질에 도핑된 불순물을 포함할 수 있다. 도핑된 불순물은 붕소(B), 인(P), 탄소(C), 비소(As), 안티몬(Sb), 비스무트(Bi) 및 산소(O) 중 적어도 하나를 포함할 수 있다.
소오스/드레인 패턴(150)은 단일막인 것으로 도시되었지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
식각 정지막(185)은 게이트 스페이서(140)의 외측벽과, 소오스/드레인 패턴(150)의 프로파일을 따라 연장될 수 있다. 도시되지 않았지만, 식각 정지막(185)는 필드 절연막(105)의 상면 상에 배치될 수 있다.
식각 정지막(185)은 이 후에 설명될 층간 절연막(190)에 대해 식각 선택비를 갖는 물질을 포함할 수 있다. 식각 정지막(185)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산탄질화물(SiOCN), 실리콘 붕소질화물(SiBN), 실리콘 산붕소질화물(SiOBN), 실리콘 산탄화물(SiOC) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
층간 절연막(190)은 식각 정지막(185) 상에 배치될 수 있다. 층간 절연막(190)은 소오스/드레인 패턴(150) 상에 배치될 수 있다. 층간 절연막(190)은 게이트 캡핑 패턴(145)의 상면을 덮지 않을 수 있다. 예를 들어, 층간 절연막(190)의 상면은 게이트 캡핑 패턴(145)의 상면과 동일 평면에 놓일 수 있다.
층간 절연막(190)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다. 저유전율 물질은 예를 들어, Fluorinated TetraEthylOrthoSilicate (FTEOS), Hydrogen SilsesQuioxane (HSQ), Bis-benzoCycloButene (BCB), TetraMethylOrthoSilicate (TMOS), OctaMethyleyCloTetraSiloxane (OMCTS), HexaMethylDiSiloxane (HMDS), TriMethylSilyl Borate (TMSB), DiAcetoxyDitertiaryButoSiloxane (DADBS), TriMethylSilil Phosphate (TMSP), PolyTetraFluoroEthylene (PTFE), TOSZ(Tonen SilaZen), FSG(Fluoride Silicate Glass), polypropylene oxide와 같은 polyimide nanofoams, CDO(Carbon Doped silicon Oxide), OSG(Organo Silicate Glass), SiLK, Amorphous Fluorinated Carbon, silica aerogels, silica xerogels, mesoporous silica 또는 이들의 조합을 포함할 수 있지만, 이에 제한되는 것은 아니다.
도 6은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 도 7 및 도 8은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다. 설명의 편의상, 도 1 내지 도 5를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
참고적으로, 도 6 및 도 7은 도 2의 P 영역을 확대하여 도시한 도면이다. 도 8은 도 7의 LINE을 따라서 원소 A의 농도를 개략적으로 도시한 도면이다.
도 6을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 계면 절연막의 제1 수직부(131_V1)의 두께(t21)는 시트 패턴(NS)에서 멀어짐에 따라 증가하다가 감소할 수 있다.
시트 패턴(NS)과 인접한 부분에서, 계면 절연막의 제1 수직부(131_V1)의 두께는, 제3 방향(D3)으로 인접한 시트 패턴(NS) 사이의 중간에서 계면 절연막의 제1 수직부(131_V1)의 두께보다 작다.
도 7 및 도 8을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 계면 절연막의 제1 수직부(131_V1)는 제1 영역(131_V11)과, 제2 영역(131_V12)을 포함할 수 있다.
계면 절연막의 제1 수직부의 제1 영역(131_V11)은 소오스/드레인 패턴(150)과 접촉한다. 계면 절연막의 제1 수직부의 제2 영역(131_V12)은 계면 절연막의 제1 수직부의 제1 영역(131_V11)과, 고유전율 절연막의 제1 수직부(132_V1) 사이에 배치될 수 있다.
소오스/드레인 패턴(150)은 실리콘을 제외한 "A"원소를 포함할 수 있다. 예를 들어, "A" 원소는 게르마늄(Ge), 주석(Sn), 붕소(B), 인(P), 탄소(C), 비소(As), 안티몬(Sb), 비스무트(Bi) 및 산소(O) 중 하나일 수 있지만, 이에 제한되는 것은 아니다.
계면 절연막의 제1 수직부의 제1 영역(131_V11)에서 "A" 원소의 농도는 계면 절연막의 제1 수직부의 제2 영역(131_V12)에서 "A" 원소의 농도보다 높다.
예를 들어, 계면 절연막의 제1 수직부의 제1 영역(131_V11)에서, "A" 원소의 농도는 소오스/드레인 패턴(150)에서 멀어짐에 따라 점진적으로 감소할 수 있다. 다만, 도시된 것과 달리, 계면 절연막의 제1 수직부의 제1 영역(131_V11)에서, "A" 원소의 농도는 일정하게 유지되다가, 급격하게 떨어질 수 있다.
계면 절연막의 제1 수직부의 제2 영역(131_V12)에서, "A" 원소의 농도는 0에 가까울 수 있다. 여기에서, "농도가 0이다"라는 것은 계면 절연막의 제1 수직부의 제2 영역(131_V12)가 "A" 원소를 포함하지 않는다는 것을 의미할 수 있다. 또는, "농도가 0이다"라는 것은 계면 절연막의 제1 수직부의 제2 영역(131_V12)가 검출 장비의 검출 한계보다 낮은 "A" 원소를 포함한다는 것을 의미할 수 있다.
도 8에서, 계면 절연막의 제1 수직부의 제1 영역(131_V11)과, 소오스/드레인 패턴(150) 사이의 경계에서, 계면 절연막의 제1 수직부의 제1 영역(131_V11)에서 "A" 원소의 농도는 소오스/드레인 패턴(150)에서 "A" 원소의 농도와 동일한 것으로 도시되었지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
도 9는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 1 내지 도 5를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
참고적으로, 도 9는 도 2의 P 영역을 확대하여 도시한 도면이다.
도 9를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 게이트 절연막의 수평부(130_H)의 제3 방향(D3)으로의 두께(t1)는 게이트 절연막의 제2 수직부(130_V2)의 제2 방향(D2)으로의 두께(t3)와 다르다.
예를 들어, 게이트 절연막의 수평부(130_H)의 제3 방향(D3)으로의 두께(t1)는 게이트 절연막의 제2 수직부(130_V2)의 제2 방향(D2)으로의 두께(t3)보다 작다.
계면 절연막의 수평부(131_H)의 제3 방향(D3)으로의 두께(t11)는 계면 절연막의 제2 수직부(131_V2)의 제2 방향(D2)으로의 두께(t31)보다 작다. 고유전율 절연막의 수평부(132_H)의 제3 방향(D3)으로의 두께(t12)는 고유전율 절연막의 제2 수직부(132_V2)의 제2 방향(D2)으로의 두께(t32)와 동일할 수 있다.
도 10은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 1 내지 도 5를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 10을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제3 방향(D3)으로 인접하는 시트 패턴(NS) 사이에 배치된 인터 게이트 구조체(INT_GS1, INT_GS2)의 폭은 서로 다를 수 있다.
예를 들어, 제1 인터 게이트 구조체(INT_GS1)의 제1 방향(D1)으로의 폭(W1)은 제2 인터 게이트 구조체(INT_GS2)의 제1 방향(D1)으로의 폭(W2)보다 클 수 있다.
제2 인터 게이트 구조체(INT_GS2)의 제1 방향(D1)으로의 폭(W2)은 제3 인터 게이트 구조체(INT_GS2)의 제1 방향(D1)으로의 폭(W3)보다 작을 수 있다.
도 11은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 1 내지 도 5를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 11을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 소오스/드레인 패턴(150)은 복수의 폭 확장 영역(150_ER)을 포함할 수 있다.
소오스/드레인 패턴(150)의 측벽은 웨이비(wavy)한 형태를 가질 수 있다. 각각의 소오스/드레인 패턴의 폭 확장 영역(150_ER)은 하부 패턴의 상면(BP_US)보다 위에서 정의될 수 있다.
소오스/드레인 패턴의 폭 확장 영역(150_ER)은 제3 방향(D3)으로 인접한 나노 시트(NS) 사이에 정의될 수 있다. 소오스/드레인 패턴의 폭 확장 영역(150_ER)은 하부 패턴(BP)과 나노 시트(NS) 사이에 정의될 수 있다. 소오스/드레인 패턴의 폭 확장 영역(150_ER)은 제3 방향(D3)으로 인접한 나노 시트(NS) 사이로 연장될 수 있다.
다르게 설명하면, 소오스/드레인 패턴의 폭 확장 영역(150_ER)은 나노 시트(NS) 사이에 배치되고, 제1 방향(D1)으로 인접한 인터 게이트 구조체(INT_GS1, INT_GS2) 사이에 정의될 수 있다. 소오스/드레인 패턴의 폭 확장 영역(150_ER)은 나노 시트(NS) 및 하부 패턴(BP) 사이에 배치되고, 제1 방향(D1)으로 인접한 제3 인터 게이트 구조체(INT_GS3) 사이에 정의될 수 있다.
하부 패턴의 상면(BP_US)에서 멀어짐에 따라, 각각의 소오스/드레인 패턴의 폭 확장 영역(150_ER)은 제1 방향(D1)으로의 폭이 증가하는 부분과, 제1 방향(D1)으로의 폭이 감소하는 부분을 포함할 수 있다. 예를 들어, 하부 패턴의 상면(BP_US)에서 멀어짐에 따라, 소오스/드레인 패턴의 폭 확장 영역(150_ER)의 폭은 증가하다가 감소할 수 있다.
각각의 소오스/드레인 패턴의 폭 확장 영역(150_ER)에서, 소오스/드레인 패턴의 폭 확장 영역(150_ER)의 폭이 최대인 지점은 나노 시트(NS) 및 하부 패턴(BP) 사이, 또는 제3 방향(D3)으로 인접한 나노 시트(NS) 사이에 위치한다.
소오스/드레인 패턴(150)과 경계를 이루는 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)의 측벽은 오목한(concave) 곡면일 수 있다.
도 12는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 도 13은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 11을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 12를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 소오스/드레인 패턴(150)과 경계를 이루는 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)의 측벽은 평평할 수 있다.
하부 패턴(BP)이 연장된 제1 방향(D1)을 따라 절단된 단면도에서, 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)와 소오스/드레인 패턴(150)의 경계는 평면일 수 있다.
하부 패턴의 상면(BP_US)에서 멀어짐에 따라, 소오스/드레인 패턴의 폭 확장 영역(150_ER)의 폭은 증가하다가, 일정하게 유지될 수 있다. 또한, 하부 패턴의 상면(BP_US)에서 멀어짐에 따라, 소오스/드레인 패턴의 폭 확장 영역(150_ER)의 폭은 일정하게 유지되다가 감소할 수 있다.
도 13을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, , 소오스/드레인 패턴(150)과 경계를 이루는 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)의 측벽은 볼록한(convex) 곡면일 수 있다.
하부 패턴(BP)이 연장된 제1 방향(D1)을 따라 절단된 단면도에서, 시트 패턴(NS)과 마찬가지로, 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)는 소오스/드레인 패턴(150)을 향해 돌출될 수 있다. 하지만, 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)는 시트 패턴의 연결면(NS_CS)보다 돌출되지 않는다.
하부 패턴의 상면(BP_US)에서 멀어짐에 따라, 소오스/드레인 패턴의 폭 확장 영역(150_ER)의 폭은 증가하다가, 감소하다가, 다시 증가하다가 감소할 수 있다.
도 14는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 1 내지 도 5를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 14를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 인터 게이트 구조체(INT_GS1, INT_GS2, INT_GS3)는 적어도 하나 이상의 시트 패턴의 연결면(NS_CS)보다 소오스/드레인 패턴(150)을 향해 제1 방향(D1)으로 돌출될 수 있다.
예를 들어, 제1 인터 게이트 구조체(INT_GS1)의 일부 및 제2 인터 게이트 구조체(INT_GS2)의 일부는 제1 인터 게이트 구조체(INT_GS1) 및 제2 인터 게이트 구조체(INT_GS2) 사이의 시트 패턴의 연결면(NS_CS)보다 소오스/드레인 패턴(150)을 향해 돌출될 수 있다.
제2 인터 게이트 구조체(INT_GS2)의 일부 및 제3 인터 게이트 구조체(INT_GS3)의 일부는 제2 인터 게이트 구조체(INT_GS2) 및 제3 인터 게이트 구조체(INT_GS3) 사이의 시트 패턴의 연결면(NS_CS)보다 소오스/드레인 패턴(150)을 향해 돌출될 수 있다.
도 15 내지 도 20은 몇몇 실시예들에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다. 도 15 내지 도 20은 도 1의 A - A를 따라 절단한 단면도일 수 있다. 이하의 제조 방법은 단면도 관점에서 설명한다.
도 15를 참고하면, 기판(100) 상에, 하부 패턴(BP) 및 상부 패턴 구조체(U_AP)가 형성될 수 있다.
상부 패턴 구조체(U_AP)는 하부 패턴(BP) 상에 배치될 수 있다. 상부 패턴 구조체(U_AP)는 하부 패턴(BP) 상에 교대로 적층된 희생 패턴(SC_L)과, 액티브 패턴(ACT_L)을 포함할 수 있다. 예를 들어, 희생 패턴(SC_L)은 실리콘-게르마늄막을 포함할 수 있다. 액티브 패턴(ACT_L)은 실리콘막을 포함할 수 있다.
이어서, 상부 패턴 구조체(U_AP) 상에, 더미 게이트 절연막(130p), 더미 게이트 전극(120p) 및 더미 게이트 캡핑막(120_HM)이 형성될 수 있다. 더미 게이트 절연막(130p)은 예를 들어, 실리콘 산화물을 포함할 수 있지만, 이에 제한되는 것은 아니다. 더미 게이트 전극(120p)은 예를 들어, 폴리 실리콘을 포함할 수 있지만, 이에 제한되는 것은 아니다. 더미 게이트 캡핑막(120_HM)은 예를 들어, 실리콘 질화물을 포함할 수 있지만, 이에 제한되는 것은 아니다.
더미 게이트 전극(120p)의 측벽 상에, 프리(pre) 게이트 스페이서(140p)가 형성될 수 있다.
도 16을 참고하면, 더미 게이트 전극(120p)을 마스크로 이용하여, 상부 패턴 구조체(U_AP) 내에 소오스/드레인 리세스(150R)가 형성될 수 있다.
소오스/드레인 리세스(150R)의 일부는 하부 패턴(BP) 내에 형성될 수 있다.
도 17을 참고하면, 소오스/드레인 리세스(150R) 내에 소오스/드레인 패턴(150)이 형성될 수 있다.
소오스/드레인 패턴(150)은 하부 패턴(BP) 상에 형성될 수 있다. 소오스/드레인 패턴(150)은 희생 패턴(SC_L) 및 액티브 패턴(ACT_L)과 직접 접촉할 수 있다.
도 18을 참고하면, 소오스/드레인 패턴(150) 상에 식각 정지막(185) 및 층간 절연막(190)이 순차적으로 형성된다.
이어서, 층간 절연막(190)의 일부와, 식각 정지막(185)의 일부와, 더미 게이트 캡핑막(120_HM)을 제거하여, 더미 게이트 전극(120p)의 상면을 노출시킨다. 더미 게이트 전극(120p)의 상면이 노출되는 동안, 게이트 스페이서(140)가 형성될 수 있다.
도 19를 참고하면, 더미 게이트 절연막(130p), 더미 게이트 전극(120p)을 제거하여, 게이트 스페이서(140) 사이의 상부 패턴 구조체(U_AP)가 노출될 수 있다.
이어서, 희생 패턴(SC_L)을 제거하여, 시트 패턴(NS1)이 형성될 수 있다. 이를 통해, 게이트 스페이서(140) 사이에, 게이트 트렌치(120t)가 형성된다.
또한, 하부 패턴(BP) 및 시트 패턴(NS)을 포함하는 활성 패턴(AP)이 형성된다.
도 20을 참고하면, 게이트 트렌치(120t)에 의해 노출된 시트 패턴(NS)의 상면 및 하면을 따라 계면 절연막(131)이 형성될 수 있다.
계면 절연막(131)은 게이트 트렌치(120t)에 의해 노출된 소오스/드레인 패턴(150)을 따라 형성될 수 있다.
소오스/드레인 패턴(150)을 따라 연장된 계면 절연막(131)의 두께는 시트 패턴(NS)의 상면 및 하면을 따라 연장된 계면 절연막(131)의 두께보다 두껍다.
예를 들어, 노출된 반도체 물질의 구성 성분, 도핑된 불순물의 종류 및 불순물의 농도 등에 따라, 형성된 계면 절연막(131)의 두께는 달라질 수 있다.
이어서, 도 2를 참고하면, 게이트 트렌치(120t) 내에 고유전율 절연막(132) 및 게이트 전극(120)이 형성될 수 있다. 또한, 게이트 캡핑 패턴(145)이 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 105: 필드 절연막
130: 게이트 절연막 131: 계면 절연막
132: 고유전율 절연막 150: 소오스/드레인 패턴
AP: 활성 패턴 BP: 하부 패턴
NS: 시트 패턴 GS: 게이트 구조체

Claims (20)

  1. 제1 방향으로 연장된 하부 패턴과, 상기 하부 패턴과 상기 제1 방향과 수직인 제2 방향으로 이격된 복수의 시트 패턴을 포함하는 활성 패턴으로, 각각의 상기 시트 패턴은 상기 제2 방향으로 대향되는 상면 및 하면을 포함하는 활성 패턴;
    상기 하부 패턴 상에 배치되고, 게이트 전극 및 게이트 절연막을 포함하는 게이트 구조체로, 상기 게이트 전극 및 상기 게이트 절연막은 상기 복수의 시트 패턴을 감싸는 게이트 구조체; 및
    상기 게이트 구조체의 적어도 일측에 배치되는 소오스/드레인 패턴을 포함하고,
    상기 게이트 구조체는 상기 하부 패턴 및 상기 시트 패턴 사이와, 인접하는 상기 시트 패턴 사이에 배치되고, 상기 소오스/드레인 패턴과 접촉하는 복수의 인터 게이트 구조체를 포함하고,
    상기 게이트 절연막은 상기 시트 패턴의 상면 및 상기 시트 패턴의 하면을 따라 연장된 수평부와, 상기 소오스/드레인 패턴을 따라 연장된 제1 수직부를 포함하고,
    상기 게이트 절연막의 수평부의 두께는 상기 게이트 절연막의 제1 수직부의 두께와 다른 반도체 장치.
  2. 제1 항에 있어서,
    상기 게이트 절연막의 수평부의 두께는 상기 게이트 절연막의 제1 수직부의 두께보다 작은 반도체 장치.
  3. 제1 항에 있어서,
    상기 게이트 절연막은 계면 절연막과, 고유전율 절연막을 포함하고,
    상기 고유전율 절연막은 상기 계면 절연막과 상기 게이트 전극 사이에 배치되고,
    상기 게이트 절연막의 수평부에서 상기 계면 절연막의 두께는 상기 게이트 절연막의 제1 수직부에서 상기 계면 절연막의 두께와 다른 반도체 장치.
  4. 제3 항에 있어서,
    상기 게이트 절연막의 수평부에서 상기 계면 절연막의 두께는 상기 게이트 절연막의 제1 수직부에서 상기 계면 절연막의 두께보다 작은 반도체 장치.
  5. 제1 항에 있어서,
    각각의 상기 시트 패턴은 상기 시트 패턴의 상면 및 상기 시트 패턴의 하면을 연결하는 측벽을 포함하고,
    상기 게이트 절연막은 상기 시트 패턴의 측벽을 따라 연장된 제2 수직부를 포함하고,
    상기 게이트 절연막의 수평부의 두께는 상기 게이트 절연막의 제2 수직부의 두께보다 작은 반도체 장치.
  6. 제5 항에 있어서,
    상기 게이트 절연막은 계면 절연막과, 고유전율 절연막을 포함하고,
    상기 고유전율 절연막은 상기 계면 절연막과 상기 게이트 전극 사이에 배치되고,
    상기 게이트 절연막의 수평부에서 상기 계면 절연막의 두께는 상기 게이트 절연막의 제2 수직부에서 상기 계면 절연막의 두께보다 작은 반도체 장치.
  7. 제1 항에 있어서,
    각각의 상기 시트 패턴은 상기 시트 패턴의 상면 및 상기 시트 패턴의 하면을 연결하는 측벽을 포함하고,
    상기 게이트 절연막은 상기 시트 패턴의 측벽을 따라 연장된 제2 수직부를 포함하고,
    상기 게이트 절연막의 수평부의 두께는 상기 게이트 절연막의 제2 수직부의 두께와 동일한 반도체 장치.
  8. 제1 항에 있어서,
    상기 소오스/드레인 패턴은 복수의 폭 확장 영역을 포함하고,
    상기 하부 패턴의 상면에서 멀어짐에 따라, 각각의 상기 폭 확장 영역의 상기 제1 방향으로의 폭은 증가하다가 감소하는 반도체 장치.
  9. 제8 항에 있어서,
    상기 폭 확장 영역의 제1 방향으로의 폭이 최대인 지점은 상기 하부 패턴 및 상기 시트 패턴과, 상기 제2 방향으로 인접하는 상기 시트 패턴 사이에 위치하는 반도체 장치.
  10. 제1 항에 있어서,
    상기 복수의 인터 게이트 구조체는 제1 인터 게이트 구조체와, 제2 인터 게이트 구조체를 포함하고,
    상기 복수의 시트 패턴은 상기 제1 인터 게이트 구조체 및 상기 제2 인터 게이트 구조체 사이에 배치된 제1 시트 패턴을 포함하고,
    상기 제1 시트 패턴은 상기 소오스/드레인 패턴과 접촉하는 경계면을 포함하고,
    상기 제1 인터 게이트 구조체의 일부 및 상기 제2 인터 게이트 구조체의 일부는 제1 시트 패턴의 경계면보다 상기 소오스/드레인 패턴을 향해 돌출된 반도체 장치.
  11. 제1 항에 있어서,
    상기 복수의 인터 게이트 구조체는 인접하는 상기 시트 패턴 사이에 배치된 제1 인터 게이트 구조체와 제2 인터 게이트 구조체를 포함하고,
    상기 제1 인터 게이트 구조체의 상기 제1 방향으로의 폭은 상기 제2 인터 게이트 구조체의 상기 제1 방향으로의 폭과 동일한 반도체 장치.
  12. 제1 항에 있어서,
    상기 복수의 인터 게이트 구조체는 상기 하부 패턴 상에 순차적으로 배치된 제1 내지 제3 인터 게이트 구조체를 포함하고,
    상기 제2 인터 게이트 구조체의 상기 제1 방향으로의 폭은 상기 제1 인터 게이트 구조체의 상기 제1 방향으로의 폭보다 작고,
    상기 제2 인터 게이트 구조체의 상기 제1 방향으로의 폭은 상기 제3 인터 게이트 구조체의 상기 제1 방향으로의 폭보다 작은 반도체 장치.
  13. 제1 방향으로 연장된 하부 패턴과, 상기 하부 패턴과 상기 제1 방향과 수직인 제2 방향으로 이격된 복수의 시트 패턴을 포함하는 활성 패턴으로, 각각의 상기 시트 패턴은 상기 제2 방향으로 대향되는 상면 및 하면을 포함하는 활성 패턴;
    상기 하부 패턴 상에 배치되고, 게이트 전극 및 게이트 절연막을 포함하는 게이트 구조체로, 상기 게이트 전극 및 상기 게이트 절연막은 상기 복수의 시트 패턴을 감싸는 게이트 구조체; 및
    상기 게이트 구조체의 적어도 일측에 배치되는 소오스/드레인 패턴을 포함하고,
    상기 게이트 구조체는 상기 하부 패턴 및 상기 시트 패턴 사이와, 인접하는 상기 시트 패턴 사이에 배치된 복수의 인터 게이트 구조체를 포함하고,
    상기 게이트 절연막은 계면 절연막과, 상기 계면 절연막 및 상기 게이트 전극 사이에 배치된 고유전율 절연막을 포함하고,
    상기 인터 게이트 구조체에서, 상기 계면 절연막은 상기 시트 패턴의 상면 및 상기 시트 패턴의 하면을 따라 연장된 수평부와, 상기 소오스/드레인 패턴을 따라 연장된 제1 수직부를 포함하고,
    상기 계면 절연막의 수평부의 두께는 상기 계면 절연막의 제1 수직부의 두께와 다른 반도체 장치.
  14. 제13 항에 있어서,
    상기 계면 절연막의 수평부의 두께는 상기 계면 절연막의 제1 수직부의 두께보다 작은 반도체 장치.
  15. 제13 항에 있어서,
    상기 계면 절연막은 상기 소오스/드레인 패턴과 접촉하는 반도체 장치.
  16. 제13 항에 있어서,
    상기 계면 절연막의 제1 수직부는 상기 소오스/드레인 패턴과 접촉하는 제1 영역과, 상기 계면 절연막의 제1 수직부의 제1 영역 상에 배치된 제2 영역을 포함하고,
    상기 소오스/드레인 패턴은 실리콘을 제외한 제1 원소를 포함하고,
    상기 계면 절연막의 제1 수직부의 제1 영역에서 상기 제1 원소의 농도는 상기 계면 절연막의 제1 수직부의 제2 영역에서 상기 제1 원소의 농도보다 높은 반도체 장치.
  17. 제13 항에 있어서,
    각각의 상기 시트 패턴은 상기 시트 패턴의 상면 및 상기 시트 패턴의 하면을 연결하는 측벽을 포함하고,
    상기 계면 절연막은 상기 시트 패턴의 측벽을 따라 연장된 제2 수직부를 포함하고,
    상기 계면 절연막의 수평부의 두께는 상기 계면 절연막의 제2 수직부의 두께보다 작은 반도체 장치.
  18. 제1 방향으로 연장된 하부 패턴과, 상기 하부 패턴과 상기 제1 방향과 수직인 제2 방향으로 이격된 복수의 시트 패턴을 포함하는 활성 패턴으로, 각각의 상기 시트 패턴은 상기 제2 방향으로 대향되는 상면 및 하면을 포함하는 활성 패턴;
    상기 하부 패턴 상에 배치되고, 게이트 전극 및 게이트 절연막을 포함하는 게이트 구조체로, 상기 게이트 전극 및 상기 게이트 절연막은 상기 복수의 시트 패턴을 감싸는 게이트 구조체;
    상기 게이트 구조체의 측벽 상에 배치된 게이트 스페이서; 및
    상기 게이트 구조체의 적어도 일측에 배치되는 소오스/드레인 패턴을 포함하고,
    상기 게이트 절연막은 계면 절연막과, 상기 계면 절연막 및 상기 게이트 전극 사이에 배치된 고유전율 절연막을 포함하고,
    상기 계면 절연막은 상기 게이트 스페이서의 측벽을 따라 비연장되고,
    상기 고유전율 절연막은 상기 게이트 스페이서의 측벽을 따라 연장되고,
    상기 계면 절연막은 상기 시트 패턴의 상면 및 상기 시트 패턴의 하면을 따라 연장된 수평부와, 상기 소오스/드레인 패턴을 따라 연장되고 상기 소오스/드레인 패턴과 접촉하는 제1 수직부를 포함하고,
    상기 계면 절연막의 수평부의 두께는 상기 계면 절연막의 제1 수직부의 두께보다 작은 반도체 장치.
  19. 제18 항에 있어서,
    각각의 상기 시트 패턴은 상기 시트 패턴의 상면 및 상기 시트 패턴의 하면을 연결하는 측벽을 포함하고,
    상기 계면 절연막은 상기 시트 패턴의 측벽을 따라 연장된 제2 수직부를 포함하고,
    상기 계면 절연막의 수평부의 두께는 상기 계면 절연막의 제2 수직부의 두께보다 작은 반도체 장치.
  20. 제18 항에 있어서,
    각각의 상기 시트 패턴은 상기 시트 패턴의 상면 및 상기 시트 패턴의 하면을 연결하는 측벽을 포함하고,
    상기 계면 절연막은 상기 시트 패턴의 측벽을 따라 연장된 제2 수직부를 포함하고,
    상기 계면 절연막의 수평부의 두께는 상기 계면 절연막의 제2 수직부의 두께와 동일한 반도체 장치.
KR1020210126133A 2021-09-24 2021-09-24 반도체 장치 KR20230043363A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210126133A KR20230043363A (ko) 2021-09-24 2021-09-24 반도체 장치
EP22184397.2A EP4156292A1 (en) 2021-09-24 2022-07-12 Semiconductor device
US17/864,938 US20230108041A1 (en) 2021-09-24 2022-07-14 Semiconductor device
TW111128159A TW202329453A (zh) 2021-09-24 2022-07-27 半導體裝置
CN202211158520.6A CN115939181A (zh) 2021-09-24 2022-09-22 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210126133A KR20230043363A (ko) 2021-09-24 2021-09-24 반도체 장치

Publications (1)

Publication Number Publication Date
KR20230043363A true KR20230043363A (ko) 2023-03-31

Family

ID=82458543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210126133A KR20230043363A (ko) 2021-09-24 2021-09-24 반도체 장치

Country Status (5)

Country Link
US (1) US20230108041A1 (ko)
EP (1) EP4156292A1 (ko)
KR (1) KR20230043363A (ko)
CN (1) CN115939181A (ko)
TW (1) TW202329453A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003797A (ja) * 2009-06-19 2011-01-06 Toshiba Corp 半導体装置及びその製造方法
US9362397B2 (en) * 2013-09-24 2016-06-07 Samsung Electronics Co., Ltd. Semiconductor devices
KR102360458B1 (ko) 2019-04-11 2022-02-14 미쓰비시덴키 가부시키가이샤 인코더
KR20210050027A (ko) * 2019-10-25 2021-05-07 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
EP4156292A1 (en) 2023-03-29
TW202329453A (zh) 2023-07-16
CN115939181A (zh) 2023-04-07
US20230108041A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
US20240063306A1 (en) Semiconductor devices
KR20220080302A (ko) 반도체 장치
KR20220086217A (ko) 반도체 장치
KR20230141032A (ko) 반도체 장치 및 이의 제조 방법
KR20230043363A (ko) 반도체 장치
US20240096954A1 (en) Semiconductor device and method for manufacturing the same
US20240138137A1 (en) Semiconductor device
US20240237325A9 (en) Semiconductor device
US20230122379A1 (en) Semiconductor device and method for manufacturing the same
US20220406892A1 (en) Semiconductor device
US20230207654A1 (en) Semiconductor device and method for fabricating the same
US20240153991A1 (en) Semiconductor device including multi-bridge channel field effect transistor
US20240194786A1 (en) Semiconductor device
US20240145541A1 (en) Semiconductor device
US20230037672A1 (en) Semiconductor device
US20240234558A9 (en) Semiconductor device
US20240136430A1 (en) Semiconductor device
US20230207627A1 (en) Semiconductor devices and methods for manufacturing the same
US20230387206A1 (en) Semiconductor device
US20230411498A1 (en) Method for fabricating semiconductor device
US20230420519A1 (en) Semiconductor devices
US20230253449A1 (en) Semiconductor device and method for fabricating thereof
US20220302109A1 (en) Semiconductor device and method for fabricating the same
KR20230097935A (ko) 반도체 장치 및 이의 제조 방법
KR20240048317A (ko) 반도체 장치