TW202325915A - 矽磊晶基板的製造方法以及矽磊晶基板 - Google Patents

矽磊晶基板的製造方法以及矽磊晶基板 Download PDF

Info

Publication number
TW202325915A
TW202325915A TW111126771A TW111126771A TW202325915A TW 202325915 A TW202325915 A TW 202325915A TW 111126771 A TW111126771 A TW 111126771A TW 111126771 A TW111126771 A TW 111126771A TW 202325915 A TW202325915 A TW 202325915A
Authority
TW
Taiwan
Prior art keywords
seconds
silicon
temperature
minutes
aforementioned
Prior art date
Application number
TW111126771A
Other languages
English (en)
Other versions
TWI804385B (zh
Inventor
仙田剛士
成松真吾
松村尚
石川高志
Original Assignee
日商環球晶圓日本股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商環球晶圓日本股份有限公司 filed Critical 日商環球晶圓日本股份有限公司
Application granted granted Critical
Publication of TWI804385B publication Critical patent/TWI804385B/zh
Publication of TW202325915A publication Critical patent/TW202325915A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明提供一種抑制疊差的產生之矽磊晶基板的製造方法以及矽磊晶基板。矽磊晶基板的製造方法係具有：培育步驟，係添加磷作為摻雜劑，藉由柴可拉斯基法培育電阻率已調整為0.6mΩ•cm至1.0mΩ•cm的單晶矽；監測前述單晶矽被冷卻時的700℃至600℃的通過時間之步驟；將前述單晶矽切片並放入至磊晶成長爐之步驟；保持步驟，係將前述磊晶成長爐的爐溫於前述700℃至600℃的通過時間小於300分鐘時以750℃以上至900℃以下維持120秒至300秒，於300分鐘以上時以900℃以上至1000℃以下維持120秒至300秒；以及磊晶成長步驟，係於前述保持步驟後進行磊晶成長。

Description

矽磊晶基板的製造方法以及矽磊晶基板
本發明係關於一種矽磊晶(silicon epitaxial)基板的製造方法以及矽磊晶基板。
在功率MOSFET(metal oxide semiconductor field effect transistor；金屬氧化物半導體場效應電晶體)用磊晶矽晶圓中，要求基板的低電阻率化，至今為止已知1mΩ•cm以下的基板。為了降低矽晶圓的基板電阻率，有如下方法：在單晶矽的錠(ingot)的提拉步驟中，將砷(As)或銻(Sb)作為電阻率調整用的n型摻雜劑添加到熔融矽中。然而，由於這些摻雜劑非常容易揮發，因此難以提高單晶矽中的摻雜劑濃度，結果無法充分降低基板電阻率。因此，n型摻雜劑種類已從As或Sb遷移到磷(P)，磷(P)的濃度約為1×10 20atoms/cc左右。
然而，已知在單晶錠成長時添加高濃度的磷且例如將電阻率設為1.1mΩ•cm以下之情形下，若使磊晶層在從這種單晶錠切出之矽晶圓成長，則會在磊晶層產生許多層疊缺陷(疊差(SF；stacking faults)，以下亦簡稱作「SF」)。該疊差作為階差出現於磊晶矽晶圓的表面，且被檢測為該晶圓表面的光點缺陷(LPD；light point defect)數的增加。
例如，專利文獻1以及非專利文獻1、2中記載了如下技術：藉由將單晶矽培育中的冷卻過程中的700℃至600℃的通過時間設為小於300分鐘減少該疊差，並製作電阻率為0.6mΩ•cm至1.0mΩ•cm的單晶矽。而且，專利文獻2中記載了：藉由於磊晶成長前以700℃至1050℃實施30秒至450秒的熱處理來減少疊差。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2021-109807號公報。 [專利文獻2]日本專利特開2019-186449號公報。 [非專利文獻]
[非專利文獻1]第78屆應用物理學會秋季學術演講會「紅磷高摻雜CZ-Si結晶中的Si-P析出物的結構分析」(7p-PB6-5)。 [非專利文獻2]第67屆應用物理學會秋季學術演講會「高濃度磷摻雜CZ-Si結晶中的Si-P析出物形成行為」(15p-D411-1)。
[發明所欲解決之課題]
此外，認為磊晶層產生疊差之原因係基板結晶的結晶成長的過程中所形成之磷與矽的析出物(Si-P缺陷)，這些析出物在磊晶成長的過程中成為疊差產生的起點。因此，為了抑制疊差的產生，必須協作地實施：在結晶成長的過程中抑制Si-P缺陷的產生以及防止Si-P缺陷成為疊差產生的起點。
然而，例如專利文獻1的技術著眼於結晶成長的過程，而且專利文獻2的技術著眼於磊晶成長的過程，並未將結晶成長的歷程反映在磊晶成長的步驟中。
鑒於上述問題，本發明的目的在於提供一種抑制疊差的產生之矽磊晶基板的製造方法以及矽磊晶基板。 [用以解決課題之手段]
為了達成上述目的而完成之矽磊晶基板的製造方法係具有：培育步驟，係添加磷作為摻雜劑，藉由柴可拉斯基(Czochralski)法培育電阻率已調整為0.6mΩ•cm至1.0mΩ•cm的單晶矽；監測前述單晶矽被冷卻時的700℃至600℃的通過時間之步驟；將前述單晶矽切片並放入至磊晶成長爐之步驟；保持步驟，係將前述磊晶成長爐的爐溫於前述700℃至600℃的通過時間小於300分鐘時以750℃以上至900℃以下維持120秒至300秒，於300分鐘以上時以900℃以上至1000℃以下維持120秒至300秒；以及磊晶成長步驟，係於前述保持步驟後進行磊晶成長。
單晶矽冷卻時所形成之Si-P缺陷在磊晶成長步驟中，若Si-P析出物所含之磷向周圍之溶解及已溶解之磷向基板外脫離同時發生，則認為會對產生Si-P析出物之結晶結構的變形帶來不良影響(殘留乃至增長)。上述構成的矽磊晶基板的製造方法中，藉由在連續且穩定狀態下進行Si-P析出物中所含之磷向周圍之溶解及已溶解之磷(P)向基板外脫離之製程，從而基板表層的結晶結構的變形的殘渣減少。藉此，能夠抑制疊差的產生。
而且，前述保持步驟中，較佳為當前述700℃至600℃的通過時間小於200分鐘時將前述磊晶成長爐的爐溫以750℃以上至875℃以下維持120秒至300秒，於200分鐘以上且小於300分鐘時以825℃以上至900℃以下維持120秒至300秒。
進一步地，較佳為於前述保持步驟與前述磊晶成長步驟之間進行1150℃以上且小於1200℃的氯化氫蝕刻，然後進行1150℃以上且小於1200℃的氫熱處理。藉此，能夠有效地去除作為殘渣之矽晶格變形，能夠進一步減少疊差的產生。
而且，較佳為於前述保持步驟前用臭氧水形成化學氧化膜0.5nm以上。在低溫保持步驟中基板表面中的氧化膜穩定較為重要，因此臭氧氧化膜是適合的。
另外，前述培育步驟的最終階段所作成之錠的尾部的長度較佳為0mm至50mm。藉由將尾部的長度設為0mm至50mm，作為Si-P缺陷的成長溫度之700℃至600℃下的單晶矽的提拉時間能夠縮短。
若基於製造物的觀點敘述上述矽磊晶基板的製造方法，則形成如下矽磊晶基板：使矽磊晶層成長於電阻率已調整為0.8mΩ•cm至0.9mΩ•cm且最大邊為35nm以上的Si-P析出物密度小於3E11/cm 3之半導體基板，於使前述矽磊晶層成長前以750℃以上至900℃以下維持120秒至300秒。 [發明功效]
根據本發明的各個態樣，能夠提供抑制疊差的產生之矽磊晶基板的製造方法以及矽磊晶基板。
以下，參照圖式對本發明的實施形態進行說明。然而，本發明不受以下說明之實施形態所限定。而且，各圖式中，對相同或對應之要素適當附上相同的符號。進一步地，必須留意圖式係示意性，各要素的尺寸的關係、各要素的比率等有時與現實的情況不同。圖式的彼此間亦有時包含彼此的尺寸關係或比率不同之部分。
首先，對本發明的實施形態之矽磊晶基板的製造方法中使用之提拉裝置與磊晶成長爐進行說明。
圖1係利用柴可拉斯基法之提拉裝置的概略構成圖。圖1所示之提拉裝置係於爐1內的中央處能夠旋轉地設置有填充了原料熔液2之石英坩堝3。於石英坩堝3的周圍設置有：側加熱器4，係用以從側周加熱石英坩堝3；以及底部加熱器5，係用以從底部加熱石英坩堝3。而且，於石英坩堝3的上方設置有：輻射屏蔽件6，係用於石英坩堝3內的原料熔液2或被提拉之單晶9的溫度控制等。
利用柴可拉斯基法之單晶提拉裝置中，使保持於線材(wire)7的下端之種晶(seed crystal) 8著落於石英坩堝3內的原料熔液2的液面，一邊使石英坩堝3以及種晶8分別旋轉一邊提拉線材7，藉此使單晶9成長。此處，設想向原料熔液2中添加磷作為摻雜劑，將電阻率調整為0.6mΩ•cm至1.0mΩ•cm。
圖2係磊晶成長爐的概略構成圖。如圖2所示，在磊晶成長爐10中，將半導體基板W載置於設置在腔室11內之基座(susceptor)14。然後，以旋轉軸O為中心使基座14以及半導體基板W向預定方向旋轉。然後，一邊藉由腔室11外的加熱器將半導體基板W加熱至預定的溫度，一邊從反應氣體供給管12向排氣管13水平地供給反應氣體G。藉此，使磊晶層成長於半導體基板W的表面。
在此，說明Si-P缺陷成為疊差產生的起點之過程相關的考察。本發明基於該考察抑制疊差的產生。
在單晶矽中，溫度越高則磷越能夠高濃度地溶解在單晶矽中。另一方面，當溫度降低時，磷無法高濃度地溶解於單晶矽中。
因此，在藉由柴可拉斯基法培育單晶矽之步驟中，即使能夠使磷高濃度地溶解於原料熔液2中，在從原料熔液2提拉單晶9之過程中無法完全地溶解於單晶9中之磷會形成析出物。尤其，在專利文獻1中發現：在為了降低電阻率而高濃度地摻雜磷之單晶9中，磷的濃度約為1×10 20atoms/cc左右，單晶9的溫度在600℃至700℃的範圍內形成磷與矽的析出物(Si-P析出物)。
另一方面，在磊晶成長的步驟中，由於磊晶成長爐10的爐內溫度為1000℃以上，因此結晶成長的過程中所形成之Si-P析出物再次溶解並擴散，但在形成有Si-P析出物之痕跡處變形會殘留於結晶結構，這被認為是疊差產生的起點。
在此，若Si-P析出物中所含之磷向周圍溶解與已溶解之磷(P)向基板外脫離同時發生，則認為會對產生Si-P析出物之結晶結構的變形帶來不良影響(殘留乃至增長)，因此在藉由在連續且穩定狀態下進行Si-P析出物所含之磷(P)向周圍的溶解及已溶解之磷(P)向基板外脫離之製程從而基板表層的結晶結構的變形的殘渣減少這一假設下，進行以下的驗證實驗。
[驗證實驗一] 首先，利用柴可拉斯基法培育已調整為0.7mΩ•cm至0.9mΩ•cm之磷摻雜的單晶矽。另外，設為結晶方位(001)的φ200mm。氧濃度設為0.9E18atoms/cc。
在該結晶成長時，控制錠的尾部的結晶長度及冷卻時間，將700℃至600℃的通過時間作成下述三種。 (1) 小於200分鐘。 (2) 200分鐘以上且小於300分鐘。 (3) 300分鐘以上。
然後，將各種單晶矽切片，使背面氧化膜成膜，並實施鏡面加工。進一步地，用1ppm臭氧水處理該半導體基板，於表面形成0.7nm厚的化學氧化膜。
然後，朝磊晶成長爐進行入爐，一邊改變進行磊晶成長之前階段中的溫度條件一邊測定疊差的產生(亦即，光點缺陷(LPD)的數量)。圖3至圖5係分別表示700℃至600℃的通過時間(1)小於200分鐘、(2)200分鐘以上且小於300分鐘、(3)300分鐘以上的情形下的疊差的保持溫度取決性之圖表。各溫度的保持時間為120秒至300秒，圖表的橫軸的左端記載了不進行低溫保持之情形。
比較圖3至圖5的圖表可知，無論結晶成長中的700℃至600℃的通過時間如何，進行磊晶成長之前階段中的疊差的保持溫度取決性均為向下凸的形狀。亦即，進行磊晶成長之前階段中的最佳保持溫度較佳為處於固定的範圍內，既不過低亦不過高。
而且，比較圖3至圖5的圖表可知，進行磊晶成長之前階段中的最佳保持溫度係取決於結晶成長中的700℃至600℃的通過時間，通過時間越長越向高溫側偏移。具體而言，當結晶成長中的700℃至600℃的通過時間(1)小於200分鐘時，進行磊晶成長之前階段中的最佳保持溫度為750℃以上至875℃以下，(2)為200分鐘以上且小於300分鐘時，最佳保持溫度為825℃以上至900℃以下，(3)為300分鐘以上時，最佳保持溫度為900℃以上至1000℃以下。
而且，比較圖3至圖5的圖表可知，當結晶成長中的700℃至600℃的通過時間(1)小於200分鐘、(2)為200分鐘以上且小於300分鐘以及(3)為300分鐘以上時，圖表的形狀大不相同。這點根據圖6亦可知。圖6係表示疊差的結晶成長中的700℃至600℃的通過時間取決性之圖表。在圖6所示之圖表中，將在進行磊晶成長之前階段設置低溫保持時間之情形以塗黑形式繪出，將在進行磊晶成長之前階段未設置低溫保持時間之情形以中空形式繪出。
讀取圖6的圖表可知，藉由於進行磊晶成長之前階段設置低溫保持時間，能夠減少疊差的產生，但當結晶成長中的700℃至600℃的通過時間為300分鐘以上時，疊差產生的減少功效減小。
因此，於進行磊晶成長之前階段設置低溫保持時間之情形下，認為可根據結晶成長中的700℃至600℃的通過時間是否為300分鐘以上來區分。亦即，有效的是在進行磊晶成長之前階段將低溫保持時間以如下情形加以區分：將磊晶成長爐的爐溫於結晶成長中的700℃至600℃的通過時間小於300分鐘時以750℃以上至900℃以下維持120秒至300秒，於為300分鐘以上時以900℃以上至1000℃以下維持120秒至300秒。
[驗證實驗二] 其次，驗證了結晶成長的過程中所形成之Si-P析出物與疊差的減少的關係。圖7係表示Si-P析出物的結晶成長中的700℃至600℃的通過時間相關之取決性之圖表。圖7所示之圖表中，橫軸設為結晶成長中的700℃至600℃的通過時間，縱軸設為大於35nm之Si-P析出物的密度(/cm 3)。
讀取圖7可知，藉由將結晶成長中的700℃至600℃的通過時間設為小於300分鐘，能夠將大於35nm之Si-P析出物的密度抑制得低於3×10 11。亦即，從製造方法的觀點來看，控制結晶成長中的700℃至600℃的通過時間實現將Si-P析出物的密度抑制得低。
另一方面，Si-P析出物的密度與進行磊晶成長之前階段的低溫保持亦有密切關係。圖8以及圖9係分別表示進行磊晶成長之前階段的有無低溫保持的疊差的產生與Si-P析出物的密度之間的關係之圖表。圖8以及圖9所示之圖表係將橫軸設為磊晶成長前的大於35nm之Si-P析出物的密度(/cm 3)，將縱軸設為磊晶成長後的疊差的產生作為光點缺陷(LPD)測定。
讀取圖8可知，若使磊晶成長前的大於35nm之Si-P析出物的密度小於3×10 11，則能夠進一步減少磊晶成長後的光點缺陷(LPD)。
比較圖8以及圖9的圖表可知，在進行磊晶成長之前階段進行低溫保持，使疊差的產生與Si-P析出物的密度之間的關係中的分散更小。這意味著，不僅控制結晶成長中的700℃至600℃的通過時間，亦藉由與進行磊晶成長之前階段的低溫保持相組合而可更有效地減少疊差的產生。因疊差的產生與Si-P析出物的密度之間的關係中的分散小，因此不僅能夠減少疊差的產生，亦能夠抑制每個製品的差異。
[製造方法的總結] 圖10係表示反映了上述驗證實驗的結果之矽磊晶基板的製造方法之流程圖。如圖10所示，矽磊晶基板的製造方法係具有單晶的培育步驟S1、監測步驟S2、切片以及氧化膜形成步驟S3、入爐步驟S4、低溫保持步驟S5、蝕刻步驟S6以及磊晶成長步驟S7。
在單晶的培育步驟S1中，使用利用柴可拉斯基法之提拉裝置使單晶矽成長。此處，使用的是在原料熔液中添加磷作為摻雜劑且電阻率調整為0.6mΩ•cm至1.0mΩ•cm而成者。
在監測步驟S2中，監測單晶矽被冷卻時的700℃至600℃的通過時間。另外，單晶的培育步驟S1的最終階段作成之錠的尾部的長度較佳為0mm至50mm。藉由將尾部的長度設為0mm至50mm，能夠縮短作為Si-P缺陷的成長溫度之700℃至600℃下的單晶矽的提拉時間。
在切片以及氧化膜形成步驟S3中，將單晶矽切片且於切片後的單晶矽的背面形成氧化膜，然後進行鏡面加工。進一步地，於該基板表面形成氧化膜。具體而言，較佳為用臭氧水處理基板，於表面形成0.7nm厚的化學氧化膜。如上述般，在後段的低溫保持步驟S5中，重要的是基板表面中的氧化膜穩定，因此較佳為臭氧氧化膜。
在入爐步驟S4中，將矽半導體基板入爐至磊晶成長爐中。
在低溫保持步驟S5中，使磊晶成長爐升溫，以比用以進行磊晶成長之溫度還低之溫度維持120秒至300秒。具體而言，當監測步驟S2中監測到之單晶矽被冷卻時的700℃至600℃的通過時間小於300分鐘時較佳為750℃以上至900℃以下，當為300分鐘以上時較佳為900℃以上至1000℃以下。
接著，在低溫保持步驟S5中，當監測步驟S2中監測到之單晶矽被冷卻時的700℃至600℃的通過時間小於200分鐘時更佳為750℃以上至875℃以下，當為200分鐘以上且小於300分鐘時更佳為825℃以上至900℃以下。
在蝕刻步驟S6中，進行1150℃以上且小於1200℃的氯化氫蝕刻，然後進行1150℃以上且小於1200℃的氫熱處理。藉此，能夠有效地去除作為殘渣之矽晶格變形，進一步減少疊差的產生。
在磊晶成長步驟S7中，以1100℃至1150℃成膜Si磊晶層。 [產業可利用性]
如以上般，本發明之矽磊晶基板的製造方法係作為抑制疊差的產生之矽磊晶基板的製造方法是有用的，尤其適合於功率MOSFET用基板等要求低電阻率化之基板。
1:爐 2:原料熔液 3:石英坩堝 4:側加熱器 5:底部加熱器 6:輻射屏蔽件 7:線材 8:種晶 9:單晶 10:磊晶成長爐 11:腔室 12:反應氣體供給管 13:排氣管 14:基座 G:反應氣體 O:旋轉軸 S1:單晶的培育步驟 S2:監測步驟 S3:切片以及氧化膜形成步驟 S4:入爐步驟 S5:低溫保持步驟 S6:蝕刻步驟 S7:磊晶成長步驟 W:半導體基板
[圖1]係利用柴可拉斯基法之提拉裝置的概略構成圖。 [圖2]係磊晶成長爐的概略構成圖。 [圖3]係表示700℃至600℃的通過時間小於200分鐘的情形下的疊差的保持溫度取決性之圖表。 [圖4]係表示700℃至600℃的通過時間為200分鐘以上且小於300分鐘的情形下的疊差的保持溫度取決性之圖表。 [圖5]係表示700℃至600℃的通過時間為300分鐘以上的情形下的疊差的保持溫度取決性之圖表。 [圖6]係表示疊差的結晶成長中的700℃至600℃的通過時間取決性之圖表。 [圖7]係表示Si-P析出物的結晶成長中的700℃至600℃的通過時間相關之取決性之圖表。 [圖8]係表示實施例的疊差的產生與Si-P析出物的密度的關係之圖表。 [圖9]係表示比較例的疊差的產生與Si-P析出物的密度的關係之圖表。 [圖10]係表示矽磊晶基板的製造方法之流程圖。
1:爐
2:原料熔液
3:石英坩堝
4:側加熱器
5:底部加熱器
6:輻射屏蔽件
7:線材
8:種晶
9:單晶

Claims (6)

  1. 一種矽磊晶基板的製造方法，係具有： 培育步驟，係添加磷作為摻雜劑，藉由柴可拉斯基法培育電阻率已調整為0.6mΩ•cm至1.0mΩ•cm的單晶矽； 監測前述單晶矽被冷卻時的700℃至600℃的通過時間之步驟； 將前述單晶矽切片並放入至磊晶成長爐之步驟； 保持步驟，係使前述磊晶成長爐的爐溫於前述700℃至600℃的通過時間小於300分鐘時以750℃以上至900℃以下維持120秒至300秒，於300分鐘以上時以900℃以上至1000℃以下維持120秒至300秒；以及 磊晶成長步驟，係於前述保持步驟後進行磊晶成長。
  2. 如請求項1所記載之矽磊晶基板的製造方法，其中在前述保持步驟中，當前述700℃至600℃的通過時間小於200分鐘時使前述磊晶成長爐的爐溫以750℃以上至875℃以下維持120秒至300秒，於200分鐘以上且小於300分鐘時以825℃以上至900℃以下維持120秒至300秒。
  3. 如請求項1或2所記載之矽磊晶基板的製造方法，其中於前述保持步驟與前述磊晶成長步驟之間進行1150℃以上且小於1200℃的氯化氫蝕刻，然後進行1150℃以上且小於1200℃的氫熱處理。
  4. 如請求項1或2所記載之矽磊晶基板的製造方法，其中於前述保持步驟前用臭氧水形成化學氧化膜0.5nm以上。
  5. 如請求項1或2所記載之矽磊晶基板的製造方法，其中前述培育步驟的最終階段作成之錠的尾部的長度為0mm至50mm。
  6. 一種矽磊晶基板，係使矽磊晶層成長於電阻率已調整為0.8mΩ•cm至0.9mΩ•cm且最大邊為35nm以上的Si-P析出物密度小於3×10 11/cm 3的半導體基板； 於使前述矽磊晶層成長前以750℃以上至900℃以下維持120秒至300秒。
TW111126771A 2021-12-22 2022-07-18 矽磊晶基板的製造方法以及矽磊晶基板 TWI804385B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-208506 2021-12-22
JP2021208506A JP2023093096A (ja) 2021-12-22 2021-12-22 シリコンエピタキシャル基板の製造方法およびシリコンエピタキシャル基板

Publications (2)

Publication Number Publication Date
TWI804385B TWI804385B (zh) 2023-06-01
TW202325915A true TW202325915A (zh) 2023-07-01

Family

ID=86901951

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126771A TWI804385B (zh) 2021-12-22 2022-07-18 矽磊晶基板的製造方法以及矽磊晶基板

Country Status (3)

Country Link
JP (1) JP2023093096A (zh)
TW (1) TWI804385B (zh)
WO (1) WO2023119694A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4853237B2 (ja) * 2006-11-06 2012-01-11 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP5890587B2 (ja) * 2013-04-24 2016-03-22 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶の製造方法およびシリコンウェーハの製造方法
JP6477210B2 (ja) * 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6973475B2 (ja) * 2017-04-06 2021-12-01 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP6945805B2 (ja) * 2018-04-13 2021-10-06 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP7429122B2 (ja) * 2020-01-10 2024-02-07 グローバルウェーハズ・ジャパン株式会社 シリコン単結晶の製造方法

Also Published As

Publication number Publication date
JP2023093096A (ja) 2023-07-04
TWI804385B (zh) 2023-06-01
WO2023119694A1 (ja) 2023-06-29

Similar Documents

Publication Publication Date Title
US5788763A (en) Manufacturing method of a silicon wafer having a controlled BMD concentration
CN107533959B (zh) 外延硅晶片的制造方法
KR101389058B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP4975704B2 (ja) シリコンウェーハの製造方法
TWI480433B (zh) 矽晶圓
US8920560B2 (en) Method for manufacturing epitaxial wafer
JP6945805B2 (ja) エピタキシャルウェーハの製造方法
JP5246163B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2002002852A1 (fr) Plaquette en silicium monocristallin et procede de fabrication
US9390905B2 (en) Method for manufacturing silicon substrate and silicon substrate
JP2010177233A (ja) エピタキシャルウエーハの製造方法及び固体撮像素子の製造方法
JP6973475B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2009231429A (ja) シリコンウェーハの製造方法
TWI804385B (zh) 矽磊晶基板的製造方法以及矽磊晶基板
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6447960B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP7429122B2 (ja) シリコン単結晶の製造方法
TWI741950B (zh) 矽晶圓的製造方法
TWI768712B (zh) 單晶矽的製造方法
WO2021166896A1 (ja) 半導体シリコンウェーハの製造方法
WO2022172368A1 (ja) シリコン単結晶の製造方法
KR20090060499A (ko) 열처리를 이용한 고저항 실리콘 웨이퍼의 제조 방법
JP2002241194A (ja) エピタキシャルシリコンウエーハの製造方法およびエピタキシャルシリコンウエーハ
TW201909246A (zh) 晶圓製造方法和晶圓