TW202322555A - 低通濾波電路 - Google Patents
低通濾波電路 Download PDFInfo
- Publication number
- TW202322555A TW202322555A TW111102045A TW111102045A TW202322555A TW 202322555 A TW202322555 A TW 202322555A TW 111102045 A TW111102045 A TW 111102045A TW 111102045 A TW111102045 A TW 111102045A TW 202322555 A TW202322555 A TW 202322555A
- Authority
- TW
- Taiwan
- Prior art keywords
- low
- pass filter
- terminal
- transistor
- coupled
- Prior art date
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
- Details Of Television Scanning (AREA)
- Control Of Eletrric Generators (AREA)
- Control Of Electrical Variables (AREA)
- Networks Using Active Elements (AREA)
- Logic Circuits (AREA)
Abstract
本發明提供一種低通濾波電路。低通濾波電路包括低通濾波器以及放電電路。低通濾波器在第一期間經由低通濾波電路的輸入端接收輸入電壓訊號,對輸入電壓訊號進行低通濾波操作以產生經濾波電壓訊號,並將經濾波電壓訊號提供至低通濾波電路的輸出端。放電電路在第一期間反應於輸入電壓訊號來抑制流經輸出端與參考低電壓之間的漏電流。
Description
本發明是有關於一種低通濾波電路,且特別是有關於一種能夠在極低的操作電流的條件下穩定運行的低通濾波電路。
具有大時間常數(RC constant)的低通濾波器廣泛用於電子裝置,從而使電子裝置獲得乾淨的訊號。因此電子裝置能夠獲得更穩定的性能。一般來說,為了實現較大的時間常數,低通濾波器可利用主動元件來提供非常大的電阻值。因此,低通濾波器的佈局面積能夠被降低。
上述的低通濾波器具有非常大的時間常數。在不執行濾波操作的期間,低通濾波器需要較長的放電時間來洩放殘留於低通濾波器內部的電壓值。因此,低通濾波器須要利用一放電電路來對殘留於低通濾波器內部的電壓值進行快速放電。應注意的是,基於主動元件的運行,低通濾波器會有非常低的操作電流值。操作電流值會受到放電電路的漏電流而發生不穩定,從而影響低通濾波器的性能。
本發明提供一種能夠在極低的操作電流的條件下穩定運行的低通濾波電路。
本發明的低通濾波電路包括低通濾波器以及放電電路。低通濾波器耦接於低通濾波電路的輸入端與低通濾波電路的輸出端之間。低通濾波器在第一期間經由輸入端接收輸入電壓訊號,對輸入電壓訊號進行低通濾波操作以產生經濾波電壓訊號,並將經濾波電壓訊號提供至輸出端。放電電路耦接於輸出端以及參考低電壓之間。放電電路在第一期間接收輸入電壓訊號,並反應於輸入電壓訊號來抑制流經輸出端與參考低電壓之間的漏電流。
基於上述,在第一期間,放電電路反應於輸入電壓訊號來抑制流經輸出端與參考低電壓之間的漏電流。因此,在極低的操作電流的條件下,低通濾波電路能夠不受到漏電流的影響而提供穩定的經濾波電壓訊號。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
本發明的部份實施例接下來將會配合附圖來詳細描述,以下的描述所引用的元件符號,當不同附圖出現相同的元件符號將視為相同或相似的元件。這些實施例只是本發明的一部份,並未揭示所有本發明的可實施方式。更確切的說,這些實施例只是本發明的專利申請範圍中的範例。
請參考圖1,圖1是依據本發明第一實施例所繪示的低通濾波電路的示意圖。在本實施例中,低通濾波電路100包括低通濾波器110以及放電電路120。低通濾波器110耦接於低通濾波電路100的輸入端TIN與低通濾波電路100的輸出端TOUT之間。低通濾波器110在第一期間經由低通濾波電路100的輸入端TIN接收輸入電壓訊號VIN。低通濾波器110對輸入電壓訊號VIN進行低通濾波操作以產生經濾波電壓訊號VF。也就是說,輸入電壓訊號VIN在第一期間被提供,低通濾波器110會在第一期間對輸入電壓訊號VIN進行低通濾波操作。低通濾波器110還將經濾波電壓訊號VF提供至低通濾波電路100的輸出端TOUT。因此,低通濾波電路100能夠經由輸出端TOUT輸出經濾波電壓訊號VF。
在本實施例中,輸入電壓訊號VIN在第二期間被停止提供。因此,低通濾波器110會在第二期間停止進行低通濾波操作。
在本實施例中,放電電路120耦接於輸出端TOUT以及參考低電壓(例如是接地)之間。放電電路120在第一期間接收輸入電壓訊號VIN,並反應於輸入電壓訊號VIN來抑制流經輸出端TOUT與參考低電壓之間的漏電流。
在第一期間,放電電路120反應於輸入電壓訊號VIN來抑制流經輸出端TOUT與參考低電壓之間的漏電流。如此一來,在極低的操作電流的運行條件下,低通濾波電路100能夠不受到漏電流的影響,從而提供穩定的經濾波電壓訊號VF。
進一步來說,在第一期間,放電電路120的內部節點的電壓值會基於輸入電壓訊號VIN而被維持。位於輸出端TOUT的經濾波電壓訊號VF大致上等於放電電路120的內部節點的電壓值。因此,在第一期間,放電電路120不會有漏電流。此外,在低通濾波器110未接收到輸入電壓訊號VIN的第二期間,放電電路120則反應於重置訊號RST來下拉經濾波電壓訊號VF的電壓值。
在一些實施例中,輸入電壓訊號VIN以及重置訊號RST可以是由至少一外部電路(未示出)來提供。
請參考圖2,圖2是依據本發明第二實施例所繪示的低通濾波電路的電路示意圖。在本實施例中,低通濾波電路200包括低通濾波器210以及放電電路220。低通濾波器210包括等效電阻產生電路211以及電容器C。等效電阻產生電路211耦接於輸入端TIN與輸出端TOUT之間。等效電阻產生電路211用以產生等效電阻值。電容器C耦接於輸出端TOUT與參考低電壓之間。電容器C用以提供電容值。
在本實施例中,等效電阻產生電路211包括電流源CS以及電晶體M1、M2。電流源CS耦接於參考節點ND1。電流源CS對參考節點ND1提供參考電流IB。
電晶體M1的第一端耦接於輸入端TIN。電晶體M1的第二端耦接於輸出端TOUT。電晶體M1的控制端耦接於參考節點ND1。電晶體M2的第一端耦接於輸入端TIN。電晶體M2的第二端以及電晶體M2的控制端耦接於參考節點ND1。
在本實施例中,電晶體M1、M2分別為P型場效電晶體(Field-Effect Transistor,FET)。以本實施為例,電晶體M1、M2分別為P型金屬氧化物半導體場效電晶體(MOSFET)。電晶體M1的第一端是電晶體M1的源極。電晶體M1的第二端是電晶體M1的汲極。電晶體M1的控制端是電晶體M1的閘極。電晶體M2的第一端是電晶體M2的源極。電晶體M2的第二端是電晶體M2的汲極。電晶體M2的控制端是電晶體M2的閘極。在本實施例中,電晶體M1、M2可形成電流鏡。
在本實施例中,電流源CS對參考節點ND1提供參考電流IB。參考電流IB的電流值很低,約為次奈安培(subnano)到數奈(nano)安培。電晶體M1、M2運行在弱反轉區(weak-inversion mode)。因此,電晶體M1、M2實質上具有相當大的導通電阻值。此外,在佈局設計上,電晶體M1的通道的長寬比小於電晶體M2的通道的長寬比。舉例來說,電晶體M2的通道的長寬比被設計為電晶體M2的通道的長寬比的100倍,本發明並不以此為限。操作電流ION是流經電晶體M1的電流。操作電流ION的電流值明顯低於參考電流IB的電流值。等效電阻值由電晶體M1的導通電阻值來決定。因此,等效電阻產生電路211能夠基於電晶體M1的導通電阻值來提供非常大的等效電阻值。如此一來,電容器C的佈局面積允許被降低。
在本實施例中,放電電路220包括放電開關SW1、SW2。放電開關SW1的第一端耦接於輸出端TOUT。放電開關SW1的第二端耦接於連接節點ND2。放電開關SW1的控制端用以接收重置訊號RST。放電開關SW2的第一端耦接於放電開關SW1的第二端。放電開關SW2的第二端耦接於參考低電壓。放電開關SW2的控制端用以接收重置訊號RST。
在本實施例中,放電開關SW1、SW2分別可以是由雙極性電晶體(bipolar transistor,BJT)、任意型式的FET或傳輸閘(transmission gate)等元件來實施。以本實施例為例,放電開關SW1、SW2分別為N型MOSFET。重置訊號RST是具有高電壓準位的訊號。
在第一期間,重置訊號RST被停止提供。放電開關SW1、SW2的控制端都處於低電壓準位。因此,放電開關SW1、SW2都被斷開。此外,在第一期間,輸入電壓訊號VIN被提供至連接節點ND2。連接節點ND2的電壓值會反應於輸入電壓訊號VIN而被抬升。連接節點ND2的電壓值大致上等於或接近位於輸出端TOUT的電壓值。放電開關SW1的第一端與第二端之間的電壓差值大致上等於0伏特。如此一來,在第一期間,被斷開的放電開關SW1並不會有漏電流值。
電晶體M2的通道的長寬比例如是電晶體M2的通道的長寬比的100倍。流經電晶體M2的電流值大致上等於參考電流IB的電流值。因此,流經電晶體M1的操作電流ION的電流值大致上等於參考電流IB的電流值的百分之一。操作電流ION約為10皮安培或數十皮安培。具有上述低電流值的操作電流ION會具有較高的洩漏敏感度(leakage sensitivity)。一般來說,被斷開的開關或電晶體可能存在數皮安培的漏電流。因此,上述的操作電流ION的低電流值會受到數皮安培的漏電流的干擾而發生不穩定。應注意的是,在本實施例中,放電電路220能夠反應於輸入電壓訊號VIN來使放電開關SW1不會有漏電流值。因此,操作電流ION能夠較為穩定。
也應注意的是,由於放電電路220是利用輸入電壓訊號VIN來抑制漏電流值。放電電路220能夠經由輸入端TIN接收輸入電壓訊號VIN。也就是連接節點ND2可以被設計與輸入端TIN相連接。低通濾波電路200並不需要新增一訊號輸入端來接收額外的訊號。因此,低通濾波電路200的體積不會被增加。
在第二期間,重置訊號RST被提供。輸入電壓訊號VIN被停止提供。放電開關SW1、SW2的控制端都處於高電壓準位。因此,放電開關SW1、SW2都被導通。在第二期間,放電電路220會將經濾波電壓訊號VF的電壓值下拉到參考低電壓的電壓值(例如是0伏特)。
請參考圖3,圖3是依據本發明第三實施例所繪示的低通濾波電路的電路示意圖。在本實施例中,低通濾波電路300包括低通濾波器210以及放電電路320。低通濾波器210的實施方式已經在第二實施例中詳細說明,因此不在此重述。
放電電路320包括放電開關SW1、SW2。第一放電開關的第一端耦接於輸出端TOUT。放電開關SW1的第二端耦接於連接節點ND2。放電開關SW1的控制端用以接收重置訊號RST。放電開關SW2的第一端耦接於放電開關SW1的第二端。放電開關SW2的第二端耦接於參考低電壓。放電開關SW2的控制端用以接收重置訊號RST。以本實施例為例,放電開關SW1、SW2分別是N型MOSFET。重置訊號RST是具有高電壓準位的訊號。應注意的是,在本實施例中,放電開關SW1的第二端電性連接於放電開關SW1的基極。
在本實施例中,放電開關SW1的基極與第一端(即,汲極)之間存在寄生二極體DP1。寄生二極體DP1的陽極對應到放電開關SW1的基極。寄生二極體DP1的陰極對應到放電開關SW1的第一端。放電開關SW1的第二端電性連接於放電開關SW1的基極。這使得寄生二極體DP1的陽極與陰極之間的電壓差值大致上等於0伏特。因此,寄生二極體DP1並不會有逆向漏電流值。
請參考圖4,圖4是依據本發明第三實施例所繪示的應用示意圖。在本實施例中,低通濾波電路300被應用於外部裝置ED。在本實施例中,外部裝置ED耦接於低通濾波電路300的輸出端TOUT。低通濾波電路300能夠提供經濾波電壓訊號VF以被作為外部裝置ED的參考電壓訊號。外部裝置ED則依據參考電壓訊號提供輸出電壓訊號VOUT。在本實施例中,外部裝置ED可以是緩衝器,然本發明並不以此為限。在一些實施例中,外部裝置ED可以是低壓降(Low Dropout,LDO)電路、比較器或誤差放大器等電路。
請同時參考圖4以及圖5,圖5是依據圖4所繪示的低通濾波電路與習知低通濾波電路的性能比較波形圖。比較波形圖的縱軸以電壓值來表示。電壓值的單位是毫伏特(mV)。比較波形圖的橫軸以時間來表示。時間的單位是毫秒(ms)。圖5示出了在如155℃的高溫環境下所產生的波型C1~C4。波型C1是習知低通濾波電路所提供的參考電壓訊號的波型。波型C2是外部裝置具有波型C1的參考電壓訊號所產生的輸出電壓訊號的波型。在高溫環境下,習知低通濾波電路的放電電路在被斷開的情況下仍會產生漏電流,從而使參考電壓訊號的電壓值逐漸被下拉。因此,輸出電壓訊號在進行例如LDO調節的期間,輸出電壓訊號的電壓值也會逐漸下降。
波型C3是低通濾波電路300所提供的參考電壓訊號的波型。波型C4是外部裝置ED具有波型C2的參考電壓訊號所產生的輸出電壓訊號VOUT的波型。高溫環境下,低通濾波電路300的放電電路320並不會產生漏電流。參考電壓訊號的電壓值能夠被穩定。因此,輸出電壓訊號VOUT的電壓值並不會逐漸下降。
請參考圖6,圖6是依據本發明第四實施例所繪示的低通濾波電路的電路示意圖。在本實施例中,在本實施例中,低通濾波電路400包括低通濾波器210、放電電路320以及旁路開關SWP。低通濾波器210以及放電電路320的實施方式已經在第三實施例中詳細說明,因此不在此重述。在本實施例中,旁路開關SWP並聯耦接於低通濾波器210。換言之,旁路開關SWP耦接於耦接於低通濾波電路400的輸入端TIN與輸出端TOUT之間。在第一期間的開始時間點,旁路開關SWP會被導通以利用輸入電壓訊號VIN對輸出端TOUT進行充電。當輸出端TOUT的電壓值被充電至預設電壓值時,旁路開關SWP被斷開。
在本實施例中,由於等效電阻產生電路211具有非常大的等效電阻值。因此,操作電流ION會非常小。這使得低通濾波器210在第一期間需要花費較長的時間來對輸出端TOUT充電至預期的電壓值,也就是輸入電壓訊號VIN的電壓值。因此,在第一期間的開始時間點,旁路開關SWP會基於旁路控制訊號SFS而被導通。被導通的旁路開關SWP會在輸入端TIN與輸出端TOUT之間形成一旁路路徑。因此,旁路開關SWP利用輸入電壓訊號VIN對輸出端TOUT進行快速充電。一旦輸出端TOUT的電壓值被充電至預設電壓值時,旁路開關SWP被斷開。在本實施例中,預設電壓值大致上等於輸入電壓訊號VIN的電壓值。
在本實施例中,旁路開關SWP可以是由BJT、任意型式的場效電晶體或傳輸閘等元件來實施。以本實施例為例,旁路開關SWP為N型MOSFET。旁路控制訊號SFS是具有高電壓準位的訊號。在本實施例中,旁路開關SWP的第一端(即,汲極)耦接於輸出端TOUT。旁路開關SWP的第二端耦接於輸入端TIN。在本實施例中,旁路開關SWP的基極與第一端之間存在寄生二極體DP2。寄生二極體DP2的陽極對應到旁路開關SWP的基極。寄生二極體DP1的陰極對應到旁路開關SWP的第一端。旁路開關SWP的第二端電性連接於旁路開關SWP的基極。因此,旁路開關SWP在被斷開的情況下,寄生二極體DP2的陽極與陰極之間的電壓差值大致上等於0伏特。因此,寄生二極體DP2不會有逆向漏電流值。上述旁路開關SWP在被斷開的情況例如是第二期間以及當輸出端TOUT的電壓值被充電至預設電壓值的情況。
在一些實施例中,輸入電壓訊號VIN、重置訊號RST以及旁路控制訊號SFS可以是由至少一外部電路(未示出)來提供。
請參考圖7,圖7是依據本發明第五實施例所繪示的低通濾波電路的電路示意圖。在本實施例中,低通濾波電路500包括低通濾波器510以及放電電路220。放電電路220的實施方式已經在第二實施例中詳細說明,因此不在此重述。在本實施例中,低通濾波器510包括等效電阻產生電路511以及電容器C。等效電阻產生電路511耦接於輸入端TIN與輸出端TOUT之間。等效電阻產生電路211用以產生等效電阻值。電容器C耦接於輸出端TOUT與參考低電壓之間。電容器C用以提供電容值。
在本實施例中,等效電阻產生電路511包括電流源CS以及電晶體M1、M2。電流源CS耦接於參考節點ND1。電流源CS對參考節點ND1提供參考電流IB。電晶體M1的第一端耦接於輸入端TIN。電晶體M1的第二端耦接於輸出端TOUT。電晶體M1的控制端耦接於參考節點ND1。電晶體M2的第一端耦接於輸入端TIN。電晶體M2的第二端以及電晶體M2的控制端耦接於參考節點ND1。
在本實施例中,與圖2所示的等效電阻產生電路211不同的是,等效電阻產生電路511的電晶體M1、M2分別為N型MOSFET。電晶體M1的第一端是電晶體M1的汲極。電晶體M1的第二端是電晶體M1的源極。電晶體M1的控制端是電晶體M1的閘極。電晶體M2的第一端是電晶體M2的源極。電晶體M2的第二端是電晶體M2的汲極。電晶體M2的控制端是電晶體M2的閘極。在本實施例中,電晶體M1、M2可形成電流鏡。
在本實施例中,電流源CS對參考節點ND1提供參考電流IB。參考電流IB的電流值很低,約為次奈安培到數奈安培。電晶體M1、M2運行在弱反轉區。電晶體M1、M2實質上具有相當大的導通電阻值。在佈局設計上,電晶體M1的通道的長寬比明顯小於電晶體M2的通道的長寬比。操作電流ION的電流值明顯低於參考電流IB的電流值。等效電阻值由電晶體M1的導通電阻值來決定。因此,等效電阻產生電路511能夠基於電晶體M1的導通電阻值來提供非常大的等效電阻值。如此一來,電容器C的佈局面積允許被降低。
綜上所述,低通濾波電路包括低通濾波器以及放電電路。在接收到輸入電壓訊號的第一期間,放電電路反應於輸入電壓訊號來抑制流經輸出端與參考低電壓之間的漏電流。如此一來,在極低的操作電流的條件下,低通濾波電路能夠不受到漏電流的影響而提供穩定的經濾波電壓訊號。在一些實施例中,低通濾波電路還包括並聯耦接於低通濾波器的旁路開關。在第一期間的開始時間點,旁路開關被導通以利用輸入電壓訊號對輸出端進行充電。在第一期間的開始時間點,旁路開關會被導通。如此一來,旁路開關利用輸入電壓訊號對輸出端進行快速充電。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、300、400、500:低通濾波電路
110、210、510:低通濾波器
120、220、320:放電電路
211、511:等效電阻產生電路
C:電容器
C1~C4:波型
CS:電流源
DP1、DP2:寄生二極體
ED:外部裝置
IB:參考電流
ION:操作電流
M1、M2:電晶體
ND1:參考節點
ND2:連接節點
RST:重置訊號
SFS:旁路控制訊號
SW1、SW2:放電開關
SWP:旁路開關
TIN:輸入端
TOUT:輸出端
VF:經濾波電壓訊號
VIN:輸入電壓訊號
VOUT:輸出電壓訊號
圖1是依據本發明第一實施例所繪示的低通濾波電路的示意圖。
圖2是依據本發明第二實施例所繪示的低通濾波電路的電路示意圖。
圖3是依據本發明第三實施例所繪示的低通濾波電路的電路示意圖。
圖4是依據本發明第三實施例所繪示的應用示意圖。
圖5是依據圖4所繪示的低通濾波電路與習知低通濾波電路的性能比較波形圖。
圖6是依據本發明第四實施例所繪示的低通濾波電路的電路示意圖。
圖7是依據本發明第五實施例所繪示的低通濾波電路的電路示意圖。
100:低通濾波電路
110:低通濾波器
120:放電電路
RST:重置訊號
TIN:輸入端
TOUT:輸出端
VIN:輸入電壓訊號
VF:經濾波電壓訊號
Claims (10)
- 一種低通濾波電路,包括: 低通濾波器,耦接於所述低通濾波電路的輸入端與所述低通濾波電路的輸出端之間,經配置以在第一期間經由所述輸入端接收輸入電壓訊號,對所述輸入電壓訊號進行低通濾波操作以產生經濾波電壓訊號,並將所述經濾波電壓訊號提供至輸出端;以及 放電電路,耦接於所述輸出端以及參考低電壓之間,經配置以在所述第一期間接收所述所述輸入電壓訊號,並反應於所述輸入電壓訊號來抑制流經所述輸出端與所述參考低電壓之間的漏電流。
- 如請求項1所述的低通濾波電路,其中在所述低通濾波器未接收到所述輸入電壓訊號的第二期間,所述放電電路反應於重置訊號來下拉所述經濾波電壓訊號的電壓值。
- 如請求項2所述的低通濾波電路,其中所述放電電路包括: 第一放電開關,所述第一放電開關的第一端耦接於所述輸出端,所述第一放電開關的第二端耦接於連接節點,所述第一放電開關的控制端用以接收所述重置訊號;以及 第二放電開關,所述第二放電開關的第一端耦接於所述第一放電開關的第二端,所述第二放電開關的第二端耦接於所述參考低電壓,所述第二放電開關的控制端用以接收所述重置訊號。
- 如請求項3所述的低通濾波電路,其中在所述第一期間: 所述重置訊號被停止提供,使得所述第一放電開關以及所述第二放電開關都被斷開,並且 所述輸入電壓訊號被提供至所述連接節點,使得所述連接節點的電壓值反應於所述輸入電壓訊號而被抬升。
- 如請求項3所述的低通濾波電路,其中在所述第二期間: 所述重置訊號被提供, 所述輸入電壓訊號被停止提供,並且 所述第一放電開關以及所述第二放電開關反應於所述重置訊號都被導通。
- 如請求項3所述的低通濾波電路,其中: 所述第一放電開關為場效電晶體,並且 所述第一放電開關的第二端電性連接於所述第一放電開關的基極。
- 如請求項1所述的低通濾波電路,其中所述低通濾波器包括: 等效電阻產生電路,耦接於所述輸入端與所述輸出端之間,經配置以產生等效電阻值;以及 電容器,耦接於所述輸出端與所述參考低電壓之間,經配置以提供電容值, 其中所述電容值以及所述等效電阻值被用以決定所述低通濾波器的時間常數。
- 如請求項7所述的低通濾波電路,其中所述等效電阻產生電路包括: 電流源,耦接於參考節點,經配置以對所述參考節點提供參考電流; 第一電晶體,所述第一電晶體的第一端耦接於所述輸入端,所述第一電晶體的第二端耦接於所述輸出端,所述第一電晶體的控制端耦接於所述參考節點;以及 第二電晶體,所述第二電晶體的第一端耦接於所述輸入端,所述第二電晶體的第二端以及所述第二電晶體的控制端耦接於所述參考節點。
- 如請求項8所述的低通濾波電路,其中: 所述第一電晶體的通道的長寬比小於所述第二電晶體的通道的長寬比,並且 所述等效電阻值由所述第一電晶體的導通電阻值來決定。
- 如請求項1所述的低通濾波電路,還包括: 旁路開關,並聯耦接於所述低通濾波器, 其中在所述第一期間的開始時間點,所述旁路開關被導通以利用所述輸入電壓訊號對所述輸出端進行充電,並且 其中當所述輸出端的電壓值被充電至預設電壓值時,所述旁路開關被斷開。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/691,094 US11909369B2 (en) | 2021-11-17 | 2022-03-09 | Low-pass filter circuit |
CN202210234464.3A CN116137520A (zh) | 2021-11-17 | 2022-03-10 | 低通滤波电路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163280555P | 2021-11-17 | 2021-11-17 | |
US63/280,555 | 2021-11-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI800223B TWI800223B (zh) | 2023-04-21 |
TW202322555A true TW202322555A (zh) | 2023-06-01 |
Family
ID=86948922
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111102045A TWI800223B (zh) | 2021-11-17 | 2022-01-18 | 低通濾波電路 |
TW111102046A TWI826902B (zh) | 2021-11-17 | 2022-01-18 | 電荷泵電路 |
TW111104622A TWI818432B (zh) | 2021-11-17 | 2022-02-08 | 電壓調節電路 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111102046A TWI826902B (zh) | 2021-11-17 | 2022-01-18 | 電荷泵電路 |
TW111104622A TWI818432B (zh) | 2021-11-17 | 2022-02-08 | 電壓調節電路 |
Country Status (1)
Country | Link |
---|---|
TW (3) | TWI800223B (zh) |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4327335A (en) * | 1979-11-19 | 1982-04-27 | Institut De Recherche De L'hydro-Quebec | Electronic low-pass filter circuit with an adjustable long time base |
US6703815B2 (en) * | 2002-05-20 | 2004-03-09 | Texas Instruments Incorporated | Low drop-out regulator having current feedback amplifier and composite feedback loop |
JP2007249712A (ja) * | 2006-03-16 | 2007-09-27 | Fujitsu Ltd | リニアレギュレータ回路 |
US7868603B2 (en) * | 2006-10-04 | 2011-01-11 | Microsemi Corporation | Method and apparatus to compensate for supply voltage variations in a PWM-based voltage regulator |
US7741898B2 (en) * | 2007-01-23 | 2010-06-22 | Etron Technology, Inc. | Charge pump circuit for high voltage generation |
US7508177B2 (en) * | 2007-06-08 | 2009-03-24 | Freescale Semiconductor, Inc. | Method and circuit for reducing regulator output noise |
US20090302930A1 (en) * | 2008-06-09 | 2009-12-10 | Feng Pan | Charge Pump with Vt Cancellation Through Parallel Structure |
US9118302B2 (en) * | 2011-08-08 | 2015-08-25 | Skyworks Panasonic Filter Solutions Japan Co., Ltd | Filter module |
JP5952035B2 (ja) * | 2012-03-12 | 2016-07-13 | エスアイアイ・セミコンダクタ株式会社 | ローパスフィルタ回路及びボルテージレギュレータ |
WO2013189546A1 (en) * | 2012-06-21 | 2013-12-27 | Huawei Technologies Co., Ltd. | Discrete-time filter |
US9098101B2 (en) * | 2012-10-16 | 2015-08-04 | Sandisk Technologies Inc. | Supply noise current control circuit in bypass mode |
US9312824B2 (en) * | 2014-01-14 | 2016-04-12 | Intel Deutschland Gmbh | Low noise low-dropout regulator |
US9552006B1 (en) * | 2015-03-09 | 2017-01-24 | Inphi Corporation | Wideband low dropout voltage regulator with power supply rejection boost |
US9742270B2 (en) * | 2015-12-31 | 2017-08-22 | Stmicroelectronics Design And Application S.R.O. | Voltage regulator circuits, systems and methods for having improved supply to voltage rejection (SVR) |
US9785165B2 (en) * | 2016-02-03 | 2017-10-10 | Stmicroelectronics Design And Application S.R.O. | Voltage regulator with improved line regulation transient response |
US9904305B2 (en) * | 2016-04-29 | 2018-02-27 | Cavium, Inc. | Voltage regulator with adaptive bias network |
JP2018073288A (ja) * | 2016-11-02 | 2018-05-10 | エイブリック株式会社 | ボルテージレギュレータ |
CN107070202B (zh) * | 2017-04-19 | 2019-06-04 | 中国电子科技集团公司第二十四研究所 | 具有电压自动调节功能的负电压产生电路 |
WO2019207836A1 (ja) * | 2018-04-26 | 2019-10-31 | 株式会社ヨコオ | 高周波スイッチ及びアンテナ装置 |
CN108809084B (zh) * | 2018-06-14 | 2020-03-06 | 长江存储科技有限责任公司 | 电荷泵电路 |
JP7079158B2 (ja) * | 2018-06-27 | 2022-06-01 | エイブリック株式会社 | ボルテージレギュレータ |
US10976764B2 (en) * | 2019-09-18 | 2021-04-13 | Intel Corporation | Differential to single-ended high bandwidth compensator |
-
2022
- 2022-01-18 TW TW111102045A patent/TWI800223B/zh active
- 2022-01-18 TW TW111102046A patent/TWI826902B/zh active
- 2022-02-08 TW TW111104622A patent/TWI818432B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI818432B (zh) | 2023-10-11 |
TWI800223B (zh) | 2023-04-21 |
TW202322530A (zh) | 2023-06-01 |
TWI826902B (zh) | 2023-12-21 |
TW202321857A (zh) | 2023-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106575865B (zh) | 电压调节器及提供电压调节器中的短路保护的方法 | |
TWI528690B (zh) | 包含自舉電路之轉換器及方法 | |
TWI774467B (zh) | 放大器電路及在放大器電路中降低輸出電壓過衝的方法 | |
JP7518247B2 (ja) | 出力トランジスタの駆動回路、半導体装置、自動車 | |
US20150270774A1 (en) | Power supply circuit | |
CN101118450A (zh) | 一种用于线性稳压器的折返式限流电路 | |
TWI673592B (zh) | 用於產生輸出調節電壓的低壓差穩壓器 | |
US20240128851A1 (en) | Pass gate driver | |
US11336191B1 (en) | Power supply device with low loss | |
JP6306439B2 (ja) | シリーズレギュレータ回路 | |
JP2010246294A (ja) | 電源回路および電子機器 | |
JP2019208092A (ja) | 半導体集積回路、オーディオ出力装置、電子機器および過電流保護方法 | |
TWI446707B (zh) | 放大器裝置 | |
WO2024060614A1 (zh) | 对流过目标电阻器的目标电流进行采样的电路 | |
TW202322555A (zh) | 低通濾波電路 | |
US11909369B2 (en) | Low-pass filter circuit | |
US11994887B2 (en) | Low dropout linear regulator with high power supply rejection ratio | |
US11362510B2 (en) | Power supply device for eliminating malfunction of overcurrent protection | |
US10593499B2 (en) | Relay drive circuit with a current mirror circuit | |
US7508188B2 (en) | On-chip current sensing methods and systems | |
TWI847536B (zh) | 低壓差穩壓器及其運作方法 | |
US20240272665A1 (en) | Low-dropout regulator and operation method | |
CN115411701B (zh) | 功率控制电路、电压调整电路、电子装置及芯片 | |
US20240152168A1 (en) | Linear regulator | |
CN117240278B (zh) | 一种功率开关控制电路和电子设备 |